KR20080087790A - 다중 다이 집적회로 패키지 - Google Patents

다중 다이 집적회로 패키지 Download PDF

Info

Publication number
KR20080087790A
KR20080087790A KR1020087013254A KR20087013254A KR20080087790A KR 20080087790 A KR20080087790 A KR 20080087790A KR 1020087013254 A KR1020087013254 A KR 1020087013254A KR 20087013254 A KR20087013254 A KR 20087013254A KR 20080087790 A KR20080087790 A KR 20080087790A
Authority
KR
South Korea
Prior art keywords
integrated circuit
leadframe
die
circuit die
lead
Prior art date
Application number
KR1020087013254A
Other languages
English (en)
Other versions
KR100996982B1 (ko
Inventor
로버트 에프. 월리스
Original Assignee
샌디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/264,556 external-priority patent/US7352058B2/en
Priority claimed from US11/264,112 external-priority patent/US7511371B2/en
Application filed by 샌디스크 코포레이션 filed Critical 샌디스크 코포레이션
Publication of KR20080087790A publication Critical patent/KR20080087790A/ko
Application granted granted Critical
Publication of KR100996982B1 publication Critical patent/KR100996982B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

집적회로용 다중 다이 패키지가 개시되어 있다. 절연층이 제공되고, 하나 또는 그 이상의 바이어들이 절연층 내에 형성된다. 바이어가 없는 상태로 절연체가 준비된 후에, 추후에 바이어를 형성할 수 있다. 적어도 하나의 집적회로가 제공되고, 상기 절연층의 일 표면을 덮고 있는 제1 리드프레임의 적어도 하나의 리드에 전기적으로 연결된다. 상기 2개의 리드프레임과 제1 집적회로 및 제2 집적회로 사이의 전기적 연결은, 상기 제1 리드프레임과 제2 리드프레임의 적어도 하나의 리드들을 서로 연결함으로써 선택되는 위치에서 절연체를 관통해 형성된다. 제1 리드프레임과 제2 리드프레임의 리드들은 절연체 내의 바이어 내에서 용접에 의해 물리적으로 연결될 수 있다. 이동형 저장 카드 패키지가 또한 개시되어 있다.
Figure P1020087013254
집적회로용 다중 다이 패키지, 절연층, 바이어, 리드프레임

Description

다중 다이 집적회로 패키지{MULTIPLE DIE INTEGRATED CIRCUIT PACKAGE}
본 출원은, 본 출원과 동일자로 출원된 발명의 명칭이 "다중 다이 집적회로 패키지 제조 방법"(관리번호 SDK-0594.001)인 미국 특허 출원과 관련된 것이다.
본 발명과 본 명세서에 개시되어 있는 많은 실시예들은 일반적으로 하나 이상의 집적회로 소자를 포함하는 패키지형 반도체 소자의 제조에 관련된 것으로, 특히 다중 집적 소자를 구비하여 패키지 시스템, 메모리 또는 메모리 카드 저장 장치를 구성하는 패키지 제조에 관한 것이다.
전자업계에서, 반도체 소자들은 집적회로를 보호하고 집적회로에 외부 접점을 제공하는 패키지 형태로 제공된다. 소자들의 집적과 기능 개선에 대한 요구에 따라, 때로는 칩 또는 다이로 호칭되는 다중 집적회로들이 단일 패키지로 제공되고 있다. 이러한 패키지는 다양한 방식과, 예비 성형된 플라스틱 또는 세라믹 또는 금속성 몸체, 기타 이와 유사한 재료와 예를 들어 "글럽탑"(glop top) 또는 에폭시 패키지인 열로 경화되는 수지 또는 열경화성 수지로 제조되는 몰딩 패키지를 포함하는 다양한 재료로 제조될 수 있다. 상기 재료들은 소형 및 경질의 반도체 집적회로 또는 "다이"를 물리적 손상과 어느 정도의 습도에 의한 손상을 방지하고, 일반적으로 금속성 또는 기타 도전 접점(conductive contact)인 집적회로의 외부 전기 접점인 외부 단자를 집적회로 위의 전도성 본드 패드에 연결하는 데에 사용되는 전도성 리드를 보호하기 위해 사용된다.
반도체 패키징 업계에서, 기계적인 지지부를 제공하고, 집적회로와 패키지 소자의 리드 또는 외부 전기 접점 간에 전기 접속이 되도록 리드프레임이 종종 사용된다. 리드프레임은, 때로는 전도성과 땜납성(solderbility)을 향상시키기 위해 금, 루테늄, 팔라듐 및 이와 유사한 재료가 피복된 구리, 그리 합금 또는 Alloy 42 같은 철-니켈 합금인 전도성 재료로 구성되고, 접점의 땜납성과 제조성을 향상시키기 위해 추가적으로 도금층, 또는 니켈 합금, 구리 합금 또는 기타 다른 재료들이 사용될 수 있다. 리드프레임을 형성하는 데에 도전성 재료 위에 플라스틱 도금층이 사용될 수도 있다. 리드는 조립하기 전이나 완성된 패키지를 조립한 후에 납땜되거나 도금될 수 있다. 리드프레임은 일반적으로 집적화된 스트립 형태로 제공되고, 에칭되거나 스탬핑 아웃(stamp out)될 수 있고, 리드프레임 스트립들은 조립 및 제조가 용이하도록 스트립 형태로 연결되어 있는 다수 개의 리드프레임으로서 후속되는 제조 단계에서 복수 개로 분리된다.
일반적으로, 리드프레임은 원하는 완성된 패키지의 외부 경계가 되는 영역의 바깥쪽에서부터 집적회로를 수용하도록 배치되는 내부 영역까지 연장되어 있는 다수 개의 리드를 제공한다. 이때, 상기 리드는 일반적으로는 손가락 모양이지만, 그와는 다른 형상이 사용될 수도 있다. 선행 기술에서, 리드프레임 일 영역이 직사각형 또는 정사각형 반도체 다이를 수용하는, "다이 패드"로도 호칭되는 중앙 지지부를 제공하고, 리드 핑거(lead finger)가 상기 다이 패드의 하나 또는 그 이상의 측 면 위에서 집적회로 다이의 외부 가장자리 근방의 영역까지 연장되어 있는 구성을 사용하는 것이 공지되어 있다. 상기 리드프레임 핑거들은 상기 다이로부터 나와서 봉지된 패키지의 외부 경계를 관통하여 연장되어 위치하고 있다. 선행 기술의 다른 구성에서, 리드 핑거들은 리드들이 전기 통로뿐만 아니라 기계적 지지부를 제공하도록 다이 위에 걸쳐서 연장(리드 온 칩 또는 "LOC"형 리드프레임)되거나 다이 아래쪽에 연장(리드 언더 칩 또는 "LUC"형 리드프레임)될 수 있다.
어셈블리 공정 중에 리드들을 서로 고정시키고 리드들이 그들의 위치를 유지하도록 하거나, 또는 다이를 리드에 고정시켜 리드들을 안정화시키기 위해 도금층 또는 테이프 형태의 절연체 접착제가 사용될 수 있다. 상기 다이들은 다이 부착 접착제를 사용하여 다이 패드에 접착될 수 있는데, 다이 부착 접착제는 전도성 또는 절연성 재료일 수 있고, 또한 수지 또는 열경화성 재료일 수도 있다.
사용되는 리드프레임의 유형에 관계없이, 집적회로를 리드프레임에 전기적으로 연결하는 연결 기구를 제공할 필요가 있다. 일반적으로, 본드 와이어가 사용된다. 이들 미세 와이어들은 와이어 본딩 공정에 의해 반도체 소자에 부착되고; 상기 와이어는 일반적으로 캐필러리(capillary)를 통해 분배되어 부착된다. 와이어 본딩 공정은 열과 압력을 사용하며, 때로는 초음파 에너지 같은 다른 에너지를 사용하여 와이어를 집적회로 본드 패드에 부착시킴으로써 접합부를 형성하고, 그런 다음, 본드 와이어는 집적회로 위쪽으로부터 나와 리드프레임의 리드 핑거의 단부 위 영역까지 연장되고, 캐필러리는 다시 열과 압력을 사용하여 본드 와이어의 리드프레임에 대한 제2 접점을 형성한다. 대안적으로, 상기 본드 와이어는 상기와 반대 방향, 즉 먼저 리드프레임 핑거에 부착된 후에 위쪽으로 연장되어서 집적회로 위에서 본드 패드에 부착되도록 형성될 수도 있다. 컷 와이어(cut wire)가 가열되어 본드 와이어의 단부 위에 볼을 형성하고, 그런 후에, 집적회로 다이에 그 다음의 접합을 위해 사용되고("볼" 본딩), 볼이 형성되어 있지 않은 리드프레임에 부착된 본드 와이어의 단부는 "스티치"(stitch)로 불리운다. 필요하다면, 필요하다면, 다수 개의 본드 와이어가 집적회로의 각기 다른 패드로부터 시작하여 리드프레임의 하나의 단일 리드(single lead)에까지 연장될 수 있으며, 예를 들어 이러한 방식으로 집적회로용의 전원 또는 접지 접점이 형성될 수 있다. 본드 와이어는 취급이 용이하고 원치 않게 파손되지 않으면서 볼 및 스티치 본딩 단계에서 사용하기에 충분한 연성과 가요성이 있는 금 또는 기타 공지의 도전성 재료일 수 있다. 와이어 본딩 공정은 고도로 자동화될 수 있고, 일반적으로 매우 빠른 속도로 수행된다.
어셈블리 공정에서, 집적회로 다이가 리드프레임에 부착된 후에, 리드프레임과 다이는 예를 들어 트랜스퍼 몰딩 장치인 성형 장비 내에 위치하고, 상기 성형 장비 내에서 액상 또는 용융 성형 컴파운드 재료를 사용하여 리드프레임과 집적회로를 함께 봉지(encapsulate)하여 전술한 바와 같이 다이를 기계적으로 보호하고 또한 어느 정도의 내습성을 부여하게 된다. 사출 성형을 포함하는 다른 대안적인 실시는 집적회로 봉지재로 에폭시 및 "글럽 탑"(glob top) 재료 같은 수지와 기타 공지의 재료를 포함한다. 성형하는 대신에, 리드프레임과 다이 어셈블리를 세라믹, 금속 또는 플라스틱 본체 내에 놓은 후에, 리드(lid) 및 접착체 또는 기타 재료를 사용하여 봉지하여 밀봉할 수 있다. 리드프레임의 리드의 외부 단부는 그 자체가 DIP, QFP(quad flat pack), SOP, 또는 기타 리드형 패키지 같은 패키지형 소자의 외부 접점을 형성하거나, 또는 볼 그리드 어레이("BGA") 또는 핀 그리드 어레이("PGA") 패키지 및 이와 유사한 패키지 내에 추가의 접속 기술이 사용될 수도 있다. 리드프레임은 인쇄회로기판, 캡튼(Kapton), 유필렉스(Upilex), 마이러(Mylar) 및 그 외의 반도체 제조업체로부터 시판되는 필름 재료를 기초로 하는 필름 기반의 가요성 회로 같은 상호접속 인터포저(interposer)와 조합하여 사용되거나, 세라믹 기판이 사용될 수 있다. 선행 기술에서, 가능한 복잡한 기판 구성을 제조하기 위해, 외부 커넥터들을 집적회로에 연결된 금속층을 구비하는 다층 인터포저가 사용되었다. 예를 들어, 바닥면의 터미널은 기판 또는 인터포저 내의 바이어홀과 다층을 관통해서 인터포저의 상부 표면 위의 와이어 본딩 랜드 터미널 또는 리드프레임에 연결될 수 있다. 상기 인터포저 또는 기판들은 일반적으로 다양한 도전층 위에 절연층이 형성되어 있는 라미네이트 구조를 이루고 있다. 일단 어셈블리가 완료되면, 이들 라이네이트는 오버성형되어 밀봉된 패키지형 소자를 제공하거나, 상기 어셈블 리가 밀봉된 바디 내에 놓여질 수 있다.
패키지형 소자에 대한 고집적화에 대한 요구가 늘어남에 따라, 관련 업계에서는 MCM, 또는 패키지형 소자 내에 하나 이상의 집적회로 다이가 제공되어 있는 다중 칩 모듈을 제공하는 것도 이미 공지되어 있다. 예를 들어, 메모리 소자 및 제어기가 함께 패키징되어 그러한 모듈을 형성할 수도 있다. 프로세서와 메모리가 또한 하나의 모듈을 형성할 수 있다. 이들 소자들은 선택적으로는, 예를 들어 commodity DRAM 또는 비휘발성 메모리 소자 같은 대형 메모리 집적회로를 형성하는 동일한 소자일 수 있고, 그러한 소자들의 공유 터미널들이 패키지의 외부 접점과 병렬로 연결되면서, 다수의 동일한 다이들이 하나의 패키지 내에 위치할 수 있다.
다수의 집적회로들을 하나의 시스템 구성 내에 서로 결합하기 위해, 다양한 기법들이 사용된다. 가요성 기판의 일 측면 또는 양 측면에 형성되어 있는 금속 배선 패턴을 구비하고 있는 가요성 회로가 형성되고나서, 이들이 2개의 집적회로를 서로 연결하는 상호연결 레벨로 기능한다. FR-4 또는 BT 레진 카드 같은 라미네이트가 다수의 금속층과 상호레벨 바이어 기술로 제작될 수 있고, 이들 라미네이트 인터포저들이 다시 집적회로들을 서로 연결하는 소형 회로 기판으로 작용하여 터미널 같은 외부 연결을 위한 트레이스(trace)를 제공한다.
집적도를 높이기 위해, 예를 들어 DRAM 소자의 경우에서처럼 동일한 소자들이 서로 연결될 때에, 다이 스태킹(die stacking)이 사용될 수 있다. 본드 와이어는 리드프레임의 리드로부터 다수 개의 다이들까지 연장되어서, 예를 들면 DRAM 패키지의 어드레스 리드들이 적층되어 있는 다수 개의 DRAM 집적회로에 배선될 수 있다. 적층되어 있는 다이들 사이에 스페이서를 포함하여 와이어 본딩 장비가 적층되어 있는 개개의 집적 다이들의 다이 패드에 접근할 수 있다.
집적도를 높이기 위해, 예를 들어 DRAM 소자의 경우에서처럼 동일한 소자들이 연결될 때에는 다이 스태킹이 채용될 수 있다. "페이스업" 구성으로 다수 개의 다이들을 제공하기 위해 다양한 방법들이 사용될 수 있고, 와이어 본딩은 다이들을 병렬로 연결하는 본드 와이어를 사용하여 각 다이를 공유의 리드프레임에 연결할 수 있다. 그러나, 공유의 본드 패드 풋프린트를 유지하기 위해 리드프레임 위에 ㅂ 백-투-백(back-to-back) 방식으로 다이를 설치하는 것은 공지되어 있지만, 백-투-백 방식으로 다이를 설치하는 경우에는 때로는 "미러 다이"가 필요해서, 상부 지향 다이의 일측면 위의 단자들은 상기 상부 지향 다이에 대응하는 하부 지향 다이 위에 같은 위치 및 같은 순서로 위치해야 한다. "미러 다이"를 필요로 한다는 것은 제조의 복잡성, 목록 제어 및 비용을 증가시키고, 각 패키지형 소자는 동일한 기능을 갖는 2 개의 다른 다이를 포함하여야 한다. 대안적으로, 2개의 동일한 기능의 다이를 연속적으로 위치시키도록 인터포저 또는 라미네이트 회로가 사용될 수 있으나, 상기 라미네이트 인터포저도 최종 소자의 비용과 복잡성을 증가시킨다.
최근, 상업적 중요성이 증가하는 패키지형 장치는, 많은 전자 장치들 간에 데이터를 운송할 수 있는 이동형 비휘발성 저장 카드(removable non-volatile storage card)이다. 이러한 비휘발성 메모리 또는 저장 카드는 Compact FLASH, Secure Digital 또는 SD, 미니-SD, 메모리 스틱, USB 드라이브, Multimedia Card 또는 MMC, 및 기타 포맷을 포함하는 다양한 포맷으로 이용할 수 있다. 강력하고, 신뢰성 있으며 안정적인 데이터 저장 포맷을 제공하기 위해, 비휘발성 EEPROM 또는 FLASH 메모리 장치에는 단일 패키지형 장치 내에 지능형 제어기(intelligent controller)가 함께 제공된다. 지능형 제어기는 데이터 에러 교정 및 감지, 시험, 캐쉬 및 중복 지지 기능(redundancy support function)을 제공하여 비휘발성 메모리 장치 내의 일부 저장 위치에 장애가 있는 것으로 예측되거나 제품 사용 중에 장애가 있을 것으로 예측되더라도, 사용자 데이터가 저장되고 수정되어 복구되고, 사용자 또는 시스템은 메모리 어레이 내에서 사용할 수 없는 위치를 알지 못하며, 상 기 지능형 제어기는 이들 장애 위치를 중복 메모리 위치로 대체하여 데이터의 일관성 및 적당한 저장을 유지하는 데에 사용되는 이용 가능한 위치들의 맵을 유지한다. 사용자 시스템에 있어서, 상기 장치는 대형 메모리 어레이, 제어기 및 자동 에러 교정기와 유사하며, 중복 지지는 장치의 사용에 영향을 주지 않으면서 사용자 투명 자동 메모리 제어 조작이 되도록 한다. 이들 이동형 저장 카드들이 사용되고 있으며, 휴대폰, 디지털 카메라, MP3 음악과 음악 플레이어용 비디오 같은 디지털 미디어 저장 장치, 비디오 플레이어, 전자 게임기, 개인휴대용 정보단말기 또는 PDA 기기, 의료 기록 저장 장치용 기기, 스마트카드, 신용카드 및 이와 유사한 것과 같이 데이터가 저장되는 많은 분야에 지속적으로 사용될 것이다.
도 1은 일반적인 이동형 저장 카드 패키지의 외관을 도시하고 있다. 상기 카드는, 예를 들면 본 명세서에 참고문헌으로 통합되어 있는, 본 발명의 발명자인 월리스(Wallace)에 의한 미국 특허 제6,410,355호에 개시되어 있는 형태일 수 있다. 도 1a에서, 예를 들어 시큐어 디지털 또는 SD 형태 카드인 상기 카드의 접촉부가 패키지(100) 내에 집적회로와 접촉하도록 배치되어 있는 전도성 터미널(101)로 도시되어 있다. 도 1b는 패키지(100)의 반대쪽을 도시하고 있는데, 상기 반대쪽에는 전기 접점이 없으며 일반적으로 사용자의 시각 검열 및 참고용의 정보, 브랜드 이름, 미디어 크기 및 기타 이와 유사한 정보가 기재되어 있는 라벨이 부착되어 있다. 터미널의 개수 및 사용된 접속 형태는, 예를 들어 시큐어 디지털 또는 SD와 같은 형태에 따라 변하며, 도 1a에 도시한 터미널은 일반적인 것으로 단지 소량의 외부 터미널들이 사용되고 있다. 디지털 카메라에 터미널의 수가 많은 컴팩트 플래쉬 또는 "CF" 카드가 종종 사용되고, 상기 터미널은 패키지의 일 측면의 일 단부에 위치하는 암 리셉터클이다. 카메라 또는 카드 리더기는 수터미널(male terminal) 또는 핀을 갖고 있는 CF 패키지의 동일한 단부를 수용하는 소켓을 구비하고 있어서, 컴팩트 플래쉬 카드가 소켓 내부로 삽입될 때에 소켓이 상기 수터미널에 대응하는 암 리셉터클로 들어가서 접속이 완성된다. 기타 다른 접속 방법이 사용될 수 있는데, 예를 들어 USB 포트가 접속부로 사용될 수 있다.
이동형 저장 카드 장치용의 종래의 패키지는 일반적으로 제어기 집적회로 및 메모리 소자 또는 소자들의 장치-대-장치 연결과 물리적 지지를 제공하는 다층 라미네이트 인쇄회로기판 또는 "PC 보드" 형태의 기판 또는 복잡한 인터포저를 포함한다. BT 수지, FR4, 또는 유리섬유 또는 이와 유사한 것일 수 있는 보드는 일반적으로 컨덕터 트레이스, 전기 접속을 형성도록 각 층을 연결하는 바이어홀, 및 보드 표면 위의 트레이스들을 집적회로 다이들 또는 기타 구성요소에 연결하는 와이어 본딩용 랜드를 형성하도록 패턴된 금속층을 포함하고 있는 라미네이트 구조이다. 다중 메모리 소자들은 예를 들어 서로 나란하게(side by side) 또는 스택(stack)으로 제공될 수 있고 또는 하나의 단일 메모리 소자만이 사용될 수 있으나, 선행 기술에서 패키지형의 저장 카드는 적어도 2개의 소자들이 패키지 되어 서로 연결되어 있는 복잡한 패키지형 소자이다. 도 2는 전형적인 구성의 단면을 도시하고 있다. 도 2는 라미네이트 기판(208)의 동일 표면 위에 장착되어 있는 집적회로 다이(204)와 집적회로 다이(205)를 구비하고 있는 선행 기술의 저장 카드(200)를 도시하고 있다. 본드 와이어(203)는 집적회로 다이의 활성표면 또는 면 위의 본드 패드(204) 를 기판의 상부 표면 위의 랜드(206) 또는 전도성 영역에 연결한다. 2개의 이러한 본드 와이어들은 랜드(206)에 연결되어서 집적회로의 2개의 다이 패드를 전기적으로 연결하는 것으로 도시되어 있고, 이에 따라 집적회로들이 전기적으로 연결되며, 집적회로는 예를 들어 메모리 및 제어기 집적회로일 수 있다. 다이(204, 205)를 기판(208)에 부착하기 위해 다이 부착 재료(209)가 사용된다. 본드 와이어(203)를 형성하고, 본드 와이어를 기판 위의 랜드(206)와 집적회로 다이(204, 205)에 부착하는 통상적인 반도체 패키지 조립 공정 후에, 본드 와이어와 집적회로 다이들은 봉지재(encapsulant)(211)로 봉지된다. 이때 봉지재는 열경화성 또는 실온 성형 화합물 또는 기타 봉지 재료일 수 있다. 상기 패키지는 쉘(201)로 완성된다. 셀은 기판과 성형 재료를 커버하는 플라스틱일 수 있다. 또 다른 접근 방안, 본 명세서에 참고문헌으로 통합되어 있는 본 발명의 발명자인 월리스에 의한 미국 특허 제6,639,309호는, 메모리 장치와 제어 장치가 다층 PC 보드 재료의 양쪽 표면에 통합되어 있고, 와이어 본딩 연결되어 있으며 오버성형 봉지되어 있는 이동형 저장 카드를 도시하고 있다.
패키지형 반도체 집적회로에 대한 다른 접근 방안은 서로 연결되어 있는 다중 레벨 리드프레임 또는 다중 리드프레임을 통합하는 것이다. 예를 들면, 본 명세서에 참고문헌으로 통합되어 있는 카스토(Casto)의 미국 특허 제5,147,815호는 2개의 집적회로 다이와 2개의 리드프레임이 조립되어 단일 성형 듀얼 인라인 플라스틱(single molded dual inline plastic) 또는 "DIP" 패캐지 내에 제공되어 있는 것을 도시하고 있다. 집적회로 다이와 그들 각각의 리드프레임은 백-투-백(back-to- back) 방식으로 배치되고 각 다이는 본드 와이어에 의해 각 리드프레임에 연결되어 있거나, 또는 선택적으로는 집적회로 다이들이 인터포저의 양쪽 면 위에 페이스-투-페이스(face-to-face) 방식으로 배치되어서 플립-칩 배열 내의 각 리드프레임에 연결되어 있고, 2개의 집적회로들이 개별적으로 패키지형 소자의 양쪽 면 위에 배치되어 있는 외부 리드에 연결되어 있으며 전기적으로 서로 소통하고 있지 않다. 본 명세서에 참고문헌으로 통합되어 있는 요시다 등의 미국 특허 제6,603,197호는 리드프레임의 많은 리드에 연결되어서 모듈을 형성하는 적어도 2개의 별개의 집적회로 소자들에 연결되어 있는 다중 리드프레임을 제공하는데, 일부 공유 리드들은 예를 들어 파워 리드 같은 패키지 외부에서 물리적으로 그리고 전기적으로 연결되어 있어서 집적회로 소자 양방이 시그널을 받아들이게 된다. 이와 유사하게, 본 명세서에 참고문헌으로 통합되어 있는 박(Park) 등의 미국 특허 제6,316,825호는 메모리 소자 같은 집적회로 소자 2개를 2개의 리드프레임을 갖고 있는 하나의 성형 패키지 내에서 적층하고 있는 스택형 패키지를 제공하는데, 리드프레임들은 외부 리드에 연결되어 있는 각 시그널들이 2개의 동일한 메모리 소자 각각에 병렬 방식으로 물리적이고 전기적으로 연결되도록 패키지의 외부에서 물리적으로 연결되어 있다.
다중 레벨 리드프레임에 연결되어 있는 단일 집적회로를 제공하는 종래에 공지되어 있는 다른 구성, 예를 들어 본 명세서에 참고문헌으로 통합되어 있는 맥쉐인(McShane)의 미국 특허 제5,220,195호는 다중 리드프레임에 와이어 본딩되어 있는 단일 집적회로를 제공하고, 패키지 내에서 다층 리드프레임의 부분들 간에 물리 적 접점이 형성되어 있고, 바이어 내로 연장되어 있는 본드 와이어와 함께 형성되어 있는 관통홀 바이어이 집적회로 밑에 위치하는 리드프레임 층들을 물리적으로 접촉하도록 하여 패키지형 소자 내에서 다중 전압 평면(multiple voltage plane)이 형성되도록 한다.
다중 집적회로용의 선행 패키지가 존재하고 있지만, 패키지의 신뢰성을 유지하면서 제조 비용을 절감할 수 있는 다중 다이 패키지에 대한 수요는 지속되고 있다.
이에 따라, 간단하고 신뢰성 있으며 다수 개의 집적회로 소자들 간에 임의로 접속할 수 있게 하며, 고가의 인터포저, 인쇄회로기판 또는 기판을 사용하지 않으며 기존의 패키지와 방법에 비해 제조 비용이 절감되는, 개선된 다중 집적회로 패키지 및 다중 집적회로 패키징 방법에 대한 수요가 있다.
본 발명의 다양한 바람직한 실시예들은, 2개 또는 그 이상의 집적회로들을 전기적으로 연결하고, 집적회로를 기구적으로 지지하고, 집적회로들 간에 임의로 접속되도록 하며, 패키지형 소자가 외부 접점과 전기적으로 연결되도록 하는 다중 반도체 집적회로 또는 다이용 패키지를 제공한다. 본 발명의 패키지는 선행 기술에서 사용되는 형태의 기판 또는 인터포저를 필요로 하지 않고, 본 발명을 사용하고 실시하는 데에 재툴링 또는 특수한 장비를 필요로 하지 않도록 소재들은 반도체 공정 산업에 공지되어 있는 자동화 생산 장비 및 장치와 호환되는 통상적인 와이어 본딩 및 리드프레임 기술을 사용한다.
본 발명의 제1 실시예에서, 제1 리드프레임이 간단한 절연층을 덮도록 제공되어 위치된다. 절연층은 특정 위치에 관통 형성되어 있는 바이어들을 갖고 있으며, 리드프레임의 일부 리드들이 바이어들 위에 놓여진다. 상기 리드프레임의 나머지 리드들은 절연체의 가장자리 너머 또는 절연체 외부 경계부까지 연장될 수 있다. 리드프레임의 일부 리드들은 외부 커넥터까지 연장되지 않을 수 있다. 제1 집적회로 다이가 리드프레임의 내부 단부 근방에 제공되어 위치하고, 일부 실시예에서 리드프레임의 내부에 관통구(opening)가 형성되어 있을 수 있고, 다이가 그 내부 관통구에 놓여질 수 있다. 다른 실시예에서, 다이가 리드프레임의 리드들 위에 놓여지거나 또는 리드프레임의 리드들 아래에 놓여질 수 있다. 바람직한 실시예에서, 다이가 리드프레임에 와이어 본딩되어 집적회로의 하나 또는 그 이상의 리드를 리드프레임의 리드에 전기적으로 연결한다. 다른 바람직한 실시예에서, 리드프레임의 리드들은 관련 업계에서 공지되어 있는 바와 같은 플립 칩 기술을 사용하여 다이에 연결될 수도 있다.
그런 다음, 제2 리드프레임이 절연체의 제2 및 반대쪽 표면에 놓여진다. 제2 리드프레임의 일부 리드들은 제1 리드프레임의 일부 리드와 대응되도록 절연체의 관통홀 바이어을 덮도록 위치한다. 제2 리드프레임의 나머지 리드들은 외부 전기 접점들이 완성된 소자에 연결되도록 절연층의 외부까지 연장될 수 있고, 절연체 외부 경계부를 넘어서까지 연장될 수 있다. 제2 집적회로 다이가 제2 리드프레임의 내부 리드 근방에 위치할 수 있다. 제2 리드프레임의 리드의 내부 단부 근방의 중앙부에는 다이를 수용하기 위한 공간부가 형성되어 있을 수 있거나, 또는 칩 아래쪽에의 리드 또는 칩 리드프레임 장치 위쪽에의 리드가 사용될 수 있다. 제2 집적회로 위의 다이 패드 터미널로부터 제2 리드프레임의 적어도 하나의 리드 사이에는 예를 들어 본드 와이어 연결 또는 플립 칩 연결과 같은 전기적 연결이 형성되어 있다. 전형적인 응용 분야에서, 집적회로로부터 리드프레임까지 많은 본드 와이어가 연장되어 있다. 대안적으로, 제1 리드프레임과 제2 리드프레임은 각 리드프레임에 대응하는 다이가 부착되기 전에 서로 부착될 수 있다.
제1 리드프레임 및 제2 리드프레임의 특정 리드들은 절연체 내의 바이어를 통해 전기적으로 연결되는 것이 바람직하다. 본 발명의 이러한 교시는, 절연체를 관통하여 2개의 리드프레임을 전기적으로 연결하는 설비를 사용하여 제1 집적회로 다이와 제2 집적회로 다이를 임의의 위치에서 전기적으로 연결하도록 한다. 제1 바람직한 실시예에서, 절연체 내의 바이어 내의 공간부 내로 제1 리드 및 제2 리드의 리드프레임 리드들을 물리적으로 변형시킨 후에, 바이어 내에서 상기 2개의 리드들 사이에 물리적으로 연결시킴으로써 접속이 형성될 수 있다. 그 다음에 바람직한 실시예에서는 2개의 리드프레임 사이를 도전성 용접한다. 이러한 용접은 예를 들어 열, 전기 에너지, 초음파 에너지, 레이저 에너지 및 이와 유사한 에너지를 부가하여 수행될 수 있다. 다른 바람직한 실시예에서, 전기 접점으로 기능하는 도전성 페이스트 같은 도전성 재료를 바이어 내에 제공하고, 열 에너지 또는 전기 에너지를 사용하여 연결을 완성함으로써 상기 2개의 리드프레임 간에 전기 접속이 이루어질 수 있다.
다른 바람직한 실시예에서, 상기 절연체는 초기에는 모든 방향으로 절연체로서 기능하나, 압력 또는 열 에너지 또는 압력 및 열 에너지 양방이 절연체에 가해질 때에 평면 방향으로는 절연체를 유지하면서도 수직 방향으로는 선택적으로 도전성으로 되는 이방성 전도성 재료로 제조될 수 있다. 일반적으로, 바이어는 절연체의 상부 표면에 인접한 도체와 절연체의 하부 표면에 인접한 도체 사이에 전기 전도가 이루어지는 영역이다.
집적회로 다이들은 집적회로 다이들이 백-투-백 방식으로 되도록 절연체의 양쪽 표면을 덮도록 위치할 수 있다. 본 발명에 의해 절연체를 통해 전기적 접속을 형성하는 방법은 2개의 소자들의 터미널들이 임의로 접속되도록 하기 때문에, 종래의 백-투-백 방식의 배열과는 달리, 본 발명을 실시하는 데에는 미러 대칭의 다이가 필요하지 않는다. 일부 선행 기술에 따른 패키지에서와 같이 2개의 집적회로 다이들의 터미널들이 정렬되거나 미러 대칭일 것을 요하지 않는다.
또한, 일부 실시예에서의 집적회로 다이는, 다수 개의 동일한 집적회로 다이들을 서로 연결하여 대형의 패키지형 장치로 만들 수 있는 DRAM, EEPROM, FLASH 또는 기타 동적 메모리 소자 또는 비휘발성 메모리 소자용의 동일한 집적회로 다이일 수 있다. 다른 바람직한 실시예에서, 상기 다이들은 메모리 제어기, 메모리 소자, 아날로그 회로 및 디지털 기기, 센서 및 제어기기 및 이와 유사한 것과 같이 서로 다른 기능을 구비해서 최종 패키지형 기기 내에서 통합된 기능을 제공할 수 있다.
대안적인 바람직한 실시예에서, 본 발명은 선택된 위치에 형성되어 있는 바이어를 구비하는 절연체, 절연층의 일 표면을 덮고 있는 제1 리드프레임, 절연층의 다른 표면을 덮고 있는 제2 리드프레임, 공지의 플립 칩 기술에 의해 제1 리드프레임에 연결되어 있는 제1 집적회로를 제공하며, 집적회로 본드 패드가 이미 형성되어 있는 솔더의 패드 또는 볼과 소망하는 리드들과 물리적으로 근방인 위치하고, 그런 다음에 에너지를 사용하여 리플로우하여 다이 패드와 리드의 내부 사이에 기구적이고 전기적인 연결을 형성하고; 제2 집적회로가 이와 유사하게 플립 칩 기술을 사용하여 제2 리드프레임에 연결되고, 소자가 완성되기 전에 절연체 내의 바이어를 통해 제1 집적회로와 제2 집적회로 사이에 전기적 연결이 이루어진다. 상기 바람직한 실시예에서 제1 다이와 제2 다이는 모두 플립 칩 기술을 사용하여 리드프레임에 연결되어 있기 때문에, 집적회로 소자들은 페이스-투-페이스 방식으로 배열될 수 있다.
본 발명의 범위 내에 포함되며 첨부된 청구항에 포함되어 있는 선택적인 실시예는 플립 칩 연결과 와이어 본딩 연결을 조합함으로써, 예를 들면, 플립 칩 기술을 사용하여 하나의 다이가 제1 리드프레임에 연결되고, 와이어 본딩에 의해 제2 다이가 제2 리드프레임에 연결될 수 있다.
다른 바람직한 실시예에서, 본 발명의 방법 및 패키징 장치를 사용하여 제조되는 이동형 저장 카드로서; 선택된 위치에 형성되어 있는 바이어를 구비하는 절연층, 절연체를 덮도록 위치하며 일부 리드들이 상기 절연체 내의 바이어를 덮고 있는 제1 리드프레임, 상기 제1 리드프레임 근방에 위치하며 비휘발성 집적회로와 리드프레임 간에 적어도 하나의 전기적 접점이 형성되는 제1 집적회로, 절연체의 바이어를 덮고 있는 일부 리드를 구비하며 절연체의 반대쪽 표면을 덮도록 위치하고 있는 제2 리드프레임 근방에 제2 집적회로가 제공되어 있고, 상기 제2 집적회로는 비휘발성 메모리 소자를 동작하는 제어기 회로이며, 상기 제2 집적회로는 제2 리드프레임에 전기적으로 연결되어 있다.
본 발명의 방법을 사용하여 절연체 내의 바이어를 통해 제1 리드프레임과 제2 리드프레임 사이에 전기적 연결이 형성됨으로써, 메모리 제어기 회로와 비휘발성 메모리 사이에 전기적 연결이 형성된다. 절연체, 제1 집적회로 및 제2 집적회로 및 제1 리드프레임 부분과 제2 리드프레임 부분을 봉지하거나 오버몰딩하여 저장 카드가 완성되며, 제1 및 제2 리드프레임의 나머지 외곽부는 완성된 저장 카드가 외부와 연결되는 데에 사용된다.
보다 유리하게는, 본 발명의 바람직한 실시예에 사용되는 절연체는 공지되어 있는 다양한 소재들을 사용할 수 있다. 절연체 내에 또는 절연체 위에 전기적 연결, 복잡한 다층 루팅 또는 금속피복 패턴을 필요로 하지 않기 때문에, 상기 절연체로는 절연체 내에 형성되어 있는 바이어 관통홀을 구비하고 있으며 제1 리드프레임과 제2 리드프레임을 전기적으로 절연하는 어떠한 재료도 사용될 수 있다. 플라스틱, 유리, 세라믹, 유리섬유, 수지, PC 보드, 테이프, 필름, 종이 및 기타 절연체가 사용될 수 있다. 화학 에칭, 포토리소그래피, 레이저 드릴링 또는 기계적 드릴링 공정으로 바이어를 형성할 수 있다. 바이어가 형성되어 있는 절연체를 형성하기 위해 플라스틱 또는 수지 성형이 사용될 수 있다. 절연체는 다양한 두께 및 원하는 바에 따라 강성(rigid) 재료 또는 가요성 재료로 제작될 수 있다. 패키지형 소자를 완성하기 위해 절연체는 오버몰딩될 수 있고, 선택적으로는 절연체, 집적회로 및 리드프레임 어셈블리를 쉘의 공동 내에 또는 예비성형된 바디 구조체 내에 위치시킨 후에 덮개 또는 층을 사용하여 접착제 또는 밀봉제로 밀봉할 수 있다.
다른 바람직한 실시예에서, 집적 시스템은 절연체의 양쪽 위에 다중 집적회로 다이를 통합한 단일 패키지로 제공될 수 있다. 상기 다중 다이는 절연체 내의 바이어를 통해 집적회로 사이에서 임의의 접속을 형성하도록 연결되어 있는 리드프레임에 와이어 본딩되어 있다. 상기 시스템용 패키지형 어셈블리는 레지스터, 커패시터 또는 인턱터 같은 수동 소자를 포함한다. 어셈블리 전체는 본 발명의 방법을 사용하여 오버몰딩되어 패키지형 시스템으로 완성된다.
본 발명의 실시예의 이점은, 기존의 자동화 반도체 패키징 인프라스트럭쳐와 호환되는 재료를 사용하며, 통상적인 와이어 본딩 또는 플립 칩 기술과, 기존의 툴링과 호환될 수 있는 패키지 몰딩 방법을 사용하여 선행 기술의 복잡한 인터포저, 가요성 회로, 라미네이트 또는 패턴형 인쇄회로기판을 필요로 하지 않으면서 서로에 대해 전기적으로 연결될 수 있는 다중 집적회로 소자를 포함하는 다중 집적회로 모듈을 형성하는 방법 및 장치를 제공하는 것을 포함한다.
전술한 기재 사항은 후속되는 본 발명의 상세한 설명이 좀 더 잘 이해되도록 하기 위해 본 발명의 실시예의 특징과 기술적 이점을 개괄적으로 기재한 것이다. 당업자라면 개시되어 있는 특정 실시예과 개념이 본 발명과 동일한 목적을 달성하도록 공정이나 다른 구조체의 설계나 변조의 기초로 용이하게 사용될 수 있다는 점을 알 수 있을 것이다. 당업자라면 그러한 균등물들이 첨부되어 있는 청구범위에 개시되어 있는 본 발명의 범위와 사상으로부터 벗어나지 않는다는 것을 인지해야 한다.
본 발명과 본 발명의 이점을 좀 더 완벽하게 이해할 수 있도록 하기 위해, 첨부된 도면을 참조하여 상세하게 설명한다. 다만, 첨부된 도면은 이해를 용이하게 하기 위한 것으로서 축척에 맞추어 도시된 것은 아니다.
도 1은 종래 기술에 의한 분리 가능한 저장 카드 패키지를 도시하며, 도 1a는 그 평면도, 도 1b는 저면도이다.
도 2는 메모리 소자와 제어 소자를 포함하는, 도 1에 도시한 것과 같이 종래 기술에 의한 이동형 저장 카드의 단면도이다.
도 3은 본 발명의 바람직한 실시예에 통합될 수 있는, 관통홀 바이어을 구비하는 절연층의 평면도이다.
도 4는 도 3의 절연층의 단면도이다.
도 5는 절연층 위에 위치하는 리드프레임과 집적회로를 구비하는 도 3 및 도 4에 도시한 절연층의 평면도이다.
도 6은 후속하는 추가의 공정 단계를 거친 도 5의 소자의 단면도이다.
도 7a 및 도 7b는 본 발명의 절연층의 추가의 바람직한 실시예의 단면도이다.
도 8은 본 발명의 바람직한 실시예로서, 완성된 패키지형 소자의 단면도이다.
도 9는 본 발명의 도 8의 소자와는 다른 바람직한 실시예로서, 완성된 패키지형 소자의 단면도이다.
도 10은 도 9의 소자의 평면도이다.
도 11은 본 발명의 또 다른 실시예로서, 또 다르게 완성된 패키지형 소자의 단면도이다.
각기 다른 도면에서 서로 대응하는 도면부호와 심볼은 특별히 지적하지 않는 경우 외에는 서로 대응하는 부분을 지칭하는 것이다. 상기 도면들은 바람직한 실시예의 관련된 태양을 명확하게 설명하기 위한 것으로, 축척에 맞추어서 도시한 것은 아니다.
이하에서 바람직한 실시예들의 공정과 제조를 상세하게 설명한다. 그러나, 개시되어 있는 실시예들과 예들이 본 발명을 실시하는 데에만 적용되는 것은 아니다. 언급하고 있는 특정 실시예들은 본 발명을 실시하는 특정 방식을 단지 설명하기 위한 것이고, 본 발명의 범위를 제한하는 것은 아니다. 도면들은 설명용으로서 축척에 맞는 것은 아니다.
도 3은 본 발명의 바람직한 실시예에 사용되는 절연층(300)의 평면도이다. 상기 절연층(300)은, 당 업계에서 공지되어 있는 밀라(Mylar), 유필렉스(Upilex), 캡톤(Kapton), 기타 필름, 절연종이, 수지, 폴리이미드, 글라스, 유리섬유 및 기타 재료와 같이 반도체 공정 단계에서 호환될 수 있는 많은 절연 재료들 중에서의 어느 재료를 포함할 수 있다. 절연층(300)은 전기적으로 절연하고, 트랜스퍼 성형과 같은 특정한 열적 공정에서 호환 사용될 수 있는 물리적 특성을 갖는 것이 바람직하다. 절연층에는 이하에서 상세하게 설명하는 바와 같은 소정의 위치에 관통홀 바 이어(301)가 형성되어 있어서, 절연층(300) 내에 관통-홀을 제공한다. 상기 관통홀 바이어는 임의의 크기일 수 있으나, 바람직한 실시예에서는 직경이 약 3~10 밀스(mil), 바람직하게는 약 5 밀이다. 이하에 개시되어 있는 제1 바람직한 실시예에서, 바이어(via)들은 개방된 관통홀이고, 다른 바람직한 실시예에서는 상기 바이어들은 전도성 페이스트 또는 접착제로 채워질 수 있다.
도 4는 도 3의 절연층의 단면도이다. 도 4에서, 관통홀 바이어(301)들은 절연층(300)을 관통하여 연장되어 있음을 알 수 있다. 관통홀 바이어(301)는 예를 들어, 레이저 드릴링, 기계적 드릴링, 에칭, 펀칭 또는 몰딩과 같이 재료 내에 홀을 형성하는 다른 수단에 의해 형성될 수 있다. 당 업계에서 알려져 있는 바와 같이, 홀의 위치와 치수를 획정하기 위한 포지티브 또는 네가티브 레지스트로 표면 전체에 걸쳐 식각 레지스트 층을 패턴하기 의해 포토리소그래피가 사용될 수 있고, 상기 재료를 제거하는 데에 선택적 식각이 활용될 수 있으며, 그리고 나서 패턴층을 세척(strip away)한다.
도 5는 여러 조립 단계가 완료된, 본 발명의 바람직한 실시예의 평면도이다. 도 5에서, 절연층(300)은 선택된 위치에 관통홀 바이어(301)가 형성되어 있다. 리드프레임에는 리드(502)가 형성되어 있고, 일부 리드는 관통홀 바이어(301) 위에 놓여져 있다. 집적회로 다이(303)가 리드(502)의 내부 근방에 위치하고 있다. 본드 패드(507)를 리드(502)에 전기적으로 연결하는 본드 와이어(505)가 형성되어 있다. 도 5에는 도시되어 있지 않지만, 절연층(300)의 반대쪽 표면 위에 제2 리드프레임과 제2 집적회로를 위치시키는 동일한 공정이 수행되었다. 제2 리드프레임의 일부 리드는 관통홀 바이어(301) 아래에 위치하고 있다.
도 6은 중간 조립 단계에 있는, 본 발명의 바람직한 실시예의 단면도이다. 도 6에서, 집적회로 다이(303)가 절연층(300)의 제1 표면 위에 위치하고 있음을 알 수 있다. 단면도에서 리드프레임 리드(502)가 보이고, 집적회로 다이의 본드 패드를 리드프레임 리드(502)에 연결하는 본드 와이어(505)가 보인다. 관통홀 바이어(301)가 절연층(300) 내의 선택된 위치에 형성되어 있음을 알 수 있다.
리드프레임(601)은 절연층(300)의 아래쪽에 위치하고 있고, 관통홀 바이어(301)의 아래쪽에서 연장되어 있다. 집적회로 다이(604)가 본드 패드(603)에서 리드프레임(601)까지 본드 와이어(605)를 통해 연결되어 있다.
도 6에 도시한 바와 같이, 리드프레임 리드들은 관통홀 바이어 지점(301)에서 상기 절연체를 관통하여 서로 결합하여 물리적으로 및 전기적으로 결합된다. 도 6에서, 용접툴(607)을 사용하여 관통홀 바이어(301)에서 리드(502)와 리드(602)를 압박하여 변형시키고, 에너지를 인가하여 상기 두 개의 리드가 서로 용접되도록 한다. 용접부를 형성하기 위해 초음파, 전기 및/또는 열 에너지가 사용될 수 있고, 전기 저항 용접, 용량 방전(capacitive discharge), 또는 레이저 용접을 포함하는 방법도 고려될 수 있다. 일부 실시예에서, 리드프레임 리드들은 용접부 형성을 보조하기 위해 조립되기 전에 스폿 도금 또는 기타 방법으로 재료로 피복될 수 있다. 이러한 결합 공정은 각각의 관통홀 바이어 지점(301)에서 수행된다. 리드프레임과 절연층(300)을 적절하게 디자인함으로써, 도 5 및 도 6에 도시한 바와 같이 두 개의 집적회로 사이의 원하는 임의의 지점에 전기 접점이 형성될 수 있다.
바람직한 실시예에서, 초기에는 절연체에 홀이 형성되어 있지 않고, 리드프레임들이 서로 대향하게 양 측면에 위치하고, 상부 및 하부 리드프레임으로부터 나온 리드들을 결합하고자 하는 위치에, 도 6에서 도면부호 607로 도시한 것과 같은 툴을 사용하여 상부 및 하부 리드프레임 리드들 사이에 용접부를 형성하는 동시에 절연층(300) 내에 관통홀 바이어(301)를 형성한다. 상기 바람직한 실시예에서, 용접툴(607)을 사용하여 하나의 연속적인 공정으로, 연결하고자 하는 지점에 있는 리드에 열과 같은 에너지를 인가하여 그 에너지에 의해 절연 재료를 녹이거나 증발시켜, 절연 재료가 제거되면서 관통홀 바이어(301)가 형성되고, 리드들이 관통홀 바이어(301) 내로 물리적으로 변형되어서 용접된다. 상기 방법에서는 절연체를 위한 디자인 또는 패터닝이 필요하기 않으므로, 절연층의 비용이 매우 감소된다.
도 7a 및 도 7b는 절연층(300) 내의 관통홀 바이어 지점(301)에서 상부 및 하부 리드프레임 리드들을 연결하는 대안적인 방법을 도시하고 있다. 도 7a는 도전성 재료(705)로 채워져 있는 관통홀 바이어(301)를 구비하고 있는, 본 발명의 패키지에서 사용되는 절연층(300)의 일부를 도시하고 있다. 도전성 페이스트와 같은 도전성 재료가 관통홀 바이어(301) 내에 적층되고, 조립 공정이 진행됨에 따라 도전성 재료가 리드프레임 리드들 사이에 위치하고 있다. 도전성 재료가, 도 6에 도시한 두 개의 집적회로 소자 간의 전기적 연결을 완성한다. 도전성 재료는 당 업계에서 주지되어 있는 방법으로 바이어홀 내에 스크린되는 도전성 페이스트일 수 있고, 또는 예를 들어, 뉴저지의 록키 힐의 파르렉으로부터 파모드 브이엘스(Parmod VLT)른 상품명으로 시판되는 도전성 잉크 재료인 도전성 잉크일 수 있으며, 이들 재료 는 스크린 프린팅, 레이저 밀 및 충전(laser mill and filling) 또는 잉크 프린팅 공정으로 부착될 수 있다. 전도 경로를 완성하고, 상기 리드들에 도전성 재료를 물리적으로 접합하기 위해 열 또는 기타 에너지가 인가될 수 있다.
도 7b는 절연층(300)으로서 이방성 도전성 재료의 사용을 도시하고 있다. 상기 재료는 초기에는 수평 평면 방향과 수직 방향으로 절연되어 있다. 압력 및/또는 열 또는 기타 에너지를 받아, 도전성 필라멘트를 포함하고 있는 상기 재료가 선택된 영역에서 수직 방향으로 전도성으로 된다. 이에 따라서, 도 7b에서, 상부 리드프레임 하나와 하부 리드프레임인 두 개의 리드프레임 리드들 사이에 놓여있는 지점에 전도 경로가 형성되고, 이러한 전도 경로는 임의로 선택되는 지점에서 리드프레임 리드들을 연결하기 위한 도 5 및 도 6의 관통홀 바이어(301)를 대신하여 사용된다. 미네소타, 세인트폴의 3M사는 이방성 전도체인 압력 반응성 접착 이송 테이프(a pressure sensitive adhesive transfer tape)를 제공하는데, 사용될 수 있는 제품의 예로는 3M Tape 9703이 있다. 도 7b(필름) 또는 도 7a(페이스트)와 같이 실시예에서 사용되는 이방성 필름 및 도전성 페이스트들은 또한 독일의 뒤셀도르프의 헨켈 테크놀로지와 같이 일반 벤더로부터도 구입할 수 있다. 이들 재료들은 다른 필름들과 함께 사용되거나, 단독으로 사용되어 절연층(300)을 형성하게 된다.
도 8은 집적회로 다이를 리드프레임에 결합시키는 플립칩 기술을 사용하는 대안적인 바람직한 실시예를 도시하고 있다. 도 8에서, 소자들과 리드프레임들을 보호하며, 절연층(300)의 양쪽 면을 덮고 있는 봉지재(encapsulant)(803)로 패키지(801)가 형성된다. 관통홀 바이어(301)가 절연층(300)에 형성되어 있고, 상술한 바와 같이 상부 및 하부 리드프레임으로부터 리드(502)와 연결되어 있다. 메모리 제어 소자일 수 있는 집적회로 다이(303)는, 집적회로의 다이 패드 위에 솔더 범프, 볼 또는 칼럼을 형성하는 웨이퍼 범핑 공정 또는 공지된 다이를 사용하여 상부 리드프레임에 플립-칩 접합되고, 그런 후에, 솔더 범프된 다이는 리드프레임 리드들의 내부 단부에 정렬되고, "하향 대면"(face down)되게 위치하여 다이 패드가 리드프레임 리드와 결합하고, 열 에너지를 이용하여 솔더를 리플로우 함으로써 리드프레임에의 연결이 완성된다. 이와 유사하게, 예를 들어 플래쉬 메모리 소자같은 비휘발성 메모리일 수 있는 집적회로(809)도 역시 하부 리드프레임에 플립-칩 장착되고, 도면부호 807과 같이 용접부가 형성되어 관통홀 바이어(301)에서 상부 및 하부 리드프레임들이 서로 결합된다. 도 8은 또한 다이들이 서로 동일한 크기 또는 매우 비슷한 크기가 아니더라도, 본 발명에 따라 패키지 내의 두 개 또는 그 이상의 집적회로들 간에 임의의 지점에 접점을 형성시킬 수 있음을 보여주고 있다.
도 9는, 칩 아래의 리드 또는 상부 및 하부 리드프레임용 "LUC" 리드프레임을 사용하여 와이어 본딩 접속하는 대안적인 바람직한 실시예를 사용한 완성된 패키지(901)를 도시하고 있다. 도 9에서, 리드는 봉지재 경계를 관통해 연장되어서 패키지에 대한 외부 접점을 제공한다. 전술한 바와 같이, 단면에는 절연층(300)의 양쪽에 봉지재(903)를 구비하고 있는 패키지(901)가 도시되어 있고, 다시 상기 봉지재는 집적회로 다이, 리드프레임 및 본드 와이어들이 손상되지 않도록 하고 또한 습기로부터 보호한다. 집적회로 다이(303)는 상부 리드프레임의 리드(502)를 덮도록 제공되고, 테이프 또는 에폭시 다이 부착제(609)를 사용하여 리드프레임에 장착 되는 것이 바람직하다. 상부 및 하부 집적회로의 본드 패드(605)는 전술한 바와 같이 와이어 본딩을 사용하여 리드프레임 리드(502)에 와이어 본드 연결되고, 본드 와이어(505)는 리드프레임 리드까지 연장 연결되어 있다. 상부 및 하부 리드프레임 리드를 결합시키는 용접부(807)가 관통홀 바이어(301) 내에 도시되어 있다. 리드(502)는 봉지재 경계를 관통하여 연장되어서 외부 터미널을 형성하여, 예를 들면 소켓 소자를 사용하여 패키지(901)가 외부 접속되도록 한다. 본 실시예에서, 상부 리드프레임으로부터 나오는 리드는 패키지의 어느 한쪽으로 빠져나와 있고, 하부 리드프레임으로부터 나온 리드는 패키지의 다른 한쪽으로 빠져나와 있다.
도 10은 도 9의 패키지(901)의 평면도이다. 절연층(300) 위에는 봉지재(903)가 형성되어 있음을 알 수 있다. 리드(502)가 절연층(300)을 덮고 있으며, 봉지재 영역(902)의 경계를 관통해 연장되어 있음을 알 수 있다. 용접부(807)가 특정 리드(502)의 아래쪽에 형성되어 있는 바이어홀에 놓여 있음을 알 수 있다. 집적회로 다이(303)가 리드(502) 위에 걸쳐서 위치하고 있어서 리드프레임은 LUC 또는 칩 배열 아래의 리드이고, 상기 다이는 테이프 또는 에폭시로 부착되어 지지될 수 있다. 집적회로 위의 본드 패드는 본드 와이어(505)에 의해 리드프레임 리드(520)에 결합되어 있다. 상기 도면에서 보이지는 않지만, 제2의 집적회로와 절연층(300) 아래쪽에 놓여서 용접부(807)에 의해 상부 리드프레임에 연결되어 있는 리드프레임 어셈블리가 있다.
도 11은 리드(502)의 일부가 패키지의 일측에서 하향으로 형성되어 있으며, 봉지재(903)가 어셈블리 전체를 둘러싸고는 있지만, 외부와 전기적으로 접속되도록 선택된 리드(502)의 하측 표면(101) 영역이 외부로 노출되어 있는 또 다른 바람직한 실시예를 도시하고 있다. 상기 외부 접속 영역은 도 1에 도시한 바와 같이 위치할 수도 있고, 당 업계에서 주지되어 있는 유사한 패턴으로 될 수도 있다.
본 발명을 실시하는 방법은 변경될 수 있고, 이들 변경된 실시들도 본 발명의 범위와 청구범위 내에 속하는 것으로 보아야 한다. 예를 들어, 리드프레임과 절연층(300)은 예비-성형된 어셈블리로 함께 조립될 수 있고, 대응하는 리드프레임, 와이어 본딩 또는 플립-칩 커플링 근방에 위치하는 집적회로 다이들을 사용하여 상기 다이에의 접속을 완성한 후에 오버몰딩 또는 글럽탑 봉지(glop top encapsulation)가 수행될 수 있다. 선택적으로, 리드프레임은 스트립 형태로 제공될 수 있고, 집적회로 다이들이 위치하고, 와이어 본딩 또는 플립-칩 공정을 수행하여 접착제 또는 테이프를 사용하거나 접착제 또는 테이프를 사용하지 않고서 집적회로를 리드프레임에 연결할 수 있고; 리드프레임 어셈블리가 절연층(300)의 대향하는 표면 각각의 위에 위치하고, 사전에 절연층(300)을 패터닝하여 관통홀 바이어(301)를 형성시키고, 그런 다음 용접, 전도성 페이스트 또는 솔더, 또는 전술한 이방성 도전성 연결부를 사용에 의해 리드프레임들을 결합시킨다. 최종적으로, 완성된 어셈블리를 오버몰딩 또는 글럽탑 봉지하여 패키지를 완성한다. 전술한 바와 같이, 절연층(300)은 그 절연층 내에 관통홀 바이어(301)가 없는 또 다른 방식으로 제공될 수 있고, 툴링을 사용하여 절연층(300) 내에 관통홀 바이어(301)를 형성하는 동시에 용접할 수도 있다.
본 발명의 특정의 바람직한 실시예와 그 실시예들의 이점을 명세서에 상세하 게 기재하고 있지만, 첨부된 청구범위에 개시되어 있는 본 발명의 사상과 범위를 벗어나지 않으면서도 많은 변경, 치환 및 교환이 될 수 있다는 점을 명심해야 한다. 또한, 본 출원의 범위는 본 명세서에 개시되어 있는 특정 실시예의 회로, 구조, 방법 및 단계로 한정되지 않는다. 이에 따라, 첨부된 청구범위는 본 발명에서 사용하는 공정, 장비, 제조, 물질 조성, 수단, 방법 또는 단계의 범위를 포함하기 위한 것이고, 본 발명을 이용하는 변형 실시예들은 당업자에게는 자명한 것이다.

Claims (27)

  1. 제1 표면, 상기 제1 표면과 반대쪽에 있는 제2 표면, 및 사전에 미리 결정된 위치에 형성되어 있는 하나 또는 그 이상의 관통홀 바이어를 구비하는 절연체;
    다수 개의 리드를 갖고 있으며 적어도 부분적으로 상기 제1 표면을 덮고 있는 제1 리드프레임;
    상기 제1 리드프레임의 다수 개의 리드들 중 적어도 하나의 리드 근방에 위치하여 전기적으로 연결되어 있는 제1 집적회로 다이;
    다수 개의 리드를 갖고 있으며 적어도 부분적으로 상기 제2 표면을 덮고 있는 제2 리드프레임;
    상기 제2 리드프레임의 다수 개의 리드들 중 적어도 하나의 리드 근방에 위치하여 전기적으로 연결되어 있는 제2 집적회로 다이를 포함하는 다중 다이 반도체 패키지에 있어서,
    상기 제1 리드프레임의 상기 다수 개의 리드들 중 적어도 하나의 리드가 상기 절연체 내의 관통홀 바이어들 중 어느 하나의 관통홀 바이어를 통해 상기 제2 리드프레임의 상기 다수 개의 리드들 중 대응하는 하나의 리드에 전기적으로 연결되어 있는 것을 특징으로 하는 다중 다이 반도체 패키지.
  2. 제1항에 있어서, 상기 절연층, 상기 제1 집적회로 다이, 상기 제2 집적회로 다이, 상기 제1 리드프레임 및 상기 제2 리드프레임을 적어도 부분적으로 봉 지(encapsulating)하는 봉지재를 추가로 포함하는 것을 특징으로 하는 다중 다이 반도체 패키지.
  3. 제1항에 있어서, 상기 제1 집적회로 다이와 상기 제2 집적회로 다이는 동일한 집적회로 다이인 것을 특징으로 하는 다중 다이 반도체 패키지.
  4. 제1항에 있어서, 상기 제1 집적회로 다이와 상기 제2 집적회로 다이는 각각 제어기 집적회로와 메모리 어레이 집적회로를 포함하는 것을 특징으로 하는 다중 다이 반도체 패키지.
  5. 제4항에 있어서, 상기 메모리 어레이 집적회로는 비휘발성 메모리 소자를 포함하는 것을 특징으로 하는 다중 다이 반도체 패키지.
  6. 제1항에 있어서, 상기 제1 집적회로 다이와 상기 제2 집적회로 다이는 각각 본드 와이어에 의해 제1 리드프레임과 제2 리드프레임에 전기적으로 연결되어 있는 것을 특징으로 하는 다중 다이 반도체 패키지.
  7. 제1항에 있어서, 상기 제1 집적회로 다이와 상기 제2 집적회로 다이는 각각 플립 칩 연결에 의해 제1 리드프레임과 제2 리드프레임에 전기적으로 연결되어 있는 것을 특징으로 하는 다중 다이 반도체 패키지.
  8. 제6항에 있어서, 상기 제1 집적회로 다이와 상기 제2 집적회로 다이는 백-투-백(back-to-back) 방식으로 배치되어 있는 것을 특징으로 하는 다중 다이 반도체 패키지.
  9. 제7항에 있어서, 상기 제1 집적회로 다이와 상기 제2 집적회로 다이는 페이스-투-페이스(face-to-face) 방식으로 배치되어 있는 것을 특징으로 하는 다중 다이 반도체 패키지.
  10. 제1항에 있어서, 상기 바이어 관통홀이 도전성 재료로 채워져서 상기 제1 리드프레임의 적어도 하나의 리드와 물리적으로 접촉하고 있는 것을 특징으로 하는 다중 다이 반도체 패키지.
  11. 제1항에 있어서, 상기 절연층은 상기 하나 또는 그 이상의 바이어 관통홀 위치에 이방성 도전성 재료를 포함하고, 상기 이방성 도전성 재료가 사전에 미리 결정된 하나 또는 그 이상의 위치에서 도전성으로 됨으로써 전기적 접속이 형성되는 것을 특징으로 하는 다중 다이 반도체 패키지.
  12. 제1항에 있어서, 상기 제1 리드프레임 및 제2 리드프레임 각각의 적어도 하나의 리드가 상기 절연층에서 적어도 하나의 상기 바이어 관통홀 내에서 서로 물리 적으로 용접되어 있는 것을 특징으로 하는 다중 다이 반도체 패키지.
  13. 제12항에 있어서, 상기 제1 리드프레임 및 제2 리드프레임 각각의 적어도 하나의 리드가 상기 리드들이 서로 용접되는 관통홀 내로 변형되어 들어가는 것을 특징으로 하는 다중 다이 반도체 패키지.
  14. 다중 다이 집적회로 패키지 제조 방법으로서,
    제1 표면과, 상기 제1 표면과 반대쪽에 있는 제2 표면을 구비하는 절연층을 준비하는 단계;
    상기 절연층 내의 소망하는 위치에 하나 또는 그 이상의 바이어 관통홀을 형성하는 단계;
    상기 제1 표면을 적어도 부분적으로 덮는 다수 개의 리드들을 구비하는 제1 리드프레임을 준비하는 단계;
    상기 제2 표면을 적어도 부분적으로 덮는 다수 개의 리드들을 구비하는 제2 리드프레임을 준비하는 단계;
    제1 집적회로 다이를 상기 제1 리드프레임의 적어도 하나의 리드에 연결하는 단계;
    제2 집적회로 다이를 상기 제2 리드프레임의 적어도 하나의 리드에 연결하는 단계;
    상기 제1 리드프레임의 적어도 하나의 리드를 상기 절연체 내의 하나 또는 그 이상의 바이어를 통해 상기 제2 리드프레임의 대응하는 리드에 전기적으로 연결하는 단계를 포함하여;
    상기 제1 집적회로 다이와 상기 제2 집적회로 다이가 서로 전기적으로 연결되어 있는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  15. 제14항에 있어서, 절연층, 제1 집적회로 다이, 제2 집적회로 다이, 제1 리드프레임 및 제2 리드프레임을 적어도 부분적으로 봉지(encapsulating)하는 단계를 추가로 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  16. 제14항에 있어서, 상기 전기적으로 연결하는 단계는,
    상기 제1 리드프레임의 하나의 리드의 일부분을 상기 절연층 내의 적어도 하나의 바이어 관통홀 내에 형성하는 단계;
    상기 제2 리드프레임의 하나의 리드의 대응하는 일부분을 상기 절연층 내의 상기 바이어 관통홀 내에 형성하는 단계; 및
    상기 제1 리드프레임과 제2 리드프레임을 물리적으로 연결하여 상기 바이어 관통홀 내에서 전기적 연결을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  17. 제16항에 있어서, 물리적으로 연결하는 단계는 상기 바이어 관통홀 내에서 상기 제1 리드프레임과 제2 리드프레임의 일부분 사이에 물리적 용접부를 형성하는 단계를 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  18. 제17항에 있어서, 상기 절연층 내에 하나 또는 그 이상의 바이어 관통홀을 형성하는 단계가 제1 리드프레임과 제2 리드프레임을 물리적으로 연결하는 단계와 연관되어 수행되는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  19. 제16항에 있어서, 물리적으로 연결하는 단계는 상기 바이어 관통홀 내에서 상기 제1 리드프레임과 제2 리드프레임의 제1 부분 및 제2 부분 사이에 도전성 접착제를 제공하는 단계를 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  20. 제14항에 있어서, 제1 집적회로 다이와 제2 집적회로 다이를 제1 리드프레임과 제2 리드프레임에 연결하는 단계는 동일한 집적회로 다이들을 연결하는 단계를 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  21. 제14항에 있어서, 제1 집적회로 다이와 제2 집적회로 다이를 제1 리드프레임과 제2 리드프레임에 연결하는 단계는 메모리 어레이 집적회로 다이를 제1 리드프레임에 연결하고, 제어기 집적회로 다이를 제2 리드프레임에 연결하는 단계를 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  22. 제21항에 있어서, 메모리 어레이 집적회로 다이를 제1 리드프레임에 연결하는 단계는 비휘발성 메모리 어레이 집적회로 다이를 연결하는 단계를 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  23. 제22항에 있어서, 비휘발성 메모리 어레이 집적회로 다이 위에 추가의 비휘발성 메모리 어레이 집적회로 다이를 스태킹하는 단계를 추가로 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  24. 제14항에 있어서, 제1 집적회로 다이와 제2 집적회로 다이를 제1 리드프레임과 제2 리드프레임에 연결하는 단계는 제1 집적회로 다이 및 제2 집적회로 다이와 제1 리드프레임 및 제2 리드프레임 사이에 와이어 본드를 형성하는 단계를 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  25. 제24항에 있어서, 제1 집적회로 다이와 제2 집적회로 다이를 연결하는 단계는 상기 집적회로 다이들을 백-투-백 방식으로 배열하는 단계를 추가로 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  26. 제14항에 있어서, 제1 집적회로 다이와 제2 집적회로 다이를 제1 리드프레임과 제2 리드프레임에 연결하는 단계는 제1 집적회로 다이 및 제2 집적회로 다이와 제1 리드프레임 및 제2 리드프레임 사이에 플립 칩 연결을 형성하는 단계를 포함하 는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
  27. 제26항에 있어서, 제1 집적회로 다이와 제2 집적회로 다이를 제1 리드프레임과 제2 리드프레임에 연결하는 단계는 제1 집적회로 다이와 제2 집적회로 다이를 페이스-투-페이스 방식으로 배열하는 단계를 추가로 포함하는 것을 특징으로 하는 다중 다이 집적회로 패키지 제조 방법.
KR1020087013254A 2005-11-01 2006-10-30 다중 다이 집적회로 패키지 KR100996982B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/264,556 US7352058B2 (en) 2005-11-01 2005-11-01 Methods for a multiple die integrated circuit package
US11/264,112 2005-11-01
US11/264,556 2005-11-01
US11/264,112 US7511371B2 (en) 2005-11-01 2005-11-01 Multiple die integrated circuit package

Publications (2)

Publication Number Publication Date
KR20080087790A true KR20080087790A (ko) 2008-10-01
KR100996982B1 KR100996982B1 (ko) 2010-11-26

Family

ID=37680599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087013254A KR100996982B1 (ko) 2005-11-01 2006-10-30 다중 다이 집적회로 패키지

Country Status (4)

Country Link
EP (1) EP1949440A2 (ko)
KR (1) KR100996982B1 (ko)
TW (2) TWI475662B (ko)
WO (1) WO2007053606A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405279B (zh) * 2010-07-23 2013-08-11 Global Unichip Corp Packaging of semiconductor components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4288841A (en) 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
JPS5763850A (en) * 1980-10-06 1982-04-17 Nec Corp Semiconductor device
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH0330494A (ja) * 1989-06-28 1991-02-08 Sharp Corp フレキシブル回路基板のスルーホール部の形成方法
AU4058693A (en) * 1992-06-15 1994-01-04 Dyconex Patente Ag Process for producing subsequently conditionable contact points on circuit substrates and circuit substrates with such contact points
DE19522338B4 (de) * 1995-06-20 2006-12-07 Pac Tech-Packaging Technologies Gmbh Chipträgeranordnung mit einer Durchkontaktierung
FR2746678B1 (fr) * 1996-03-26 1998-07-03 Commissariat Energie Atomique Procede de realisation d'un depot sur un support amovible, et depot realise sur un support
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
DE19648492A1 (de) * 1996-11-22 1997-11-13 Siemens Ag Multi-Chip-Modul
JP3296306B2 (ja) * 1997-10-28 2002-06-24 ソニーケミカル株式会社 異方導電性接着剤および接着用膜
KR100285664B1 (ko) 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2000332055A (ja) * 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
JP2004199887A (ja) * 2002-12-16 2004-07-15 Agilent Technol Inc 導電性流体を用いた電気接点開閉装置及びその製造方法

Also Published As

Publication number Publication date
WO2007053606A3 (en) 2007-09-07
TW200746381A (en) 2007-12-16
TWI475662B (zh) 2015-03-01
TW201003888A (en) 2010-01-16
EP1949440A2 (en) 2008-07-30
WO2007053606A2 (en) 2007-05-10
KR100996982B1 (ko) 2010-11-26
TWI324385B (en) 2010-05-01

Similar Documents

Publication Publication Date Title
US7511371B2 (en) Multiple die integrated circuit package
US7514297B2 (en) Methods for a multiple die integrated circuit package
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US7998792B2 (en) Semiconductor device assemblies, electronic devices including the same and assembly methods
US7115442B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
TWI495082B (zh) 多層半導體封裝
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
JP5341337B2 (ja) 半導体装置及びその製造方法
US7829990B1 (en) Stackable semiconductor package including laminate interposer
US20090001365A1 (en) Memory card fabricated using sip/smt hybrid technology
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
KR20040062764A (ko) 칩 스케일 적층 패키지
JP2000269408A (ja) 半導体装置及びその製造方法
US20130084677A1 (en) Method of fabricating a memory card using sip/smt hybrid technology
US8274144B2 (en) Helical springs electrical connecting a plurality of packages
US20080237833A1 (en) Multi-chip semiconductor package structure
US6380624B1 (en) Stacked integrated circuit structure
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
JP2001077294A (ja) 半導体装置
US20080237831A1 (en) Multi-chip semiconductor package structure
KR100996982B1 (ko) 다중 다이 집적회로 패키지
US20230411340A1 (en) Semiconductor device including embedded memory dies and method of making same
US20080179721A1 (en) Stacking of transfer carriers with aperture arrays as interconnection joints

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 8