KR20080086660A - 반도체 소자의 화학적기계적연마방법 - Google Patents
반도체 소자의 화학적기계적연마방법 Download PDFInfo
- Publication number
- KR20080086660A KR20080086660A KR1020070028625A KR20070028625A KR20080086660A KR 20080086660 A KR20080086660 A KR 20080086660A KR 1020070028625 A KR1020070028625 A KR 1020070028625A KR 20070028625 A KR20070028625 A KR 20070028625A KR 20080086660 A KR20080086660 A KR 20080086660A
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- target film
- chemical mechanical
- polishing target
- mechanical polishing
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000000126 substance Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 5
- 239000007800 oxidant agent Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 50
- 239000002245 particle Substances 0.000 description 20
- 239000010409 thin film Substances 0.000 description 14
- 230000007547 defect Effects 0.000 description 6
- 229910018557 Si O Inorganic materials 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 239000002002 slurry Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
본 발명의 반도체 소자의 화학적 기계적 연마방법은, 반도체 기판 상에 연마 대상막을 증착하는 단계; 연마 대상막 상에 레이저를 조사하여 연마 대상막을 평탄화하는 단계; 및 평탄화가 진행된 연마 대상막에 트리트먼트 공정을 수행하는 단계를 포함한다.
파티클, 레이저, 결합에너지
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 화학적 기계적 연마방법을 설명하기 위하여 나타내 보인 도면들이다.
도 2는 본 발명의 실시예에서 화학적 기계적 연마방법의 동작을 설명하기 위해 나타내보인 도면이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 반도체 소자의 화학적 기계적 연마방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 소자의 균일한 평탄도를 구현하기 위해서 화학적 기계적 연마(CMP; Chemical Mechanical Polishing)방법이 도입되고 있다. 화학적 기계적 연마(CMP)방법은 반도체 소자의 제조시, 슬러리 형태로 공급되는 연마액의 화학 반응에 의한 연마와, 슬러리 및 연마패드에 의한 기계적 연마가 동시에 이루어져 박막에서 단차가 높은 지역을 낮추어 보다 높은 평탄화도를 구현하는 공정이다. 이러한 화학적 기계적 연마(CMP)방법은 연마패드(pad), 슬러리(slurry), 온도, 압력 및 회전 속도와 같은 연마를 진행하는 동안 적절한 조건을 알아야하는 복잡한 공정이다.
한편, 반도체 소자를 제조하는데 있어서, 화학적 기계적 연마(CMP) 방법은 STI(Shallow Trench Isolation)와 같은 소자분리막 형성 공정 또는 랜딩플러그 분리 공정과 같이 박막을 평탄화시키는 공정에서 적용되고 있다. 그런데 웨이퍼 상에 박막을 형성하는 과정에서 고밀도 플라즈마(HDP; High density plasma) 방식으로 형성된 산화막은 파티클(particle) 측면에서 매우 취약하다. 특히 고밀도 플라즈마(HDP) 방식의 경우, 증착 공정이 높은 바이어스 파워(high bias power) 및 낮은 공정 온도에서 진행되면 파티클이 발생할 확률이 높다. 이와 같이 고밀도 플라즈마(HDP) 방식으로 산화막을 증착하는 과정에서 발생한 입자 크기가 큰 파티클(large particle)들은 후속 진행될 공정 과정에서 불순물로 작용하는 등 영향을 미칠 수 있다. 이에 파티클을 제거하고, 박막을 평탄화시키는 방법으로 화학적 기계적 연마(CMP) 방법을 이용한다.
그런데, 입자 크기가 큰 파티클을 포함하는 박막을 화학적 기계적 연마(CMP)방법을 이용하여 평탄화할 경우, 슬러리 내 입자와의 마찰력에 의해서 박막 내 파묻혔던 파티클들이 떨어져 나오면서 박막의 표면에 움푹 파인 홈이 생기는 패임성 결함이 발생할 수 있다. 박막 표면에 이러한 홈이 생긴 상태에서 컨택홀을 형성하고, 컨택홀을 매립하는 금속 물질을 증착한 후, 에치백 공정을 진행하게 되면, 박막 표면에 형성된 홈에 금속 물질이 그대로 남아 인접하는 금속 배선 간에 연결되 는 브릿지성 결함을 유발하여 소자의 불량의 원인이 될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 소자를 평탄화하는 공정시, 박막을 구성하는 분자 간의 결합에너지를 이용하여 용이하게 박막을 평탄화시킬 수 있는 반도체 소자의 화학적기계적연마방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 화학적기계적연마방법은, 반도체 기판 상에 연마 대상막을 증착하는 단계; 상기 연마 대상막 상에 레이저를 조사하여 연마 대상막을 평탄화하는 단계; 및 상기 평탄화가 진행된 연마 대상막에 트리트먼트 공정을 수행하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 연마 대상막은 고밀도 플라즈마 방식을 이용하여 형성할 수 있다.
상기 연마 대상막을 평탄화시키는 단계는, 상기 반도체 기판을 상기 연마 대상막과 수평한 방향으로 레이저 빔을 조사하는 레이저 조사장치를 구비한 화학적 기계적 연마장치 상에 장착하는 단계; 및 상기 반도체 기판을 상기 레이저 빔이 조사되는 방향으로 이동하여 상기 연마 대상막을 상기 레이저에 노출시키는 단계를 포함하는 것이 바람직하다.
상기 레이저 빔은 연마 대상막을 구성하는 분자간 결합에너지보다 높은 에너지로 조사하는 것이 바람직하다.
상기 연마 대상막을 평탄화시키는 단계는, 진공 상태에서 진행하는 것이 바람직하다.
상기 트리트먼트 공정은 산화제가 용해된 용액을 이용할 수 있으며, 상기 산화제가 용해된 용액은, 과산화수소(H2O2) 및 물(H2O)이 5:1 내지 10:1의 비율로 혼합하여 이루어진다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체 소자의 화학적 기계적 연마방법을 설명하기 위하여 나타내 보인 도면들이다. 그리고 도 2는 본 발명의 실시예에서 화학적 기계적 연마방법의 동작을 설명하기 위해 나타내보인 도면이다.
도 1a를 참조하면, 반도체 기판(100) 위에 패턴(102)을 형성한다. 다음에 패턴(102)이 배치된 반도체 기판(100) 상에 연마 대상막(104)을 증착하여 패턴(102)을 매립한다. 여기서 반도체 기판(100) 위에 배치된 패턴(102)은 워드라인 또는 비트라인을 포함하여 형성할 수 있다. 패턴(102)을 매립하는 연마 대상막(104)은 고밀도 플라즈마(HDP; High density plasma) 방식을 이용한 산화막으로 형성할 수 있 다. 구체적으로, 패턴(102)이 배치된 반도체 기판(100)을 고밀도 플라즈마(HDP)챔버(미도시함) 내에 배치한다. 다음에 고밀도 플라즈마 챔버 내에 HDP 증착 소스, 예를 들어 사일렌(SiH4) 가스 및 산소(O2) 가스를 공급하여 형성할 수 있다.
한편, 연마 대상막(104)을 고밀도 플라즈마(HDP) 방식을 이용한 산화막으로 형성하는 경우, 연마 대상막(104) 내에 입자의 크기가 큰 파티클(106)이 발생할 수 있다. 특히 연마 대상막(104)을 형성하는 공정이 높은 바이어스 파워 및 낮은 공정 온도에서 진행될 경우, 파티클(106)이 발생할 확률이 높다. 이와 같이 연마 대상막(104) 내에 발생한 파티클(106)은 연마 대상막(104) 표면의 균일도를 떨어트리며, 후속 진행할 공정에 영향을 미칠 수 있으므로 제거하는 것이 바람직하다. 이러한 파티클(106)을 제거하고, 연마 대상막(104)의 표면을 평탄화시키는 방법으로 레이저를 이용한 화학적 기계적 연마(CMP) 방법을 진행한다.
이를 위해 도 2에 도시한 바와 같이, 연마 대상막(104)이 형성된 반도체 기판(100)을 화학적 기계적 연마(CMP)장치에 배치한다. 화학적 기계적 연마장치는 회전축(200) 위에 장착되며, 반도체 기판(100)이 배치되는 회전 기판(202)과, 회전 기판(202)과 수평 방향으로 레이저 빔을 조사하는 레이저 조사장치(204)를 포함하여 이루어진다. 여기서 회전축(200) 및 회전 기판(202)은 회전 가능하며, 상하로 이동할 수 있다. 이때, 화학적 기계적 연마장치를 이용하여 연마 대상막(104)을 평탄화하는 공정은 진공 상태에서 진행하는 것이 바람직하다.
이하 도 1b내지 도 1f를 참조하여 연마 대상막(104)의 표면을 평탄화시키는 과정을 설명하기로 한다.
도 1b를 참조하면, 상술한 화학적 기계적 연마장치의 회전 기판(202) 위에 연마 대상막(104)이 형성된 반도체 기판(100)을 배치한 상태에서 회전축(200)을 회전시켜 회전축(200) 위에 장착된 회전 기판(202)을 일 방향으로 회전시킨다. 이와 같이 회전 기판(202)이 일 방향으로 회전하는 상태에서 회전 기판(202)을 레이저가 조사되고 있는 방향으로 상승시킨다. 여기서 레이저는 레이저 조사장치(204)로부터 회전 기판(202)과 수평 방향으로 조사된다. 이때, 레이저는 연마 대상막(104)을 구성하는 분자간 결합에너지보다 높은 에너지로 조사하는 것이 바람직하다. 회전 기판(202)이 레이저가 조사되고 있는 방향으로 상승하면서 반도체 기판(100) 상에 형성된 연마 대상막(104)의 최상단부가 레이저에 닿게 되고, 식각이 시작된다.
이때, 연마 대상막(104)은 고밀도 플라즈마 방식으로 형성된 산화막으로서 실리콘(Si)원자와 산소(O)원자가 결합된 구조로 이루어진다. Si-O 결합 에너지보다 높은 에너지를 갖는 레이저를 수평으로 조사하면서 반도체 기판(100)이 배치된 회전 기판(202)을 상승시키면, 레이저에 닿는 연마 대상막(104)의 최상단부부터 레이저의 높은 에너지에 의해 Si-O 결합에너지가 끊어지게 된다. 이와 같이 Si-O 결합에너지가 끊어지면서 결합에너지가 끊어진 부분, 예를 들어 연마 대상막(104)의 표면으로부터 소정 두께(a)만큼 식각된다. Si-O 결합에너지가 끊어지면서 분리된 분자들이 재결합하여 연마 대상막(104) 상에 재증착될 수도 있으나, 본 발명의 실시예에 의한 평탄화 공정에서는 진공 상태에서 이루어지기 때문에 끊어진 원자들의 재결합 없이 제거할 수 있다. 이와 같이 연마 대상막(104)이 레이저에 의해 식각되 면서 연마 대상막(104) 내의 파티클(106) 또한 함께 식각이 이루어진다.
레이저를 수평으로 조사하고 있는 상태에서 반도체 기판(100)을 회전시키면서 상승시키는 과정을 계속 진행함에 따라, 도 1c 및 도 1d에 도시한 바와 같이, 레이저에 닿는 부분의 Si-O 결합에너지가 끊어진 부분, 예를 들어 식각되고 있는 연마 대상막(104)의 표면으로부터 소정 두께가 제거되면서 연마 대상막(104)의 표면이 평탄해진다. 또한, 연마 대상막(104)이 식각되면서 연마 대상막(104) 내의 파티클(106)도 함께 제거된다. 레이저 노출에 의한 식각은 도 1d의 평탄화하고자 하는 타겟 위치(A)에 도달할 때까지 계속 진행하는 것이 바람직하다. 다음에 화학적 기계적 연마장치로부터 평탄화 공정이 진행된 반도체 기판(100)을 언로딩(unloading)시킨다.
종래의 물리적 화학적 기계적 연마방법의 경우, 연마 공정을 진행하는 과정에서 물리적 힘에 의해 연마 대상막 내 파티클들이 떨어져 나오면서 연마 대상막 표면에 홈이 생기는 패임성 결함이 발생하였다. 그러나 본 발명에 따른 화학적 기계적 연마방법에 의한 평탄화 공정은 연마 대상막을 구성하는 원자간 결합 자체를 끊어주는 것이기 때문에 박막이 일부분 뜯겨져 나가는 현상을 방지할 수 있다. 또한, 레이저를 이용하여 연마 대상막을 구성하는 분자간 결합에너지를 끊는 것이므로 박막의 종류에 관계없이 평탄화시킬 수 있다.
도 1f를 참조하면, 평탄화 공정이 진행된 연마 대상막(108)의 안정된 표면 처리를 위해 반도체 기판(100) 상에 트리트먼트 공정을 수행한다. 트리트먼트 공정 은 반도체 기판(100)을 산화제, 예를 들어 과산화수소(H2O2)가 용해된 용액에 넣어 진행할 수 있다. 여기서 과산화수소(H2O2)가 용해된 용액은 물(H2O)과 과산화수소(H2O2)가 5:1 내지 10:1의 비율로 희석된 용액이다. 이러한 트리트먼트 공정은 평탄화 공정이 진행된 연마 대상막(108)의 표면을 살짝 산화시킴으로써 표면을 안정화시키는 역할을 한다.
본 발명에 의한 반도체 소자의 화학적 기계적 연마방법은, 연마 대상막 내에 입자 크기가 큰 파티클이 존재하더라도 패임성 결함 현상 없이 레이저를 이용하여 연마 대상막을 평탄화시킬 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 화학적 기계적 연마방법에 의하면, 연마 대상막을 평탄화시키는 과정에서 물리적 힘에 의한 기판의 스크래치 또는 표면에 발생하는 패임성 결함 현상 없이 연마 대상막 내부에 입자 크기가 큰 파티클이 존재해도 평탄화시킬 수 있다.
또한, 연마 대상막을 구성하는 분자간 결합에너지를 이용하여 박막의 종류에 관계없이 평탄화시킬 수 있다.
Claims (7)
- 반도체 기판 상에 연마 대상막을 증착하는 단계;상기 연마 대상막 상에 레이저를 조사하여 연마 대상막을 평탄화하는 단계; 및상기 평탄화가 진행된 연마 대상막에 트리트먼트 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마방법.
- 제1항에 있어서,상기 연마 대상막은 고밀도 플라즈마 방식을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마방법.
- 제1항에 있어서, 상기 연마 대상막을 평탄화시키는 단계는,상기 반도체 기판을 상기 연마 대상막과 수평한 방향으로 레이저 빔을 조사하는 레이저 조사장치를 구비한 화학적 기계적 연마장치 상에 장착하는 단계; 및상기 반도체 기판을 상기 레이저 빔이 조사되는 방향으로 이동하여 상기 연마 대상막을 상기 레이저에 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마방법.
- 제1항에 있어서,상기 레이저 빔은 연마 대상막을 구성하는 분자간 결합에너지보다 높은 에너지로 조사하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마방법.
- 제1항에 있어서,연마 대상막을 평탄화시키는 단계는, 진공 상태에서 진행하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마방법.
- 제1항에 있어서,상기 트리트먼트 공정은 산화제가 용해된 용액을 이용하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마방법.
- 제6항에 있어서,상기 산화제가 용해된 용액은, 과산화수소(H2O2) 및 물(H2O)이 5:1 내지 10:1의 비율로 혼합되는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070028625A KR20080086660A (ko) | 2007-03-23 | 2007-03-23 | 반도체 소자의 화학적기계적연마방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070028625A KR20080086660A (ko) | 2007-03-23 | 2007-03-23 | 반도체 소자의 화학적기계적연마방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080086660A true KR20080086660A (ko) | 2008-09-26 |
Family
ID=40025830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070028625A KR20080086660A (ko) | 2007-03-23 | 2007-03-23 | 반도체 소자의 화학적기계적연마방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080086660A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113631320A (zh) * | 2019-04-05 | 2021-11-09 | 东京毅力科创株式会社 | 激光加工装置、基板处理系统、激光加工方法以及基板处理方法 |
-
2007
- 2007-03-23 KR KR1020070028625A patent/KR20080086660A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113631320A (zh) * | 2019-04-05 | 2021-11-09 | 东京毅力科创株式会社 | 激光加工装置、基板处理系统、激光加工方法以及基板处理方法 |
CN113631320B (zh) * | 2019-04-05 | 2024-04-16 | 东京毅力科创株式会社 | 基板处理系统以及基板处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6423640B1 (en) | Headless CMP process for oxide planarization | |
US6350694B1 (en) | Reducing CMP scratch, dishing and erosion by post CMP etch back method for low-k materials | |
US8047899B2 (en) | Pad and method for chemical mechanical polishing | |
US7879724B2 (en) | Method of manufacturing a semiconductor device and a semiconductor manufacturing equipment | |
TW200913044A (en) | Method for reworking a wafer and apparatus for reworking a wafer | |
TWI612617B (zh) | 半導體裝置的製造方法、基板處理裝置、程式及記錄媒體 | |
US20080220585A1 (en) | Method of manufacturing a semiconductor device | |
US20080014751A1 (en) | Method of manufacturing semiconductor device | |
KR20080086660A (ko) | 반도체 소자의 화학적기계적연마방법 | |
JP2006190784A (ja) | 半導体装置の製造方法 | |
KR20080061485A (ko) | 반도체 소자의 화학적 기계적 연마 방법 | |
KR100850102B1 (ko) | 층간절연막의 cmp 공정 및 이에 사용되는 단차 보상장치 | |
JPH11186200A (ja) | pH値が低いスラリー混合物を使用する化学・機械ポリッシング方法 | |
JP2000294627A (ja) | 半導体装置の製造方法 | |
TW200908120A (en) | Manufacturing method of semiconductor device | |
KR20090038141A (ko) | 반도체소자의 트렌치 소자분리막 형성방법 | |
JP2007019428A (ja) | 半導体装置の製造方法 | |
KR100650711B1 (ko) | 화학적기계연마에서 발생하는 절연막의 마이크로 스크래치제거방법 및 이를 이용한 소자분리막 형성방법 | |
KR100403197B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
US6774042B1 (en) | Planarization method for deep sub micron shallow trench isolation process | |
KR20080061994A (ko) | 화학적기계적연마 방법 | |
KR100587601B1 (ko) | 반도체소자의 평탄화방법 | |
KR20040059928A (ko) | 반도체소자 제조시의 갭 매립방법 | |
KR100536806B1 (ko) | 반도체 소자의 제조 방법 | |
JP2002270557A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |