KR20080083859A

KR20080083859A - 표시장치 및 그 제조방법

Info

Publication number: KR20080083859A
Application number: KR1020070024612A
Authority: KR
Inventors: 김성환; 김상수; 이경묵
Original assignee: 엘지디스플레이 주식회사
Priority date: 2007-03-13
Filing date: 2007-03-13
Publication date: 2008-09-19
Also published as: US20080225215A1; JP2008225445A; KR101340996B1; CN101266736A; CN101266736B; JP4514786B2; US7864286B2

Abstract

본 발명은 금속 기판에 의해 기생 정전용량이 형성되는 것을 방지하도록 한 표시장치 및 그 제조방법에 관한 것이다.

이 표시장치는 스토리지 전압을 공급하는 다수의 스토리지 라인들을 포함한 화소 어레이 및 상기 스토리지 라인들에 연결된 공급라인이 형성된 금속 기판; 및 상기 스토리지 전압을 생성하고 상기 공급라인에 접속된 전압원을 포함한다. 그리고 상기 금속 기판은 상기 전압원의 출력 단자, 상기 공급라인, 및 상기 스토리지 라인들 중 어느 하나에 접속된다.

Description

표시장치 및 그 제조방법{Display Device and Manufacturing method thereof}

도 1은 종래 표시장치의 박막 트랜지스터 어레이 기판을 나타낸 도면.

도 2는 본 발명에 따른 표시장치를 개략적으로 나타낸 도면.

도 3은 본 발명의 제1 실시예에 따른 표시장치의 박막 트랜지스터 어레이 기판을 나타내는 평면도.

도 4는 도 3에 도시된 I-I'선을 따라 절취하여 나타낸 박막 트랜지스터 어레이 기판의 단면도.

도 5a 및 도 5b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 6a 및 도 6b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 8a 및 도 8b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 9a 및 도 9b는 본 발명의 제1 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제5 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 10은 본 발명의 제2 실시예에 따른 표시장치의 박막 트랜지스터 어레이 기판을 나타낸 평면도.

도 11은 도 10에 도시된 Ⅱ-Ⅱ', Ⅲ-Ⅲ'선을 따라 절취하여 나타낸 박막 트랜지스터 어레이 기판의 단면도.

도 12a 및 도 12b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 13a 및 도 13b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 14a 및 도 14b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 15a 및 도 15b는 본 발명의 제2 실시예에 따른 박막 트랜지스터 어레이 기판의 제조방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.

도 16a 내지 도 16c는 본 발명의 제3 실시예에 따른 표시장치를 설명하기 위한 도면들.

<도면의 주요 부분에 대한 부호의 설명>

31 : 금속 기판 32a, 32b, 35, 41 : 절연막

33 : 게이트 전극 48 : 반도체 패턴

39 : 소스 전극 40 : 드레인 전극

45 : 제1 접촉홀 42 : 제2 접촉홀

43 : 화소 전극 GL : 게이트 라인

DL : 데이터 라인 SL : 스토리지 라인

KL : 공급라인 A : 화소 어레이 영역

23 : 스토리지 전압원 25 : 스토리지 전압원의 출력단자

65 : 도전 케이블

본 발명은 표시장치 및 그 제조방법에 관한 것이다. 특히, 본 발명은 금속 기판에 의해 기생 정전용량(parastic capacitance)이 형성되는 것을 방지하도록 한 표시장치 및 그 제조방법에 관한 것이다.

박막 트랜지스터(Thin Film Transistor ; 이하, "TFT"라 함)는 주로 능동 행렬형 평판 디스플레이(Active Matrix Flat Panel Display)에 이용된다. 평판 디스플레이는 기판 상에 게이트 라인들 및 데이터 라인들의 교차로 정의된 다수의 화소 어레이를 포함한다. 각각의 화소는 게이트 라인과 데이터 라인에 접속된 TFT에 의해 전기적 신호를 전달받는다. TFT를 포함하는 평판 디스플레이에는 액정표시장치(LCD:Liquid Crystal Display), 유기 전계 발광 표시장치(OLED:Organic Light Emitting Diode), 전기 영동 표시장치(Electrophoretic Display) 등이 있다.

도 1은 종래 평판 디스플레이의 TFT어레이 기판을 개략적으로 나타내는 단면도이다.

도 1을 참조하면, TFT어레이 기판은 기판(1) 상에 형성된 다수의 화소 어레이를 포함한다. 각각의 화소는 게이트 라인(미도시) 및 데이터 라인(미도시)의 교차로 정의되고, TFT, 화소 전극(13), 및 스토리지 캐패시터(Cst)를 포함한다. TFT는 게이트 라인의 게이트 전압에 응답하여 데이터 라인의 데이터 전압이 화소 전극(13)에 충전되게 한다. 화소 전극(13)에 충전된 데이터 전압은 스토리지 캐패시터(Cst)에 의해 유지된다.

TFT는 게이트 라인에 연결된 게이트 전극(3), 데이터 라인에 연결된 소스 전극(9), 화소 전극(13)에 접속된 드레인 전극(10), 및 소스 전극(9)과 드레인 전극(10)에 오믹 접촉된 반도체 패턴(8)을 포함한다. 반도체 패턴(8)은 활성층(6), 및 오믹 접촉층(7)으로 구성된다. 활성층(6)은 게이트 절연막(5)을 사이에 두고 게이트 전극(3)에 중첩되며, 소스 전극(9)과 드레인 전극(10)사이에서 노출되어 반도체 채널을 형성한다. 오믹 접촉층(7)은 소스 전극(9)과 드레인 전극(10)이 활성층(6)에 오믹 접촉되도록 소스 전극(9)과 활성층(6) 사이, 및 드레인 전극(10)과 활성층(6) 사이에서 중첩된다. 이러한 TFT는 보호막(11)에 의해 보호된다. 보호막(11)은 드레인 전극(10)을 노출시키는 접촉홀(12)을 포함한다. 이 접촉홀(12)을 통해 화소 전극(13)이 드레인 전극(10)에 접속된다.

스토리지 캐패시터(Cst)는 스토리지 라인(4)과 게이트 절연막(5) 및 보호 막(11)을 사이에 두고 중첩된 화소 전극(13)으로 구성된다.

상술한 바와 같은 화소 어레이들을 지지하는 기판(1)으로는 주로 유리를 이용해 왔다. 유리는 내구성이 약하고 박형화에 한계가 있으므로 표시장치를 박형화하는데에 제한 요인이 된다. 이에 따라 최근에는 유리보다 내구성이 강하고 박형화가 용이한 금속을 기판으로 이용한다. 이러한 금속 기판(1)의 도입은 구부러져도 표시성능을 그대로 유지할 수 있는 플렉서블 표시장치의 실현을 가능케 한다. 또한, 금속 기판(1)은 도체이므로 금속 기판(1)의 전면에 기판 절연막(2)이 형성되어 화소어레이와 절연된다. 그러나 도체인 금속 기판(1)과 기판 절연막(2) 상에 형성된 신호 배선(3, 4)사이에 기생 정전용량(C1, C2)이 형성된다. 이러한 기생 정전용량(C1, C2)은 데이터 전압을 왜곡시키므로 문제가 된다.

본 발명의 목적은 금속 기판에 의해 기생 정전용량이 형성되는 것을 방지하도록 한 표시장치 및 그 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 표시장치는 스토리지 전압을 공급하는 다수의 스토리지 라인들을 포함한 화소 어레이 및 상기 스토리지 라인들에 연결된 공급라인이 형성된 금속 기판; 및 상기 스토리지 전압을 생성하고 상기 공급라인에 접속된 전압원을 포함한다. 그리고 상기 금속 기판은 상기 전압원의 출력 단자, 상기 공급라인, 및 상기 스토리지 라인들 중 어느 하나에 접속된다.

상기 화소 어레이는 상기 스토리지 라인과 분리되도록 형성된 게이트 라인, 및 상기 게이트 라인과 연결된 박막트랜지스터의 게이트 전극; 상기 박막트랜지스터 형성영역에서 상기 게이트 전극과 중첩된 반도체패턴; 상기 게이트 라인과 교차하도록 상기 반도체 패턴 상에 형성된 데이터 라인, 상기 데이터 라인과 연결된 상기 박막 트랜지스터의 소스전극, 및 상기 박막 트랜지스터의 드레인 전극; 상기 스토리지 라인과 중첩됨과 아울러 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극을 구비한다.

본 발명의 제1 실시예에 따른 표시장치는 금속 기판 상에 형성된 제1 절연막; 상기 제1 절연막을 관통하여 상기 금속기판을 노출시키는 제1 접촉홀; 및 상기 제1 절연막 상에 형성되고 상기 제1 접촉홀에 의해 상기 금속 기판에 접속된 스토리지 라인을 구비한다.

본 발명의 제2 실시예에 따른 표시장치는 금속 기판의 가장자리를 제외한 상기 금속 기판의 화소 어레이 영역 상에 형성된 제1 절연막; 상기 화소 어레이 영역 밖의 상기 금속 기판의 가장자리에 형성되고 스토리지 전압이 공급되는 공급라인; 및 상기 공급라인과 연결되고 상기 제1 절연막 상에 형성되어 상기 화소 어레이 영역에 상기 스토리지 전압을 공급하는 다수의 스토리지 라인을 구비한다.

본 발명의 제3 실시예에 따른 표시장치는 스토리지 전압이 공급되는 화소 어레이가 형성된 금속 기판; 상기 스토리지 전압을 생성하는 전압원; 및 상기 금속 기판과 상기 전압원의 출력단자에 접속된 도전 케이블을 구비한다.

본 발명에 따른 표시장치의 제조방법은 금속 기판 상에 스토리지 전압을 공급하는 공급라인과, 상기 공급라인에 연결되는 다수의 스토리지 라인들을 포함한 화소 어레이를 형성하는 단계; 및 상기 스토리지 전압을 생성하는 전압원의 출력 단자를 상기 공급라인에 접속하는 단계를 포함하고; 상기 금속 기판은 상기 공급라인, 상기 스토리지 라인들, 및 상기 전압원의 출력 단자 중 어느 하나에 접속된다.

상기 목적외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하 본 발명의 바람직한 실시 예들을 도 2 내지 도 16c를 참조하여 설명하기로 한다.

도 2는 본 발명에 따른 표시장치의 TFT어레이 기판 및 구동부를 개략적으로 도시한 것이다.

도 2를 참조하면, 본 발명에 따른 표시장치는 TFT어레이 기판 및 TFT어레이 기판에 구동신호를 인가하기 위한 구동부를 구비한다. TFT어레이 기판은 매트릭스 타입으로 배치된 m×n 개의 화소 어레이를 포함한다. 구동부는 게이트 드라이버(21), 데이터 드라이버(22) 및 스토리지 전압원(23)을 포함한다.

각각의 화소는 m 개의 데이터라인들(DL1 내지 DLm)과 n 개의 게이트라인들(GL1 내지 GLn)의 교차부마다 형성되며, 금속 기판(31)의 가장자리를 제외한 화소 어레이 영역(A)에 형성된다.

화소 어레이 영역(A)에는 각각의 화소와 접속된 TFT, 화소 전극(43) 및 스토리지 캐패시터(Cst)가 형성된다.

TFT는 게이트라인(GL)에 공급되는 게이트 전압에 응답하여 데이터라인(DL)에 공급되는 데이터 전압이 해당 화소전극(43)에 충전되게 한다. 이를 위하여, TFT는 데이터 라인(DL), 게이트 라인(GL) 및 화소 전극(43)에 접속된다. 데이터라인들(DL1 내지 DLm)은 데이터 전압을 공급하기 위한 데이터 드라이버(22)에 접속되고, 게이트라인(GL1 내지 GLn)들은 게이트 전압을 공급하기 위한 게이트 드라이버(21)에 접속된다.

화소들은 TFT가 게이트라인(GL)에 순차적으로 공급되는 게이트 전압에 의해 턴-온되면 데이터라인(DL)으로부터의 해당 데이터 전압을 충전하고, 다시 TFT가 턴-온될 때까지 충전 전압을 유지한다. 임의의 화소에 충전된 데이터 전압은 해당 화소전극(43)과 스토리지라인(SL)의 중첩에 의해 형성된 스토리지캐패시터(Cst)에 의해 유지된다.

스토리지라인들(SL1 내지 SLn)은 화소어레이영역(A) 외부의 금속 기판(31) 가장자리에 형성된 공급라인(KL)과 연결된다. 공급라인(KL)은 데이터 전압을 유지하기 위해 스토리지 전압원(23)에서 생성된 스토리지전압(Vst)을 스토리지라인들(SL1 내지 SLn)에 공급한다. 스토리지 전압원(23)으로부터 생성된 스토리지전압(Vst)은 출력단자(25)와 공급라인(KL)에 접속된 케이블을 통해 공급라인(KL)에 공급된다. 여기서, 스토리지전압(Vst)은 공통전압(Vcom)이나, 그 공통전압과 다른 전압으로 공급될 수 있다.

공통전압(Vcom)은 화소 전극(43)과 대향하는 공통전극에 공급되는 전압이다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동 방식에서 상부 기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소 전극(43)과 함께 하부 기판 상에 형성된다.

본 발명에 따른 표시장치는 스토리지 전압원(23), 스토리지 라인들(SL1 내지 SLn) 및 공급라인(KL) 중 어느 하나를 금속 기판(31)과 접속시킨다. 이에 따라 금속 기판(31)은 스토리지 캐패시터(Cst)의 전극으로 이용되므로 금속 기판(31)에 의해 기생 정전용량이 발생하지 않는다. 이하에서는 금속 기판(31)을 스토리지 캐패시터(Cst)의 전극으로 이용하는 방법을 실시예별로 구체적으로 설명하기로 한다.

도 3은 본 발명의 제1 실시예에 따른 표시장치의 TFT어레이 기판을 나타낸 평면도이다. 그리고 도 4는 도 3에 도시된 I-I'선을 따라 절취하여 나타낸 TFT어레이 기판의 단면도이다.

도 3 및 도 4를 참조하면, 본 발명의 제1 실시예에 따른 TFT어레이 기판은 금속 기판(31)에 접속된 스토리지 라인(SL)을 구비한다.

본 발명의 제1 실시예에 따른 금속 기판(31)은 금속 기판(31)을 절연시키기 위한 제1 절연막(32a)으로 덮힌다. 제1 절연막(32a)은 금속 기판(31)을 노출시키는 제1 접촉홀(45)에 의해 관통된다. 이러한 제1 절연막(32a) 상에 본 발명의 제1 실시예에 따른 화소 어레이가 형성된다.

화소 어레이는 도 2에서 상술한 바와 같이 게이트 라인(GL) 및 데이터 라인(DL)의 교차로 정의된 다수의 화소들을 포함하고, 각각의 화소는 TFT, 화소 전극(43) 및 스토리지 캐패시터(Cst)와 접속된다.

스토리지 캐패시터(Cst)는 스토리지 라인(SL)과 절연막(35, 41)을 사이에 두고 중첩된 화소 전극(43)으로 구성된다. 본 발명의 제1 실시예에 따른 스토리지 라인(SL)은 제1 절연막(32a) 상에 형성되고, 제1 접촉홀(45)을 통해 금속기판(32a)과 접속된다. 또한 스토리지 라인(SL)은 이와 동일한 금속으로 제1 절연막(32a) 상에 형성된 게이트 라인(GL)과 분리되도록 형성된다.

게이트 라인(GL)은 제2 절연막(35)을 사이에 두고 데이터 라인(DL)과 교차한다. 게이트 라인(GL) 및 데이터 라인(DL)의 교차부 각각에는 TFT가 형성된다.

TFT는 게이트 라인(GL)에 연결된 게이트 전극(33), 데이터 라인(DL)에 연결된 소스 전극(39), 화소 전극(43)에 접속된 드레인 전극(40), 및 소스 전극(39)과 드레인 전극(40)에 오믹 접촉된 반도체 패턴(48)을 포함한다. 반도체 패턴(48)은 활성층(46), 및 오믹 접촉층(47)으로 구성된다. 활성층(46)은 제2 절연막(35)을 사이에 두고 게이트 전극(33)에 중첩되며, 소스 전극(39)과 드레인 전극(40)사이에서 노출되어 반도체 채널을 형성한다. 오믹 접촉층(47)은 소스 전극(39)과 드레인 전극(40)이 활성층(46)에 오믹 접촉되도록 소스 전극(39)과 활성층(46) 사이, 및 드레인 전극(40)과 활성층(46) 사이에서 중첩된다. 이러한 TFT는 제3 절연막(41)에 의해 보호된다. 제3 절연막(41)은 드레인 전극(40)을 노출시키는 제2 접촉홀(42)에 의해 관통된다. 이 제2 접촉홀(42)을 통해 화소 전극(43)이 드레인 전극(40)에 접속된다.

상술한 바와 같이 본 발명의 제1 실시예에 따른 표시장치는 금속기판(31)상에 형성된 제1 절연막(32a)을 관통하여 금속기판(31)을 노출시키는 제1 접촉홀(45) 을 포함한다. 이 제1 접촉홀(45)을 통해 스토리지 라인(SL)은 금속 기판(31)과 접속된다. 이러한 제1 접촉홀(45)은 화소 어레이에 포함된 화소 중 적어도 어느 하나에 형성되기만 하면 금속 기판(31)에 의해 기생 정전용량이 형성되는 것을 방지할 수 있다.

이하에서는 본 발명의 제1 실시예에 따른 TFT어레이 기판의 제조방법에 대해 설명하기로 한다.

도 5a 및 도 5b는 본 발명의 제1 실시예에 따른 TFT어레이 기판의 제조방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 5a 및 도 5b를 참조하면, 제1 마스크 공정으로 금속 기판(31) 상에 제1 접촉홀(45)을 포함한 제1 절연막(32a)이 형성된다. 제1 절연막(32a)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용되거나, 아크릴계 유기 화합물, BCB(benzo cyclobutene), PFBC(Perfluorocyclobutane), 테프론(teflon), 사이토프(Cytop)와 같은 유기 절연물질이 이용된다.

도 6a 및 도 6b는 본 발명의 제1 실시예에 따른 TFT어레이 기판의 제조방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 6a 및 도 6b를 참조하면 제2 마스크 공정으로 게이트 라인(GL), 게이트 라인(GL)과 연결된 게이트 전극(33), 및 게이트 라인(GL)과 분리되고 제1 접촉홀(45)을 통해 금속 기판(31)에 접속된 스토리지 라인(SL)을 포함한 게이트 도전 패턴군이 형성된다. 게이트 도전 패턴군으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되 어 이용된다.

도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 TFT어레이 기판의 제조방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 7a 및 도 7b를 참조하면 게이트 도전 패턴군을 덮는 제2 절연막(35)이 형성된 후, 제3 마스크 공정으로 활성층(46)과 오믹 접촉층(47)을 포함하는 반도체 패턴(48), 및 데이터 라인(DL), 데이터 라인(DL)에 연결된 소스 전극(39)과, 소스 전극(39)과 분리된 드레인 전극(40)을 포함하는 소스/드레인 도전 패턴군이 형성된다. 제2 절연막(35)으로는 주로 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 활성층(46)으로는 비정질 실리콘이 이용되고, 오믹 접촉층(47)으로는 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘이 이용된다. 소스/드레인 금속으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되어 이용된다. 제3 마스크 공정은 하프 톤 마스크 또는 회절 노광 마스크를 이용함으로써 하나의 마스크 공정으로 반도체 패턴(48) 및 소스/드레인 도전 패턴군을 형성할 수 있다.

도 8a 및 도 8b는 본 발명의 제1 실시예에 따른 TFT어레이 기판의 제조방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 8a 및 도 8b를 참조하면 제4 마스크 공정으로 반도체 패턴(48) 및 소스/드레인 패턴을 덮도록 제2 절연막(35)상에 형성되고 드레인 전극(40)을 노출시키는 제2 접촉홀(42)을 포함한 제3 절연막(41)이 형성된다. 제3 절연막(41)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용되거나, 아크릴계 유기 화합물, BCB(benzo cyclobutene), PFBC(Perfluorocyclobutane), 테프론(teflon), 사이토프(Cytop)와 같은 유기 절연물질이 이용된다.

도 9a 및 도 9b는 본 발명의 제1 실시예에 따른 TFT어레이 기판의 제조방법 중 제5 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 9a 및 도 9b를 참조하면 제5 마스크 공정으로 제2 접촉홀(42)을 통해 드레인 전극(40)에 접속된 화소 전극(43)이 형성된다. 화소 전극(43)으로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등의 투명 도전 금속이 이용된다. 투명 도전 금속 외에도 화소 전극(43)으로는 Al, AlNd, Mo등을 포함하는 통상적인 금속이 이용될 수 있다.

도 10은 본 발명의 제2 실시예에 따른 표시장치의 TFT어레이 기판을 나타낸 평면도이다. 그리고 도 11은 도 10에 도시된 Ⅱ-Ⅱ', Ⅲ-Ⅲ'선을 따라 절취하여 나타낸 TFT어레이 기판의 단면도이다.

도 10 및 도 11을 참조하면, 본 발명의 제2 실시예에 따른 TFT어레이 기판은 금속 기판(31)과 접속된 공급라인(KL)을 구비한다.

본 발명의 제2 실시예에 따른 제1 절연막(32b)은 금속 기판(31)의 가장자리를 제외한 화소 어레이 영역(A) 상에서 금속 기판(31)을 절연시키기 위해 형성된다. 화소 어레이 영역(A)에는 도 2에서 상술한 바와 같이 게이트 라인(GL) 및 데이터 라인(DL)의 교차로 다수의 화소들이 형성되고, 각각의 화소에는 TFT, 화소 전극(43) 및 스토리지 캐패시터(Cst)가 접속된다.

스토리지 캐패시터(Cst)는 스토리지 라인(SL)과 절연막(35, 41)을 사이에 두고 중첩된 화소 전극(43)으로 구성된다. 본 발명의 제2 실시예에 따른 스토리지 라인(SL)은 제1 절연막(32b) 상에 형성된다. 또한 스토리지 라인(SL)은 이와 동일한 금속으로 제1 절연막(32b) 상에 형성된 게이트 라인(GL)과 분리되도록 형성된다. 그리고 스토리지 라인(SL)은 스토리지 전압을 공급하기 위해 화소 어레이 영역(A) 밖의 금속 기판(31) 가장자리에 형성된 공급라인(KL)과 연결된다. 이러한 공급라인(KL)은 금속 기판(31)상에 직접 형성되어 금속 기판(31)에 접속된다.

게이트 라인(GL)은 제2 절연막(35)을 사이에 두고 데이터 라인(DL)과 교차한다. 게이트 라인(GL) 및 데이터 라인(DL)의 교차부 각각에는 도 3 및 도 4에서 상술한 바와 같은 TFT가 형성된다.

상술한 바와 같이 본 발명의 제2 실시예에 따른 표시장치는 화소 어레이 영역에만 형성된 제1 절연막(32b), 및 화소 어레이 영역 밖의 금속기판(31)상에 직접 형성된 공급라인(KL)을 포함한다. 이에 따라 공급라인(KL)은 금속기판(31)과 접속된다. 이러한 공급라인(KL)은 금속 기판(31)에 의해 기생 정전용량이 형성되는 것을 방지할 수 있다. 또한 본 발명의 제2 실시예에 따른 제1 절연막(32b)은 공급라인(KL)이 형성되는 금속 기판(31)의 가장자리를 제외한 화소 어레이 영역(A)에 형성됨으로써 금속기판(31)이 공급라인(KL)과 직접 접촉할 수 있으므로 별도의 마스크 공정으로 제1 절연막(32b)을 관통하는 접촉홀을 형성할 필요가 없다. 이에 따라 본 발명의 제2 실시예에 따른 TFT어레이 기판은 더욱 단순화된 공정으로 제조될 수 있다.

이하에서는 본 발명의 제2 실시예에 따른 TFT어레이 기판의 제조방법에 대해 설명하기로 한다.

도 12a 및 도 12b는 본 발명의 제1 실시예에 따른 TFT어레이 기판의 제조방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 12a 및 도 12b를 참조하면, 금속 기판(31)의 화소 어레이 영역(A)에 제1 절연막(32b)을 형성한 후, 제1 마스크 공정으로 게이트 라인(GL), 게이트 라인(GL)과 연결된 게이트 전극(33), 게이트 라인(GL)과 분리된 스토리지 라인 (SL), 및 스토리지 라인(SL)과 연결된 공급라인(KL)을 포함한 게이트 도전 패턴군이 형성된다. 게이트 도전 패턴군 중 게이트 라인(GL), 게이트 라인(GL)과 연결된 게이트 전극(33), 및 스토리지 라인(SL)은 화소 어레이 영역(A)의 제1 절연막(32b) 상에 형성된다. 그리고 공급라인(KL)은 화소 어레이 영역(A) 밖의 금속 기판(31) 상에 형성된다. 여기서, 제1 절연막(32b)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용되거나, 아크릴계 유기 화합물, BCB(benzo cyclobutene), PFBC(Perfluorocyclobutane), 테프론(teflon), 사이토프(Cytop)와 같은 유기 절연물질이 이용된다. 그리고 게이트 도전 패턴군으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되어 이용된다.

제1 절연막(32b)은 CVD(Chemical Vapor Deposition) 또는 코팅 방법으로 형성된다. 예를 들어 무기 절연 물질인 제1 절연막(32b) CVD방법으로 형성되고, 유기 절연 물질인 제1 절연막(32b)은 코팅방법으로 형성된다. CVD방법을 이용한 경 우, 제1 절연막(32b)은 금속 기판(31)의 가장자리가 클램프(clamp)에 의해 고정된 상태에서 금속 기판(31)상부에 증착된다. 이에 따라 제1 절연막(32b)은 클램프에 의해 가려진 금속 기판(31) 가장자리에는 증착되지 않는다. 코팅 방법을 이용한 경우, 제1 절연막(32b)은 금속 기판(31)의 전면에 코팅된 후 금속 기판(31)의 가장자리를 닦는 ER(edge remove)공정을 통해 금속 기판(31)의 가장 자리에서 제거된다.

게이트 도전 패턴군 중 공급라인(KL)은 상술한 바와 같이 제1 절연막(32b)이 형성되지 않은 금속 기판(31)의 가장자리에 형성되어 금속 기판(31)에 직접 접속된다.

도 13a 및 도 13b는 본 발명의 제2 실시예에 따른 TFT어레이 기판의 제조방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 13a 및 도 13b를 참조하면 게이트 도전 패턴군을 덮는 제2 절연막(35)이 형성된 후, 제2 마스크 공정으로 활성층(46)과 오믹 접촉층(47)을 포함하는 반도체 패턴(48), 및 데이터 라인(DL), 데이터 라인(DL)에 연결된 소스 전극(39)과, 소스 전극(39)과 분리된 드레인 전극(40)을 포함하는 소스/드레인 도전 패턴군이 형성된다. 제2 절연막(35)으로는 주로 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 활성층(46)으로는 비정질 실리콘이 이용되고, 오믹 접촉층(47)으로는 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘이 이용된다. 소스/드레인 금속으로는 Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등과 같이 금속 물질이 단일층 또는 이중층 이상으로 적층되어 이용된다. 제2 마스크 공정은 하프 톤 마스크 또 는 회절 노광 마스크를 이용함으로써 하나의 마스크 공정으로 반도체 패턴(48) 및 소스/드레인 도전 패턴군을 형성할 수 있다.

도 14a 및 도 14b는 본 발명의 제2 실시예에 따른 TFT어레이 기판의 제조방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 14a 및 도 14b를 참조하면 제3 마스크 공정으로 반도체 패턴(48) 및 소스/드레인 패턴을 덮도록 제2 절연막(35)상에 형성되고 드레인 전극(40)을 노출시키는 접촉홀(42)을 포함한 제3 절연막(41)이 형성된다. 제3 절연막(41)으로는 SiOx, SiNx 등과 같은 무기 절연 물질이 이용되거나, 아크릴계 유기 화합물, BCB(benzo cyclobutene), PFBC(Perfluorocyclobutane), 테프론(teflon), 사이토프(Cytop)와 같은 유기 절연물질이 이용된다.

도 15a 및 도 15b는 본 발명의 제2 실시예에 따른 TFT어레이 기판의 제조방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도를 나타낸 것이다.

도 15a 및 도 15b를 참조하면 제4 마스크 공정으로 접촉홀(42)을 통해 드레인 전극(40)에 접속된 화소 전극(43)이 형성된다. 화소 전극(43)으로는 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 징크 옥사이드(Indium Zinc Oxide : IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 등의 투명 도전 금속이 이용된다. 투명 도전 금속 외에도 화소 전극(43)으로는 Al, AlNd, Mo등을 포함하는 통상적인 금속이 이용될 수 있다.

도 16a 내지 도 16c는 본 발명의 제3 실시예에 따른 TFT어레이 기판을 나타낸 도면들이다. 이하에서는, 도 2 내지 도 15b와 중복되는 부분에 대한 설명은 생 략한다.

본 발명의 제3 실시예에 따른 표시장치는 도 16a에 도시된 바와 같이 스토리지 전압원(23)의 출력단자(25)와 금속 기판(31)은 도전성 케이블(65)로 접속된다. 그 결과 본 발명의 제3 실시예에서는 스토리지 전압원(23)에서 발생한 스토리지 전압(Vst)을 도전성 케이블(65)을 통해 금속 기판(31)에 공급할 수 있다. 이에 따라 본 발명의 제3 실시예에서는 도 16b 및 도 16c에 도시된 바와 같이 제1 절연막(32a)이 금속기판(31) 전면에 형성되고, 제1 절연막(32a)을 관통하는 접촉홀을 형성하지 않아도 기생 정전용량이 형성되는 것을 방지할 수 있다. 즉, 본 발명의 제3 실시예에 따른 표시장치는 TFT어레이 기판의 제조방법을 한정하지 않아도 기생 정전용량이 형성되는 것을 방지할 수 있다.

본 발명의 제3 실시예에 따른 표시장치의 제조 방법은 금속 기판(31) 상에 화소 어레이(TFT, Cst, GL, DL, SL, KL)를 형성한 후, 스토리지 전압(Vst)을 발생시키는 전압원(23)의 출력단자(25)와 금속 기판(31)을 도전성 케이블(65)로 접속하는 공정을 포함한다.

이와 같은 본 발명에 따른 실시예들은 액정표시장치, 전기영동 표시장치, 유기 전계 발광 표시장치 등에 이용된다.

상술한 바와 같이 본 발명은 스토리지 전압원, 스토리지 라인들 및 공급라인 중 어느 하나가 금속 기판에 접속됨으로써 금속 기판이 스토리지 캐패시터의 전극 으로 이용되므로 금속 기판에 의해 기생 정전용량이 발생하는 문제를 개선할 수 있다. 이에 따라 본 발명은 금속 기판에 의한 기생 정전용량의 영향으로 데이터 전압이 왜곡되는 현상을 방지할 수 있다.

또한 본 발명에서는 금속 기판이 스토리지 전압원, 스토리지 라인들 및 공급라인 중 어느 하나에 접속되므로 금속 기판을 별도로 마련된 접지회로와 연결시키지 않아도 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

스토리지 전압을 공급하는 다수의 스토리지 라인들을 포함한 화소 어레이 및 상기 스토리지 라인들에 연결된 공급라인이 형성된 금속 기판; 및

상기 스토리지 전압을 생성하고 상기 공급라인에 접속된 전압원을 포함하고,

상기 금속 기판은 상기 전압원의 출력 단자, 상기 공급라인, 및 상기 스토리지 라인들 중 어느 하나에 접속되는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,

상기 화소 어레이는

상기 스토리지 라인과 분리되도록 형성된 게이트 라인, 및 상기 게이트 라인과 연결된 박막트랜지스터의 게이트 전극;

상기 박막트랜지스터 형성영역에서 상기 게이트 전극과 중첩된 반도체패턴;

상기 게이트 라인과 교차하도록 상기 반도체 패턴 상에 형성된 데이터 라인, 상기 데이터 라인과 연결된 상기 박막 트랜지스터의 소스전극, 및 상기 박막 트랜지스터의 드레인 전극;

상기 스토리지 라인과 중첩됨과 아울러 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극을 구비하는 것을 특징으로 하는 표시장치.
금속 기판 상에 형성된 제1 절연막;

상기 제1 절연막을 관통하여 상기 금속기판을 노출시키는 제1 접촉홀; 및

상기 제1 절연막 상에 형성되고 상기 제1 접촉홀에 의해 상기 금속 기판에 접속된 스토리지 라인을 구비하는 것을 특징으로 하는 표시장치.
금속 기판의 가장자리를 제외한 상기 금속 기판의 화소 어레이 영역 상에 형성된 제1 절연막;

상기 화소 어레이 영역 밖의 상기 금속 기판의 가장자리에 형성되고 스토리지 전압이 공급되는 공급라인; 및

상기 공급라인과 연결되고 상기 제1 절연막 상에 형성되어 상기 화소 어레이 영역에 상기 스토리지 전압을 공급하는 다수의 스토리지 라인을 구비하는 것을 특징으로 하는 표시장치.
제 3 항 및 제 4 항 중 어느 한 항에 있어서,

상기 스토리지 라인과 분리되도록 상기 제1 절연막 상에 형성된 게이트 라인, 및 상기 게이트 라인과 연결된 박막트랜지스터의 게이트 전극;

상기 게이트 라인, 상기 게이트 전극과 상기 스토리지 라인을 덮는 제2 절연막;

상기 박막트랜지스터 형성영역에서 상기 제2 절연막 상에 형성된 반도체패턴;

상기 게이트 라인과 교차하도록 상기 반도체 패턴 상에 형성된 데이터 라인, 상기 데이터 라인과 연결된 상기 박막 트랜지스터의 소스전극, 및 상기 박막 트랜지스터의 드레인 전극;

상기 데이터 라인과 상기 박막 트랜지스터를 덮는 제3 절연막;

상기 제3 절연막을 관통하여 상기 박막 트랜지스터의 드레인 전극을 노출시키는 제2 접촉홀; 및

상기 제3 절연막 상에 형성되어 상기 스토리지 라인과 중첩됨과 아울러 상기 제2 접촉홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극을 구비하는 것을 특징으로 하는 표시장치.
스토리지 전압이 공급되는 화소 어레이가 형성된 금속 기판;

상기 스토리지 전압을 생성하는 전압원; 및

상기 금속 기판과 상기 전압원의 출력단자에 접속된 도전 케이블을 구비하는 것을 특징으로 하는 표시장치.
금속 기판 상에 스토리지 전압을 공급하는 공급라인과, 상기 공급라인에 연결되는 다수의 스토리지 라인들을 포함한 화소 어레이를 형성하는 단계; 및

상기 스토리지 전압을 생성하는 전압원의 출력 단자를 상기 공급라인에 접속하는 단계를 포함하고;

상기 금속 기판은 상기 공급라인, 상기 스토리지 라인들, 및 상기 전압원의 출력 단자 중 어느 하나에 접속되는 것을 특징으로 하는 표시장치의 제조방법.
제 7 항에 있어서,

상기 화소 어레이를 형성하는 단계는

상기 공급라인 및 스토리지 라인과 동시에 상기 스토리지 라인과 분리되도록 게이트 라인, 및 상기 게이트 라인과 연결된 박막트랜지스터의 게이트 전극을 형성하는 단계;

상기 박막트랜지스터 형성영역에서 상기 게이트 전극과 중첩된 반도체패턴,상기 게이트 라인과 교차하도록 상기 반도체 패턴 상에 형성된 데이터 라인, 상기 데이터 라인과 연결된 상기 박막 트랜지스터의 소스전극, 및 상기 박막 트랜지스터의 드레인 전극을 형성하는 단계;

상기 스토리지 라인과 중첩됨과 아울러 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
금속 기판 상에 상기 금속 기판을 노출시키는 제1 접촉홀을 포함하는 제1 절연막을 형성하는 단계; 및

상기 제1 접촉홀을 통해 상기 금속 기판과 접속되는 스토리지 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
금속 기판의 가장자리를 제외한 상기 금속 기판의 화소 어레이 영역 상에 제 1 절연막을 형성하는 단계; 및

상기 화소 어레이 영역 밖의 상기 금속 기판의 가장자리에 스토리지 전압이 공급되는 공급라인, 및 상기 공급라인과 연결되고 상기 제1 절연막 상에 형성되어 상기 화소 어레이 영역에 상기 스토리지 전압을 공급하는 다수의 스토리지 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조 방법.
제 9 항 및 제 10 항 중 어느 한 항에 있어서,

상기 스토리지 라인을 형성하는 단계는

상기 스토리지 라인과 분리되도록 상기 제1 절연막 상에 게이트 라인, 및 상기 게이트 라인과 연결된 박막트랜지스터의 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
제 11 항에 있어서,

상기 게이트 라인, 상기 게이트 전극과 상기 스토리지 라인을 덮는 제2 절연막을 형성하는 단계;

상기 박막트랜지스터 형성영역에서 상기 제2 절연막 상에 반도체패턴을 형성하고, 상기 게이트 라인과 교차하도록 상기 반도체 패턴 상에 형성된 데이터 라인, 상기 데이터 라인과 연결된 상기 박막 트랜지스터의 소스전극, 및 상기 박막 트랜지스터의 드레인 전극을 형성하는 단계;

상기 박막 트랜지스터의 드레인 전극을 노출시키는 제2 접촉홀을 포함하는 제3 절연막을 형성하는 단계; 및

상기 제3 절연막 상에서 상기 스토리지 라인과 중첩됨과 아울러 상기 제2 접촉홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접속된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.
금속 기판의 상에 스토리지 전압이 공급되는 화소 어레이를 형성하는 단계;

상기 스토리지 전압을 생성하는 전압원의 출력단자와 상기 금속 기판을 도전 케이블로 접속하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.