CN101266736B - 显示装置及其制造方法 - Google Patents

Abstract

本发明涉及显示装置及其制造方法。本发明公开了一种显示装置及其制造方法，以防止由金属基板引起的寄生电容，其中该显示装置包括金属基板，所述金属基板包括设有多个存储线以提供存储电压的像素阵列，以及连接到所述存储线的电源线；以及电压源，该电压源连接到所述电源线用于产生存储电压，其中该金属基板连接到电压源的输出端子、电源线以及存储线中的任意一个。

Description

显示装置及其制造方法

技术领域

本发明涉及一种显示装置及其制造方法，更具体地说，涉及一种防止由金属基板引起的寄生电容的显示装置及其制造方法。

背景技术

通常，薄膜晶体管(下文中称为“TFT”)被用于有源矩阵型平板显示器。有源矩阵型平板显示器包括由在基板上彼此交叉的多个选通线和多个数据线限定的多个像素。每个像素是由连接到选通线和数据线的TFT来提供电信号。包含TFT的平板显示器的例子是液晶显示(LCD)器、有机发光二极管(OLED)和电泳显示器。

图1是例示根据现有技术的平板显示器的TFT阵列基板的剖面图。参照图1，TFT阵列基板包括形成在基板1上的多个像素。每个像素由彼此交叉的选通线和数据线(未示出)限定，其中每个像素包括薄膜晶体管TFT、像素电极13和存储电容器Cst。响应于来自选通线的选通电压，薄膜晶体管TFT使像素电极13用来自数据线的数据电压充电。存储电容器Cst保持像素电极13中充入的数据电压。

薄膜晶体管TFT包括连接到选通线的栅极3；连接到数据线的源极9；连接到像素电极13的漏极10；以及与源极9和漏极10欧姆接触的半导体图案8。半导体图案8由有源层6和欧姆接触层7构成。有源层6与栅极3交叠为其间插入栅极绝缘膜5的状态，其中在源极9和漏极10之间暴露出有源层6，由此形成半导体沟道。此外，在源极9和有源层6之间以及在漏极10和有源层6之间交叠欧姆接触层7，以使源极9和漏极10与有源层6欧姆接触。薄膜晶体管TFT被保护膜11保护。保护膜11包括用于暴露出漏极10的接触孔12。通过接触孔12，像素电极13被连接到漏极10。

存储电容器Cst由像素电极13构成，其中像素电极13与存储线4交叠为其间插入栅极绝缘膜5和保护膜11的状态。

如上所述，用于支持像素阵列的基板1通常由玻璃制成。玻璃的耐用性差并在厚度上受到限制。在这方面，玻璃的基板可能会限制显示装置的薄外形。最近，基板1由具有良好耐用性的金属形成，且容易实现薄外形。金属基板1可以实现柔性显示装置，该柔性显示装置即使在显示装置弯曲的情况下，也保持显示功能。此外，由于金属基板1是导体，在金属基板1的整个表面上形成有基板绝缘膜2，以使金属基板1与像素阵列绝缘。但是，在基板绝缘膜2上的金属基板1以及信号线3和4之间产生寄生电容C1和C2。寄生电容C1和C2可能使数据电压失真。

发明内容

因此，本发明致力于一种显示装置及其制造方法，其基本上消除了由于现有技术的局限性和缺点而导致的一个或更多个问题。

本发明的一个目的是提供一种防止由金属基板引起的寄生电容的显示装置及其制造方法。

本发明的其他优点、目的以及特征将在随后的说明中部分地进行阐述，并且在由本领域的普通技术人员研究了下面的内容后将部分地变得清楚，或者可以通过实施本发明而获知。本发明的这些目的和其他优点可以通过在说明书及其权利要求书以及附图中具体指出的结构来实现和获得。

为了实现这些目的和其他优点并根据本发明的目的，并且根据这里所具体体现和广泛描述的发明宗旨，提供了一种显示装置，该显示装置包括：金属基板，所述金属基板包括设有多个存储线以提供存储电压的像素阵列以及连接到所述存储线的电源线；以及电压源，所述电压源连接到所述电源线用于产生存储电压，其中所述金属基板连接到所述电压源的输出端子、所述电源线和所述存储线中的任意一个。

同时，该像素阵列包括：与所述存储线分开的选通线，以及连接到所述选通线的薄膜晶体管的栅极；在所述薄膜晶体管的区域内与所述栅极交叠的半导体图案；在所述半导体图案上与所述选通线交叉的数据线，薄膜晶体管的连接到所述数据线的源极，以及薄膜晶体管的漏极；以及像素电极，其与所述存储线交叠并连接到薄膜晶体管的所述漏极。

在另一方面中，提供了一种显示装置，所述显示装置包括：位于金属基板上的第一绝缘膜；穿过所述第一绝缘膜以暴露出所述金属基板的第一接触孔；以及通过所述第一接触孔连接到所述金属基板并形成在所述第一绝缘膜上的存储线。

在另一方面中，提供了一种显示装置，所述显示装置包括：除金属基板边缘之外的金属基板的像素阵列区上的第一绝缘膜；提供有存储电压并形成在所述像素阵列区外部的金属基板边缘中的电源线；以及多个存储线，所述多个存储线连接到所述电源线并形成在所述第一绝缘膜上，用于将所述存储电压提供到所述像素阵列区。

在另一方面中，提供了一种显示装置，所述显示装置包括：金属基板，其包括提供有存储电压的像素阵列；用于产生所述存储电压的电压源；以及导电电缆，其连接到所述金属基板和所述电压源的一输出端子。

在另一方面中，提供了一种制造液晶显示器的方法，所述方法包括以下步骤：在金属基板上形成包括多个存储线以提供存储电压的像素阵列，以及连接到所述存储线的电源线；以及将用于产生存储电压的电压源的一输出端子连接到所述电源线，其中所述金属基板连接到所述电源线、所述存储线以及电压源的所述输出端子中的任意一个。

应当理解，上文对本发明的概述与下文对本发明的详述都是示例性和解释性的，旨在提供对所要求保护的本发明的进一步解释。

附图说明

所包含的附图用于提供对本发明的进一步理解，并且附图被并入本申请中而构成本申请的一部分，附图例示了本发明的实施方式并与本说明书一起用于解释本发明的原理。在附图中：

图1是例示现有技术显示装置中的TFT阵列基板的剖面图；

图2是例示根据本发明的显示装置的示意图；

图3是例示根据本发明第一实施方式的显示装置中的TFT阵列基板的平面图；

图4是例示沿图3的I-I’截取的TFT阵列基板的剖面图；

图5A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第一掩模工艺的平面图，图5B是例示其中的第一掩模工艺的剖面图；

图6A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第二掩模工艺的平面图，图6B是例示其中的第二掩模工艺的剖面图；

图7A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第三掩模工艺的平面图，图7B是例示其中的第三掩模工艺的剖面图；

图8A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第四掩模工艺的平面图，图8B是例示其中的第四掩模工艺的剖面图；

图9A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第五掩模工艺的平面图，图9B是例示其中的第五掩模工艺的剖面图；

图10是例示根据本发明第二实施方式的显示装置中的TFT阵列基板的平面图；

图11是例示沿图10的II-II’和III-III’截取的TFT阵列基板的剖面图；

图12A是例示在制造根据本发明第二实施方式的TFT阵列基板的方法中的第一掩模工艺的平面图，图12B是例示其中的第一掩模工艺的剖面图；

图13A是例示在制造根据本发明第二实施方式的TFT阵列基板的方法中的第二掩模工艺的平面图，图13B是例示其中的第二掩模工艺的剖面图；

图14A是例示在制造根据本发明第二实施方式的TFT阵列基板的方法中的第三掩模工艺的平面图，图14B是例示其中的第三掩模工艺的剖面图；

图15A是例示在制造根据本发明第二实施方式的TFT阵列基板的方法中的第四掩模工艺的平面图，图15B是例示其中的第四掩模工艺的剖面图；以及

图16A至16C是例示根据本发明第三实施方式的显示装置的视图。

具体实施方式

下面将详细说明本发明的优选实施方式，在附图中例示了本发明的实施例。在整个附图中尽可能用相同的标号表示相同或相似的部分。

下面，将参照图2至16C例示根据本发明的显示装置及其制造方法。

图2是例示根据本发明的显示装置的示意图。

参照图2，根据本发明的显示装置包括TFT阵列基板和用于将驱动信号施加到TFT阵列基板的驱动器。该TFT阵列基板由包括以矩阵结构布置的‘m×n’像素的像素阵列形成。所述驱动器包括选通驱动器21、数据驱动器22以及存储电压源23。所述像素形成在由‘m’条数据线DL1至DLm和‘n’条选通线GL1至GLn限定的区域中，其中每个数据线垂直于每个选通线。此外，所述像素设置在除金属基板31的边缘之外的像素阵列区A中。

在像素阵列区A上有连接到每个像素的薄膜晶体管TFT、像素电极43以及存储电容器Cst。此时，薄膜晶体管TFT响应于提供给选通线GL的选通电压，使相应的像素电极43用提供给数据线DL的数据电压充电。为此，薄膜晶体管TFT连接到数据线DL、选通线GL和像素电极43。数据线DL1至DLm连接到提供数据电压的数据驱动器22；并且选通线GL1至GLn连接到提供选通电压的选通驱动器21。

如果通过提供给选通线GL的选通电压依次导通薄膜晶体管TFT，则像素用来自数据线DL的相应数据电压充电，并使像素保持该充电电压，直到薄膜晶体管TFT被再次导通。通过将像素电极43和存储线SL交叠而形成的存储电容器Cst来保持预定像素中充入的数据电压。

存储线SL1至SLn连接到形成在像素阵列区外部(即金属基板31的边缘)的电源线KL。电源线KL将存储电压源23中产生的存储电压Vst提供到存储线SL1至SLn，由此保持数据电压。存储电压源23中产生的存储电压Vst通过连接到电源线KL和输出端子25的电缆提供给电源线KL。此时，将公共电压Vcom或不同于公共电压Vcom的其他电压提供给存储电压Vst。

将公共电压Vcom提供给与像素电极43相对设置的公共电极。在垂直电场驱动方法(例如，扭曲向列TN模式或垂直排列VA模式)中，公共电极形成在上基板上。同时，在水平电场驱动方法的情况下(例如，面内切换IPS模式或边缘场切换FFS模式)，公共电极以及像素电极43形成在下基板上。

在根据本发明的显示装置中，存储电压源23、存储线SL1至SLn以及电源线KL中的任意一个连接到金属基板31。由此，金属基板31用作存储电容器Cst的电极，以便可以防止由金属基板31引起的寄生电容。下面，将用如下的详细实施方式说明将金属基板31用作存储电容器Cst的电极的方法。

图3是例示根据本发明第一实施方式的显示装置中的TFT阵列基板的平面图。图4是例示沿图3的I-I’截取的TFT阵列基板的剖面图。

参照图3和4，根据本发明第一实施方式的TFT阵列基板包括连接到金属基板31的存储线SL。

用于根据本发明第一实施方式的TFT阵列基板的金属基板31覆有第一绝缘膜32a，以绝缘金属基板31。第一绝缘膜32a包括第一接触孔45以暴露出金属基板31。在第一绝缘膜32a上，有根据本发明第一实施方式的像素阵列。

如图2所示，像素阵列包括通过使选通线GL和数据线DL交叉而限定的多个像素，其中每个像素连接到薄膜晶体管TFT、像素电极43以及存储电容器Cst。存储电容器Cst包括像素电极43，其中像素电极43与存储线SL交叠为其间插入绝缘膜35、41的状态。根据本发明第一实施方式的存储线SL形成在第一绝缘膜32a上并通过第一接触孔45连接到金属基板31。此外，存储线SL与形成在第一绝缘膜32a上的选通线分开，其中存储线SL和选通线GL是由相同的金属材料形成。

选通线GL2与数据线DL交叉为其间插入第二绝缘膜35的状态。然后，在选通线GL和数据线DL的每个交叉点形成薄膜晶体管TFT。薄膜晶体管TFT包括：连接到选通线GL的栅极33；连接到数据线DL的源极39；连接到像素电极43的漏极40；以及与源极39和漏极40欧姆接触的半导体图案48。

半导体图案48包括有源层46和欧姆接触层47。有源层46与栅极33交叠为其间插入第二绝缘膜35的状态，其中在源极39和漏极40之间暴露出有源层46，由此形成半导体沟道。欧姆接触层47在源极39和有源层46之间以及在漏极40和有源层46之间交叠，以使源极39和漏极40与有源层46欧姆接触。薄膜晶体管TFT被第三绝缘膜41保护。第三绝缘膜41包括用于暴露出漏极40的第二接触孔42。像素电极43通过接触孔42连接到漏极40。

根据本发明第一实施方式的显示装置包括穿过金属基板31上的第一绝缘膜32a的第一接触孔45，以暴露出金属基板31。通过第一接触孔45，存储线SL与金属基板31接触。由于在像素阵列中包括的至少任意一个像素中形成第一接触孔45，因此可以防止由金属基板31引起的寄生电容。

下面，将如下说明制造根据第一实施方式的TFT阵列基板的方法。

图5A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第一掩模工艺的平面图，图5B是例示其中的第一掩模工艺的剖面图。如图5A和5B所示，通过第一掩模工艺在金属基板31上形成包括第一接触孔45的第一绝缘膜32a。第一绝缘膜32a可以由SiOx或SiNx的无机绝缘材料形成，或者可以由丙烯酸有机化合物、苯并环丁烯BCB、全氟环丁烷PFBC、聚四氟乙烯或全氟环状聚合物(Cytop)的有机绝缘材料形成。

图6A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第二掩模工艺的平面图，以及图6B是例示其中的第二掩模工艺的剖面图。如图6A和6B所示，执行第二掩模工艺，以形成栅极导电图案组(gate conductive pattern group)，所述栅极导电图案组包括选通线GL、连接到选通线GL的栅极33以及与选通线GL分开并通过第一接触孔45连接到金属基板31的存储线SL。栅极导电图案组由单层或双层Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金或Al合金形成。

图7A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第三掩模工艺的平面图，图7B是例示其中的第三掩模工艺的剖面图。如图7A和7B所示，在形成用于覆盖栅极导电图案组的第二绝缘膜35之后，执行第三掩模工艺，以形成：半导体图案48，所述半导体图案48包括有源层46和欧姆接触层47；以及源极/漏极导电图案组，所述源极/漏极导电图案组包括数据线DL、连接到数据线DL的源极39以及与源极39成预定间隔设置的漏极40。第二绝缘膜35由SiOx或SiNx的无机绝缘材料形成。有源层46由非晶硅形成；以及欧姆接触层47由用n+或p+杂质离子掺杂的非晶硅形成。源极/漏极金属可以由单层或双层Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金或Al合金形成。第三掩模工艺使用半色调掩模或衍射曝光掩模，这可以通过一个掩模工艺形成半导体图案48和源极/漏极导电图案组。

图8A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第四掩模工艺的平面图，图8B是例示其中的第四掩模工艺的剖面图。如图8A和8B所示，执行第四掩模工艺以形成第三绝缘膜41，该第三绝缘膜41形成在第二绝缘膜35上以覆盖半导体图案48和源极/漏极图案，其中第三绝缘膜41包括用于暴露出漏极40的第二接触孔42。第三绝缘膜41可以由SiOx或SiNx的无机绝缘材料形成，或者可以由丙烯酸有机化合物、苯并环丁烯BCB、全氟环丁烷PFBC、聚四氟乙烯或全氟环状聚合物的有机绝缘材料形成。

图9A是例示在制造根据本发明第一实施方式的TFT阵列基板的方法中的第五掩模工艺的平面图，图9B是例示其中的第五掩模工艺的剖面图。如图9A和9B所示，执行第五掩模工艺，以形成通过第二接触孔42连接到漏极40的像素电极43。像素电极43由以下透明导电金属材料形成，例如铟锡氧化物ITO、锡氧化物TO、铟锌氧化物IZO、或铟锡锌氧化物ITZO。除透明导电金属材料之外，像素电极43可以由Al、AlNd或Mo的典型金属材料形成。

图10是例示根据本发明第二实施方式的显示装置中的TFT阵列基板的平面图。图11是例示沿图10的II-II’和III-III’截取的TFT阵列基板的剖面图。

参照图10和11，根据本发明第二实施方式的TFT阵列基板包括连接到金属基板31的电源线KL。

在根据本发明第二实施方式的TFT阵列基板中，第一绝缘膜32b形成在除金属基板31的边缘之外的像素阵列区A上，其中设置有第一绝缘膜32b以使金属基板31绝缘。如参考图2的说明，像素阵列区A设有多个像素，每个像素由彼此交叉的选通线GL和数据线DL限定。每个像素连接到薄膜晶体管TFT、像素电极43和存储电容器Cst。

存储电容器Cst由像素电极43构成，其中像素电极43与存储线SL交叠为其间插入绝缘膜35、41的状态。根据本发明第二实施方式的存储线SL形成在第一绝缘膜32b上。此外，以与第一绝缘膜32b上的选通线GL成预定间隔设置存储线SL，其中存储线SL和选通线GL由相同的金属材料形成。存储线SL连接到提供存储电压的电源线KL，其中电源线KL形成在像素阵列区A外部的金属基板31的边缘中。电源线KL直接形成在金属基板31上，以使电源线KL直接连接到金属基板31。

选通线GL 2与数据线DL交叉为其间插入第二绝缘膜35的状态。如图3和4所示，在选通线GL和数据线DL的每个交叉点，有薄膜晶体管TFT。

如上所述，根据本发明第二实施方式的显示装置包括：仅形成在像素阵列区中的第一绝缘膜32b；直接形成在像素阵列区外部的金属基板31上的电源线KL。因此，电源线KL与金属基板31相接触。电源线KL防止了由金属基板31引起的寄生电容。根据本发明第二实施方式的第一绝缘膜32b形成在除了设有电源线KL的金属基板31的边缘之外的像素阵列区A中，由此金属基板31直接连接到电源线KL。因此，没有必要通过附加掩模工艺形成穿过第一绝缘膜32b的接触孔。可以用简化的工艺制造根据本发明第二实施方式的TFT阵列基板。

下面，将如下说明制造根据本发明第二实施方式的TFT阵列基板的方法。

图12A是例示在制造根据本发明第二实施方式的TFT阵列基板的方法中的第一掩模工艺的平面图，图12B是例示其中的第一掩模工艺的剖面图。如图12A和12B所示，在金属基板31的像素阵列区A中形成第一绝缘膜32b之后，执行第一掩模工艺，以形成包括选通线GL、连接到选通线GL的栅极33、与选通线GL分开的存储线SL以及连接到存储线SL的电源线KL的栅极导电图案组。此时，在像素阵列区A的第一绝缘膜32b上形成选通线GL、连接到选通线GL的栅极33以及存储线SL。在像素阵列区A外部的金属基板31上形成电源线KL。第一绝缘膜32b可以由SiOx或SiNx的无机绝缘材料形成，或可以由丙烯酸有机化合物、苯并环丁烯BCB、全氟环丁烷PFBC、聚四氟乙烯或全氟环状聚合物的有机绝缘材料形成。此外，栅极导电图案组由单层或双层Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金或Al合金形成。

第一绝缘膜32b可以通过化学气相淀积CVD或涂敷形成。例如，通过CVD形成无机绝缘材料的第一绝缘膜32b，以及通过涂敷形成有机绝缘材料的第一绝缘膜32b。如果使用CVD，则在通过夹具固定金属基板31的边缘的状态下，在金属基板31上淀积第一绝缘膜32b。因此，由于夹具覆盖了金属基板31的边缘，在金属基板31的边缘上不可能淀积无机绝缘材料。如果使用涂敷，则在用第一绝缘膜32b涂敷金属基板31的整个表面之后，通过用于清洁金属基板31边缘的边缘去除ER工艺将有机绝缘材料从金属基板31的边缘除去。在栅极导电图案组中，在其上未形成第一绝缘膜32b的金属基板31的边缘中形成电源线KL，由此电源线KL直接连接到金属基板31。

图13A是例示在制造根据本发明第二实施方式的TFT阵列基板的方法中的第二掩模工艺的平面图，图13B是例示其中的第二掩模工艺的剖面图。如图13A和13B所示，在形成覆盖栅极导电图案组的第二绝缘膜35之后，执行第二掩模工艺，以形成：包括有源层46和欧姆接触层47的半导体图案48；以及包括数据线DL、连接到数据线DL的源极39以及以与源极39成预定间隔设置的漏极40的源极/漏极导电图案组。第二绝缘膜35由SiOx或SiNx的无机绝缘材料形成。有源层46由非晶硅形成；以及欧姆接触层47由用n+或p+杂质离子掺杂的非晶硅形成。源极/漏极金属可以由单层或双层Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金或Al合金形成。第二掩模工艺使用半色调掩模或衍射曝光掩模，这可以通过一个掩模工艺形成半导体图案48和源极/漏极导电图案组。

图14A是例示在制造根据本发明第二实施方式的TFT阵列基板的方法中的第三掩模工艺的平面图，图14B是例示其中的第三掩模工艺的剖面图。如图14A和14B所示，执行第三掩模工艺，以在第二绝缘膜35上形成第三绝缘膜41，从而覆盖半导体图案48和源极/漏极图案，其中第三绝缘膜41包括暴露出漏极40的接触孔42。第三绝缘膜41可以由SiOx或SiNx的无机绝缘材料形成，或可以由丙烯酸有机化合物、苯并环丁烯BCB、全氟环丁烷PFBC、聚四氟乙烯或全氟环状聚合物的有机绝缘材料形成。

图15A是例示在制造根据本发明第二实施方式的TFT阵列基板的方法中的第四掩模工艺的平面图，图15B是例示其中的第四掩模工艺的剖面图。如图15A和15B所示，执行第四掩模工艺，以形成通过第二接触孔42连接到漏极40的像素电极43。像素电极43由透明导电金属材料形成，例如，由铟锡氧化物ITO、锡氧化物TO、铟锌氧化物IZO、或铟锡锌氧化物ITZO形成。除透明导电金属材料之外，像素电极43可以由Al、AlNd或Mo的典型金属材料形成。

图16A至16c是例示根据本发明第三实施方式的显示装置的视图。下文中将省略参照图2至15B的重复说明。

如图16A所示，就根据本发明第三实施方式的显示装置而言，存储电压源23的输出端子25通过导电电缆65连接到金属基板31。在根据本发明第三实施方式的显示装置中，存储电压源23中产生的存储电压Vst通过导电电缆65提供给金属基板31。即使没有穿过形成在金属基板31的整个表面上的第一绝缘膜32a的接触孔，仍可以防止寄生电容。即，根据本发明第三实施方式的显示装置可以防止寄生电容，而对制造TFT阵列基板的方法没有限制。

制造根据本发明第三实施方式的显示装置的方法包括以下步骤：在金属基板31上形成像素阵列(TFT，Cst，GL，DL，SL，KL)之后，通过导电电缆65将存储电压源23的输出端子25连接到金属基板31。

本发明的优选实施方式适用于液晶显示装置、电泳显示装置以及有机发光显示装置。

如上所述，根据本发明的显示装置及其制造方法具有下列优点。

由于存储电压源、存储线和电源线中的任意一个连接到金属基板，该金属基板用作存储电容器的电极，由此防止了金属基板引起的寄生电容。因此，可以防止数据电压因寄生电容效应而失真。

因为金属基板连接到存储电压源、存储线和电源线中的任意一个，没有必要执行将金属基板连接到附加接地电路的工艺。

显然，对于本领域技术人员而言，可以在不脱离本发明的精神或范围的情况下对本发明作出各种修改和变型。因而，本发明旨在涵盖落在所附权利要求及其等同物范围内的对本发明的修改和变型。

本申请要求2007年3月13日提交的韩国专利申请第2007-24612号的优先权，通过引用将其全部内容合并于此。

Claims (11)

1.一种显示装置，该显示装置包括：

金属基板，其包括设有多个存储线以提供存储电压的像素阵列，以及连接到所述存储线的电源线；以及

存储电压源，其连接到所述电源线，用于产生所述存储电压，

其中，所述金属基板连接到所述存储电压源的输出端子、所述电源线以及所述存储线中的任意一个，

其中，所述金属基板在所述像素阵列的各个像素处直接连接到所述存储线，或者所述金属基板经由所述电源线连接到所述存储线，或者所述金属基板经由连接到所述存储电压源的输出端子的所述电源线以及连接到所述金属基板和所述存储电压源的输出端子的导电线缆连接到所述存储线，

其中，所述像素阵列中的各个像素包括连接到所述多个存储线中的一个的存储电容器，并且所述金属基板用作所述存储电容器的电极。

2.根据权利要求1所述的显示装置，其中所述像素阵列包括：

与所述存储线分开的选通线，以及薄膜晶体管的连接到所述选通线的栅极；

半导体图案，其与薄膜晶体管的区域中的所述栅极交叠；

在所述半导体图案上与所述选通线交叉的数据线，薄膜晶体管的连接到所述数据线的源极，以及薄膜晶体管的漏极；以及

像素电极，其与所述存储线交叠并连接到薄膜晶体管的所述漏极。

3.一种显示装置，该显示装置包括：

金属基板，其包括设有多个存储线以提供存储电压的像素阵列；

第一绝缘膜，其位于所述金属基板和所述存储线之间；以及

第一接触孔，其在所述像素阵列的各个像素处穿过所述第一绝缘膜，以暴露出所述金属基板，

其中，所述多个存储线中的每一个通过所述各个像素的所述第一接触孔直接连接到所述金属基板，并形成在所述第一绝缘膜上，并且

其中，所述各个像素包括连接到所述存储线的存储电容器，并且所述金属基板用作所述存储电容器的电极。

4.一种显示装置，该显示装置包括：

金属基板，其包括像素阵列；

第一绝缘膜，其位于金属基板的像素阵列区上，以露出所述金属基板的边缘；

电源线，其被提供有存储电压，并形成在所述金属基板的位于所述像素阵列区外部的所述边缘中，并且直接连接到所述金属基板的所述边缘；以及

多个存储线，其连接所述到电源线并形成在所述第一绝缘膜上，用于将所述存储电压提供到所述像素阵列区，

其中，所述金属基板经由所述电源线连接到所述存储线，并且

其中，所述像素阵列中的各个像素包括连接到所述多个存储线中的一个的存储电容器，并且所述金属基板用作所述存储电容器的电极。

5.根据权利要求3和4中任意一项所述的显示装置，所述显示装置还包括：

与所述存储线分开并形成在所述第一绝缘膜上的选通线，以及薄膜晶体管的连接到所述选通线的栅极；

第二绝缘膜，其用于覆盖所述选通线、所述栅极和所述存储线；

在薄膜晶体管的区域中的所述第二绝缘膜上的半导体图案；

在所述半导体图案上与所述选通线交叉的数据线，薄膜晶体管的连接到所述数据线的源极，以及薄膜晶体管的漏极；以及

第三绝缘膜，其用于覆盖所述数据线和所述薄膜晶体管；

第二接触孔，穿过所述第三绝缘膜以暴露出薄膜晶体管的所述漏极；以及

像素电极，其形成在所述第三绝缘膜上，与所述存储线交叠并通过所述第二接触孔连接到薄膜晶体管的所述漏极。

6.一种制造显示装置的方法，所述方法包括以下步骤：

在金属基板上形成包括多个存储线以提供存储电压的像素阵列，以及连接到所述存储线的电源线；以及

将用于产生所述存储电压的存储电压源的输出端子连接到所述电源线，

其中所述金属基板连接到所述电源线、所述存储线以及存储电压源的所述输出端子中的任意一个，

其中，所述金属基板在所述像素阵列的各个像素处直接连接到所述存储线，或者所述金属基板经由所述电源线连接到所述存储线，或者所述金属基板经由连接到所述存储电压源的输出端子的所述电源线以及连接到所述金属基板和所述存储电压源的输出端子的导电线缆连接到所述存储线，

其中，所述像素阵列中的各个像素包括连接到所述多个存储线中的一个的存储电容器，并且所述金属基板用作所述存储电容器的电极。

7.根据权利要求6所述的方法，其中形成所述像素阵列的步骤包括以下步骤：

同时形成与存储线分开的选通线，薄膜晶体管的连接到所述选通线的栅极，以及所述电源线和存储线；

在薄膜晶体管的区域内形成与所述栅极交叠的半导体图案，与所述选通线交叉并形成在所述半导体图案上的数据线，薄膜晶体管的连接到所述数据线的源极，以及薄膜晶体管的漏极；以及

形成与所述存储线交叠并连接到薄膜晶体管的所述漏极的像素电极。

8.一种制造显示装置的方法，所述方法包括以下步骤：

提供用于形成像素阵列的金属基板；

在所述金属基板上形成第一绝缘膜，所述第一绝缘膜在所述像素阵列的各个像素处包括穿过所述第一绝缘膜的第一接触孔，以暴露出所述金属基板；以及

在所述第一绝缘膜上形成包括多个存储线的像素阵列，

其中，所述存储线中的每一个通过所述各个像素的所述第一接触孔直接连接到所述金属基板，并且设置在所述第一绝缘膜上，并且

其中，所述各个像素包括连接到所述存储线的存储电容器，并且所述金属基板用作所述存储电容器的电极。

9.一种制造显示装置的方法，所述方法包括以下步骤：

提供用于形成像素阵列的金属基板；

在金属基板的像素阵列区上形成第一绝缘膜，以露出所述金属基板的边缘；以及

在所述金属基板的位于所述像素阵列区外部的所述边缘上形成提供有存储电压的电源线，并且形成连接到所述电源线并形成在所述第一绝缘膜上的多个存储线，该多个存储线用于将存储电压提供到所述像素阵列区，

其中，所述电源线直接连接到所述金属基板的所述边缘，

其中，所述金属基板经由所述电源线连接到所述存储线，并且

其中，所述像素阵列中的各个像素包括连接到所述多个存储线中的一个的存储电容器，并且所述金属基板用作所述存储电容器的电极。

10.根据权利要求8和9中任意一项所述的方法，其中形成所述像素阵列的步骤包括以下步骤：形成与所述存储线分开的选通线，以及薄膜晶体管的连接到所述选通线的栅极。

11.根据权利要求10所述的方法，其中形成所述像素阵列的步骤还包括以下步骤：

形成覆盖所述选通线、所述栅极和所述存储线的第二绝缘膜；

形成薄膜晶体管的区域内的第二绝缘膜上的半导体图案，在所述半导体图案上与所述选通线交叉的数据线，薄膜晶体管的连接到所述数据线的源极，以及薄膜晶体管的漏极；

形成包括第二接触孔的第三绝缘膜，以暴露出薄膜晶体管的漏极；以及

在所述第三绝缘膜上形成像素电极，所述像素电极与所述存储线交叠并通过所述第二接触孔连接到薄膜晶体管的所述漏极。

Images