KR20080079290A - 전력 효율 디스플레이를 위한 방법, 디스플레이, 그래픽시스템 및 컴퓨터 시스템 - Google Patents

전력 효율 디스플레이를 위한 방법, 디스플레이, 그래픽시스템 및 컴퓨터 시스템 Download PDF

Info

Publication number
KR20080079290A
KR20080079290A KR1020087015729A KR20087015729A KR20080079290A KR 20080079290 A KR20080079290 A KR 20080079290A KR 1020087015729 A KR1020087015729 A KR 1020087015729A KR 20087015729 A KR20087015729 A KR 20087015729A KR 20080079290 A KR20080079290 A KR 20080079290A
Authority
KR
South Korea
Prior art keywords
display
graphics system
frame data
components
power efficient
Prior art date
Application number
KR1020087015729A
Other languages
English (en)
Other versions
KR100985691B1 (ko
Inventor
랄프 마틴 메스머
로렌스 에이 부스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20080079290A publication Critical patent/KR20080079290A/ko
Application granted granted Critical
Publication of KR100985691B1 publication Critical patent/KR100985691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Digital Computer Display Output (AREA)

Abstract

본 발명은 디스플레이의 전력 효율 동작을 위한 방법, 디스플레이, 그래픽 시스템 및 컴퓨터 시스템의 일부 실시예를 설명한다. 그래픽 시스템은 프로세싱 시스템을 포함하는데, 이는 디스플레이 제어기를 사용하여 동작하는 비디오 디코더를 갖는다. 비디오 디코더 및/또는 디스플레이 제어기는 그래픽 시스템의 일부를 셧 다운시키고 디스플레이에 감소된 비디오 데이터를 송신하는 논리부를 포함할 수 있다. 일부 실시예에서, 그래픽 시스템은 디스플레이의 일부를 셧 다운시키기 위해 신호를 송신한다. 일부 실시예에서, 그래픽 시스템의 부분, 컴퓨터 시스템 및 디스플레이는 디스플레이에 송신된 비디오 데이터에 차이가 존재하지 않을 때 셧 다운시킬 수 있다. 일부 실시예에서, 디스플레이에 송신될 비디오 데이터의 양은 상이한 비디오 데이터만을 송신함으로써 인코딩 및/또는 디코딩 동안 감소된다. 다른 실시예도 설명한다.

Description

전력 효율 디스플레이를 위한 방법, 디스플레이, 그래픽 시스템 및 컴퓨터 시스템{METHOD, DISPLAY, GRAPHICS SYSTEM AND COMPUTER SYSTEM FOR POWER EFFICIENT DISPLAYS}
본 출원은 공동-소유되는 다음 특허 출원에 개시된 청구 대상에 관한 것일 수 있다.
본 출원과 동시 출원된, 미국 특허 출원 제 __/___,___(대리인 정리 번호 p22751), "Method, Processing System and Computer System for Sparse Update Displays".
본 발명의 몇몇 실시예는 전반적으로 컴퓨터 시스템을 이용하여 사용되는 그래픽 시스템 및 디스플레이에 관한 것이다. 더 구체적으로, 일부 실시예는 그래픽 시스템 및 디스플레이의 전력 효율 동작에 관한 것이다.
최근, 컴퓨팅 장치의 전력 요구조건을 감소시키기 위한 노력이 이루어져 왔다. 배터리 또는 기타 제한된 전력 공급원으로부터 동작하는 이동 또는 휴대용 장치에 있어서, 배터리의 생명력을 연장함으로써 장치의 동작 시간을 증가시키는 방향으로 노력해 왔다. 점점, 적어도 환경적 이유로 인해 모든 컴퓨팅 장치의 전력 요구조건을 감소시키려는 노력이 있어 왔다.
종래 컴퓨팅 장치는 어떤 지점에 디스플레이 장치를 포함한다. 통상적으로 디스플레이 장치는 컴퓨팅 시스템의 최대 전력 소비자 중 하나이다.
그러므로, 전력 효율적 디스플레이에 대한 이점을 제공하는 그래픽 시스템 및 그 부품에 대한 필요성이 존재한다.
본 발명의 실시예의 다양한 장점은 첨부된 도면을 참조하여 다음의 상세한 설명 및 청구범위를 통해 당업자에게 명백해질 것이다.
도 1은 본 발명의 일부 실시예에 따른 그래픽 시스템 및 디스플레이를 갖는 컴퓨터 시스템을 도시하고 있다.
도 2는 본 발명의 일부 실시예에 따른 그래픽 시스템 및 디스플레이를 갖는 컴퓨터 시스템을 도시하고 있다.
도 3은 본 발명의 일부 실시예에 따른 그래픽 시스템 및 디스플레이를 갖는 컴퓨터 시스템을 도시하고 있다.
도 4는 본 발명의 일부 실시예에 따른 그래픽 시스템 및 디스플레이의 동작에 대한 흐름도를 도시하고 있다.
도 5는 본 발명의 일부 실시예에 따른 그래픽 시스템 및 디스플레이의 부분을 희박하게(sparsely) 업데이트하는 동작에 대한 흐름도를 도시하고 있다.
도 6은 본 발명의 일부 실시예에 따른 컴퓨터 시스템을 도시하고 있다.
본 발명의 실시예를 참조하며, 첨부된 도면에 실시예가 도시되어 있다. 실시예와 관련하여 본 발명을 설명할 것이지만 본 발명이 이들 실시예에 한정되는 것은 아니라는 것을 이해할 것이다. 반대로, 본 발명은 대체물, 변형물 및 균등물을 포함하는 것으로 의도되며, 이는 청구범위에 의해 정의되는 본 발명의 사상과 범위 내에 포함될 수 있다. 또한, 본 발명의 다음 상세한 설명에서, 본 발명의 완전한 이해를 제공하기 위해 다양한 특정 세부 사항이 설정된다. 그러나, 본 발명은 이들 특정 세부 사항 없이 실시될 수 있다. 다른 예에서, 잘 알려진 방법, 절차, 구성요소 및 회로는 본 발명의 측면을 불필요하게 흐리지 않기 위해 상세히 설명하지 않을 것이다.
디스플레이의 전력 효율적 동작을 위한 방법, 디스플레이, 그래픽 시스템 및 컴퓨터 시스템의 몇몇 실시예를 설명한다. 그래픽 시스템은 프로세싱 시스템을 포함하는데, 이는 디스플레이 제어기를 사용하여 동작하는 비디오 디코더를 갖는다. 비디오 디코더 및/또는 디스플레이 제어기는 그래픽 시스템의 일부를 셧 다운하고 디스플레이에 감소된 프레임 데이터 또는 비디오를 송신하기 위한 논리부를 포함할 수 있다. '비디오 데이터'와 '프레임 데이터'라는 용어는 상호 교환적으로 사용된 다. 일부 실시예에서, 비디오 데이터를 하나 이상의 비디오 프레임에 관한 정보를 잠재적으로 포함하는 것으로 고려하고, 프레임 데이터를 단일 프레임에 관한 정보를 포함하는 것으로 고려하는 것이 편리할 수 있지만, 이것이 엄격한 용어 분류는 아니다. 오히려, 당업자가 인식할 바와 같이, 용어는 읽는 이에게 본 발명의 실시예의 구성요소 또는 프로세스의 초점, 가령 처리 중인 데이터를 알려주기 위해 사용된다.
일부 실시예에서, 그래픽 시스템은 신호를 송신하여 디스플레이의 일부를 셧 다운시킨다. 일부 실시예에서, 그래픽 시스템, 컴퓨터 시스템 및 디스플레이의 부분은 디스플레이에 송신될 프레임 데이터에 실질적인 차이가 존재하지 않을 때 셧 다운시킬 수 있다. 일부 실시예에서, 디스플레이에 송신될 프레임 데이터의 양은 실질적으로 상이한 프레임 데이터만을 송신함으로써 인코딩 및/또는 디코딩 중에 감소된다. 다른 실시예, 가령, 그래픽 시스템을 통해 디스플레이에 송신되는 감소된 프레임 데이터의 양의 일부로서 인코더/디코더의 사용을 설명한다.
실제로, 본 명세서에서 본 발명의 실시예를 참조하는 것은, 실시예와 관련되어 설명되는 특정 형상, 구조 또는 특징이 본 발명의 적어도 하나의 실시 형태에 포함된다는 것을 의미한다. 따라서, 본 명세서의 도처에 나타나는 "일실시예에서" 또는 "일부 실시예에 따라"라는 문구가 반드시 동일한 실시예를 지칭하는 것은 아니다.
도 1은 본 발명의 일부 실시예에 따른 그래픽 시스템(100) 및 디스플레이(101)를 갖는 컴퓨터 시스템을 도시하고 있다. 이 컴퓨터 시스템은 본 발명의 일부 실시예에 따라 하나 이상의 중앙 연산 처리부(CPU)(104)를 포함할 수 있다. CPU(104)는 하나 이상의 프로세싱 코어를 포함할 수 있으며, 이는 Intel® Corporation에 의해 제조될 수 있다. 일부 실시예에서, CPU(104)는 다른 제조사에 의해 제조될 수 있으며, 당업자는 이를 인식할 것이다.
본 발명의 일부 실시예에 따르면, 그래픽 시스템(100)은 칩셋(102)을 포함할 수 있는데, 이는 하드웨어 및 소프트웨어/펌웨어의 조합을 통해 그래픽 엔진도 제공할 수 있으며, 당업자는 적어도 본 명세서에서 제공되는 내용에 기초하여 이를 인식할 것이다. 일부 실시예에서, 칩셋(102)은 프로세싱 시스템으로도 지칭될 수 있으며, 비디오 그래픽 엔진(106) 및 디스플레이 제어기(108)를 포함할 수 있다. 이 엔진(106)은 본 발명의 일부 실시예에 따라 비디오 데이터를 디코딩하는 선택 사양인 디코더(107)를 포함할 수 있다. 실제로, 당업자가 적어도 본 명세서에서 제공되는 내용에 기초하여 인식할 바와 같이, 엔진(106)은 어떤 방식으로 비디오 데이터를 항상 디코딩할 수 있지만, 본 발명이 도시된 바와 같은 별개의 디코더를 가질 것을 요구하지는 않는다. 디스플레이 제어기(108)는 본 발명의 일부 실시예에 따라 비디오 데이터를 인코딩하는 선택 사양인 인코더(106)를 포함할 수 있다. 그래픽 시스템(100)은 일부 실시예에 따라 디스플레이 인터페이스(DI)(109)를 포함할 수 있다. DI(109)는 칩셋(102)으로부터 디스플레이(101)로 비디오 데이터를 제공할 수 있다. DI(109)는 LVDS(low-voltage differential signaling)을 사용하여 그래픽 시스템 및 디스플레이와 통신할 수 있으며, 당업자는 이를 인식할 것이다.
일부 실시예에서, 당업자가 적어도 본 명세서에 개시된 내용에 기초하여 그 래픽 시스템(100)의 구성요소의 동작을 인식할 바와 같이, 프레임 데이터 또는 비디오 데이터는 DI(109)를 통해 디스플레이(101)로 전송될 수 있다. 디스플레이(101)는 셀프 리프레시(SR) 디스플레이 제어기(110)를 포함할 수 있다. 일부 실시예에서, SR 디스플레이 제어기(110)는 특히 가령 LVDS와 같은 신호 수신기, 타이밍 제어기 및 룩업 테이블(LUT)을 포함할 수 있다. 또한, 본 발명의 일부 실시예에 따라, 제어기(110)는 DI(109)로부터 수신되는 프레임 데이터를 디코딩하는 선택 사양인 디코더(118)를 포함할 수 있다.
본 발명의 일부 실시예에서, 제어기(110)는 하나 이상의 이미지의 형성을 위해 디스플레이의 활성 영역(112)에 프레임 데이터를 제공할 수 있다. 또한, 제어기는 본 발명의 일부 실시예에 따라 프레임 데이터를 저장할 수 있는 프레임 버퍼(114)에 프레임 데이터를 제공할 수 있다.
본 발명의 일부 실시예에 따라, 디스플레이 제어기(110)는 액정 디스플레이(LCD) 제어기, 음극선관(CRT) 제어기 또는 본 발명의 실시예의 추가 기능을 갖는 균등한 제어기를 포함할 수 있으며, 당업자는 적어도 본 명세서에 개시된 내용에 기초하여 이를 인식할 것이다. 또한, 일부 실시예에서 디스플레이(101)는 LCD 또는 CRT 디스플레이이거나, 플라즈마 디스플레이와 같은 균등한 디스플레이일 수 있으며, 다양한 종류의 디스플레이를 포함하는데, 예를 들어 저온 폴리 실리콘(LTPS) LCD 디스플레이를 포함한다.
본 발명의 일부 실시예에서, 그래픽 시스템(100)은 디스플레이 제어기(108)를 포함할 수 있다. 디스플레이 제어기(108)는 디스플레이(101)에 셧 다운 신호를 송신하고 그래픽 시스템(100)의 하나 이상의 구성요소를 셧 다운시키는 소프트웨어, 하드웨어 또는 동작적 균등물의 논리부를 포함할 수 있는데, 그래픽 시스템은 적어도 하나의 디스플레이 인터페이스를 포함한다. 일부 실시예에서, 논리부는 칩셋(102), 엔진(106), 디스플레이 인터페이스(109) 및/또는 그래픽 시스템(100)의 디스플레이 제어기(108)와 같은 하나 이상의 구성요소를 웨이크 업(wake up)할 수도 있고, 디스플레이(101)와 그래픽 시스템(100)을 재동기화할 수 있다. 또한, 일부 실시예에서, 논리부는 디스플레이(101)에 웨이크 업 신호를 송신할 수 있고, 디스플레이(101)로부터 수신 확인을 수신할 수도 있다.
일부 실시예에서, 논리부는 디스플레이에 대한 현재 프레임 데이터가 이전 프레임 데이터와 상이하지 않다는 결론에 후속하여 셧 다운 신호를 송신할 수 있다. 본 발명의 일부 실시예에 따르면, 현재 프레임 데이터와 이전 프레임 데이터 사이의 차이는 중요하지 않을(minor) 수 있는데, 가령 하나 이상의 픽셀 및/또는 서브-픽셀의 차이일 수 있다.
또한, 일부 실시예에서, 논리부는 디스플레이(101)에 대한 현재 프레임 데이터가 이전 프레임 데이터와 상이하다는 결론에 후속하여 그래픽 시스템(100)의 하나 이상의 구성요소에 대한 웨이크 업일 수 있다. 일부 실시예에 따르면, 비디오 데이터에 차이가 존재하는 지를 결정하는 논리부는 차이 엔진(도시 생략)이라고 지칭될 수 있으며, 디스플레이 제어기(108) 내에서 동작하고 선택 사양인 인코더(116) 또는 칩셋(102) 및 DI(109)의 다른 구성 요소와 관련된다.
본 명세서의 다른 부분에서 설명한 바와 같이, 그래픽 시스템(101)은 프로세 싱 시스템을 포함하는 것으로 고려된다. 본 발명의 일부 실시예에 따르면, 프로세싱 시스템은 디코더(107)와 같은 비디오 디코더를 포함할 수 있는데, 비디오 디코더는 인코딩된 비디오 데이터를 수신하는 논리부를 포함할 수 있고, 비디오 데이터가 기준 프레임인지를 판단할 수 있으며, 비디오 데이터가 기준 프레임이면 비디오 데이터를 디스플레이에 기록할 수 있다.
본 발명의 일부 실시예에 따르면, 비디오 데이터가 기준 프레임이 아니면, 논리부는 프레임 데이터의 임의의 양방향 프레임 및/또는 예측된 프레임을 프로세싱할 수 있고, 하나 이상의 새로운 벡터가 프로세싱된 프레임에 존재하는지를 판단할 수 있으며, 새로운 모션 벡터가 존재하면 하나 이상의 새로운 모션 벡터에 대한 비디오 데이터를 우선적으로 디스플레이에 기록할 수 있고, 프레임의 종료를 판단할 수 있다.
또한, 본 발명의 일부 실시예에 따라 프로세싱 시스템은 비디오 디코더와 논리부의 하나 이상의 부분을 공유하기 위해 디스플레이 제어기(108)를 포함할 수 있다. 일부 실시예에서, 논리부는 프레임 데이터를 디스플레이 인터페이스로 전송할 수 있으며 프레임 데이터 또는 비디오 데이터를 인코딩할 수 있다.
도 2는 본 발명의 일부 실시예에 따라 그래픽 시스템(200) 및 디스플레이(101)를 갖는 컴퓨터 시스템을 도시하고 있다. 그래픽 시스템(200)은 그래픽 시스템(100)과는 상이한 아키텍처를 포함하지만, 본 발명의 일부 실시예에 따라 본 명세서의 다른 부분에서 설명한 것과 동일한 기능을 수행할 수 있다. 구체적으로, 그래픽 시스템(200)은 비디오 그래픽 카드(206)를 포함할 수 있다. 본 발명의 일 부 실시예에 따라, 카드(206)가 디스플레이 제어기(108)를 포함하거나 제어기(108)가 별도의 보드 또는 (도시된 바와 같은) 카드상에 존재할 수 있다. 일부 실시예에서, 카드(206)는 선택 사양인 디코더(207)를 포함할 수 있고, 제어기(108)는 선택 사양인 인코더(116)를 포함할 수 있다.
도 3은 본 발명의 일부 실시예에 따라, 그래픽 시스템(300) 및 디스플레이(301)를 갖는 컴퓨터 시스템을 도시하고 있다. 그래픽 시스템(300) 및 디스플레이(301)는 기타 시스템 및 디스플레이와는 상이한 아키텍처를 각각 포함할 수 있지만, 본 발명의 일부 실시예에 따라, 본 명세서의 다른 부분에서 설명한 것과 유사 또는 동일한 기능을 수행할 수 있다. 구체적으로, CPU 또는 칩셋(302)은 본 발명의 일부 실시예에 따라, 그래픽 시스템(300)의 기본 구성요소를 제공할 수 있다. 일부 실시예에서, 칩셋(302)은 비디오 데이터를 수신하고 이 데이터를 DI(109)에 제공하는 디스플레이 제어기(308)를 포함할 수 있다. 디스플레이 제어기는 셀프-리프레시 기능 블록(316)을 포함할 수 있는데, 본 발명의 일부 실시예에 따라, 본 명세서의 다른 부분에서 설명한 바와 같이, 이는 차이 엔진도 포함할 수 있다.
일부 실시예에서, SR 기능 블록(316)은 현재 비디오 데이터가 디스플레이(301)에 전송되어야 하는지를 판단할 수 있고, 일부 실시예에서, DI(109)가 셧 다운될 수 있을 때를 추가로 판단할 수 있다.
일부 실시예에서, 디스플레이(301)는 SR 디스플레이 제어기(310)를 포함할 수 있다. 제어기(310)는 전체 또는 부분 비디오 데이터 또는 프레임 데이터를 DI(109)로부터 수신할 수 있고, 일부 실시예에서 프레임 버퍼(314)에 데이터를 저 장할 수 있다. 제어기(310)는 일부 실시예에서 프레임 버퍼(314)에 액세스하여 활성 영역(312)에 대한 하나 이상의 이미지를 제공할 수 있다. 본 발명의 일부 실시예에 따라, 제어기(310)는 DI(109)로부터 데이터를 수신하지 않을 때 프레임 버퍼(314)에 액세스할 수 있다.
일부 실시예에서, 디스플레이(310)는 셀프-리프레시 디스플레이 제어기(310)를 포함할 수 있는데, 셀프-리프레시 제어기(310)는 그래픽 시스템으로부터 셧 다운 신호를 수신하고 디스플레이(301)의 하나 이상의 구성요소를 셧 다운하며, 디스플레이(301)에 대한 프레임 데이터를 제공하는 프레임 버퍼를 활성화시키고, 디스플레이(301)를 리프레싱할 때 프레임 버퍼로 스위칭하는 논리부를 포함할 수 있다.
일부 실시예에서, 논리부는 디스플레이(301)와 그래픽 시스템(300)을 동기화하고, 프레임 데이터 또는 비디오 데이터에 대해 그래픽 시스템(300)으로 다시 스위칭할 수 있다. 또한, 일부 실시예에서, 논리부는 디스플레이(301)의 하나 이상의 구성요소를 활성화시키고 프레임 버퍼를 셧 다운할 수 있다.
일부 실시예에서, 논리부는 그래픽 시스템(300)으로부터 웨이크 업 신호를 수신할 수 있고, 그래픽 시스템(300)으로 수신 확인을 송신할 수 있다. 일부 실시예에 따라, 셀프-리프레시 디스플레이 제어기(310)는 프레임 데이터를 디코딩하는 디코더, 가령 디코더(118)를 더 포함할 수 있지만 이에 한정되는 것은 아니다.
도 4는 본 발명의 실시예에 따른 그래픽 시스템 및 디스플레이의 동작에 대한 흐름도를 도시하고 있다. 일부 실시예에서, 그래픽 시스템의 구성요소는 400에서 시작하여 402로 진행하는 동작을 수행할 수 있다. 402에서, 프로세스는 디스플 레이에 셧 다운 신호를 송신할 수 있다(후술할 404). 그 후, 이 프로세스는 406으로 진행하는데, 여기서 그래픽 시스템의 하나 이상의 구성요소를 셧 다운할 수 있으며, 그래픽 시스템은 적어도 하나의 디스플레이 인터페이스를 포함한다.
본 발명의 일부 실시예에 따라, 프로세스는 412로 진행할 수 있고, 그래픽 시스템의 하나 이상의 구성요소를 웨이크 업할 수 있다. 그 후, 프로세스는 414로 진행할 수 있고, 일부 실시예에서, 이는 그래픽 시스템과 디스플레이를 재동기화시킬 수 있다. 일부 실시예에서, 그래픽 시스템과 디스플레이의 재동기화는, 디스플레이에 웨이크 업 신호를 송신하는 단계와 디스플레이로부터 수신 확인을 수신하는 단계를 더 포함할 수 있다.
일부 실시예에 따라, 셧 다운 신호의 송신은, 디스플레이에 대한 현재 프레임 데이터가 이전 프레임 데이터와 상이하지 않다는 판단에 후속할 수 있다. 또한, 일부 실시예에서, 현재 프레임 데이터와 이전 프레임 데이터 사이의 차이는 미소하여(minor) 하나 이상의 픽셀이 현재와 이전 프레임 데이터 또는 비디오 데이터 사이의 차이일 수 있다.
일부 실시예에서, 그래픽 시스템의 하나 이상의 구성요소를 웨이크 업하는 단계는, 디스플레이에 대한 현재 프레임 데이터가 이전 프레임 데이터와 상이하다는 결론에 후속할 수 있다.
404에서의 동작과 관련하여 전술한 바와 같이, 디스플레이는 그래픽 시스템으로부터 셧 다운 신호를 수신할 수 있고, 디스플레이의 하나 이상의 구성요소를 셧 다운할 수 있다. 일부 실시예에서, 프로세서는 408로 진행하는데, 여기서 프레 임 버퍼를 활성화시켜서 디스플레이에 대한 프레임 데이터를 제공할 수 있고, 그 후 410으로 진행하여, 디스플레이를 리프레싱할 때 프레임 버퍼로 스위칭할 수 있다.
또한, 그 후 프로세스는 416으로 진행할 수 있는데, 여기서 본 발명의 일부 실시예에 따라 그래픽 시스템의 디스플레이와 동기화할 수 있다. 그 후, 프로세스는 418로 진행할 수 있는데, 이는 프레임 데이터에 대한 그래픽 시스템으로 다시 스위칭할 수 있다.
본 발명의 일부 실시예에 따라, 디스플레이와 그래픽 시스템의 동기화 단계는 디스플레이의 하나 이상의 구성요소를 활성화시키는 단계를 더 포함할 수 있다. 또한, 일부 실시예에서, 그래픽 시스템으로 다시 스위칭하는 단계는 프레임 버퍼를 셧 다운하는 단계를 더 포함할 수 있다. 또한, 일부 실시예에서, 디스플레이와 그래픽 시스템의 동기화 단계는, 그래픽 시스템으로부터 웨이크 업 신호를 수신하는 단계와, 그래픽 시스템으로 수신 확인을 송신하는 단계를 더 포함할 수 있다.
도 5는 본 발명의 일부 실시예에 따라 그래픽 시스템과 디스플레이의 부분을 희박하게 업데이트하는 동작에 대한 흐름도를 도시하고 있다. 디코딩 프로세스(500)의 동작은 502에서 시작하는데, 여기서 프레임 데이터 또는 비디오 데이터를 수신할 수 있으며, 일부 실시예에서 비디오 데이터는 하나 이상의 비디오 프레임에 관한 데이터일 수 있다. 그 후, 프로세스는 504로 진행하는데, 여기서는 본 발명의 일부 실시예에 따라 비디오 데이터가 기준 프레임인지를 판단할 수 있다.
일부 실시예에서, 비디오 데이터가 기준 프레임이면, 프로세스는 506으로 진 행하는데, 여기서는 비디오 데이터를 디스플레이에 기록할 수 있으며, 가령, 디스플레이(101) 또는 디스플레이(301) 등이지만, 이에 한정되는 것은 아니다. 일부 실시예에 따라, 비디오 데이터가 기준 프레임이 아니면, 프로세스는 508로 진행할 수 있는데, 여기서 비디오 데이터의 임의의 양방 향 프레임 및/또는 예측된 프레임을 프로세싱할 수 있다. 프로세스는 510으로 진행하는데, 여기서 새로운 모션이 프로세싱된 프레임에 존재하는 지를 판단할 수 있다. 일부 실시예에서, 새로운 모션 벡터가 존재하면, 프로세스는 512로 진행할 수 있는데, 여기서 새로운 모션 벡터에 대한 비디오 데이터를 디스플레이에 우선적으로 기록할 수 있다. 어떠한 경우에도, 프로세스는 514로 진행할 수 있는데, 여기서 프레임의 종료를 판단할 수 있다. 프레임의 종료가 아닌 경우, 프로세스는 다시 508로 진행할 수 있다. 프레임의 종료인 경우, 프로세스는 다시 502로 진행할 수 있는데, 여기서 전체적으로 또는 부분적으로 다시 수행될 수 있으며, 당업자는 적어도 본 명세서에 제공된 내용에 기초하여 이를 인식할 것이다.
도 6은 본 발명의 일부 실시예에 따라, 도 1 내지 3의 컴퓨터 시스템과 같은 컴퓨터 시스템(600)을 도시하고 있지만, 이에 한정되는 것은 아니다. 본 발명의 일부 실시예에서, 컴퓨터 시스템(600)은 하나 이상의 코어를 갖는 프로세서와 같은 CPU(602)를 포함할 수 있다. 또한, 컴퓨터 시스템(600)은 본 발명의 일부 실시예에 따른 도 1 내지 3의 그래픽 시스템과 같은 그래픽 시스템(604)을 포함할 수 있지만, 이에 한정되는 것은 아니다. 그래픽 시스템(604)은 프로세싱 시스템(605)을 포함할 수 있는데, 본 발명의 일부 실시예와 관련하여 본 명세서의 다른 부분에서 설명한 바와 같다. 일부 실시예에 따라, 프로세싱 시스템(605)은 디스플레이 제어기를 포함할 수 있는데, 디스플레이 제어기는, 디스플레이에 셧 다운 신호를 송신하고 그래픽 시스템의 하나 이상의 구성요소를 셧 다운하는 논리부를 포함하고, 그래픽 시스템은 적어도 하나의 디스플레이를 포함한다.
일부 실시예에서, 컴퓨터 시스템(600)은 컴퓨터 시스템(600)의 여러 구성요소들간의 관리 및 액세스를 제공하기 위해 ICHx과 같은 입출력(I/O) 제어 허브(ICH)(606)를 포함할 수 있지만, 이에 한정되는 것은 아니다. 또한, 컴퓨터 시스템(600)은 메모리/스토리지(608)를 포함할 수 있고, 일부 실시예에서 이는 다양한 종류의 RAM, ROM, 캐시 및 하드드라이브를 포함할 수 있다.
또한, 본 발명의 일부 실시예에서 컴퓨터 시스템(600)은 디스플레이(101 및 301)와 같은 디스플레이를 포함할 수 있지만, 이에 한정되는 것은 아니다. 본 발명의 실시예에 따라, 컴퓨터 시스템(600)은 또한, 컴퓨터 시스템(600)으로의 네트워크 리소스에 대한 액세스를 제공하는 무선 근거리 네트워크(WLAN) 모듈(612)과, 비디오 데이터를 디스플레이에 제공하는 DI(109)와 같은 디스플레이 인터페이스를 포함할 수 있다.
본 발명의 실시예는 당업자가 본 발명을 실시할 수 있도록 충분히 상세히 설명되었을 것이다. 다른 실시 형태가 이용될 수 있으며, 본 발명의 범위를 벗어나지 않고 구조적, 논리적 및 지적인 변형이 이루어질 수 있다. 또한, 본 발명의 다양한 실시예는 상이하지만 반드시 상호 배타적인 것은 아니다. 예를 들어, 일 실시예의 특정 형상, 구조 또는 특성이 다른 실시예에 포함될 수 있다. 당업자는 본 발명의 실시예의 기술이 다양한 형태로 구현될 수 있다는 것을 전술한 설명으로부터 인식할 수 있다. 그러므로, 본 발명의 실시예를 특정 예와 결합하여 설명하였지만, 본 발명의 실시예의 범위가 이에 한정되어서는 안되며, 당업자에게 도면과 상세한 설명과 다음의 청구범위를 고려하여 다양한 수정이 명백할 것이다.

Claims (26)

  1. 그래픽 시스템으로서,
    디스플레이 제어기를 포함하되,
    상기 디스플레이 제어기는, 디스플레이에 셧 다운 신호(a shut down signal)를 송신하고 그래픽 시스템의 하나 이상의 구성요소를 셧 다운시키는 논리부(a logic)를 포함하며,
    상기 그래픽 시스템은 적어도 하나의 디스플레이 인터페이스를 포함하는
    그래픽 시스템.
  2. 제 1 항에 있어서,
    상기 논리부는 상기 그래픽 시스템의 하나 이상의 구성요소를 웨이크 업(wake up)하고 상기 그래픽 시스템과 상기 디스플레이를 재동기화시키는(re-synchronizes)
    그래픽 시스템.
  3. 제 2 항에 있어서,
    상기 논리부는 상기 디스플레이에 웨이크 업 신호를 송신하는
    그래픽 시스템.
  4. 제 3 항에 있어서,
    상기 논리부는 상기 디스플레이로부터 수신 확인(an acknowledgement)을 수신하는
    그래픽 시스템.
  5. 제 1 항에 있어서,
    상기 논리부는, 상기 디스플레이에 대한 현재 프레임 데이터가 이전 프레인 데이트와 상이하지 않다는 결론에 후속하여 상기 셧 다운 신호를 송신하는
    그래픽 시스템.
  6. 제 5 항에 있어서,
    상기 현재 프레임 데이터와 상기 이전 프레임 데이터 사이의 차이는 미소한(minor)
    그래픽 시스템.
  7. 제 2 항에 있어서,
    상기 논리부는 상기 디스플레이에 대한 현재 프레임 데이터가 이전 프레임 데이터와 상이하다는 결론에 후속하여 상기 그래픽 시스템의 하나 이상의 구성요소를 웨이크 업하는
    그래픽 시스템.
  8. 제 1 항에 있어서,
    상기 디스플레이 제어기는 액정 디스플레이 제어기인
    그래픽 시스템.
  9. 제 1 항에 있어서,
    상기 디스플레이 제어기에 프레임 데이터를 제공하는 비디오 엔진을 포함하는 칩셋을 더 포함하는
    그래픽 시스템.
  10. 제 1 항에 있어서,
    상기 디스플레이 제어기는 상기 프레임 데이터를 인코딩하는 인코더를 더 포함하는
    그래픽 시스템.
  11. 컴퓨터 시스템으로서,
    디스플레이에 비디오 데이터를 전송하는 디스플레이 인터페이스와,
    디스플레이 제어기를 포함하되,
    상기 디스플레이 제어기는, 디스플레이에 셧 다운 신호를 송신하고 그래픽 시스템의 하나 이상의 구성요소를 셧 다운시키는 논리부를 포함하는
    컴퓨터 시스템.
  12. 제 11 항에 있어서,
    디스플레이와,
    무선 근거리 네트워크 모듈을 더 포함하는
    컴퓨터 시스템.
  13. 디스플레이에 셧 다운 신호를 송신하는 단계와,
    그래픽 시스템의 하나 이상의 구성요소를 셧 다운시키는 단계를 포함하되,
    상기 그래픽 시스템은 적어도 하나의 디스플레이 인터페이스를 포함하는
    전력 효율 디스플레이를 위한 방법.
  14. 제 13 항에 있어서,
    상기 그래픽 시스템의 하나 이상의 구성요소를 웨이크 업하는 단계와,
    상기 그래픽 시스템과 상기 디스플레이를 재동기화하는 단계를 더 포함하는
    전력 효율 디스플레이를 위한 방법.
  15. 제 14 항에 있어서,
    상기 그래픽 시스템과 상기 디스플레이를 재동기화하는 단계는, 상기 디스플레이에 웨이크 업 신호를 송신하는 단계를 더 포함하는
    전력 효율 디스플레이를 위한 방법.
  16. 제 15 항에 있어서,
    상기 그래픽 시스템과 상기 디스플레이를 재동기화하는 단계는, 상기 디스플레이로부터 수신 확인을 수신하는 단계를 더 포함하는
    전력 효율 디스플레이를 위한 방법.
  17. 제 13 항에 있어서,
    상기 셧 다운 신호의 송신은 상기 디스플레이에 대한 현재 프레임 데이터가 이전 프레임 데이터와 상이하지 않다는 결론에 후속하는
    전력 효율 디스플레이를 위한 방법.
  18. 제 17 항에 있어서,
    상기 현재 프레임 데이터와 상기 이전 프레임 데이터의 차이는 미소한
    전력 효율 디스플레이를 위한 방법.
  19. 제 14 항에 있어서,
    상기 그래픽 시스템의 하나 이상의 구성요소의 웨이크 업은 상기 디스플레이에 대한 현재 프레임 데이터가 이전 프레임 데이터와 상이하다는 결론에 후속하는
    전력 효율 디스플레이를 위한 방법.
  20. 그래픽 시스템으로부터 셧 다운 신호를 수신하고, 디스플레이의 하나 이상의 구성요소를 셧 다운시키는 단계와,
    상기 디스플레이에 대한 프레임 데이터를 제공하기 위해 프레임 버퍼를 활성화시키는 단계와,
    상기 디스플레이를 리프레시할 때 상기 프레임 버퍼로 스위칭하는 단계를 포함하는
    전력 효율 디스플레이를 위한 방법.
  21. 제 20 항에 있어서,
    상기 디스플레이와 상기 그래픽 시스템을 동기화하는 단계와,
    프레임 데이터에 대해 상기 그래픽 시스템으로 다시 스위칭하는 단계를 더 포함하는
    전력 효율 디스플레이를 위한 방법.
  22. 제 21 항에 있어서,
    상기 디스플레이와 상기 그래픽 시스템의 동기화 단계는, 상기 디스플레이의 하나 이상의 구성요소를 활성화시키는 단계를 더 포함하는
    전력 효율 디스플레이를 위한 방법.
  23. 제 21 항에 있어서,
    상기 그래픽 시스템으로 다시 스위칭하는 단계는, 상기 프레임 버퍼를 셧 다운시키는 단계를 더 포함하는
    전력 효율 디스플레이를 위한 방법.
  24. 디스플레이로서,
    셀프-리프레시 디스플레이 제어기를 포함하되,
    상기 셀프-리프레시 디스플레이 제어기는, 그래픽 시스템으로부터 셧 다운 신호를 수신하고 디스플레이의 하나 이상의 구성요소를 셧 다운시키며 상기 디스플레이에 대한 프레임 데이터를 제공하기 위해 프레임 버퍼를 활성화시키고 상기 디스플레이를 리프레시할 때 상기 프레임 버퍼로 스위칭하는 논리부를 포함하는
    디스플레이.
  25. 제 24 항에 있어서,
    상기 논리부는 상기 디스플레이와 상기 그래픽 시스템을 동기화하고, 프레임 데이터에 대해 상기 그래픽 시스템으로 다시 스위칭하는 단계를 포함하는
    디스플레이.
  26. 제 25 항에 있어서,
    상기 논리부는 상기 디스플레이의 하나 이상의 구성요소를 활성화시키는
    디스플레이.
KR1020087015729A 2005-12-29 2006-12-13 전력 효율형 디스플레이를 위한 방법, 디스플레이, 그래픽 시스템 및 컴퓨터 시스템 KR100985691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/322,927 2005-12-29
US11/322,927 US20070152993A1 (en) 2005-12-29 2005-12-29 Method, display, graphics system and computer system for power efficient displays

Publications (2)

Publication Number Publication Date
KR20080079290A true KR20080079290A (ko) 2008-08-29
KR100985691B1 KR100985691B1 (ko) 2010-10-05

Family

ID=37950092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087015729A KR100985691B1 (ko) 2005-12-29 2006-12-13 전력 효율형 디스플레이를 위한 방법, 디스플레이, 그래픽 시스템 및 컴퓨터 시스템

Country Status (7)

Country Link
US (1) US20070152993A1 (ko)
JP (1) JP4917106B2 (ko)
KR (1) KR100985691B1 (ko)
CN (1) CN101292278B (ko)
DE (1) DE112006003411T5 (ko)
TW (1) TW200745938A (ko)
WO (1) WO2007078863A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155251B1 (ko) * 2008-11-18 2012-06-13 인텔 코오퍼레이션 셀프 리프레시 디스플레이 기능을 제어하기 위한 기술들
KR101217352B1 (ko) * 2008-12-30 2013-01-02 인텔 코포레이션 하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체
KR101232428B1 (ko) * 2009-12-30 2013-02-12 인텔 코포레이션 디스플레이 데이터 관리 장치, 방법, 제조물 및 시스템
WO2013108635A1 (en) * 2012-01-20 2013-07-25 Sharp Kabushiki Kaisha Methods for adapting refresh behavior and electronic devices configured for adapting refresh behavior

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI417851B (zh) 2009-06-05 2013-12-01 Chunghwa Picture Tubes Ltd 液晶顯示器的驅動裝置與其驅動方法
CN102109899B (zh) * 2009-12-23 2015-06-24 联想(北京)有限公司 计算机、显示器、及计算机的显示方法
US8823721B2 (en) * 2009-12-30 2014-09-02 Intel Corporation Techniques for aligning frame data
US8933951B2 (en) * 2010-03-31 2015-01-13 Intel Corporation Techniques for controlling frame refresh
US8941592B2 (en) * 2010-09-24 2015-01-27 Intel Corporation Techniques to control display activity
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
GB2486411B (en) * 2010-12-13 2013-04-24 Displaylink Uk Ltd Processing of display data in a display system
CN102611874B (zh) * 2011-01-19 2014-04-30 深圳市视晶无线技术有限公司 一种实现低功耗的高清视频无线传输方法及系统
US20120206461A1 (en) * 2011-02-10 2012-08-16 David Wyatt Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US9047085B2 (en) * 2011-03-14 2015-06-02 Nvidia Corporation Method and apparatus for controlling sparse refresh of a self-refreshing display device using a communications path with an auxiliary communications channel for delivering data to the display
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
CN102543023B (zh) * 2012-01-10 2014-04-02 硅谷数模半导体（北京）有限公司 接收设备、视频刷新频率的控制方法、装置及系统
US8824811B2 (en) * 2012-03-06 2014-09-02 Htc Corporation LCD module, portable electronic devices and displaying method thereof
KR101307557B1 (ko) * 2012-03-09 2013-09-12 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
US9111500B2 (en) * 2012-04-19 2015-08-18 Apple Inc. Devices and methods for pixel discharge before display turn-off
US9286022B2 (en) 2013-03-12 2016-03-15 Displaylink (Uk) Limited Processing of display data in a display system
JP2014186196A (ja) 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム
CN103354077B (zh) * 2013-05-31 2017-02-08 上海和辉光电有限公司 一种像素驱动电路及显示面板
CN105474300B (zh) * 2013-09-27 2018-07-13 英特尔公司 显示器接口分区
USD741318S1 (en) 2013-10-25 2015-10-20 Intel Corporation Electronic device with a window
KR102305765B1 (ko) * 2015-03-27 2021-09-28 삼성전자주식회사 전자 장치 및 전자 장치에서의 디스플레이 제어 방법
WO2017170630A1 (ja) * 2016-04-01 2017-10-05 シャープ株式会社 表示装置、表示装置の制御方法、および制御プログラム
US11062674B2 (en) * 2019-06-28 2021-07-13 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2004189A (en) * 1933-09-07 1935-06-11 Raymond T Moloney Coin slide
JPS60254190A (ja) * 1984-05-31 1985-12-14 株式会社　アスキ− デイスプレイコントロ−ラ
US5724446A (en) * 1995-04-18 1998-03-03 Advanced Micro Devices, Inc. Video decoder apparatus using non-reference frame as an additional prediction source and method therefor
US5903313A (en) * 1995-04-18 1999-05-11 Advanced Micro Devices, Inc. Method and apparatus for adaptively performing motion compensation in a video processing apparatus
US5757365A (en) * 1995-06-07 1998-05-26 Seiko Epson Corporation Power down mode for computer system
JP3357537B2 (ja) * 1996-05-31 2002-12-16 東芝テック株式会社 データ処理装置
US5818533A (en) * 1996-08-08 1998-10-06 Lsi Logic Corporation Method and apparatus for decoding B frames in video codecs with minimal memory
JP3358481B2 (ja) * 1997-01-29 2002-12-16 株式会社日立製作所 ディスプレイ装置
JPH11112964A (ja) * 1997-10-01 1999-04-23 Fuji Electric Co Ltd 画像伝送装置
US6510525B1 (en) * 1999-04-26 2003-01-21 Mediaq, Inc. Method and apparatus to power up an integrated device from a low power state
EP1193978A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Procédé de rafraíchissement d'écran
EP1334617B1 (en) * 2000-11-14 2015-04-01 Cisco Technology, Inc. Networked subscriber television distribution
US7589737B2 (en) * 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
US7256788B1 (en) * 2002-06-11 2007-08-14 Nvidia Corporation Graphics power savings system and method
JP4284390B2 (ja) * 2002-06-27 2009-06-24 ソニー株式会社 アクティブマトリクス表示装置及び画像信号処理装置
US6992675B2 (en) * 2003-02-04 2006-01-31 Ati Technologies, Inc. System for displaying video on a portable device and method thereof
US7268755B2 (en) * 2003-03-25 2007-09-11 Intel Corporation Architecture for smart LCD panel interface
US7734943B2 (en) * 2003-04-03 2010-06-08 Intel Corporation Low power display refresh
US7567252B2 (en) * 2003-12-09 2009-07-28 Microsoft Corporation Optimizing performance of a graphics processing unit for efficient execution of general matrix operations
US20050182978A1 (en) * 2004-02-17 2005-08-18 Anderson Jason M. Always ready computing device
US7492369B2 (en) * 2004-04-09 2009-02-17 Marvell International Ltd. Loading an internal frame buffer from an external frame buffer
TWI299130B (en) * 2004-10-01 2008-07-21 Realtek Semiconductor Corp Video output apparatus and method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155251B1 (ko) * 2008-11-18 2012-06-13 인텔 코오퍼레이션 셀프 리프레시 디스플레이 기능을 제어하기 위한 기술들
KR101217352B1 (ko) * 2008-12-30 2013-01-02 인텔 코포레이션 하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체
US9865233B2 (en) 2008-12-30 2018-01-09 Intel Corporation Hybrid graphics display power management
KR101232428B1 (ko) * 2009-12-30 2013-02-12 인텔 코포레이션 디스플레이 데이터 관리 장치, 방법, 제조물 및 시스템
WO2013108635A1 (en) * 2012-01-20 2013-07-25 Sharp Kabushiki Kaisha Methods for adapting refresh behavior and electronic devices configured for adapting refresh behavior

Also Published As

Publication number Publication date
CN101292278A (zh) 2008-10-22
DE112006003411T5 (de) 2008-10-30
JP4917106B2 (ja) 2012-04-18
TW200745938A (en) 2007-12-16
WO2007078863A1 (en) 2007-07-12
JP2009518693A (ja) 2009-05-07
KR100985691B1 (ko) 2010-10-05
CN101292278B (zh) 2011-09-14
US20070152993A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
KR100985691B1 (ko) 전력 효율형 디스플레이를 위한 방법, 디스플레이, 그래픽 시스템 및 컴퓨터 시스템
US20070153007A1 (en) Method, processing system and computer system for sparse update displays
KR101534474B1 (ko) 디스플레이 이미지의 선택적 갱신을 이용하는 플랫폼 전력 소비의 제어
EP2637163B1 (en) Display device and method for controlling panel self refresh operation thereof
TWI418994B (zh) 整合顯示控制器至低功率處理器中
CN106415698B (zh) 具有动态帧速率支持的功率优化
KR101574047B1 (ko) 타겟 디바이스로 명령을 전송하기 위한 기술
JP5748761B2 (ja) ディスプレイ出力スタッタのための方法及び装置
US20080143695A1 (en) Low power static image display self-refresh
CN102841799A (zh) 支持耦连到图形控制器的自刷新显示设备的方法和装置
JP2006236159A (ja) 情報処理装置及びその省電力制御方法
JP7447196B2 (ja) 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張
US20130083047A1 (en) System and method for buffering a video signal
US20180286345A1 (en) Adaptive sync support for embedded display
CN114647392A (zh) 用于显示端口的高级链路功率管理
KR20230008004A (ko) 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존
TW201344415A (zh) 顯示器控制系統
US20130162682A1 (en) Vertical scan panel with conversion mode capability

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee