KR20230008004A - 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존 - Google Patents

풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존 Download PDF

Info

Publication number
KR20230008004A
KR20230008004A KR1020220185653A KR20220185653A KR20230008004A KR 20230008004 A KR20230008004 A KR 20230008004A KR 1020220185653 A KR1020220185653 A KR 1020220185653A KR 20220185653 A KR20220185653 A KR 20220185653A KR 20230008004 A KR20230008004 A KR 20230008004A
Authority
KR
South Korea
Prior art keywords
packet
panel
display panel
transmitter
frame
Prior art date
Application number
KR1020220185653A
Other languages
English (en)
Inventor
나우쉰 안사리
사메르 케이피
세 크와
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20230008004A publication Critical patent/KR20230008004A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플랫폼과 패널 사이에서 전력 관리를 조정하는 기법이 본 명세서에 개시된다. 패널에서 전력 관리 기능을 개시할지를 결정하고 프레임 업데이트가 예상되지 않고 전력 관리 기능이 개시될 수 있다는 표시를 포함하는 신호를 플랫폼으로부터 패널에 전송하는 장치, 기법 및 회로가 제공된다.

Description

풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존{CO-EXISTENCE OF FULL FRAME AND PARTIAL FRAME IDLE IMAGE UPDATES}
본 명세서에 설명된 실시예는 일반적으로 디스플레이 패널을 리프레시하는 것에 관한 것으로, 특히, 패널 상에 디스플레이된 이미지를 부분 및 풀 프레임 업데이트를 통해 리프레시하는 것에 관한 것이다.
디스플레이 패널은 각 픽셀에 대해 표시할 컬러를 저장하는 메모리를 포함한다. 픽셀 메모리 보존 시간은 수십에서 수백 밀리초 정도이다. 그러나, 이미지는 수분까지는 아니더라도, 수십 또는 수백 초 정도의 연장된 뷰잉 기간 동안 보여지도록 스크린 상에 남아있을 수 있다. 따라서, 픽셀 메모리는 리프레시 레이트로서 알려진 레이트로 주기적으로 리프레시된다.
현대의 디스플레이 패널은 일반적으로 디스플레이 패널에 통합되어 패널이 "셀프-리프레시(self-refresh)"할 수 있게 해주는 메모리 보존기능을 제공하는 프레임 버퍼를 포함한다. 셀프-리프레시 기법은 디스플레이 장치의 에너지 효율성을 크게 향상시킨다.
도 1은 디스플레이 시스템의 실시예를 나타낸다.
도 2는 제1 프레임 업데이트 스케줄을 도시한다.
도 3은 제2 프레임 업데이트 스케줄을 도시한다.
도 4는 기법을 도시한다.
도 5는 로직 흐름을 도시한다.
도 6은 저장 매체의 일 실시예를 도시한다.
도 7은 장치의 일 실시예를 도시한다.
본 개시는 일반적으로 풀 프레임 유휴 이미지(full frame idle images), 신규 풀 프레임 업데이트 및 부분 프레임 업데이트에 기초하여 디스플레이 장치의 셀프-리프레시 모드를 최적화하는 것에 관한 것이다. 셀프-리프레시 기법은 특히 풀 프레임 유휴 이미지를 다룰 때 전력 소비가 절감되게 할 수 있다. 그러나, 디스플레이 이미지 업데이트가 항상 풀 이미지인 것은 아니며 종종 이미지 업데이트 간격은 프레임 업데이트 간격과 동기화되지 않는다. 예를 들어, 사용자와 디스플레이 시스템 간의 상호작용은 임의적이며 종종 프레임 업데이트 간격과 동기화되지 않는다. 따라서, 디스플레이 패널은 이미지의 (풀 및 부분) 업데이트를 지속적으로 모니터링해야 하는데, 이는 이들 셀프-리프레시 기법의 전력 감소 이점을 저하시킬 수 있다.
풀 프레임 유휴 이미지, 신규 풀 프레임 업데이트 및 부분 프레임 업데이트 간의 전이에 대한 통지를 디스플레이 모듈에 제공하는 시스템, 디스플레이 패널 및 소스 회로, 및 기법이 본 명세서에서 제공된다. 본 개시는, 전력 최적화(예를 들어, 미사용 디스플레이 전자기기 및/또는 회로의 전력을 관리하는 것, 디스플레이 모듈에서 리프레시 레이트를 감소시키는 것 등)가 이미지 소스 회로로부터의 제어에 의존하지 않고 구현될 수 있다는 점에서, 종래 기술보다 나은 장점을 제공한다. 이것은 공급자들이 사양(예를 들어, 리프레시 레이트 변경 등)을 독립적으로 테스트할 수 있고 따라서 이미지 소스 회로 공급자와 밀접하게 결합되지 않고 제품 라인을 결정할 수 있다는 점에서 잠재적인 이점을 제공한다.
다양한 실시예는 하나 이상의 요소를 포함할 수 있다. 요소는 특정 동작을 수행하도록 구성된 임의의 구조를 포함한다. 각각의 요소는 설계 파라미터 또는 성능 제약의 주어진 세트에서 요구되는 바에 따라, 하드웨어, 소프트웨어 또는 이들의 임의의 조합으로 구현될 수 있다. 실시예는 예를 들어 특정 토폴로지의 제한된 개수의 요소를 이용하여 설명될 수 있지만, 실시예는 주어진 구현에서 요구되는 바에 따라 다른 토폴로지의 보다 많은 또는 보다 적은 요소를 포함할 수 있다. "일 실시예" 또는 "실시예"에 대한 임의의 참조는 그 실시예와 연계하여 설명되는 특정 특징, 구조 또는 특성이 적어도 하나의 실시예에 포함됨을 의미한다는 것을 알아야 한다. 명세서의 다양한 곳에서 등장하는 "일 실시예에서", "일부 실시예에서" 및 "다양한 실시예에서"라는 표현은 모두가 반드시 동일한 실시예를 지칭하는 것은 아니다.
도 1은 본 개시의 적어도 하나의 실시예에 따라 구성된 디스플레이 시스템(100)을 예시한다. 도시된 바와 같이, 디스플레이 시스템(100)은 디스플레이 인터페이스(16)에 의해 결합된 플랫폼(10) 및 패널(18)을 포함한다. 일반적으로, 플랫폼(10)은 패널(18)에 의해 디스플레이될 이미지를 생성하도록 구성된 임의의 플랫폼을 포함할 수 있다. 예를 들어, 플랫폼(10)은 랩탑 컴퓨터, 데스크탑 컴퓨터, 울트라북, 셀룰러 전화 또는 임의의 프로세서 기반 장치에 통합되거나, 이것의 일부이거나 또는 이것을 포함할 수 있다. 일반적으로, 패널(18)은 발광 다이오드(LED) 디스플레이, 유기 LED(OLED) 디스플레이, 액정 디스플레이(LCD) 등과 같은 다양한 디스플레이 중 임의의 것에 통합되거나, 이것의 일부이거나, 또는 이것을 포함할 수 있다. 디스플레이 인터페이스(16)는 예를 들어, 디스플레이 포트 인터페이스, 임베디드 디스플레이 포트 인터페이스, 고선명 멀티미디어 인터페이스(HDMI) 등과 같은 다양한 디스플레이 인터페이스 중 임의의 것일 수 있다.
플랫폼(10)은 종래의 프로세서, 그래픽 프로세싱 유닛(GPU) 또는 종래의 프로세서와 GPU의 결합일 수 있는 프로세싱 유닛(12)을 구비할 수 있다. 플랫폼(10)은 송신기(14)를 더 포함한다. 프로세서(12) 및 송신기(14)는 디스플레이 엔진을 구성할 수 있다. 플랫폼(10)은 시스템 온칩(SoC)으로서 제공될 수 있는데, 예를 들어 디스플레이 시스템 장치(예를 들어, 이동 전화, 랩톱, 휴대형 미디어 장치 등)에 통합될 수 있다. 일반적으로, 플랫폼(10)은 패널(10)에 의해 디스플레이할 이미지를 디스플레이 인터페이스(16)를 통해 전송한다. 예를 들어, 플랫폼(10)은 송신기(14) 및 디스플레이 인터페이스(16)를 통해, GPU(12)에 의해 생성된 픽셀 데이터(예를 들어, 컬러, 위치 등)의 표시를 포함하는 정보 요소를 패널(18)에 전송할 수 있다. 이러한 정보 요소(또는 "프레임")는 종종 패널(18)의 프레임 레이트에 대응하는 간격으로 전송된다. 이는 이하에서 더욱 상세히 설명된다.
패널(18)은 수신기(20), 패널 레지스터(22), 패널 버퍼(24), 타이머(26), 디스플레이 제어기(28) 및 디스플레이 전자기기(30)를 포함할 수 있다. 일반적으로 패널(18)은 디스플레이 인터페이스(16)를 통해 수신기(20)에서 (예를 들어, 플랫폼으로부터) 프레임을 수신할 수 있다. 수신기(20)는 이 프레임을 디스플레이 제어기(28)에 제공할 수 있고, 이 디스플레이 제어기(28)는 이어서 디스플레이를 위해 프레임을 디스플레이 전자기기(30)에 제공한다. 수신기(20) 및/또는 디스플레이 전자기기는 패널(18)의 설정(예를 들어, 리프레시 레이트 등)에 대한 표시를 저장할 수 있는 패널 레지스터(22)에 대한 액세스를 가질 수 있다. 타이머(24)는 수신기(20) 및/또는 디스플레이 제어기(28)에 결합될 수 있고 프레임 리프레시 간격의 만료, 또는 디스플레이 인터페이스(16) 링크가 예를 들어 패널(18)이 때때로 패널 셀프-리프레시(PSR)로 지칭되는 셀프-리프레시 모드로 동작하는 경우 전력을 보존하기 위해 셧다운된 기간의 만료를 제공하도록 동작할 수 있다.
패널 버퍼(24)는 디스플레이 인터페이스(16)를 통해 수신된 프레임을 위한 메모리 저장을 제공한다. 디스플레이 제어기(28)는 PSR의 기간 동안 패널의 부품들(예를 들어, 수신기 등)을 셧다운하도록 동작할 수 있고, 패널 버퍼(24)에 저장된 프레임의 표시로부터 디스플레이 전자기기를 리프레시할 수 있다.
동작 동안, 송신기(14) 및 수신기(20)는 PSR 및/또는 디스플레이 인터페이스(16)의 셧다운을 조정하도록 구성될 수 있다. 본 명세서에서 제공되는 바와 같이, 이러한 조정은 소스(예를 들어, 플랫폼(10))와 싱크(예를 들어, 패널(18)) 사이의 프레임 업데이트를 조정하는 것을 포함할 수 있다.
도 2는 예시적인 프레임 업데이트 스케줄(200)을 도시한다. 도시되어 있는 바와 같이, 프레임 업데이트 스케줄(200)은 플랫폼(10)과 패널(18) 사이의 연속적인 업데이트를 도시한다. 수직 공백(vertical blanking:VB) 간격(210)이 각각의 프레임 사이에 배치된다는 것을 이해해야 한다. VB 간격(210)은 프레임의 마지막 라인의 끝 및 다음 프레임의 첫 번째 라인의 시작을 나타낸다. 프레임 업데이트 스케줄(200)은 프레임들(220)을 더 포함한다. 명확하게 하기 위해 8개의 프레임, 구체적으로, 프레임(220-1,220-2,220-3,220-4,220-5,220-6,220-7,220-8)이 도면에 도시되어 있음을 알아야 한다. 그러나, 스케줄(200)은 본 개시의 사상 및 범위를 벗어나지 않고 임의의 수의 프레임(220)을 포함할 수 있다. 프레임(220-2 내지 220-6)은 동일하다는 것을 또한 주목한다. 특히, 프레임이 동일한 식별자(예컨대, "프레임(N+1)")로 표시된 경우, 이는 타임스탬프가 다를지라도 프레임이 픽셀 콘텐츠 면에서 동일하다는 것을 나타낸다. 또한, 프레임이 끝부분에서 아포스트로피로 표시된 경우(예를 들면, "부분 프레임(N')"), 이는 프레임 콘텐츠의 일부만이 변경되었음을 나타내며 그 프레임을 업데이트하는 데 부분 업데이트 메커니즘을 사용하는 것이 적절하다.
프레임 업데이트 스케줄(200)은 패널 셀프-리프레시없이 소스(예를 들어, 플랫폼(10))로부터 싱크(예를 들어, 패널(18))로 행해지는 프레임의 통상적인 스트리밍을 나타낸다. 도 3은 본 개시의 일부 예에 따라 배열된 예시적인 프레임 업데이트 스케줄(300)을 도시한다. 스케줄(300)은 본원에서 설명된 바와 같이 소스(예컨대, 플랫폼(10)) 및 싱크(예컨대, 패널(18))가 PSR에 대한 최적화를 제공하기 위해 풀 프레임 업데이트, 부분 프레임 업데이트 및 프레임 업데이트 없음의 처리를 조정하는 예를 도시한다. 이러한 최적화는 패널이 종래의 시스템보다 더 깊은 수면 상태 또는 더 낮은 전력 상태로 들어가는 것을 용이하게 할 수 있고, 업데이트 스케줄은 소스(예를 들어, 플랫폼(10))와 싱크(예를 들어, 패널(18)) 사이에서 조정된다.
스케줄(300)은 스케줄(200)과 마찬가지로, 프레임들(220) 사이에 배치된 VB 간격(210)을 포함한다. 그러나, 도시된 바와 같이, 스케줄(300)은 PSR 간격(330) 및 리트레이닝 간격(340)을 포함한다. 일반적으로, 스케줄(300)은 프레임(220-2)에 대해 풀 프레임 업데이트를 제공할 수 있다. 패널(18)은 PSR 간격 동안 프레임(N+1)을 저장할 수 있다. 예를 들어, 패널 버퍼(24)는 디스플레이 제어기(28)가 PSR 간격(330) 동안 디스플레이 전자기기(30)를 리프레시하는 데 사용할 수 있는 프레임(N+1)을 저장할 수 있다. 또한, 스케줄(300)은 부분 PSR 간격(PSR(330'))을 포함한다. PSR(330')은 예를 들어, 부분 프레임(N')을 업데이트하기 위해 선택적 업데이트 프로세스에 대응할 수 있다.
패널(18)은 리트레이닝 간격(340) 동안 플랫폼(10)과 재동기화하도록 구성될 수 있다. 달리 말하면, 수신기(20) 및/또는 디스플레이 제어기(28)는 PSR(330) 또는 PSR_2(330')과 같은 전력 관리 기능으로 재개하기 전에, 선택된 개수의 프레임(예를 들어, 패널 레지스터(22) 등에 지정됨)에 대해 파워업(power up)될 수 있고 풀 프레임 업데이트 모드로 유지될 수 있다. 더 나아가, 수신기 및/또는 디스플레이 제어기(28)는 PSR(300) 또는 PSR_2(330') 동안 선택된 개수의 프레임(예를 들어, 패널 레지스터(22) 등에 지정됨)에 대해 파워 다운(power down)되도록 구성될 수 있다.
도 4는 예를 들어 플랫폼(10) 및 패널(18)과 같은 디스플레이 시스템에서의 소스 장치와 싱크 장치 간의 업데이트를 조정하기 위한 예시적인 기법(400)을 도시한다. 이 기법(400)은 풀 프레임 및 부분 프레임 업데이트에 대해 업데이트를 조정하는 것, 및 링크 셧다운을 조정하는 것을 예시하기 위해 스케줄(200,300)과 연계하여 설명된다. 이 도면에서 도시된 바와 같이, 기법(400)은 패널(18)로 하여금 디스플레이된 이미지를 부분 프레임(N')을 사용하여 부분적으로 리프레시하게 하도록, 플랫폼(10)이 패널(18)과 선택적 업데이트 프로토콜을 개시하는 것을 포함할 수 있다. 예를 들어, 플랫폼(10)은 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 따라 블록(410)에서 선택적 업데이트를 구현할 수 있다.
플랫폼(10)은 블록(420)에서 정규 또는 단일 프레임 업데이트를 제공할 수 있다. 이어서, 플랫폼(10)은 블록(430)에서 PSR을 요청하거나 개시할 수 있다. 구체적으로, 블록(430)에서, 플랫폼은 안정적인 프레임 데이터가 예상됨을 패널에게 나타낼 수 있다. 이에 응답하여, 패널(18)은 블록(440)에서 PSR에 진입할 수 있다. 예를 들어, 패널(18)은 링크(16), 및/또는 예를 들어 수신기(20)와 같은 패널 내의 다른 전자기기를 셧다운시킬 수 있다. 안정적인 프레임 데이터가 예상됨을 플랫폼이 나타내는 것에 응답하여 PSR이 인에이블된다는 것을 아는 것은 중요하다. 이것은 패널이 안정된 프레임이 수신됨을 결정하고 PSR에 진입하는 종래의 시스템과는 상이하다.
블록(450)에서, 패널(18)은 PSR을 종료하고 링크(16)를 리트레이닝할 수 있다. 일부 예에서, 패널(18)은 선택된 개수의 프레임(예를 들어, 이 예에서는 2개의 프레임)에 대해 PSR 상태를 유지할 수 있다. PSR 상태에서 빠져나오면, 패널(18)은 선택된 개수의 프레임에 대해 풀, 또는 정규 프레임 업데이트 모드를 유지해야 할 수 있다. 이 프레임 개수는 예를 들어 패널 레지스터 등 내에서 지정될 수 있다.
일반적으로, 플랫폼(10)은 임의의 다양한 기법을 사용하여 (풀, 부분 등의) 프레임 업데이트가 예상되지 않음을 패널(18)에 나타낼 수 있다. 이에 응답하여, 패널(18)은 PSR에 진입할 수 있고 전력 관리 기능(예를 들어, 패널(18) 내의 컴포넌트를 클럭 게이팅하는 것, 선택적 리프레시 레이트 감소를 적용하는 것 등)을 적용할 수 있다.
몇몇 예에 있어서, 플랫폼(10)은 부대역 상호연결부 또는 부대역 인터페이스를 통해 프레임 업데이트가 예상되지 않음을 패널(18)에 나타낼 수 있다. 예를 들어, 많은 애플리케이션에서, 링크(16)는 플랫폼(10)과 패널(18)을 결합시키는 부대역 채널을 포함할 수 있다. 플랫폼(10)은 이 부대역 채널을 통해 표시(예를 들어, 제어 신호, 정보 요소 등)를 전송할 수 있다. 특정 예로서, 플랫폼(10)은 프레임 업데이트가 예상되지 않음을 링크(16)의 레벨-감응성 또는 에지-감응성 부대역 채널을 통해 패널에 나타낼 수 있다.
일부 예에서, 플랫폼(10)은 링크(16) 내의 기존 구성 채널을 통해 프레임 업데이트가 예상되지 않음을 패널(18)에 나타낼 수 있다. 예를 들어, 디스플레이 포트 링크는 플랫폼(10)이 프레임 업데이트가 예상되지 않음을 (예를 들어, 제어 신호를 통해, 정보 요소를 통해, 또는 이와 유사한 것을 통해)을 패널(18)에 나타내는 데 사용할 수 있는 AUX 채널을 포함한다.
일부 예에서, 플랫폼(10)은 플랫폼(10)과 패널(18) 사이에서 링크(16)를 통해 전송된 패킷에 표시자를 태깅함으로써 프레임 업데이트가 예상되지 않음을 패널(18)에 나타낼 수 있다. 예를 들어, 플랫폼(10)은 향후 프레임 업데이트가 예상되는지 여부를 패널(18)에 나타내기 위해, 선택된 문자(character) 또는 기호를 패킷 상의 각 프레임 경계에 첨부할 수 있다. 이에 응답하여, 패널(18)은 본 명세서에서 설명하는 바와 같이 PSR에 진입할지 여부를 결정할 수 있다. 특정 예로서, 플랫폼(10)은 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘(secondary data packet mechanism)을 이용하여, 프레임 업데이트가 예상되지 않음을 패널에 나타낼 수 있다.
도 5는 프레임을 분류하고 프레임 업데이트가 예상되지 않음을 패널에 나타내기 위한 로직 흐름(500)을 도시한다. 로직 흐름(500)은 예를 들어, 패널(18)에 결합된 플랫폼(10)과 같은, 패널에 결합된 플랫폼에 의해 구현될 수 있다. 로직 흐름(500)은 블록(510)에서 시작될 수 있다. "풀 프레임 업데이트를 나타냄"이라는 블록(510)에서, 풀 프레임 업데이트가 표시될 수 있다. 예를 들어, 플랫폼(10)은 패널(18)에 풀 프레임 업데이트를 전송할 수 있다. 계속해서 "신규 콘텐츠"라는 판정 블록(515)에서, 플랫폼은 다음 프레임(또는 프레임들)이 신규 콘텐츠를 포함하는지를 판정할 수 있다. 예를 들어, 플랫폼(10)은 다음 프레임이 부분 프레임 업데이트인지 풀 프레임 업데이트인지 또는 프레임 업데이트가 없는지를 판정할 수 있다. 판정 블록(515)으로부터, 로직 흐름(500)은 블록(520) 또는 판정 블록(525)으로 계속될 수 있다. 예를 들어, 로직 흐름(500)은 다음 프레임이 신규 콘텐츠를 포함한다는 판정에 기초하여 판정 블록(515)에서 블록(520)으로 계속될 수 있다. 반대로, 로직 흐름(500)은 다음 프레임이 신규 콘텐츠를 포함하지 않는다는 판정에 기초하여 판정 블록(515)에서 판정 블록(525)으로 계속될 수 있다.
"풀 또는 부분 프레임 업데이트를 나타냄"이라는 블록(520)에서, 풀 또는 부분 프레임 업데이트가 표시될 수 있다. 예를 들어, 플랫폼(10)은 신규 컨텐츠가 완전히 새로운 프레임을 포함하는 경우 풀 프레임 업데이트를 패널(18)에 나타낼 수 있다. 유사하게, 플랫폼(10)은 신규 콘텐츠가 부분 프레임 업데이트를 포함하는 경우 부분 프레임 업데이트를 패널(18)에 나타낼 수 있다. "유휴 지속기간 임계치에 도달했는가?"라는 판정 블록(525)에서, 플랫폼(10)은 유휴 지속기간 임계치에 도달했는지 여부를 결정할 수있다. 달리 말하면, 플랫폼(10)은 선택된 시간 기간(예를 들어, 1 프레임, 2 프레임, 3 프레임, 4 프레임 등)에서 (예를 들어, 판정 블록(515)에 기초하여) 신규 콘텐츠가 수신되지 않았는지 여부를 결정할 수 있다.
블록(520)으로부터, 로직 흐름(500)은 판정 블록(535)으로 계속될 수 있다. "동기화를 유지하기 위한 임계치가 충족되었는가"라는 판정 블록(535)에서, 플랫폼(10)은 동기화 유지 임계치에 도달했는지 여부를 판정할 수 있다. 예를 들어, (예컨대, 도 3 및 4에 도시된) 일부 구현에서, 플랫폼(10)은 플랫폼(10)과 패널(18) 간의 동기화를 수립 및/또는 유지하기 위해 선택된 개수의 프레임(예를 들어, 2 프레임, 3 프레임, 4 프레임 등)으로 패널(18)을 업데이트해야할 수 있다.
판정 블록(535)으로부터, 로직 흐름(500)은 블록(510) 또는 판정 블록(515)으로 되돌아갈 수 있다. 예를 들어, 로직 흐름(500)은 동기화 유지 임계치에 도달하지 않았다는 판정에 기초하여 판정 블록(535)에서 블록(510)으로 계속될 수 있다. 반대로, 로직 흐름(500)은 동기화 유지 임계치에 도달했다는 판정에 기초하여 결정 블록(535)에서 판정 블록(515)으로 계속될 수 있다.
판정 블록(525)으로부터, 로직 흐름(500)은 판정 블록(515)으로 되돌아가거나 블록(530)으로 계속 진행될 수 있다. 예를 들어, 로직 흐름(500)은 유휴 지속기간 임계치가 충족되었다는 판정에 기초하여 판정 블록(525)에서 블록(530)으로 계속될 수 있다. 반대로, 로직 흐름(500)은 유휴 지속기간 임계치가 충족되지 않았다는 판정에 기초하여 판정 블록(525)에서 판정 블록(515)으로 계속될 수 있다.
"신규 또는 부분 프레임 업데이트가 없음을 나타냄"이라는 블록(530)에서, 플랫폼(10)은 신규 또는 부분 프레임 업데이트가 예상되지 않음을 나타낼 수 있다. 예를 들어, 플랫폼(10)은 (예를 들어, 부대역 채널을 통해, 대역외 채널을 통해, 대역내 채널을 통해, 문자를 프레임에 첨부하는 것을 통해, 또는 그 밖의 것을 통해) 신규 프레임 업데이트가 예상되지 않는다는 표시를 패널(18)에 전송할 수 있다.
계속해서 "신규 콘텐츠 또는 유휴 링크 임계치 만료를 대기함"이라는 블록(540)으로 진행하면, 플랫폼(10)은 신규 콘텐츠 또는 유휴 링크 임계치의 만료를 대기할 수 있다. 예를 들어, 플랫폼(10)은 블록(540)에서 신규 콘텐츠(예를 들어, 풀 프레임 또는 부분 프레임 업데이트)가 수신되었는지를 판정할 수 있다. 또한, 블록(540)에서, 플랫폼(10)은 유휴 링크 임계 지속기간이 만료되었다고 판정할 수 있다. 예를 들어, 일부 실시예에서, 플랫폼(10) 및 패널(18)은 유휴 링크 기간(예를 들어, 2 프레임, 3 프레임, 4 프레임 등)을 조정하도록 구성될 수 있는데, 일단 플랫폼(10)이 프레임 업데이트가 예상되지 않는다라는 표시를 전송하면, 플랫폼(10)은 이 알려진 유휴 링크 임계치의 만료시에 신규 업데이트를 전송할 것이다. 이와 같이, PSR이 개시되었을 때 업데이트가 언제 전송될지에 관한 플랫폼(10)과 패널(18) 사이의 조정이 달성될 수 있다. 이러한 유휴 링크 임계치는 예컨대 패널 레지스터(22) 등에서 초기화시에 프로그래밍될 수 있다.
계속해서 블록(540)에서 "풀 프레임을 패널에 전송"이라는 블록(550)으로 이어지면, 플랫폼(10)은 풀 프레임 업데이트를 패널(18)에 전송할 수 있다. 계속해서 "타이밍 재동기화를 위한 지속기간에 도달했는가"라는 판정 블록(555)으로 이어지면, 플랫폼(10)은 타이밍 재동기화 지속기간에 도달했는지를 판정할 수 있다. 예를 들어, 일부 구현예에서, 플랫폼(10)과 패널(18)은 제어기들 간의 타이밍을 재 동기화하기 위해 설정된 개수의 풀 프레임을 교환할 필요가 있다. 판정 블록(555)에서, 플랫폼(10)은 이 기간에 도달했는지 여부를 판정할 수 있다. 판정 블록(555)으로부터, 로직 흐름(500)은 블록(550) 또는 블록(510)으로 되돌아갈 수 있다. 예를 들어, 로직 흐름(500)은 타이밍 재동기화를 위한 지속기간에 도달했다는 판정에 기초하여 판정 블록(555)에서 블록(510)으로 계속될 수 있다. 반대로, 로직 흐름(500)은 타이밍 재동기화를 위한 지속기간에 도달하지 않았다는 판정에 기초하여 판정 블록(555)에서 블록(550)으로 계속될 수 있다.
도 6은 저장 매체(2000)의 실시예를 나타낸다. 저장 매체(2000)는 제조 물품을 포함할 수 있다. 일부 예에서, 저장 매체(2000)는 광학, 자기 또는 반도체 저장소와 같은 임의의 비일시적 컴퓨터 판독가능 매체 또는 머신 판독가능 매체를 포함할 수 있다. 저장 매체(2000)는 다양한 유형의 컴퓨터 실행가능 명령어(예를 들어, 2002)를 저장할 수 있다. 예를 들어, 저장 매체(2000)는 기법(400)을 구현하는 다양한 유형의 컴퓨터 실행가능 명령어를 저장할 수 있다. 일부 예에서, 저장 매체(2000)는 로직 흐름(500)을 구현하기 위한 다양한 유형의 컴퓨터 실행가능 명령어를 저장할 수 있다.
컴퓨터 판독가능 또는 머신 판독가능 저장 매체의 예는 휘발성 메모리 또는 비휘발성 메모리, 분리형 또는 비분리형 메모리, 소거가능 또는 비소거가능 메모리, 기록가능 또는 재기록가능 메모리 등을 비롯하여, 전자 데이터를 저장할 수 있는 임의의 유형의 매체를 포함할 수 있다. 컴퓨터 실행가능 명령어의 예는 소스 코드, 컴파일된 코드, 해석된 코드, 실행가능 코드, 정적 코드, 동적 코드, 객체 지향 코드, 비주얼 코드 등과 같은 임의의 적합한 유형의 코드를 포함할 수 있다. 예시는 이 문맥에 국한되지 않는다.
도 7은 예시적인 시스템 실시예의 다이어그램이며, 특히 다양한 요소를 포함할 수 있는 플랫폼(3000)을 도시한다. 예를 들어, 이 도면은 플랫폼(시스템)(3000)이 프로세서/그래픽 코어(3002), 칩셋(3004), 입/출력(I/O) 장치(3006), 랜덤 액세스 메모리(RAM)(예를 들어, 동적 RAM(DRAM))(3008), 및 판독 전용 메모리(ROM)(3010)와, 패널(3020)(예를 들어, 패널(18) 등) 및 다양한 다른 플랫폼 컴포넌트(3014)(예를 들어, 팬, 교차 흐름 송풍기, 히트싱크, DTM 시스템, 냉각 시스템, 하우징, 통풍구 등)를 포함할 수 있음을 보여준다. 시스템(3000)은 또한 무선 통신 칩(3016) 및 그래픽 장치(3018)를 포함할 수 있다. 그러나, 실시예들은 이들 요소로 제한되지 않는다.
도시된 바와 같이, I/O 장치(3006), RAM(3008) 및 ROM(3010)은 칩셋(3004)에 의해 프로세서(3002)에 연결된다. 칩셋(3004)은 버스(3012)에 의해 프로세서(3002)에 결합될 수 있다. 따라서, 버스(3012)는 여러 라인을 포함할 수 있다.
프로세서(3002)는 하나 이상의 프로세서 코어를 포함하는 중앙 프로세싱 유닛일 수 있고 임의의 수의 프로세서 코어를 갖는 임의의 수의 프로세서를 포함할 수 있다. 프로세서(3002)는 예를 들어 CPU, 멀티 프로세싱 유닛, 감소된 명령어 세트 컴퓨터(RISC), 파이프 라인을 가진 프로세서, 복합 명령어 세트 컴퓨터(CISC), 디지털 신호 프로세서(DSP) 등과 같은 임의의 유형의 프로세싱 유닛을 포함할 수 있다. 일부 실시예에서, 프로세서(3002)는 별개의 집적 회로 칩 상에 배치된 다수의 개별 프로세서일 수 있다. 일부 실시예에서, 프로세서(3002)는 통합 그래픽을 갖는 프로세서일 수 있지만, 다른 실시예에서, 프로세서(3002)는 그래픽 코어 또는 코어들일 수 있다.
일부 실시예는 "일 실시예" 또는 "실시예"라는 표현을 그 파생어와 함께 사용하여 설명될 수 있다. 이들 용어는 실시예와 관련하여 설명된 특정 특징, 구조 또는 특성이 적어도 하나의 실시예에 포함됨을 의미한다. 명세서의 다양한 곳에서 등장하는 "일 실시예에서"라는 문구 모두가 반드시 동일한 실시예를 지칭하는 것은 아니다. 또한, 일부 실시예는 "결합된" 및 "연결된"이라는 표현을 그 파생어와 함께 사용하여 설명될 수 있다. 이 용어들은 반드시 서로 동의어로 사용되는 것은 아니다. 예를 들어, 몇몇 실시예는 둘 이상의 요소가 서로 직접적으로 물리적 또는 전기적 접촉을 하고 있음을 나타내기 위해 "연결된" 및/또는 "결합된"이라는 용어를 사용하여 설명될 수 있다. 그러나 "결합된"이라는 용어는 둘 이상의 요소가 서로 직접 접촉하지는 않지만 여전히 협업하거나 상호작용한다는 것을 의미할 수 있다. 또한, 상이한 실시예들로부터의 양상들 또는 요소들은 결합될 수 있다.
본 개시의 요약서는 독자가 본 기술적 개시물의 특성을 신속하게 확인할 수 있도록 하기 위해 제공됨을 강조한다. 이 요약서는 청구항의 범위 또는 의미를 해석하거나 제한하는 데 사용되지 않음을 이해해야 한다. 또한, 전술한 상세한 설명에서, 본 개시의 간소화를 위해 다양한 특징들은 단일 실시예에서 함께 그룹화되는 것을 알 수 있다. 본 개시의 방법은 청구된 실시예가 각 청구항에 명시적으로 언급된 것보다 많은 특징을 필요로 한다는 의도를 반영하는 것으로 해석되어서는 안된다. 오히려, 이하의 청구범위가 반영하는 바와 같이, 본 발명의 청구대상은 단일의 개시된 실시예의 모든 특징보다 적다. 따라서, 이하의 청구범위는 발명의 상세한 설명에 포함되며, 각 청구항은 별개의 실시예로서 독자적으로 기재된다. 첨부된 청구범위에서, "포함하는(including)" 및 "~하되(in which)"이라는 용어는 영어에서 각각 "포함하는(comprising)" 및 "여기서(wherein)"이라는 용어와 등가물로서 사용된다. 또한, "제1", "제2", "제3" 등의 용어는 레이블로만 사용되며 이들의 개체에 대해 수치적 요구사항을 부과하지 않는다.
앞서 설명한 것은 개시된 아키텍처의 예를 포함한다. 물론, 컴포넌트 및/또는 방법의 모든 가능한 조합을 기술하는 것이 가능하지 않지만, 당업자라면 다수의 추가적인 조합 및 순열이 가능하다는 것을 인식할 수 있다. 따라서, 신규 아키텍처는 첨부된 청구범위의 사상 및 범위 내에 있는 그러한 모든 변경, 수정 및 변형을 포함하려 한다. 상세한 설명은 이제 추가 실시예에 관련된 예시를 제공하는 것으로 전환된다. 아래에 제공된 예시는 제한하려는 것이 아니다.
예시 1. 장치로서, 디스플레이 상호연결부를 통해 프레임을 패널에 전송하기 위한 송신기와, 이 송신기에 결합된 프로세서를 포함하되, 프로세서는 패널 내에서 전력 관리 기능을 개시하기로 결정하고, 패널이 전력 관리 기능을 개시하도록 하는 표시(indication)를 송신기로 하여금 패널에 전송하게 한다.
예시 2. 예시 1의 장치로서, 프로세서는 풀 또는 부분 프레임 업데이트가 패널에 전송되어야 하는지 여부를 판정하고, 풀 또는 부분 프레임 업데이트가 패널에 전송되지 않는다는 판정에 기초하여 패널 내에서 전력 관리 기능을 개시하기로 결정한다.
예시 3. 예시 2의 장치로서, 프로세서는 유휴 지속기간 임계치가 충족되었는지 여부를 판정하고, 유휴 지속기간 임계치가 충족되었다는 판정에 기초하여 패널 내에서 전력 관리 기능을 개시하기로 결정할 수 있다.
예시 4. 예시 1의 장치로서, 송신기는 부대역 채널을 통해 패널에 결합되고, 송신기는 부대역 채널을 통해 제어 신호를 패널에 전송하며, 제어 신호는 패널로 하여금 전력 관리 기능을 개시하게 한다.
예시 5. 예시 1의 장치로서, 송신기는 디스플레이 상호연결부 내의 보조 채널을 통해 제어 신호를 패널에 전송하고, 이 제어 신호는 패널로 하여금 전력 관리 기능을 개시하게 한다.
예시 6. 예시 1의 장치로서, 프로세서는 송신기에 의해 패널에 전송될 프레임에 문자를 첨부하고, 이 문자는 전력 관리 기능을 개시할 것을 패널에 나타낸다.
예시 7. 예시 6의 장치로서, 프로세서는 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘(secondary data packet mechanism)에 따라 문자를 프레임에 첨부한다.
예시 8. 예시 1의 장치로서, 송신기에 결합된 디스플레이 인터페이스를 포함하고, 이 디스플레이 인터페이스는 디스플레이 상호연결부에 결합된다.
예시 9. 예시 8의 장치로서, 디스플레이 인터페이스는 디스플레이 포트 인터페이스 또는 임베디드 디스플레이 포트 인터페이스를 포함한다.
예시 10. 방법으로서, 이 방법은 디스플레이 상호연결부를 통해 패널에 결합된 플랫폼 내의 프로세서에 의해, 패널 내에서 전력 관리 기능을 개시하기로 결정하는 단계와, 패널로 하여금 전력 관리 기능을 개시하게 하는 표시를 송신기로부터 패널로 전송하는 단계를 포함한다.
예시 11. 예시 10의 방법으로서, 풀 또는 부분 프레임 업데이트가 패널에 전송되어야 하는지 여부를 판정하는 단계와, 풀 또는 부분 프레임 업데이트가 패널에 전송되지 않는다는 판정에 기초하여 패널 내에서 전력 관리 기능을 개시하기로 결정하는 단계를 포함한다.
예시 12. 예시 11의 방법으로서, 유휴 지속기간 임계치가 충족되었는지 여부를 판정하는 단계와, 유휴 지속기간 임계치가 충족되었다는 판정에 기초하여 패널 내에서 전력 관리 기능을 개시하기로 결정하는 단계를 포함한다.
예시 13. 예시 10의 방법으로서, 송신기는 부대역 채널을 통해 패널에 결합되고, 방법은 송신기에 의해, 부대역 채널을 통해 제어 신호를 패널에 전송하는 단계를 포함하되, 제어 신호는 패널로 하여금 전력 관리 기능을 개시하게 한다.
예시 14. 예시 10의 방법으로서, 송신기에 의해, 디스플레이 상호연결부 내의 보조 채널을 통해 패널에 제어 신호를 전송하는 단계를 포함하되, 제어 신호는 패널로 하여금 전력 관리 기능을 개시하게 한다.
예시 15. 예시 10의 방법으로서, 프로세서에 의해, 송신기에 의해 패널에 전송될 프레임에 문자를 첨부하는 단계를 포함하되, 이 문자는 전력 관리 기능을 개시할 것을 패널에 나타낸다.
예시 16. 예시 15의 방법으로서, 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘에 따라 문자를 프레임에 첨부하는 단계를 포함한다.
예시 17. 예시 10의 방법으로서, 디스플레이 상호연결부는 디스플레이 포트 상호연결부 또는 임베디드 디스플레이 포트 상호연결부를 포함한다.
예시 18. 명령어를 포함하는 적어도 하나의 머신 판독가능 저장 매체로서, 이 명령어는, 디스플레이 상호연결부를 통해 패널에 결합된 플랫폼에서 프로세서에 의해 실행될 때, 프로세서로 하여금, 패널 내에서 전력 관리 기능을 개시하기로 결정하는 것과, 송신기로 하여금 패널이 전력 관리 기능을 개시하게 하는 패널에 대한 표시를, 디스플레이 상호연결부를 통해 패널로 전송하게 하는 것을 수행하게 한다.
예시 19. 예시 18의 적어도 하나의 머신 판독가능 저장 매체로서, 프로세서로 하여금 또한 풀 또는 부분 프레임 업데이트가 패널에 전송되어야 하는지 여부를 판정하고, 풀 또는 부분 프레임 업데이트가 패널에 전송되지 않는다는 판정에 기초하여 패널 내에서 전력 관리 기능을 개시하기로 결정하게 하는 명령어를 포함한다.
예시 20. 예시 19의 적어도 하나의 머신 판독가능 저장 매체로서, 프로세서로 하여금 또한 유휴 지속기간 임계치가 충족되었는지 여부를 판정하고, 유휴 지속기간 임계치가 충족되었다는 판정에 기초하여 패널 내에서 전력 관리 기능을 개시하기로 결정하게 하는 명령어를 포함한다.
예시 21. 예시 18의 적어도 하나의 머신 판독가능 저장 매체로서, 송신기가 부대역 채널을 통해 제어 신호를 패널에 전송하게 만들도록 프로세서에 또한 지시하는 명령어를 포함하되, 제어 신호는 패널로 하여금 전력 관리 기능을 개시하게 하며, 송신기는 부대역 채널을 통해 패널에 결합된다.
예시 22. 예시 18의 적어도 하나의 머신 판독가능 저장 매체로서, 송신기가 디스플레이 상호연결부 내의 보조 채널을 통해 제어 신호를 패널에 전송하게 만들도록 프로세서에 또한 지시하는 명령어를 포함하되, 제어 신호는 패널로 하여금 전력 관리 기능을 개시하게 한다.
예시 23. 예시 18의 적어도 하나의 머신 판독가능 저장 매체로서, 프로세서로 하여금 송신기에 의해 패널에 전송될 프레임에 문자를 첨부하게 하는 명령어를 포함하되, 이 문자는 전력 관리 기능을 개시할 것을 패널에 나타낸다.
예시 24. 예시 23의 적어도 하나의 머신 판독가능 저장 매체로서, 프로세서로 하여금 또한 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘에 따라 문자를 프레임에 첨부하게 하는 명령어를 포함한다.
예시 25. 예시 18의 적어도 하나의 머신 판독가능 저장 매체로서, 디스플레이 상호연결부는 디스플레이 포트 상호연결부 또는 임베디드 디스플레이 포트 상호연결부를 포함한다.
예시 26. 장치로서, 이 장치는 패널에서 디스플레이 상호연결부를 통해 플랫폼으로부터 프레임을 수신하는 수신기와, 이 수신기에 결합된 프로세서를 포함하되, 프로세서는 패널에서 전력 관리 기능을 개시하라는 표시를 포함하는 제어 신호를 플랫폼으로부터 수신하고 전력 관리 기능이 개시되게 한다.
예시 27. 예시 26의 장치로서, 수신기는 부대역 채널을 통해 플랫폼에 결합되고, 수신기는 부대역 채널을 통해 제어 신호를 수신한다.
예시 28. 예시 26의 장치로서, 수신기는 디스플레이 상호연결부 내의 보조 채널을 통해 제어 신호를 수신한다.
예시 29. 예시 26의 장치로서, 제어 신호는 첨부된 문자를 포함하는 프레임을 포함하며, 문자는 전력 관리 기능을 개시할 것을 패널에 나타낸다.
예시 30. 예시 29의 장치로서, 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘에 따라 프레임에 문자가 첨부된다.
예시 31. 예시 26의 장치로서, 수신기에 결합된 디스플레이 인터페이스를 포함하되, 디스플레이 인터페이스는 디스플레이 상호연결부에 결합된다.
예시 32. 예시 31의 장치로서, 디스플레이 인터페이스는 디스플레이 포트 인터페이스 또는 임베디드 디스플레이 포트 인터페이스를 포함한다.
예시 33. 방법으로서, 이 방법은 패널에서 전력 관리 기능을 개시하라는 표시를 포함하는 제어 신호를 플랫폼으로부터 수신기에서 수신하는 단계와, 전력 관리 기능이 개시되게 하는 단계를 포함한다.
예시 34. 예시 33의 방법으로서, 수신기는 부대역 채널을 통해 플랫폼에 결합되고, 방법은 부대역 채널을 통해 제어 신호를 수신하는 단계를 포함한다.
예시 35. 예시 33의 방법으로서, 디스플레이 상호연결부 내의 보조 채널을 통해 제어 신호를 수신하는 단계를 포함한다.
예시 36. 예시 33의 방법으로서, 제어 신호는 프레임에 첨부된 문자를 포함하는 프레임을 포함하며, 문자는 전력 관리 기능을 개시할 것을 패널에 나타낸다.
예시 37. 예시 36의 방법으로서, 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘에 따라 프레임에 문자가 첨부된다.
예시 38. 예시 33의 방법으로서, 디스플레이 인터페이스는 디스플레이 포트 인터페이스 또는 임베디드 디스플레이 포트 인터페이스를 포함한다.
예시 39. 명령어를 포함하는 적어도 하나의 머신 판독가능 저장 매체로서, 명령어는, 디스플레이 상호연결부를 통해 플랫폼에 결합된 패널에서 프로세서에 의해 실행되는 경우, 프로세서로 하여금, 패널에서 전력 관리 기능을 개시하라는 표시를 포함하는 제어 신호를 플랫폼으로부터 수신기에서 수신하는 것과, 전력 관리 기능이 개시되게 하는 것을 수행하게 한다.
예시 40. 예시 39의 머신 판독가능 저장 매체로서, 수신기는 부대역 채널을 통해 플랫폼에 결합되고, 적어도 하나의 저장 매체는 프로세서로 하여금 또한 부대역 채널을 통해 제어 신호를 수신하게 하는 명령어를 포함한다.
예시 41. 예시 39의 머신 판독가능 저장 매체로서, 프로세서로 하여금 디스플레이 상호연결부 내의 보조 채널을 통해 제어 신호를 수신하게 하는 명령어를 포함한다.
예시 42. 예시 39의 머신 판독가능 저장 매체로서, 제어 신호는 첨부된 문자를 포함하는 프레임을 포함하며, 문자는 전력 관리 기능을 개시할 것을 패널에 나타낸다.
예시 43. 예시 42의 머신 판독가능 저장 매체로서, 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘에 따라 프레임에 문자가 첨부된다.
예시 44. 예시 39의 머신 판독가능 저장 매체로서, 디스플레이 인터페이스는 디스플레이 포트 인터페이스 또는 임베디드 디스플레이 포트 인터페이스를 포함한다.
예시 45. 장치로서, 이 장치는 디스플레이 상호연결부를 통해 패널에 연결된 플랫폼에서, 패널 내의 전력 관리 기능을 개시하기로 결정하는 수단과, 패널로 하여금 전력 관리 기능을 개시하게 하는 표시를, 송신기로부터 패널로 전송하는 수단을 포함한다.
예시 46. 예시 45의 장치로서, 풀 또는 부분 프레임 업데이트가 패널에 전송되어야 하는지 여부를 판정하는 수단과, 풀 또는 부분 프레임 업데이트가 패널에 전송되지 않는다는 판정에 기초하여 패널 내에서 전력 관리 기능을 개시하기로 결정하는 수단을 포함한다.
예시 47. 예시 46의 장치로서, 유휴 지속기간 임계치가 충족되었는지 여부를 판정하는 수단과, 유휴 지속기간 임계치가 충족되었다는 판정에 기초하여 패널 내에서 전력 관리 기능을 개시하기로 결정하는 수단을 포함한다.
예시 48. 예시 45의 장치로서, 패널은 부대역 채널을 통해 플랫폼에 결합되고, 장치는 부대역 채널을 통해 제어 신호를 패널에 전송하는 수단을 포함하며, 제어 신호는 패널로 하여금 전력 관리 기능을 개시하게 한다.
예시 49. 예시 45의 장치로서, 디스플레이 상호연결부 내의 보조 채널을 통해 제어 신호를 패널에 전송하는 수단을 포함하고, 제어 신호는 패널로 하여금 전력 관리 기능을 개시하게 한다.
예시 50. 예시 45의 장치로서, 송신기에 의해 패널에 전송될 프레임에 문자를 첨부하는 수단을 포함하고, 이 문자는 전력 관리 기능을 개시할 것을 패널에 나타낸다.
예시 51. 예시 50의 장치로서, 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘에 따라 문자를 프레임에 첨부하는 수단을 포함한다.
예시 52. 예시 45의 장치로서, 디스플레이 상호연결부는 디스플레이 포트 상호연결부 또는 임베디드 디스플레이 포트 상호연결부를 포함한다.
예시 53. 장치로서, 패널에서 플랫폼으로부터 제어 신호를 수신하는 수단- 제어 신호는 패널에서 전력 관리 기능을 개시하라는 표시를 포함함 -과, 전력 관리 기능이 개시되게 하는 수단을 포함한다.
예시 54. 예시 53의 장치로서, 패널은 부대역 채널을 통해 플랫폼에 결합되고, 장치는 부대역 채널을 통해 제어 신호를 수신하는 수단을 포함한다.
예시 55. 예시 53의 장치로서, 디스플레이 상호연결부 내의 보조 채널을 통해 제어 신호를 수신하는 수단을 포함한다.
예시 56. 예시 53의 장치로서, 제어 신호는 첨부된 문자를 포함하는 프레임을 포함하며, 문자는 전력 관리 기능을 개시할 것을 패널에 나타낸다.
예시 57. 예시 56의 장치로서, 2015년 2월에 공개되고 비디오 전자 표준 협회(VESA)에 의해 공표된 임베디드 디스플레이 포트(eDP) 표준 v1.4에 의해 제공되는 이차 데이터 패킷 메커니즘에 따라 프레임에 문자가 첨부된다.
예시 58. 예시 53의 장치로서, 디스플레이 인터페이스는 디스플레이 포트 인터페이스 또는 임베디드 디스플레이 포트 인터페이스를 포함한다.
예시 59. 시스템으로서, 예시 1 내지 10 중 어느 한 예시의 장치 및 예시 26 내지 32 중 어느 한 예시의 장치를 포함한다.

Claims (21)

  1. 디스플레이 패널로서,
    수신기- 상기 수신기는,
    송신기로부터 제1 프레임 경계 이후에, 프레임 업데이트가 예상되지 않음을 표시하는 심볼을 포함하는 제1 패킷을 수신하고,
    상기 송신기로부터 제2 프레임 경계 이후에, 프레임 업데이트가 예상되지 않음을 나타내는 심볼을 포함하는 제2 패킷을 수신하도록 구성되되, 상기 제2 프레임 경계는 상기 제1 프레임 경계 이후의 다음 프레임 경계임 -와,
    상기 제1 패킷 내의 상기 심볼의 값에 기초하여 하나 이상의 전력 관리 기능을 개시하는 디스플레이 제어기를 포함하는
    디스플레이 패널.
  2. 제1항에 있어서,
    상기 하나 이상의 전력 관리 기능을 개시하는 것은 상기 디스플레이 패널의 하나 이상의 컴포넌트에 대한 클록 신호를 게이팅하는 것을 포함하는
    디스플레이 패널.
  3. 제1항에 있어서,
    상기 수신기는 상기 송신기와의 링크를 통해 상기 제1 패킷 및 상기 제2 패킷을 수신하고, 상기 제1 패킷 내의 상기 심볼의 값에 기초하여, 상기 송신기와의 상기 링크가 차단되는
    디스플레이 패널.
  4. 제1항에 있어서,
    타이머를 더 포함하되, 상기 타이머는 상기 송신기와 동기화하기 위해 상기 제2 패킷의 타이밍을 사용하는
    디스플레이 패널.
  5. 제1항에 있어서,
    상기 수신기는 대역내 채널에서 상기 제1 패킷 및 상기 제2 패킷을 수신하는
    디스플레이 패널.
  6. 제1항의 디스플레이 패널 및 송신기를 포함하는 시스템으로서,
    상기 송신기는,
    상기 제1 패킷을 상기 디스플레이 패널에 전송하고,
    상기 제2 패킷을 상기 디스플레이 패널로 전송하는
    시스템.
  7. 제6항에 있어서,
    상기 송신기는 대역내 채널에서 상기 제1 패킷 및 상기 제2 패킷을 전송하는
    시스템.
  8. 제6항에 있어서,
    상기 송신기는 링크를 통해 상기 제1 패킷을 상기 디스플레이 패널에 전송하고, 상기 송신기가 상기 링크를 통해 상기 제1 패킷을 전송한 후에 상기 링크는 차단되는
    시스템.
  9. 제6항에 있어서,
    상기 시스템은 휴대폰인
    시스템.
  10. 장치로서,
    송신기를 포함하는 디스플레이 엔진을 포함하되,
    상기 송신기는,
    제1 프레임 경계 이후에, 프레임 업데이트가 예상되지 않음을 나타내는 심볼을 포함하는 제1 패킷을 디스플레이 패널로 전송하고,
    제2 프레임 경계 후에, 프레임 업데이트가 예상되지 않음을 나타내는 심볼을 포함하는 제2 패킷을 상기 디스플레이 패널에 전송하되, 상기 제2 프레임 경계는 상기 제1 프레임 경계 이후의 다음 프레임 경계이고,
    상기 제1 패킷의 수신은 상기 디스플레이 패널로 하여금 하나 이상의 전력 관리 기능을 개시하게 하는
    장치.
  11. 제10항에 있어서,
    상기 송신기는 대역내 채널에서 상기 제1 패킷 및 상기 제2 패킷을 전송하는
    장치.
  12. 제10항에 있어서,
    상기 디스플레이 패널을 더 포함하되,
    상기 디스플레이 패널은,
    상기 송신기로부터 상기 제1 패킷 및 상기 제2 패킷을 수신하는 수신기와,
    상기 제1 패킷 내의 상기 심볼의 값에 기초하여 하나 이상의 전력 관리 기능을 개시하는 디스플레이 제어기를 포함하는
    장치.
  13. 제12항에 있어서,
    상기 하나 이상의 전력 관리 기능을 개시하는 것은 상기 디스플레이 패널의 하나 이상의 컴포넌트에 대한 클록 신호를 게이팅하는 것을 포함하는
    장치.
  14. 제12항에 있어서,
    상기 디스플레이 패널은 타이머를 더 포함하고, 상기 타이머는 상기 송신기와 동기화하기 위해 상기 제2 패킷의 타이밍을 사용하는
    장치.
  15. 제10항에 있어서,
    상기 송신기는 링크를 통해 상기 디스플레이 패널에 상기 제1 패킷을 전송하고, 상기 송신기가 상기 링크를 통해 상기 제1 패킷을 전송한 후, 상기 링크는 차단되는
    장치.
  16. 방법으로서,
    제1 프레임 경계 이후에, 프레임 업데이트가 예상되지 않음을 나타내는 심볼을 포함하는 제1 패킷을 디스플레이 패널로 전송하는 단계와,
    제2 프레임 경계 이후에, 프레임 업데이트가 예상되지 않음을 나타내는 심볼을 포함하는 제2 패킷을 상기 디스플레이 패널에 전송하는 단계- 상기 제2 프레임 경계는 상기 제1 프레임 경계 이후의 다음 프레임 경계임 -와,
    상기 디스플레이 패널에 의해, 상기 제1 패킷 내의 상기 심볼의 값에 기초하여 하나 이상의 전력 관리 기능을 개시하는 단계를 포함하는
    방법.
  17. 제16항에 있어서,
    상기 하나 이상의 전력 관리 기능을 개시하는 단계는 상기 디스플레이 패널의 하나 이상의 컴포넌트에 대한 클록 신호를 게이팅하는 단계를 포함하는
    방법.
  18. 제16항에 있어서,
    상기 제1 패킷을 전송하는 단계는 링크를 통해 상기 제1 패킷을 전송하는 단계를 포함하고, 상기 링크를 통해 상기 제1 패킷을 전송한 후에 상기 링크를 차단하는 단계를 더 포함하는
    방법.
  19. 제16항에 있어서,
    상기 제1 패킷을 전송하는 단계는 대역내 채널에서 상기 제1 패킷을 전송하는 단계를 포함하는
    방법.
  20. 제16항에 있어서,
    상기 디스플레이 패널의 타이머를 상기 제1 패킷을 전송한 송신기와 동기화하기 위해 상기 제2 패킷의 타이밍을 이용하는 단계를 더 포함하는
    방법.
  21. 제16항 내지 제20항 중 어느 한 항의 방법을 수행하는 수단을 포함하는 장치.
KR1020220185653A 2017-12-29 2022-12-27 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존 KR20230008004A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/858,055 2017-12-29
US15/858,055 US11314310B2 (en) 2017-12-29 2017-12-29 Co-existence of full frame and partial frame idle image updates
KR1020180149664A KR20190082082A (ko) 2017-12-29 2018-11-28 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180149664A Division KR20190082082A (ko) 2017-12-29 2018-11-28 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존

Publications (1)

Publication Number Publication Date
KR20230008004A true KR20230008004A (ko) 2023-01-13

Family

ID=65231014

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180149664A KR20190082082A (ko) 2017-12-29 2018-11-28 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존
KR1020220185653A KR20230008004A (ko) 2017-12-29 2022-12-27 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180149664A KR20190082082A (ko) 2017-12-29 2018-11-28 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존

Country Status (4)

Country Link
US (2) US11314310B2 (ko)
KR (2) KR20190082082A (ko)
CN (2) CN110007744A (ko)
DE (1) DE102018130364A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11467648B2 (en) * 2020-03-06 2022-10-11 Intel Corporation Methods and apparatus to reduce power consumption and improve battery life of display systems using adaptive sync
TWI734483B (zh) * 2020-05-19 2021-07-21 瑞鼎科技股份有限公司 面板自刷新後之時序重新同步方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479329B1 (ko) * 2001-12-24 2005-03-30 한국전자통신연구원 동작주파수 및 구동전압 변동을 이용한 ｍｐｅｇ 디코딩 방법
JP2005099515A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 情報処理装置および省電力制御方法。
US20060001614A1 (en) * 2004-07-02 2006-01-05 Wei-Chieh Hsueh Apparatus for refreshing voltage data in display pixel circuit and organic light emitting diode display using the same
KR20060115119A (ko) * 2005-05-04 2006-11-08 주식회사 대우일렉트로닉스 유기 이엘 백라이트를 가진 액정 표시 장치의 구동 방법
US7598959B2 (en) * 2005-06-29 2009-10-06 Intel Corporation Display controller
EP1785982A1 (en) * 2005-11-14 2007-05-16 Texas Instruments Incorporated Display power management
US20080186319A1 (en) * 2007-02-05 2008-08-07 D.S.P. Group Ltd. Dynamically activated frame buffer
TWI379655B (en) * 2007-12-21 2012-12-21 Wistron Corp Digital photo frame with power saving function and related power saving method
CN101539796A (zh) * 2008-03-21 2009-09-23 旭丽电子(广州)有限公司 显示器自动启闭方法及可自动启闭的显示器
US9865233B2 (en) * 2008-12-30 2018-01-09 Intel Corporation Hybrid graphics display power management
CN101539803B (zh) * 2009-04-30 2011-04-13 威盛电子股份有限公司 待机管理方法及其相关待机管理模块
TWI424418B (zh) * 2009-09-15 2014-01-21 Chunghwa Picture Tubes Ltd 色序顯示器與相關省電方法
US9361824B2 (en) * 2010-03-12 2016-06-07 Via Technologies, Inc. Graphics display systems and methods
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US8941592B2 (en) * 2010-09-24 2015-01-27 Intel Corporation Techniques to control display activity
TWI509594B (zh) * 2011-04-18 2015-11-21 Au Optronics Corp 使顯示器水平同步訊號與外部水平同步訊號同步之方法及相關裝置
US10761582B2 (en) * 2011-08-22 2020-09-01 Nvidia Corporation Method and apparatus to optimize system battery-life for static and semi-static image viewing usage models
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
US9363468B2 (en) * 2013-02-19 2016-06-07 American Megatrends, Inc. Vehicle video display system
US9261939B2 (en) * 2013-05-09 2016-02-16 Apple Inc. Memory power savings in idle display case
US9775171B2 (en) * 2013-12-18 2017-09-26 Futurewei Technologies, Inc. System and method for speed frame exchange
US20150234449A1 (en) * 2014-02-14 2015-08-20 Qualcomm Incorporated Fast power gating of vector processors
US10096080B2 (en) * 2014-06-27 2018-10-09 Intel Corporation Power optimization with dynamic frame rate support
US9620088B2 (en) * 2015-03-11 2017-04-11 Intel Corporation Technologies for low-power standby display refresh
US10068554B2 (en) * 2016-08-02 2018-09-04 Qualcomm Incorporated Systems and methods for conserving power in refreshing a display panel
WO2018149189A1 (en) * 2017-02-15 2018-08-23 Beijing Didi Infinity Technology And Development Co., Ltd. System and method for providing information on terminal devices
US20190087144A1 (en) * 2017-09-20 2019-03-21 Qualcomm Incorporated Frame-based power efficient timing engine for smart display panels

Also Published As

Publication number Publication date
CN115729340A (zh) 2023-03-03
CN110007744A (zh) 2019-07-12
US20230064642A1 (en) 2023-03-02
US11314310B2 (en) 2022-04-26
DE102018130364A1 (de) 2019-07-04
KR20190082082A (ko) 2019-07-09
US20190041955A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
KR20230008004A (ko) 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존
US10559285B2 (en) Asynchronous single frame update for self-refreshing panels
US20210358358A1 (en) Timing controller, display device, apparatus and method for controlling refresh rate
US10546548B2 (en) Self-refresh display driving device, driving method and display device
US9030481B2 (en) Method and apparatus for reducing power usage during video presentation on a display
US10096080B2 (en) Power optimization with dynamic frame rate support
KR102389572B1 (ko) 표시 시스템 및 표시 장치의 구동 방법
US20070152993A1 (en) Method, display, graphics system and computer system for power efficient displays
US20220375436A1 (en) Extending asynchronous frame updates with full frame and partial frame notifications
KR101610271B1 (ko) 디스플레이 출력 스터터 방법 및 시스템
US20130335309A1 (en) Electronic devices configured for adapting display behavior
KR20100035428A (ko) 디스플레이 장치 및 방법
US11763414B2 (en) Glitchless GPU switching at a multiplexer
US20190018443A1 (en) Image transmission apparatus, image transmission system, and method of controlling image transmission apparatus
TW201409460A (zh) 顯示器及其顯示畫面的更新方法
US9864565B2 (en) Output system, output apparatus, and power control method
US11005907B2 (en) Single stream format for multiple display modes
US11893925B2 (en) Always-on display signal generator
CN114967899A (zh) 显示控制方法、显示控制设备、显示屏及显示系统

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)