TWI734483B - 面板自刷新後之時序重新同步方法 - Google Patents

面板自刷新後之時序重新同步方法 Download PDF

Info

Publication number
TWI734483B
TWI734483B TW109116553A TW109116553A TWI734483B TW I734483 B TWI734483 B TW I734483B TW 109116553 A TW109116553 A TW 109116553A TW 109116553 A TW109116553 A TW 109116553A TW I734483 B TWI734483 B TW I734483B
Authority
TW
Taiwan
Prior art keywords
timing
resynchronization
end signal
receiving end
signal
Prior art date
Application number
TW109116553A
Other languages
English (en)
Other versions
TW202145192A (zh
Inventor
郭思堯
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Priority to TW109116553A priority Critical patent/TWI734483B/zh
Priority to CN202010633075.9A priority patent/CN113689812B/zh
Application granted granted Critical
Publication of TWI734483B publication Critical patent/TWI734483B/zh
Publication of TW202145192A publication Critical patent/TW202145192A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明揭露一種面板自刷新後之時序重新同步方法，應用於發送端訊號與接收端訊號之間的時序重新同步。時序重新同步方法包含下列步驟：(a)當面板需離開自刷新狀態時，啟動時序重新同步；(b)等待接收端訊號之下降沿；(c)決定時序重新同步之時序重新同步策略；(d)接收端訊號根據時序重新同步策略輸出下一幀；(e)判斷接收端訊號與發送端訊號之垂直空白區間是否彼此對齊；以及(f)若步驟(e)之判斷結果為是，則結束時序重新同步。

Description

面板自刷新後之時序重新同步方法
本發明係與時序重新同步(Timing resynchronization)有關，尤其是關於一種面板自刷新後之時序重新同步方法。
請參照圖1，圖1係繪示常見的嵌入式顯示埠(embedded DisplayPort, eDP)系統架構1的示意圖。若以常見的筆記型電腦為例，嵌入式顯示埠系統1的發送端(Source)TX可以是圖形處理器(Graphics Processing Unit)GPU且其接收端(Sink)RX可以是時序控制器(Timing Controller)TCON。時序控制器TCON還包含遠端幀緩衝器(Remote Frame Buffer)RFB並耦接面板(包含顯示驅動IC)PL，但不以此為限。
一般而言，當面板PL完成自刷新動作之後，接收端訊號與發送端訊號的幀時序(Frame timing)並不同步，故需進行重新同步(Resynchronization)動作將接收端訊號與發送端訊號的垂直空白區間(Vertical blanking)彼此對齊，以使接收端訊號與發送端訊號的幀時序彼此同步。然而，在進行時序重新同步的過程中，亦可能造成發送端訊號中之某些幀遺失而未出現於接收端訊號中，例如圖2的第六幀F6。
如圖2所示，接收端訊號通常會以調整其幀率(Frame rate)、垂直空白區間(Vertical blanking)或總垂直時間(Total vertical time)等方式來實現時序重新同步。
例如，在時序重新同步過程中，接收端訊號可採用一固定比例k%來加大總垂直時間，如公式1所示：
接收端訊號的總垂直時間Sink_Vtotal=發送端訊號的總垂直時間Source_Vtotal*(1+k%)                                                         (公式1)
若接收端訊號最多需要發送端訊號的N個幀來完成彼此之間的重新同步，則N=100/k。
需說明的是，當接收端訊號輸出的幀率高於該面板所支援的最高幀率時，很可能會導致一個幀內的充電時間不足；當接收端訊號輸出的幀率低於該面板所支援的最低幀率時，很可能會導致一個幀內的放電過多而造成畫面閃爍(Flicker)。因此，為了避免上述問題產生，在時序重新同步的過程中，接收端訊號輸出至面板顯示驅動IC的幀率仍須符合該面板所支援的最低幀率與最高幀率之限制。
此外，在時序重新同步的過程中，若接收端訊號係採用縮短垂直空白區間(Vertical blanking)的方式，亦需符合系統所支援的最短垂直空白區間之條件；若接收端訊號係採用縮短垂直啟動區間(Vertical active)的方式，則亦需符合系統所支援的最高像素時脈(Pixel clock)之條件。
在實際應用中，發送端訊號在時序重新同步的前後不一定是從低幀率變為高幀率(例如從40Hz至60Hz)，亦可能從高幀率變為低幀率(例如從60Hz至40Hz)，或在重新同步前後維持相同幀率(例如維持60Hz不變)，端視實際情況而定。
需說明的是，由於上述關於時序重新同步的各項限制均相當重要，若同時考量上述各項限制的情況下，很可能會導致時序重新同步花費過長的時間(亦即完成時序重新同步所需發送端傳送的幀數過多)。
若面板的延伸顯示識別資料(Extended Display Identification Data, EDID)列出其支援的頻率範圍為40Hz至60Hz，則其實際可支援的幀率範圍通常只比40Hz至60Hz的範圍再稍寬一點(例如37Hz至63Hz的範圍)。
在實際應用中，若接收端由自刷新至時序重新同步的過程中需從高幀率(例如60Hz)降至低幀率(例如40Hz)，一旦接收端採用加大垂直空白區間或總垂直時間的方式進行時序重新同步，很可能會遇到幀率無法繼續下降低於37Hz的限制，因而造成時序重新同步所需發送端傳送的幀數過多(例如公式1中取k=8，則最多需要發送端傳送13幀才能完成重新同步)，導致其效率不佳。上述問題仍亟待克服。
有鑑於此，本發明提出一種面板自刷新後之時序重新同步方法，以有效解決先前技術所遭遇到之上述問題。
本發明所提出的面板自刷新後之時序重新同步方法，適用於變頻架構下的時序控制器，可使發送端(Source)與接收端(Sink)時序重新同步過程所需的幀數降至最低，藉以提升面板自刷新的反應速度，避免由於時序重新同步過程中之幀率降低導致面板顯示動態畫面時失去連續性，亦可符合實務上發送端在重新同步期間可傳送至接收端的幀數限制。
依據本發明之一具體實施例為一種面板自刷新後之時序重新同步方法。於此實施例中，時序重新同步方法係應用於發送端(Source)訊號與接收端(Sink)訊號之間的時序重新同步。時序重新同步方法包含下列步驟：(a)當面板需離開自刷新狀態時，啟動時序重新同步；(b)等待接收端訊號之下降沿；(c)決定時序重新同步之時序重新同步策略；(d)接收端根據時序重新同步策略輸出下一幀；(e)判斷接收端訊號與發送端訊號之垂直空白區間是否彼此對齊；以及(f)若步驟(e)之判斷結果為是，則結束時序重新同步。
於一實施例中，時序重新同步方法還包含下列步驟：(g)若步驟(e)之判斷結果為否，判斷發送端訊號之像素時脈(Pixel clock)是否改變。
於一實施例中，若步驟(g)之判斷結果為是，則回到步驟(b)。
於一實施例中，若步驟(g)之判斷結果為否，則回到步驟(d)。
於一實施例中，步驟(e)係根據接收端訊號的上升沿與發送端訊號的上升沿彼此對齊來判定接收端訊號與發送端訊號之垂直空白區間彼此對齊。
於一實施例中，步驟(e)係根據接收端訊號的下降沿與發送端訊號的下降沿彼此對齊來判定接收端訊號與發送端訊號之垂直空白區間彼此對齊。
於一實施例中，步驟(a)係於接收到自刷新停止封包時得知面板需離開自刷新狀態。
於一實施例中，步驟(c)係在滿足關於面板之複數個必要限制條件的前提下，決定時序重新同步策略，以將完成時序重新同步所需之幀數降至最低。
於一實施例中，該複數個必要限制條件包含：滿足面板所支援之最高幀率(Frame rate)、最低幀率、最小垂直空白區間(Vertical blanking)及最高像素時脈(Pixel clock)。
於一實施例中，步驟(c)包含計算至少一時序重新同步參數。
於一實施例中，該至少一時序重新同步參數包含：在完成時序重新同步的過程中，發送端訊號所需傳送的幀數、垂直空白區間的長度、垂直啟動區間的長度及幀率。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
現在將詳細參考本發明的示範性實施例，並在附圖中說明所述示範性實施例的實例。在圖式及實施方式中所使用相同或類似標號的元件/構件是用來代表相同或類似部分。
依據本發明之一具體實施例為一種時序重新同步方法。於此實施例中，時序重新同步方法係應用於面板自刷新，用以在最少的幀數內實現發送端(Source)與接收端(Sink)之間的時序重新同步，但不以此為限。
請參照圖3，圖3繪示此實施例中之時序重新同步方法的流程圖。如圖3所示，接收端訊號與發送端訊號之間的時序重新同步方法可包含下列步驟：
步驟S10：接收到自刷新停止封包時，開始時序重新同步；
步驟S12：等待接收端訊號的下降沿(Falling edge)；
步驟S14：決定時序重新同步策略(計算時序重新同步參數)；
步驟S16：接收端根據時序重新同步策略輸出下一幀；
步驟S18：判斷接收端訊號與發送端訊號的上升沿(Rising edge)/下降沿(Falling edge)是否彼此對齊；
若步驟S18的判斷結果為是，代表接收端訊號與發送端訊號之間的時序重新同步已完成，故該方法執行步驟S20，結束時序重新同步；
若步驟S18的判斷結果為否，代表接收端訊號與發送端訊號之間的時序重新同步尚未完成，則該方法執行步驟S22：判斷發送端的像素時脈(Pixel clock)是否改變；
若步驟S22的判斷結果為是，則該方法重新回到步驟S12；以及若步驟S22的判斷結果為否，則該方法重新回到步驟S16。
於步驟S14中，本發明的時序重新同步方法欲於滿足至少下列各項限制的前提下，有效地將完成發送端訊號與接收端訊號之間的時序重新同步所需之幀數降至最少：
(1)滿足面板所支援的最高幀率與最低幀率；
(2)滿足系統所支援的最小垂直空白區間(Vertical blanking)；以及
(3)滿足系統所支援的最高像素時脈(Pixel clock)。
於步驟S14中，本發明的時序重新同步方法使用一致的計算方法將至少下列各項參數納入考慮後決定至少下列策略：
(1)在完成時序重新同步的過程中，發送端訊號所需傳送的幀數；
(2)在時序重新同步過程中的垂直空白區間(Vertical blanking)與垂直啟動區間(Vertical active)的長度；以及
(3)在時序重新同步過程中的幀率(無論發送端訊號之幀率為最高幀率或最低幀率，均已列入考慮)。
如步驟S22所示，在時序重新同步過程中，即使發送端訊號的像素時脈(Pixel clock)改變(亦即嵌入式顯示埠(eDP)發送端送出的MSA資料中的M/N值改變)，接收端訊號僅需重新計算決定新的時序重新同步策略即可因應之。
於實際應用中，時序重新同步策略可包括調整垂直空白區間的長度或調整接收端輸出訊號的像素時脈(相當於調整垂直啟動區間的長度)，但不以此為限。
接下來，將分別針對適用於接收端訊號的幀率小於發送端訊號的幀率之條件以及適用於接收端訊號的幀率大於發送端訊號的幀率之條件的不同方法進行說明。
方法 1(適用於時序同步過程中接收端訊號的幀率小於發送端訊號的幀率時)
請參照圖4A至圖4C，圖4A至圖4C分別繪示當時序同步過程中接收端訊號的幀率小於發送端訊號的幀率時，完成時序重新同步所需發送端訊號傳送的幀數為1至3的時序圖。
如圖4A所示，當時序同步過程中接收端訊號的幀率小於發送端訊號的幀率時，若發送端訊號僅需傳送1幀即可順利完成發送端訊號與接收端訊號之間的時序重新同步，則可得到接收端訊號的同步策略為將垂直空白區間的長度調整為B且B=x+b，其中x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之間的區間長度。
如圖4B所示，當時序同步過程中接收端訊號的幀率小於發送端訊號的幀率時，若發送端訊號需傳送2幀以完成發送端訊號與接收端訊號之間的時序重新同步，則可得到接收端訊號的同步策略為將垂直空白區間的長度調整為B以及將接收端訊號的垂直啟動區間的長度調整為A，並且A+2B=x+a+2b，其中x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之間的區間長度。
如圖4C所示，當時序同步過程中接收端訊號的幀率小於發送端訊號的幀率時，若發送端訊號需傳送3幀才能完成發送端訊號與接收端訊號之間的時序重新同步，則可得到接收端訊號的同步策略為將垂直空白區間的長度調整為B以及將接收端訊號的垂直啟動區間的長度調整為A，並且2A+3B=x+2a+3b，其中x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之間的區間長度。
以此類推，當時序同步過程中接收端訊號的幀率小於發送端訊號的幀率時，若發送端訊號需傳送N幀(N為正整數)才能完成發送端訊號與接收端訊號之間的時序重新同步，則可得到接收端訊號的同步策略為將垂直空白區間的長度調整為B以及將接收端訊號的垂直啟動區間的長度調整為A，故可得到公式2： (N-1)A+NB=x+(N-1)a+Nb                                                  (公式2) 其中，x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之間的區間長度。
方法 2(適用於時序同步過程中接收端訊號的幀率大於發送端訊號的幀率時)
請參照圖5A至圖5C，圖5A至圖5C分別繪示當時序同步過程中接收端訊號的幀率大於發送端訊號的幀率時，完成時序重新同步所需發送端訊號傳送的幀數為1至3的時序圖。
如圖5A所示，當時序同步過程中接收端訊號的幀率大於發送端訊號的幀率時，若發送端訊號僅需傳送1幀即可順利完成發送端訊號與接收端訊號之間的時序重新同步，則可得到接收端訊號的同步策略為將垂直空白區間的長度調整為B以及將接收端訊號的垂直啟動區間的長度調整為A，並且A+B=x，其中x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之間的區間長度。
如圖5B所示，當時序同步過程中接收端訊號的幀率大於發送端訊號的幀率時，若發送端訊號需傳送2幀以完成發送端訊號與接收端訊號之間的時序重新同步，則可得到接收端訊號的同步策略為將垂直空白區間的長度調整為B以及將接收端訊號的垂直啟動區間的長度調整為A，並且2A+2B=x+a+b，其中x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之間的區間長度。
如圖5C所示，當時序同步過程中接收端訊號的幀率大於發送端訊號的幀率時，若發送端訊號需傳送3幀才能完成發送端訊號與接收端訊號之間的時序重新同步，則可得到接收端訊號的同步策略為將垂直空白區間的長度調整為B以及將接收端訊號的垂直啟動區間的長度調整為A，並且3A+3B=x+2a+2b，其中x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之間的區間長度。
以此類推，當時序同步過程中接收端訊號的幀率大於發送端訊號的幀率時，若發送端訊號需傳送N幀(N為正整數)才能完成發送端訊號與接收端訊號之間的時序重新同步，則可得到接收端訊號的同步策略為將垂直空白區間的長度調整為B以及將接收端訊號的垂直啟動區間的長度調整為A，故可得公式3： N(A+B)=x+(N-1)(a+b)                                                        (公式3) 其中，x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之間的區間長度。
需注意的是，針對上述 方法 1，進一步詳細說明如下：
對上述 方法 1而言，雖然在時序重新同步期間，接收端訊號的幀率會小於發送端訊號的幀率，但接收端訊號的幀率仍不能低於面板所容許的最低幀率，亦即接收端訊號的幀率並非無下限。根據上述公式2可推導得到公式4如下：
Figure 02_image001
(公式4)
其中，Sink_VTotal代表接收端訊號的總垂直時間；Source_VTotal代表發送端訊號的總垂直時間；Sink_VActive代表接收端訊號的垂直啟動區間；Source_VActive代表發送端訊號的垂直啟動區間。
此外，在欲降低接收端訊號幀率(增加總垂直時間)時，可透過加大其垂直空白區間或垂直啟動區間的長度來實現。然而，由於調整接收端訊號的垂直啟動區間會使得接收端訊號使用與發送端訊號不同的像素時脈，並未提供任何明顯的優點或功效，因此，本發明較佳係採用加大接收端訊號的垂直空白區間的長度(亦即B)，而讓接收端訊號的垂直啟動區間Sink_VActive與發送端訊號的垂直啟動區間Source_VActive相等(亦即A=a)。
Figure 02_image003
其中，x為進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之區間長度。由公式5可知此條件下的時序同步策略為加大垂直空白區間Sink_VBlank，增加的長度為x/N，亦即當時序同步過程中發送端所送出的幀數N越少，為完成時序同步所需增加的垂直空白區間長度越大。
需注意的是，針對上述 方法 2，進一步詳細說明如下：
對上述 方法 2而言，雖然在時序重新同步期間，接收端訊號的幀率會大於發送端訊號的幀率，但接收端訊號的幀率仍不能高於面板所容許的最高幀率，亦即接收端訊號的幀率並非無上限。根據上述公式3可推導得到公式6如下：
Figure 02_image005
(公式6)
於實際應用中， 方法 2還可進一步分為 方法 2(a)與 方法 2(b)，說明如下：
方法 2(a)：僅縮短接收端訊號的垂直空白區間的長度(亦即B)，仍維持接收端訊號與發送端訊號的垂直啟動區間的長度相等(亦即A = a)，如公式7所示：
Figure 02_image007
(公式7)
其中，y為進入時序重新同步後第一幀發送端訊號的上升沿至接收端訊號的下降沿之區間長度。由公式7可知此條件下的時序同步策略為縮短垂直空白區間Sink_VBlank，減少的長度為(b+y)/N，亦即當時序同步過程中發送端所送出的幀數N越少，為完成時序同步所需減少的垂直空白區間長度越大。需注意的是，接收端訊號的垂直空白區間的長度B不能小於系統容許的最小垂直空白區間。
方法 2(b)：縮短接收端訊號的總垂直時間的長度(亦即A+B)，亦即同時調整接收端訊號的垂直啟動區間的長度A與接收端訊號的垂直空白區間的長度B，如公式8所示：
Figure 02_image009
(公式8)
由公式8可知此條件下的時序同步策略為縮短垂直總區間Sink_VTotal，減少的長度為(b+y)/N，亦即當時序同步過程中發送端所送出的幀數N越少，為完成時序同步所需減少的垂直總區間長度越大。需注意的是，當接收端訊號的垂直啟動區間的長度A縮短時，需要較高的像素時脈，但不能高於時序控制器(TCON)容許的最高像素時脈。
相較於先前技術，本發明提出的面板自刷新後之時序重新同步方法可適用於變頻架構下的時序控制器，不僅能使發送端與接收端之時序重新同步過程所需的幀數降至最低，藉以提升面板由自刷新狀態回到即時顯示狀態的反應速度，還能避免由於時序重新同步過程中之發送端幀率降低導致面板顯示動態畫面時失去連續性，亦可符合實務上發送端在重新同步期間可傳送至接收端的幀數限制。
S10~S22:步驟 1:嵌入式顯示埠(eDP)系統架構 GPU:圖形處理器 TCON:時序控制器 PL:面板 TX:發送端 RX:接收端 RFB:遠端幀緩衝器 F1~F7:第一幀~第七幀 T1~T2:第一時間~第二時間 x:進入時序重新同步後第一幀接收端訊號的下降沿至發送端訊號的下降沿之區間長度 y:進入時序重新同步後第一幀發送端訊號的上升沿至接收端訊號的下降沿之區間長度 a:發送端垂直啟動區間 b:發送端垂直空白區間 A:接收端垂直啟動區間 B:接收端垂直空白區間
本發明所附圖式說明如下： 圖1係繪示常見的嵌入式顯示埠(eDP)系統架構的示意圖。 圖2繪示發送端訊號與接收端訊號之間的時序重新同步過程的時序圖。 圖3繪示本發明之一具體實施例中之時序重新同步方法的流程圖。 圖4A至圖4C分別繪示當時序同步過程中接收端訊號的幀率小於發送端訊號的幀率時，完成時序重新同步所需發送端訊號傳送的幀數為1至3的時序圖。 圖5A至圖5C分別繪示當時序同步過程中接收端訊號的幀率大於發送端訊號的幀率時，完成時序重新同步所需發送端訊號傳送的幀數為1至3的時序圖。
S10~S22:步驟

Claims (14)

  1. 一種面板自刷新後之時序重新同步方法，應用於一發送端(Source)訊號與一接收端(Sink)訊號之間的一時序重新同步，包含下列步驟：(a)當一面板需離開自刷新狀態時，啟動該時序重新同步；(b)等待該接收端訊號之一下降沿；(c)決定該時序重新同步之一時序重新同步策略；(d)該接收端根據該時序重新同步策略輸出下一幀；(e)判斷該接收端訊號與該發送端訊號之垂直空白區間是否彼此對齊；(f)若步驟(e)之判斷結果為是，則結束該時序重新同步；以及(g)若步驟(e)之判斷結果為否，判斷該發送端訊號之一像素時脈(Pixel clock)是否改變。
  2. 如申請專利範圍第1項所述之時序重新同步方法，其中若步驟(g)之判斷結果為是，則回到步驟(b)。
  3. 如申請專利範圍第1項所述之時序重新同步方法，其中若步驟(g)之判斷結果為否，則回到步驟(d)。
  4. 如申請專利範圍第1項所述之時序重新同步方法，其中步驟(e)係根據該接收端訊號的上升沿與該發送端訊號的上升沿彼此對齊來判定該接收端訊號與該發送端訊號之垂直空白區間彼此對齊。
  5. 如申請專利範圍第1項所述之時序重新同步方法，其中步驟(e)係根據該接收端訊號的下降沿與該發送端訊號的下降沿彼此對齊來判定該接收端訊號與該發送端訊號之垂直空白區間彼此對齊。
  6. 如申請專利範圍第1項所述之時序重新同步方法，其中步驟(a)係於接收到一自刷新停止封包時得知該面板需離開自刷新狀態。
  7. 如申請專利範圍第1項所述之時序重新同步方法，其中步驟(c)係在滿足關於該面板之複數個必要限制條件的前提下，決定該時序重新同步策略，以將完成該時序重新同步所需之幀數降至最低。
  8. 如申請專利範圍第7項所述之時序重新同步方法，其中該複數個必要限制條件包含：滿足該面板所支援之一最高幀率(Frame rate)、一最低幀率、一最小垂直空白區間(Vertical blanking)及一最高像素時脈(Pixel clock)。
  9. 如申請專利範圍第1項所述之時序重新同步方法，其中步驟(c)包含計算至少一時序重新同步參數。
  10. 如申請專利範圍第9項所述之時序重新同步方法，其中該至少一時序重新同步參數包含：在完成該時序重新同步的過程中，該發送端訊號所需傳送的幀數、垂直空白區間的長度、垂直啟動區間的長度及幀率。
  11. 一種面板自刷新後之時序重新同步方法，應用於一發送端(Source)訊號與一接收端(Sink)訊號之間的一時序重新同步，包含下列步驟：(a)當一面板需離開自刷新狀態時，啟動該時序重新同步；(b)等待該接收端訊號之一下降沿；(c)決定該時序重新同步之一時序重新同步策略；(d)該接收端根據該時序重新同步策略輸出下一幀；(e)判斷該接收端訊號與該發送端訊號之垂直空白區間是否彼此對齊；以及 (f)若步驟(e)之判斷結果為是，則結束該時序重新同步；其中，步驟(e)係根據該接收端訊號的下降沿與該發送端訊號的下降沿彼此對齊來判定該接收端訊號與該發送端訊號之垂直空白區間彼此對齊。
  12. 一種面板自刷新後之時序重新同步方法，應用於一發送端(Source)訊號與一接收端(Sink)訊號之間的一時序重新同步，包含下列步驟：(a)當一面板需離開自刷新狀態時，啟動該時序重新同步；(b)等待該接收端訊號之一下降沿；(c)決定該時序重新同步之一時序重新同步策略；(d)該接收端根據該時序重新同步策略輸出下一幀；(e)判斷該接收端訊號與該發送端訊號之垂直空白區間是否彼此對齊；以及(f)若步驟(e)之判斷結果為是，則結束該時序重新同步；其中，步驟(a)係於接收到一自刷新停止封包時得知該面板需離開自刷新狀態。
  13. 一種面板自刷新後之時序重新同步方法，應用於一發送端(Source)訊號與一接收端(Sink)訊號之間的一時序重新同步，包含下列步驟：(a)當一面板需離開自刷新狀態時，啟動該時序重新同步；(b)等待該接收端訊號之一下降沿；(c)決定該時序重新同步之一時序重新同步策略；(d)該接收端根據該時序重新同步策略輸出下一幀；(e)判斷該接收端訊號與該發送端訊號之垂直空白區間是否彼此對齊；以及 (f)若步驟(e)之判斷結果為是，則結束該時序重新同步；其中，步驟(c)係在滿足關於該面板之複數個必要限制條件的前提下，決定該時序重新同步策略，以將完成該時序重新同步所需之幀數降至最低。
  14. 一種面板自刷新後之時序重新同步方法，應用於一發送端(Source)訊號與一接收端(Sink)訊號之間的一時序重新同步，包含下列步驟：(a)當一面板需離開自刷新狀態時，啟動該時序重新同步；(b)等待該接收端訊號之一下降沿；(c)決定該時序重新同步之一時序重新同步策略；(d)該接收端根據該時序重新同步策略輸出下一幀；(e)判斷該接收端訊號與該發送端訊號之垂直空白區間是否彼此對齊；以及(f)若步驟(e)之判斷結果為是，則結束該時序重新同步；其中，步驟(c)包含計算至少一時序重新同步參數。
TW109116553A 2020-05-19 2020-05-19 面板自刷新後之時序重新同步方法 TWI734483B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109116553A TWI734483B (zh) 2020-05-19 2020-05-19 面板自刷新後之時序重新同步方法
CN202010633075.9A CN113689812B (zh) 2020-05-19 2020-07-02 面板自刷新后的时序重新同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109116553A TWI734483B (zh) 2020-05-19 2020-05-19 面板自刷新後之時序重新同步方法

Publications (2)

Publication Number Publication Date
TWI734483B true TWI734483B (zh) 2021-07-21
TW202145192A TW202145192A (zh) 2021-12-01

Family

ID=77911427

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109116553A TWI734483B (zh) 2020-05-19 2020-05-19 面板自刷新後之時序重新同步方法

Country Status (2)

Country Link
CN (1) CN113689812B (zh)
TW (1) TWI734483B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201329949A (zh) * 2012-01-10 2013-07-16 Analogix China Semiconductor Inc 接收設備、視訊刷新頻率的控制方法、裝置及系統
TW201435854A (zh) * 2013-03-07 2014-09-16 Samsung Electronics Co Ltd 顯示驅動積體電路以及影像顯示系統
TW201606700A (zh) * 2014-08-04 2016-02-16 奇景光電股份有限公司 面板自更新系統及方法
US20180204502A1 (en) * 2017-01-17 2018-07-19 Samsung Display Co., Ltd. Display device and method of operating the same
CN110007744A (zh) * 2017-12-29 2019-07-12 英特尔公司 完整帧和部分帧空闲图像更新的共存

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520689A (zh) * 2001-05-08 2004-08-11 Actv公司 通过交替使用带宽实现最优化广告或其他节目片断的传输的技术
JP2004166030A (ja) * 2002-11-14 2004-06-10 Matsushita Electric Ind Co Ltd 映像信号選択方法及び装置
KR102135923B1 (ko) * 2013-12-30 2020-07-20 엘지디스플레이 주식회사 입력 비디오 정보를 이용한 충전 시간 제어 장치 및 제어 방법
CN105577350B (zh) * 2015-12-17 2019-01-29 武汉烽火网络有限责任公司 一种时钟数据恢复方法及装置
CN106131476B (zh) * 2016-06-22 2019-02-26 北京集创北方科技股份有限公司 控制显示刷新的方法和装置
KR102631190B1 (ko) * 2016-10-31 2024-01-29 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN106875915B (zh) * 2017-04-21 2019-10-18 合肥京东方光电科技有限公司 自刷新显示驱动装置、驱动方法及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201329949A (zh) * 2012-01-10 2013-07-16 Analogix China Semiconductor Inc 接收設備、視訊刷新頻率的控制方法、裝置及系統
TW201435854A (zh) * 2013-03-07 2014-09-16 Samsung Electronics Co Ltd 顯示驅動積體電路以及影像顯示系統
TW201606700A (zh) * 2014-08-04 2016-02-16 奇景光電股份有限公司 面板自更新系統及方法
US20180204502A1 (en) * 2017-01-17 2018-07-19 Samsung Display Co., Ltd. Display device and method of operating the same
CN110007744A (zh) * 2017-12-29 2019-07-12 英特尔公司 完整帧和部分帧空闲图像更新的共存

Also Published As

Publication number Publication date
TW202145192A (zh) 2021-12-01
CN113689812A (zh) 2021-11-23
CN113689812B (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
US10049642B2 (en) Sending frames using adjustable vertical blanking intervals
KR101125504B1 (ko) 클럭 신호가 임베딩된 단일 레벨의 데이터 전송을 이용한 디스플레이 구동 시스템
CN103119547B (zh) 用于多个显示器的图像同步
JP5564440B2 (ja) クロック信号が埋込まれた単一レベル信号伝送を利用したディスプレイ駆動システム
US8626966B2 (en) Embedded clock recovery
TWI762199B (zh) 一種處理器的控制方法及處理器
US11132962B2 (en) Data transmission method, timing controller, source driver, and data transmission system
US11837143B2 (en) Display apparatus and a method of driving the same
KR101617325B1 (ko) 표시 장치 및 이의 구동 방법
JP2012524492A (ja) シリアルインタフェース上でのビデオ伝送
US9898993B2 (en) Method for controlling message signal within timing controller integrated circuit, timing controller integrated circuit and display panel
CN103956149A (zh) 显示器、显示系统和数据处理方法
TWI734483B (zh) 面板自刷新後之時序重新同步方法
US9563595B2 (en) eDP interface and control method of transmission rate of eDP interface
TW201500905A (zh) 電子裝置及其畫面更新方法
US9070198B2 (en) Methods and systems to reduce display artifacts when changing display clock rate
TWI723669B (zh) 背光裝置及驅動方法
US20230072200A1 (en) Display driver and operating method thereof
WO2021223270A1 (zh) 显示装置和应用于显示装置的充电控制方法
TWI779494B (zh) 應用於顯示器的控制電路與控制方法
TWI573124B (zh) 時序控制器及其信號輸出方法
KR20240083612A (ko) 디스플레이 드라이버, 시스템 온 칩 및 이들을 포함하는 디스플레이 시스템
TW202401400A (zh) 積體電路、顯示面板和顯示系統
TW201413692A (zh) 顯示器及其操作方法
JP2017122867A (ja) タイミングコントローラ