CN105577350B - 一种时钟数据恢复方法及装置 - Google Patents
一种时钟数据恢复方法及装置 Download PDFInfo
- Publication number
- CN105577350B CN105577350B CN201510945725.2A CN201510945725A CN105577350B CN 105577350 B CN105577350 B CN 105577350B CN 201510945725 A CN201510945725 A CN 201510945725A CN 105577350 B CN105577350 B CN 105577350B
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- data
- input
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种时钟数据恢复方法,包括:比较输入的数据信号与本地时钟信号的位置关系;根据比较结果产生指示信号;对指示信号出现次数进行统计处理,产生调整信号;根据调整信号调整输入的参考时钟信号,产生恢复时钟信号;以及利用恢复时钟信号对输入的数据信号进行采样,以恢复出数据。本发明还相应公开了基于上述方法的时钟数据恢复装置。该方法及装置可避免采用N倍高频时钟带来的成本高问题,以及锁相环电路带来的锁定时间长、有限的相位捕获范围等缺点。
Description
技术领域
本发明涉及通信领域,特别是一种时钟数据恢复方法及装置。
背景技术
随着信息技术的不断发展,大容量数据传输越来越多,通过高速接口可以有效的提高单通道的信息量,实现大流量数据的传输,在高速接口电路中,系统把多路低速数据编码组成单路的高速数据,然后通过光纤传输媒质发送出去,这样在接收端系统必须把高速数据恢复出来,时钟数据恢复技术,就是在接收端将数据通过本地时钟信号进行恢复的技术。
串行数据是由一连串的0和1组成的比特流,常用办法是从接收数据中恢复数据同步时钟,然后用恢复的时钟读取数据。在低速率的处理中,通常使用一个速率为数据速率4到16倍的高频取样时钟,用来提取数据的同步时钟,该方式在数据速率只有几兆或几十兆速率时得到广泛的应用。但数据速率越来越高,N倍高频取样时钟的实现越来越难,对器件的性能要求和其成本越来越高。
恢复时钟数据的另一种方法为锁相环法,锁相环法是闭环反馈结构,其工作原理是利用反馈环路将从输入数据比特流中检测到的时钟边沿与接收端的时钟沿对齐,提取出同步时钟,并通过D触发器用提取的时钟采样数据比特流来恢复数据,:但是基于锁相环的时钟数据恢复电路存在锁定时间长、有限的相位捕获范围等缺点。
发明内容
本发明实施例提供一种时钟数据恢复方法及装置,以避免采用N倍高频时钟带来的成本高问题,以及锁相环电路带来的锁定时间长、有限的相位捕获范围等缺点。
第一方面,本发明实施例提供一种时钟数据恢复方法,包括:
比较输入的数据信号与本地时钟信号的位置关系;
根据比较结果产生指示信号;
对指示信号出现次数进行统计处理,产生调整信号;
根据调整信号调整输入的参考时钟信号,产生恢复时钟信号;以及
利用恢复时钟信号对输入的数据信号进行采样,以恢复出数据。
在第一方面的第一种可能实现的方式中,所述方法还包括:
反馈产生的恢复时钟信号,作为新的本地时钟信号。
在第一方面的第二种可能实现的方式中,所述方法还包括:
对输入的参考时钟信号进行移相处理,生成多个相位不同的参考时钟信号。
结合第一方面的第二种可能实现的方式,在第三种可能实现的方式中,所述多个相位不同的参考时钟信号为:四个具有相等相位差的参考时钟信号。
在第一方面的第四种可能实现的方式中,所述比较输入的数据信号与本地时钟信号的位置关系包括:
判断数据信号的下降沿位于本地时钟信号的上升沿前或上升沿后;
所述根据比较结果产生指示信号包括:
当数据信号的下降沿位于本地时钟信号的上升沿前时,产生第一指示信号,当数据信号的下降沿位于本地时钟信号的上升沿后时,产生第二指示信号。
结合第一方面的第四种可能实现的方式,在第五种可能实现的方式中,所述对指示信号出现次数进行统计处理,产生调整信号包括:
统计第一指示信号和第二指示信号在N个时钟周期内出现的次数,计算平均值,得到信号的位置偏差信息,并根据位置偏差信息产生调整信号;其中每次计算平均值完成后刷新前一次的计算结果。
结合第一方面的第五种可能实现的方式,在第六种可能实现的方式中,所述N个时钟周期为16个时钟周期。
第二方面,本发明实施例提供一种时钟数据恢复装置,包括:
比较模块,用于比较输入的数据信号与本地时钟信号的位置关系;
指示信号生成模块,用于根据比较结果产生指示信号;
运算模块,用于对指示信号出现次数进行统计处理,产生调整信号;
时钟合成模块,用于根据调整信号调整输入的参考时钟信号,产生恢复时钟信号;以及
数据恢复模块,用于利用恢复时钟信号对输入的数据信号进行采样,以恢复出数据。
在第二方面的第一种可能实现的方式中,所述装置还包括:
移相模块,用于对输入的参考时钟信号进行移相处理,生成多个相位不同的参考时钟信号。
结合第二方面的第一种可能实现的方式,在第二种可能实现的方式中,所述多个相位不同的参考时钟信号为:四个具有相等相位差的参考时钟信号。
在第二方面的第三种可能实现的方式中,所述时钟合成模块还用于:
反馈产生的恢复时钟信号,作为新的本地时钟信号。
在第二方面的第四种可能实现的方式中,所述比较模块具体用于:
判断数据信号的下降沿位于本地时钟信号的上升沿前或上升沿后;
所述指示信号生成模块具体用于:
当数据信号的下降沿位于本地时钟信号的上升沿前时,产生第一指示信号,当数据信号的下降沿位于本地时钟信号的上升沿后时,产生第二指示信号。
结合第二方面的第四种可能实现的方式,在第五种可能实现的方式中,所述运算模块具体用于:
统计第一指示信号和第二指示信号在N个时钟周期内出现的次数,计算平均值,得到信号的位置偏差信息,并根据位置偏差信息产生调整信号;其中每次计算平均值完成后刷新前一次的计算结果。
结合第二方面的第五种可能实现的方式,在第六种可能实现的方式中,所述N个时钟周期为16个时钟周期。
本发明提供的时钟数据恢复方法及装置,通过比较输入的数据信号与本地时钟信号的位置关系来产生指示信号,并对指示信号出现次数进行统计处理,产生调整信号;恢复时钟信号是基于统计计算周期性调整得到的,且这一过程无需使用锁相环电路和高频取样时钟,节约了采用高性能器件带来的成本。
附图说明
图1为本发明第一个实施例所提供的时钟数据恢复方法的流程图;
图2为本发明第二个实施例所提供的时钟数据恢复装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
应理解,尽管本发明使用术语“第一”、“第二”、“第三”等来描述多种元件、组件、区域、层和/或部分,然而这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语仅用于区分一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分。因此,在脱离本发明构思的教义的前提下,以下讨论的第一元件、组件、区域、层或部分可以是第二元件、组件、区域、层或部分。类似地,在一个权利要求中标记为“第一”的项目可以在不同权利要求中标记为“第二”。
实施例一
如图1所示,本发明提供的一种时钟数据恢复方法,包括:
101,比较输入的数据信号与本地时钟信号的位置关系;
步骤101具体可以是:判断数据信号的下降沿位于本地时钟信号的上升沿前或上升沿后。
102,根据比较结果产生指示信号;
步骤102具体可以是:当数据信号的下降沿位于本地时钟信号的上升沿前时,产生第一指示信号,当数据信号的下降沿位于本地时钟信号的上升沿后时,产生第二指示信号。
103,对指示信号出现次数进行统计处理,产生调整信号;
步骤103具体可以是:统计第一指示信号和第二指示信号在N个时钟周期内出现的次数,计算平均值,得到信号的位置偏差信息,并根据位置偏差信息产生调整信号;其中每次计算平均值完成后刷新前一次的计算结果。
所述的N个时钟周期优选为16个时钟周期,如果时钟周期个数过小,如4个时钟周期,那么计算与刷新过于频繁,容易造成计算量过大,增大系统功耗,如果时钟周期个数过大,不能做到及时对位置偏差信息更新,发明人经试验发现,采用16个时钟周期作为统计间隔比较适中,完全可以保证调整信号的准确性。
104,根据调整信号调整输入的参考时钟信号,产生恢复时钟信号;
通过步骤103,使得信号的位置偏差信息能够呈周期性更新,根据位置偏差信息得到的调整信号能够周期性地对参考时钟信号进行调整,以使其接近数据信号内嵌的时钟信号,从而得到恢复时钟信号。
进一步地,在调整输入的参考时钟信号之前,先对输入的参考时钟信号进行移相处理,生成多个相位不同的参考时钟信号。该步骤具体可以是通过对参考时钟进行移相处理,生成0度、90度、180度和270度4个等相位差的参考时钟信号。本实施例中将上述4个参考时钟信号依次记为CLK0、CLK90、CLK180以及CLK270。此时步骤103相应的地产生4个调整信号与上述4个参考时钟信号一一对应。本实施例中将4个调整信号依次记为CLKIND0、CLKIND1、CLKIND2以及CLKIND3。
在步骤104中,通过使能逻辑运算选择其中任意一个参考时钟信号,依据与其对应的调整信号进行调整,使其与数据时钟信号相位同步,当一个时钟周期结束的时间点处,即在一个时钟周期的上升沿点切换所选时钟至与其邻近的另一个相位的时钟,并进过平滑逻辑使其产生的时钟占空比为4比6至5比5之间,产生恢复时钟信号CDR_CLK,接着依据下一个相位的参考时钟对应的调整信号继续调整,依次类推对4个相位的参考时钟信号进行循环往复的处理。在数据传输过程中,数据信号的位置偏差信息是不断变化的,所以需要对参考时钟信号进行不断调整才能得到精确的时钟恢复信号。上述的产生的4个调整信号实现了对参考时钟信号接近连续式的逐级调整,保证了恢复时钟信号的准确性。
此处需要说明的是,移相处理步骤与步骤101-103并没有执行先后顺序的严格限制,只要在对参考时钟信号调整之前采用了对参考时钟信号进行移相处理操作,都应当落入本发明的保护范围之内。
进一步地,还可以在得到恢复时钟反馈信号后,反馈产生的恢复时钟信号,作为新的本地时钟信号。在初始状态下恢复时钟信号还没有产生,因此本地时钟信号采用的是从外部输入的参考时钟信号,当恢复时钟信号产生后,将其反馈至步骤101的处理流程中,替换之前的本地时钟信号,使数据信号能够实时与恢复时钟信号进行比对,构成了反馈控制回路。
105,利用恢复时钟信号对输入的数据信号进行采样,以恢复出数据。
利用步骤104得到的恢复时钟信号的上升沿对数据信号进行采样,使数据信号与恢复时钟信号对齐,从而将数据信号内的数据恢复出来。
由于在本实施例中,不需要采用N倍高频时钟以及锁相环电路,故节约了成本,且对于传输速率越高的网络,本实施例的优势越明显。如本实施例可以应用于诸如光接口的高速接口中,高速接口速率可达125Mbit/s。申请人经工程试验已经验证,本实施例可以将125Mbit/s数据信号中的时钟信号恢复出来,并利用恢复时钟信号恢复出数据。
实施例二
如图2所示,本实施例依据实施例一中提供的时钟数据恢复方法,提供一种基于FPGA(现场可编程门阵列)的时钟数据恢复装置,该装置包括:
比较模块201,用于比较输入的数据信号(RX_DATA)与本地时钟信号的位置关系;
指示信号生成模块202,用于根据比较结果产生指示信号;
运算模块203,用于对指示信号出现次数进行统计处理,产生调整信号;
时钟合成模块204,用于根据调整信号调整输入的参考时钟信号,产生恢复时钟信号(CDR_CLK);所述时钟合成模块204还用于:
反馈产生的恢复时钟信号,作为新的本地时钟信号。
数据恢复模块205,用于利用恢复时钟信号对输入的数据信号进行采样,以恢复出数据(CDR_DATA)。
移相模块206,用于对输入的参考时钟信号进行移相处理,生成多个相位不同的参考时钟信号。
具体地,所述多个相位不同的参考时钟信号为:四个具有相等相位差的参考时钟信号。例如可以是产生0度、90度、180度、270度的四个等相位差的参考时钟信号,本实施例中将原始的参考时钟信号记为OSC_CLK,4个等相位的参考时钟信号分别记为CLK0、CLK90、CLK180和CLK270。此时运算模块产生四个分别与其对应的调整信号,记为CLKIND0、CLKIND1、CLKIND2和CLKIND3。
所述比较模块201具体用于:
判断数据信号的下降沿位于本地时钟信号的上升沿前或上升沿后;
所述指示信号生成模块202具体用于:
当数据信号的下降沿位于本地时钟信号的上升沿前时,产生第一指示信号,当数据信号的下降沿位于本地时钟信号的上升沿后时,产生第二指示信号。本实施例中将第一指示信号记为ADJ_P,将第二指示信号记为ADJ_N。
所述运算模块203具体用于:
统计第一指示信号和第二指示信号在N个时钟周期内出现的次数,计算平均值,得到信号的位置偏差信息,并根据位置偏差信息产生调整信号;其中每次计算平均值完成后刷新前一次的计算结果。
具体地,所述N个时钟周期为16个时钟周期。
本实施例中提供的时钟数据恢复装置用于执行实施例一种的时钟数据恢复方法,具备相应的功能模块,其实现原理和技术效果类似,该装置的工作过程可以参考前述方法实施例中的对应过程,此处不再赘述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,可以仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本发明所提供的时钟数据恢复方法及装置进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (9)
1.一种时钟数据恢复方法,其特征在于,包括:
比较输入的数据信号与本地时钟信号的位置关系;
根据比较结果产生指示信号;
对指示信号出现次数进行统计处理,产生调整信号;
根据调整信号调整输入的参考时钟信号,产生恢复时钟信号;以及
利用恢复时钟信号对输入的数据信号进行采样,以恢复出数据;
所述比较输入的数据信号与本地时钟信号的位置关系包括:
判断数据信号的下降沿位于本地时钟信号的上升沿前或上升沿后;
所述根据比较结果产生指示信号包括:
当数据信号的下降沿位于本地时钟信号的上升沿前时,产生第一指示信号,当数据信号的下降沿位于本地时钟信号的上升沿后时,产生第二指示信号。
2.根据权利要求1所述的时钟数据恢复方法,其特征在于,还包括:
反馈产生的恢复时钟信号,作为新的本地时钟信号。
3.根据权利要求1所述的时钟数据恢复方法,其特征在于,还包括:
对输入的参考时钟信号进行移相处理,生成多个相位不同的参考时钟信号。
4.根据权利要求3所述的时钟数据恢复方法,其特征在于,所述多个相位不同的参考时钟信号为:四个具有相等相位差的参考时钟信号。
5.根据权利要求1所述的时钟数据恢复方法,其特征在于,所述对指示信号出现次数进行统计处理,产生调整信号包括:
统计第一指示信号和第二指示信号在N个时钟周期内出现的次数,计算平均值,得到信号的位置偏差信息,并根据位置偏差信息产生调整信号;其中每次计算平均值完成后刷新前一次的计算结果。
6.根据权利要求5所述的时钟数据恢复方法,其特征在于,所述N个时钟周期为16个时钟周期。
7.一种时钟数据恢复装置,其特征在于,包括:
比较模块,用于比较输入的数据信号与本地时钟信号的位置关系;
指示信号生成模块,用于根据比较结果产生指示信号;
运算模块,用于对指示信号出现次数进行统计处理,产生调整信号;
时钟合成模块,用于根据调整信号调整输入的参考时钟信号,产生恢复时钟信号;以及
数据恢复模块,用于利用恢复时钟信号对输入的数据信号进行采样,以恢复出数据;
所述比较模块比较输入的数据信号与本地时钟信号的位置关系包括:
判断数据信号的下降沿位于本地时钟信号的上升沿前或上升沿后;
所述指示信号生成模块根据比较结果产生指示信号包括:
当数据信号的下降沿位于本地时钟信号的上升沿前时,产生第一指示信号,当数据信号的下降沿位于本地时钟信号的上升沿后时,产生第二指示信号。
8.根据权利要求7所述的时钟数据恢复装置,其特征在于,还包括:
移相模块,用于对输入的参考时钟信号进行移相处理,生成多个相位不同的参考时钟信号。
9.根据权利要求8所述的时钟数据恢复装置,其特征在于,所述多个相位不同的参考时钟信号为:四个具有相等相位差的参考时钟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510945725.2A CN105577350B (zh) | 2015-12-17 | 2015-12-17 | 一种时钟数据恢复方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510945725.2A CN105577350B (zh) | 2015-12-17 | 2015-12-17 | 一种时钟数据恢复方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105577350A CN105577350A (zh) | 2016-05-11 |
CN105577350B true CN105577350B (zh) | 2019-01-29 |
Family
ID=55887070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510945725.2A Active CN105577350B (zh) | 2015-12-17 | 2015-12-17 | 一种时钟数据恢复方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105577350B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107864104B (zh) * | 2016-09-21 | 2020-07-10 | 联发科技股份有限公司 | 数字信号的处理方法及电子设备 |
CN107659392B (zh) * | 2017-03-13 | 2019-12-13 | 广东高云半导体科技股份有限公司 | 一种时钟数据恢复系统 |
CN107168220B (zh) * | 2017-04-05 | 2019-09-06 | 深圳市恒扬数据股份有限公司 | 一种可编程逻辑控制器件及其高速信号接收方法 |
CN109286482B (zh) * | 2017-07-19 | 2021-12-28 | 深圳市中兴微电子技术有限公司 | 一种实现时钟恢复的方法及装置 |
US10135604B1 (en) | 2017-11-10 | 2018-11-20 | Huawei Technologies Co., Ltd. | Receiver recovering a signal clock from a received data signal, and a clock recovery method implemented in the receiver |
TWI734483B (zh) * | 2020-05-19 | 2021-07-21 | 瑞鼎科技股份有限公司 | 面板自刷新後之時序重新同步方法 |
CN113886315B (zh) * | 2021-09-23 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种时钟数据恢复系统、芯片及时钟数据恢复方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101330324A (zh) * | 2008-07-23 | 2008-12-24 | 深圳市云海通讯股份有限公司 | 一种同步指示信号的提取方法、装置及系统 |
CN101510823A (zh) * | 2008-02-15 | 2009-08-19 | 智原科技股份有限公司 | 用于半速率碰撞式时钟数据恢复电路的相位检测器 |
CN101582693A (zh) * | 2008-05-12 | 2009-11-18 | 智原科技股份有限公司 | 时钟数据恢复器的频率检测电路与方法 |
CN102404062A (zh) * | 2011-12-02 | 2012-04-04 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200620938A (en) * | 2004-09-07 | 2006-06-16 | Nec Electronics Corp | Synchronization device and semiconductor device |
-
2015
- 2015-12-17 CN CN201510945725.2A patent/CN105577350B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101510823A (zh) * | 2008-02-15 | 2009-08-19 | 智原科技股份有限公司 | 用于半速率碰撞式时钟数据恢复电路的相位检测器 |
CN101582693A (zh) * | 2008-05-12 | 2009-11-18 | 智原科技股份有限公司 | 时钟数据恢复器的频率检测电路与方法 |
CN101330324A (zh) * | 2008-07-23 | 2008-12-24 | 深圳市云海通讯股份有限公司 | 一种同步指示信号的提取方法、装置及系统 |
CN102404062A (zh) * | 2011-12-02 | 2012-04-04 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105577350A (zh) | 2016-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105577350B (zh) | 一种时钟数据恢复方法及装置 | |
US4821296A (en) | Digital phase aligner with outrigger sampling | |
EP3076572B1 (en) | Clock synchronization method for multiple clock domains, line card, and ethernet device | |
JP5068758B2 (ja) | データ再生回路 | |
US9647859B2 (en) | System and method for link training of a backplane physical layer device operating in simplex mode | |
CN102522981B (zh) | 一种高速并行接口电路 | |
US9036755B2 (en) | Circuits and methods for time-average frequency based clock data recovery | |
US8705680B2 (en) | CDR circuit | |
CN103650406A (zh) | 用于同步第一时钟域与第二时钟域之间的数据切换的设备 | |
US20120250811A1 (en) | Fast lock clock-data recovery for phase steps | |
CN106712885B (zh) | 时钟同步方法、网络设备和网络系统 | |
CN105379220A (zh) | 具有偏斜的多路通信链路中的时间戳修正 | |
CN1802810B (zh) | 时钟与数据恢复方法和装置 | |
JP2008011173A (ja) | Cdr回路 | |
US20070280392A1 (en) | Clock and data recovery method and corresponding device | |
CN103888309A (zh) | 同步状态监测方法及装置 | |
CN101621372B (zh) | 一种传送网络异步背板主备倒换的方法及装置 | |
CN103051441B (zh) | 基于fpga的时钟数据恢复处理方法 | |
CN104038216B (zh) | 一种高速信号中提取比特同步时钟的电路 | |
CN105827350A (zh) | 一种信息同步方法及网络设备 | |
CN102754407B (zh) | 串行接收机及其方法与通信系统 | |
CN113037421B (zh) | 用于时钟同步的方法、通信设备、通信系统和存储介质 | |
CN100536340C (zh) | 一种分频方法及分频计数器 | |
CN106160908A (zh) | 两阶可编程电信级时钟树电路 | |
US8666006B1 (en) | Systems and methods for high speed data recovery with free running sampling clock |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20190125 Address after: 430074 No. 6, High-tech Fourth Road, Donghu High-tech Development Zone, Wuhan City, Hubei Province Patentee after: Fenghuo Communication Science &. Technology Co., Ltd. Address before: 430074 3rd Floor, Optical Communication Building, 67 Guanggu Pioneer Street, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Fenghuo Network Co., Ltd. |