JP2009518693A - 電力効率の優れたディスプレイのための方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システム - Google Patents

電力効率の優れたディスプレイのための方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システム Download PDF

Info

Publication number
JP2009518693A
JP2009518693A JP2008544589A JP2008544589A JP2009518693A JP 2009518693 A JP2009518693 A JP 2009518693A JP 2008544589 A JP2008544589 A JP 2008544589A JP 2008544589 A JP2008544589 A JP 2008544589A JP 2009518693 A JP2009518693 A JP 2009518693A
Authority
JP
Japan
Prior art keywords
display
graphics system
frame data
components
graphics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008544589A
Other languages
English (en)
Other versions
JP4917106B2 (ja
Inventor
メスマー,ラルフ,マーティン
ブース,ローレンス,エー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2009518693A publication Critical patent/JP2009518693A/ja
Application granted granted Critical
Publication of JP4917106B2 publication Critical patent/JP4917106B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215Monitoring of peripheral devices
    • G06F1/3218Monitoring of peripheral devices of display devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3265Power saving in display device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/022Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Digital Computer Display Output (AREA)

Abstract


電力効率の優れたディスプレイのための方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システムのいくつかの実施例が示される。グラフィック・システムは処理システムを含み、それは、ディスプレイ制御装置と共に動作するビデオ・デコーダを有する。ビデオ・デコーダおよび/またはディスプレイ制御装置は、グラフィック・システムの一部を遮断するため、および、削減されたビデオ・データをディスプレイに送信するためのロジックを含む。いくつかの実施例では、グラフィック・システムは、ディスプレイの一部を遮断する信号を送信する。いくつかの実施例では、グラフィック・システム、コンピュータ・システムおよびディスプレイの一部は、ディスプレイに送信されるビデオ・データに差異がない場合に遮断することができる。いくつかの実施例では、ディスプレイに送信されるビデオ・データ量は、差異のあるビデオ・データのみを送信することによって、エンコードおよび/またはデコードする間に削減される。他の実施例も説明される。

Description

本発明のいくつかの実施例は、一般に、コンピュータ・システムと共に使用されるグラフィック・システムおよびディスプレイに関する。より詳しくは、いくつかの実施例は、グラフィック・システムおよびディスプレイの効率的な動作に関する。
(関連出願のクロスリファレンス)
本願は、同一出願人の特許出願、すなわち、同時に出願された米国特許出願番号 / 号(代理人整理番号P22751)「スパース更新ディスプレイのための方法、処理システムおよびコンピュータ・システム」に開示された主題に関連する。
近年、演算装置の所要電力を削減するための努力がなされてきた。バッテリあるいは他の制約された電源によって動作するモバイルあるいは携帯機器に対して、バッテリの寿命を長持ちさせることにより装置の動作時間を増加させることにその努力が向けられている。少なくとも環境上の理由から、すべての演算装置の所要電力を削減する努力がさらになされてきた。
従来の演算装置は、多くの場合ディスプレイ装置を含む。ディスプレイ装置は、典型的には演算システムにおいて最も電力を消費するものの1つである。
したがって、電力効率を向上させるようなディスプレイ用グラフィック・システムおよびその要素に対する要求が存在する。
本発明の実施例の様々な利点は、以下の明細書および添付の請求項を、図面を参照しながら読むことにより、当業者にとって明白になるであろう。
本発明のいくつかの実施例は、添付の図面に示される例に関して言及される。本発明は、実施例と共に説明されるが、それは本発明をこれらの実施例に制限する意図ではないことが理解されるであろう。むしろ本発明は、代替、修正および均等物を包含することを意図しており、それらは、添付の請求項によって定義される本発明の思想および範囲内に含まれる。さらに、本発明に関する以下の詳細な説明において、多くの特定の詳細事項が、本発明の完全な理解を提供するために記述される。しかしながら、本発明は、これらの特定の詳細事項がなくても実施可能である。換言すれば、既知の方法、手順、コンポーネントおよび回路については、本発明の概念を必要以上に不明瞭化しないために、詳細には説明されない。
方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システムに関するいくつかの実施例が、ディスプレイの電力効率を向上させる動作ために説明される。本グラフィック・システムは、処理システムを含み、それは、ディスプレイ制御装置と共に動作するビデオ・デコーダを有する。ビデオ・デコーダおよび/またはディスプレイ制御装置は、グラフィック・システムの一部をシャットダウン(遮断)するためのロジック、および縮小されたフレーム・データまたはビデオ・データを送信するためのロジックを含む。用語「ビデオ・データ」および「フレーム・データ」は、互換的に使用することができる。いくつかの実施例では、ビデオ・データを、1を越えるビデオ・フレームに関する情報を暗に含むものとして考え、また、フレーム・データを、単一フレームに関する情報を含むものとして考えると便利であるが、これは用語上の厳密な区別ではない。むしろ、通常の当業者であればわかるように、当該用語は、処理されるデータのような本発明の実施例の構成要素または処理過程に焦点を当てて読者に伝えるために使用される。
いくつかの実施例では、グラフィック・システムは、ディスプレイの一部を遮断する信号を送信する。いくつかの実施例では、ディスプレイに送信されたフレーム・データに実質的な差異がない場合、グラフィック・システム、コンピュータ・システムおよびディスプレイの一部は遮断可能である。いくつかの実施例では、ディスプレイに送信されるフレーム・データの量は、実質的な差異があるフレーム・データのみを送信することによって、エンコードおよび/またはデコードする間に削減されるであろう。他の実施例では、例えば、エンコーダ/デコーダの使用は、グラフィック・システムを通ってディスプレイに送信された削減された量のフレーム・データの一部として説明される。
実際には、本発明の1つの実施例またはいくつかの実施例について明細書中で言及されたことは、実施例と関連して記述された特定の特徴、構造あるいは特性が、本発明の少なくとも1つの実施例に含まれることを意味する。したがって、本明細書を通して様々な箇所で「いくつかの実施例において」あるいは「いくつかの実施例によれば」という語句が用いられるが、これらは必ずしも同じ実施例について言及するものではない。
図1は、本発明のいくつかの実施例に従って、グラフィック・システム100およびディスプレイ101を具備するコンピュータ・システムを示す。本発明のいくつかの実施例によれば、コンピュータ・システムは、1またはそれ以上の中央処理装置(CPU)104を含む。CPU104は、1またはそれ以上のプロセッシング・コアを含み、これらはインテル社の製品である。いくつかの実施例では、CPU104は他社の製品でもよいことは、当業者ならばわかるであろう。
本発明のいくつかの実施例によれば、グラフィック・システム100はチップセット102を含み、それはさらに、ハードウェアおよびソフトウェア/ファームウェアの組合せを通してグラフィック・エンジンを提供することができるが、このことは、当業者であれば、ここで提供される少なくとも1つの教示に基づいて理解できるであろう。いくつかの実施例では、チップセット102は処理システムとも呼ばれ、ビデオ・グラフィック・エンジン106およびディスプレイ制御装置108を含む。本発明のいくつかの実施例によれば、エンジン106は、ビデオ・データをデコードするためにオプションのデコーダ107を含む。実際、当業者であれば少なくともここに提供される教示に基づいて理解できるように、エンジン106は常に、ある方法でビデオ・データをデコードするが、本発明の実施例では、図のような別個のデコーダを有することは要求されない。本発明のいくつかの実施例によれば、ディスプレイ制御装置108は、ビデオ・データをエンコードするためのオプションのエンコーダ106を含む。いくつかの実施例によれば、グラフィック・システム100は、ディスプレイ・インタフェース(DI)109を含む。DI109は、チップセット102からディスプレイ101へビデオ・データを提供する。DI109は、グラフィック・システムおよびディスプレイへ、および/または、グラフィック・システムおよびディスプレイから、小電圧差動信号伝送方式(LVDS)を使用して通信するが、このことは当業者ならばわかるであろう。
いくつかの実施例では、当業者が少なくともここに記述された教示に基づいてグラフィック・システム100のコンポーネントの動作を理解するように、フレーム・データまたはビデオ・データは、DI109を経由してディスプレイ101へ転送される。ディスプレイ101は、自己リフレッシュ(SR)ディスプレイ制御装置110を含む。いくつかの実施例では、SRディスプレイ制御装置110は、特に、LVDS受信機のような信号受信機、タイミング制御装置、およびルックアップ・テーブルを(LUT)含むが、これらに制限されない。さらに、本発明のいくつかの実施例によれば、制御装置110は、DI109から受信したフレーム・データをデコードするためにオプションのデコーダ118を含む。
本発明のいくつかの実施例では、制御装置110は、1またはそれ以上のイメージを形成するためのディスプレイのアクティブ領域112にフレーム・データを提供する。本発明のいくつかの実施例によれば、制御装置は、さらに、フレーム・データを格納するフレーム・バッファ114にフレーム・データを提供する。
本発明のいくつかの実施例によれば、ディスプレイ制御装置110は、液晶ディスプレイ(LCD)制御装置、陰極線管(CRT)制御装置、または本発明の実施例の付加機能を有する同等の制御装置であるが、そのことは、当業者であれば、少なくともここに述べられた教示に基づいて理解できるであろう。さらに、いくつかの実施例では、ディスプレイ101は、LCDまたはCRTディスプレイ、あるいはプラズマ・ディスプレイのような同等のディスプレイであり、例えば低温ポリシリコン(LTPS)LCDディスプレイのような様々なタイプのディスプレイを含む。
本発明のいくつかの実施例では、グラフィック・システム100はディスプレイ制御装置108を含む。ディスプレイ制御装置108は、ソフトウェア、ハードウェア、またはこれらと同等の動作をするもののいずれかにロジックを含み、それは、遮断信号をディスプレイ101へ送信し、グラフィック・システム100の1またはそれ以上のコンポーネントを遮断するが、ここで、グラフィック・システムは、少なくとも1つのディスプレイ・インタフェースを含む。いくつかの実施例では、ロジックは、さらに、チップセット102、エンジン106、ディスプレイ・インタフェース109、および/またはグラフィック・システム100のディスプレイ制御装置108のような(しかし、これらに制限されない。)1またはそれ以上のコンポーネントをウェイクアップ(起動)し、グラフィック・システム100をディスプレイ101と再同期させる。さらに、いくつかの実施例では、ロジックは、ディスプレイ101に起動信号を送信し、さらにディスプレイ101から肯定応答を受信する。
いくつかの実施例では、ロジックは、ディスプレイのための現在のフレーム・データが先のフレーム・データと差異がないという決定に続いて、遮断信号を送信する。本発明のいくつかの実施例によれば、現在のフレーム・データと先のフレーム・データとの差異は、1またはそれ以上のピクセルの差(しかし、それには制限されない。)のように僅かである。
さらに、いくつかの実施例では、ロジックは、ディスプレイ101のための現在のフレーム・データが先のフレーム・データと差異があるという決定に続いて、グラフィック・システム100の1またはそれ以上のコンポーネントを起動する。いくつかの実施例によれば、ビデオ・データに差異があるかどうかを決定するためのロジックは差分エンジン(図示せず)と呼ばれ、ディスプレイ制御装置108内で、あるいは、オプションのエンコーダ116と共に、またはチップセット102およびDI109の他のコンポーネントと共に動作する。
別記したように、グラフィック・システム101は、処理システムを含むと考えられる。本発明のいくつかの実施例によれば、処理システムは、デコーダ107のような(しかし、これに制限されない。)ビデオ・デコーダを含むが、このビデオ・デコーダは、エンコードされたビデオ・データを受信し、ビデオ・データが参照フレームであるかどうかを決定し、そしてビデオ・データが参照フレームである場合は、ビデオ・データをディスプレイに書き込むというロジックを含む。
本発明のいくつかの実施例によれば、ビデオ・データが参照フレームでない場合、ロジックは、フレーム・データ中のあらゆる双方向フレームおよび/または予測フレームを処理し、1またはそれ以上の新しいモーション・ベクトルが処理されたフレーム中に存在するかどうかを決定し、新しいモーション・ベクトルが存在する場合は、1またはそれ以上の新しいモーション・ベクトルのためのビデオ・データをディスプレイに最初に書き込み、そしてフレームの終了を決定する。
さらに、本発明のいくつかの実施例によれば、処理システムは、ロジックの1またはそれ以上の部分をビデオ・デコーダと共有するためのディスプレイ制御装置108を含む。いくつかの実施例では、ロジックは、フレーム・データをディスプレイ・インタフェースへ転送し、また、ロジックは、フレーム・データまたはビデオ・データをエンコードする。
図2は、本発明のいくつかの実施例に従って、グラフィック・システム200およびディスプレイ101を具備するコンピュータ・システムを示す。グラフィック・システム200は、グラフィック・システム100とは異なるアーキテクチャを含むが、本発明のいくつかの実施例によれば、別記のような機能と同様の機能を果たす。特に、グラフィック・システム200は、ビデオ・グラフィック・カード206を含む。本発明のいくつかの実施例によれば、カード206がディスプレイ制御装置108を含んでもよく、あるいは、制御装置108が別個の基板またはカード(図示せず)上にあってもよい。いくつかの実施例では、カード206はオプションのデコーダ207を含み、また、制御装置108はオプションのエンコーダ116を含む。
図3は、本発明のいくつかの実施例に従って、グラフィック・システム300およびディスプレイ301を具備するコンピュータ・システムを示す。グラフィック・システム300およびディスプレイ301は、それぞれが他のシステムおよびディスプレイとは異なるアーキテクチャを含むが、本発明のいくつかの実施例によれば、別記のような機能と同一の機能を果たす。特に、いくつかの実施例によれば、CPUまたはチップセット302は、グラフィック・システム300の基本要素を提供する。いくつかの実施例では、チップセット302は、ビデオ・データを受信しかつデータをDI109に提供するためのディスプレイ制御装置308を含む。本発明のいくつかの実施例によれば、ディスプレイ制御装置は、自己リフレッシュ(SR)ファンクション・ブロック316を含み、それはさらに、別記のような差分エンジンを含む。
いくつかの実施例では、SRファンクション・ブロック316は、現在のビデオ・データがディスプレイ301に転送されるべきかどうかを決定し、またいくつかの実施例では、さらに、DI109をいつ遮断できるのかを決定する。
いくつかの実施例では、ディスプレイ301はSRディスプレイ制御装置310を含む。いくつかの実施例では、制御装置310は、DI109からビデオ・データまたはフレーム・データの全部または一部のいずれかを受信し、フレーム・バッファ314内にデータを格納する。いくつかの実施例では、制御装置310は、フレーム・バッファ314にアクセスし、アクティブ領域312に1またはそれ以上のイメージを提供する。本発明のいくつかの実施例によれば、制御装置310は、それがDI109からデータを受信しないときに、フレーム・バッファ314にアクセスする。
いくつかの実施例では、ディスプレイ301は、自己リフレッシュ・ディスプレイ制御装置310を含み、ここで、自己リフレッシュ・ディスプレイ制御装置310は、グラフィック・システムから遮断信号を受信してディスプレイ301の1またはそれ以上のコンポーネントを遮断し、フレーム・バッファを活性化してディスプレイ301のためにフレーム・データを提供し、さらに、ディスプレイ301をリフレッシュする場合にはフレーム・バッファにスイッチするというロジックを含む。
いくつかの実施例では、ロジックは、ディスプレイ301をグラフィック・システム300と同期させ、フレーム・データあるいはビデオ・データのためのグラフィック・システム300にスイッチ・バックする。さらに、いくつかの実施例では、ロジックは、ディスプレイ301の1またはそれ以上のコンポーネントを活性化し、フレーム・バッファを遮断する。
いくつかの実施例では、ロジックは、グラフィック・システム300から起動信号を受信し、グラフィック・システム300に肯定応答を送信する。いくつかの実施例によれば、自己リフレッシュ・ディスプレイ制御装置310は、さらに、フレーム・データをデコードするために、デコーダ118のような(しかし、それに制限されない。)デコーダを含む。
図4は、本発明のいくつかの実施例に従った、グラフィック・システムおよびディスプレイの動作フローチャートを示す。いくつかの実施例では、グラフィック・システムのコンポーネントは、400で動作を開始し、402に進む。402において、プロセスは遮断信号をディスプレイに送信する(404において後述する)。その後、プロセスは406に進み、グラフィック・システムの1またはそれ以上のコンポーネントを遮断するが、ここで、グラフィック・システムは少なくともディスプレイ・インタフェースを含む。
本発明のいくつかの実施例によれば、プロセスは412に進み、グラフィック・システムの1またはそれ以上のコンポーネントを起動する。いくつかの実施例では、その後プロセスは414に進み、そこで、グラフィック・システムをディスプレイと再同期させる。いくつかの実施例において、グラフィック・システムをディスプレイと再同期させることは、さらに、起動信号をディスプレイに送信し、そしてディスプレイから肯定応答を受信することを含む。
いくつかの実施例によれば、遮断信号の送信は、ディスプレイのための現在のフレーム・データが先のフレーム・データと差異がないという決定に続いて行われる。さらに、いくつかの実施例では、現在のフレーム・データと先のフレーム・データとの差は小さく、例えば現在と先のフレーム・データあるいはビデオ・データとの差異は、1またはそれ以上のピクセルである。
いくつかの実施例では、グラフィック・システムの1またはそれ以上のコンポーネントの起動は、ディスプレイのための現在のフレーム・データが先のフレーム・データと差異があるという決定に続いて行われる。
404の動作に関して上述したように、ディスプレイはグラフィック・システムから遮断信号を受信し、ディスプレイの1またはそれ以上のコンポーネントを遮断する。いくつかの実施例では、プロセスは408に進み、そこで、フレーム・バッファを活性化してディスプレイのためにフレーム・データを提供し、その後410に進み、そこで、ディスプレイをリフレッシュする場合はフレーム・バッファにスイッチする。
いくつかの実施例によれば、さらにその後、プロセスは416に進み、そこで、グラフィック・システムをディスプレイと同期させる。その後、プロセスは418に進み、そこで、フレーム・データのためのグラフィック・システムにスイッチ・バックする。
本発明のいくつかの実施例によれば、ディスプレイをグラフィック・システムと同期させることは、さらに、ディスプレイの1またはそれ以上のコンポーネントを活性化することを含む。さらに、いくつかの実施例では、グラフィック・システムにスイッチ・バックすることは、さらに、フレーム・バッファを遮断することを含む。さらに、いくつかの実施例では、ディスプレイをグラフィック・システムと同期させることは、グラフィック・システムから起動信号を受信すること、およびグラフィック・システムへ肯定応答を送信することを含む。
図5は、本発明のいくつかの実施例に従って、グラフィック・システムおよびディスプレイの一部を疎(sparsely)に更新する動作のフローチャートを示す。本発明のいくつかの実施例において、デコーディング・プロセス500の動作は502で開始し、そこで、フレーム・データあるいはビデオ・データを受信するが、ここで、ビデオ・データは、ビデオの1またはそれ以上のフレームに関するデータである。本発明のいくつかの実施例によれば、その後、プロセスは504に進み、そこで、ビデオ・データが参照フレームであるかどうかを決定する。
いくつかの実施例において、ビデオ・データが参照フレームである場合、プロセスは506に進み、そこで、ディスプレイ101またはディスプレイ301のような(しかし、それに制限されない。)ディスプレイにビデオ・データを書き込む。いくつかの実施例によれば、ビデオ・データが参照フレームでない場合、プロセスは508に進み、そこで、ビデオ・データ中のあらゆる双方向フレームおよび/または予測フレームを処理する。プロセスは510に進み、そこで、新しいモーション・ベクトルが処理されたフレーム中に存在するかどうかを決定する。いくつかの実施例では、新しいモーション・ベクトルが存在する場合は、プロセスは512に進み、そこで、最初に新しいモーション・ベクトルのためのビデオ・データをディスプレイに書き込む。いずれの場合も、その後プロセスは514に進み、そこで、フレームの終了を決定する。もし、それがフレームの終了でない場合は、プロセスは508に戻る。もし、それがフレームの終了である場合は、プロセスは502に戻り、再び全部または一部が実行されるが、そのことは当業者であれば、少なくともここで提供される教示に基づいて理解できるであろう。
図6は、本発明のいくつかの実施例に従って、図1−図3のコンピュータ・システムのような(しかし、それに制限されない。)コンピュータ・システム600を示す。本発明のいくつかの実施例において、コンピュータ・システム600は、1またはそれ以上のコアを有するプロセッサのようなCPU602を含む。いくつかの実施例によれば、コンピュータ・システム600は、さらに、図1−図3のグラフィック・システムのような(しかし、それに制限されない。)グラフィック・システム604を含む。本発明のいくつかの実施例に関して別記されるように、グラフィック・システム604は処理システム605を含む。いくつかの実施例によれば、処理システム605はディスプレイ制御装置を含み、ディスプレイ制御装置は遮断信号をディスプレイへ送信し、かつ、グラフィック・システムの1またはそれ以上のコンポーネントを遮断するロジックを含み、ここで、グラフィック・システムは、少なくともディスプレイ・インタフェースを含む。
いくつかの実施例では、コンピュータ・システム600は、コンピュータ・システム600の様々なコンポーネント間の管理およびアクセスを提供するために、ICHxのような(しかし、それに制限されない。)入力/出力(I/O)制御ハブ(ICH)606を含む。さらに、いくつかの実施例では、コンピュータ・システム600は、メモリ/格納装置608を含み、それは様々なタイプのランダム・アクセス・メモリ(RAM)、リード・オンリー・メモリ(ROM)、キャッシュ、およびハード・ドライブを含む。
さらに、本発明のいくつかの実施例では、コンピュータ・システム600は、ディスプレイ101,301のような(しかし、これに制限されない。)ディスプレイを含む。本発明の実施例によれば、コンピュータ・システム600は、さらにワイヤレス・ローカル・エリア・ネットワーク(WLAN)モジュール612を含み、コンピュータ・システム600へのネットワーク資源、およびDI109のような(しかし、それに制限されない)ディスプレイ・インタフェースにアクセスを提供し、ディスプレイへビデオ・データを転送する。
本発明の実施例は、当業者が本発明を実施することができるほど十分詳細に説明されている。他の実施例を用いることも可能であり、また、構造的、論理的、知的な変更を本発明の範囲から逸脱することなく行なうことも可能である。さらに、本発明の様々な実施例は、互いに相違しても、必ずしも排他的でないことが理解されるであろう。例えば、1つの実施例に記述された特定の特徴、構造、または特性は、他の実施例に含むことができる。当業者は、様々な形式で本発明の実施例の技術を実施することができることを、前記の説明から理解できるであろう。したがって、本発明の実施例が特定の例に関して記述されているとしても、本発明の実施例の真の範囲はそれらに制限されるべきではなく、したがって、図面、明細書、および添付の請求項を検討することにより、他の修正が当業者には明白になるであろう。
本発明のいくつかの実施例に従って、グラフィック・システムおよびディスプレイを具備するコンピュータ・システムを示す。 本発明のいくつかの実施例に従って、グラフィック・システムおよびディスプレイを具備するコンピュータ・システムを示す。 本発明のいくつかの実施例に従って、グラフィック・システムおよびディスプレイを具備するコンピュータ・システムを示す。 本発明のいくつかの実施例に従って、グラフィック・システムおよびディスプレイの動作のフローチャートを示す。 本発明のいくつかの実施例に従って、グラフィック・システムおよびディスプレイの一部を疎に更新する動作のフローチャートを示す。 本発明のいくつかの実施例に従ったコンピュータ・システムを示す。

Claims (26)

  1. ディスプレイ制御装置を含み、前記ディスプレイ制御装置は、ディスプレイに遮断信号を送信し、かつグラフィック・システムの1またはそれ以上のコンポーネントを遮断するロジックを含み、ここで、前記グラフィック・システムは、少なくともディスプレイ・インタフェースを含むことを特徴とするグラフィック・システム。
  2. 前記ロジックは、前記グラフィック・システムの前記1またはそれ以上のコンポーネントを起動し、前記グラフィック・システムを前記ディスプレイと再同期させることを特徴とする請求項1記載のグラフィック・システム。
  3. 前記ロジックは、起動信号を前記ディスプレイに送信することを特徴とする請求項2記載のグラフィック・システム。
  4. 前記ロジックは、前記ディスプレイから肯定応答を受信することを特徴とする請求項3記載のグラフィック・システム。
  5. 前記ロジックは、前記ディスプレイのための現在のフレーム・データが先のフレーム・データと差異がないという決定に続いて遮断信号を送信することを特徴とする請求項1記載のグラフィック・システム。
  6. 前記現在のフレーム・データと前記先のフレーム・データとの差が小さいことを特徴とする請求項5記載のグラフィック・システム。
  7. 前記ロジックは、前記ディスプレイのための現在のフレーム・データが先のフレーム・データと差異があるという決定に続いて、前記グラフィック・システムの前記1またはそれ以上のコンポーネントを起動することを特徴とする請求項2記載のグラフィック・システム。
  8. 前記ディスプレイ制御装置は、液晶ディスプレイ制御装置であることを特徴とする請求項1記載のグラフィック・システム。
  9. フレーム・データを前記ディスプレイ制御装置に提供するためのビデオ・グラフィック・エンジンを含むチップセットをさらに含むことを特徴とする請求項1記載のグラフィック・システム。
  10. 前記ディスプレイ制御装置は、前記フレーム・データをエンコードするためのエンコーダをさらに含むことを特徴とする請求項1記載のグラフィック・システム。
  11. ディスプレイにビデオ・データを転送するためのディスプレイ・インタフェースと、
    ディスプレイ制御装置であって、前記ディスプレイ制御装置は、ディスプレイに遮断信号を送信し、かつグラフィック・システムの1またはそれ以上のコンポーネントを遮断するロジックを含む、ディスプレイ制御装置と、
    から構成されることを特徴とするコンピュータ・システム。
  12. ディスプレイと、
    ワイヤレス・ローカル・エリア・ネットワーク・モジュールと、
    をさらに含むことを特徴とする請求項11記載のコンピュータ・システム。
  13. ディスプレイに遮断信号を送信する段階と、
    グラフィック・システムの1またはそれ以上のコンポーネントを遮断する段階であって、前記グラフィック・システムは、少なくともディスプレイ・インタフェースを含む、段階と、
    から構成されることを特徴とする方法。
  14. 前記グラフィック・システムの前記1またはそれ以上のコンポーネントを起動する段階と、
    前記グラフィック・システムを前記ディスプレイと再同期させる段階と、
    をさらに含むことを特徴とする請求項13記載の方法。
  15. 前記グラフィック・システムを前記ディスプレイと再同期させる段階は、起動信号を前記ディスプレイに送信する段階をさらに含むことを特徴とする請求項14記載の方法。
  16. 前記グラフィック・システムを前記ディスプレイと再同期させる段階は、前記ディスプレイから肯定応答を受信する段階をさらに含むことを特徴とする請求項15記載の方法。
  17. 前記遮断信号を送信する段階は、前記ディスプレイのための現在のフレーム・データが先のフレーム・データと差異がないという決定に続くことを特徴とする請求項13記載の方法。
  18. 前記現在のフレーム・データと前記先のフレーム・データとの差が小さいことを特徴とする請求項17記載の方法。
  19. 前記グラフィック・システムの前記1またはそれ以上のコンポーネントを起動する段階は、前記ディスプレイのための現在のフレーム・データが先のフレーム・データと差異があるという決定に続くことを特徴とする請求項14記載の方法。
  20. グラフィック・システムから遮断信号を受信し、かつ、ディスプレイの1またはそれ以上のコンポーネントを遮断する段階と、
    前記ディスプレイのためのフレーム・データを提供するためにフレーム・バッファを活性化する段階と、
    前記ディスプレイをリフレッシュする場合は前記フレーム・バッファにスイッチする段階と、
    から構成されることを特徴とする方法。
  21. 前記ディスプレイを前記グラフィック・システムと同期させる段階と、
    フレーム・データのための前記グラフィック・システムにスイッチ・バックする段階と、
    をさらに含むことを特徴とする請求項20記載の方法。
  22. 前記ディスプレイを前記グラフィック・システムと同期させる段階は、前記ディスプレイの前記1またはそれ以上のコンポーネントを活性化する段階を含むことを特徴とする請求項21記載の方法。
  23. 前記グラフィック・システムにスイッチ・バックする段階は、前記フレーム・バッファを遮断する段階をさらに含むことを特徴とする請求項21記載の方法。
  24. 自己リフレッシュ・ディスプレイ制御装置であって、前記自己リフレッシュ・ディスプレイ制御装置は、グラフィック・システムから遮断信号を受信し、かつディスプレイの1またはそれ以上のコンポーネントを遮断し、前記ディスプレイにフレーム・データを提供ためにフレーム・バッファを活性化し、前記ディスプレイをリフレッシュする場合は、前記フレーム・バッファにスイッチすることを特徴とするディスプレイ。
  25. 前記ロジックは、前記ディスプレイを前記グラフィック・システムと同期させ、かつ、フレーム・データのための前記グラフィック・システムにスイッチ・バックすることを特徴とする請求項24記載のディスプレイ。
  26. 前記ロジックは、前記ディスプレイの前記1またはそれ以上のコンポーネントを活性化することを特徴とする請求項25記載のディスプレイ。
JP2008544589A 2005-12-29 2006-12-14 電力効率の優れたディスプレイのための方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システム Expired - Fee Related JP4917106B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/322,927 2005-12-29
US11/322,927 US20070152993A1 (en) 2005-12-29 2005-12-29 Method, display, graphics system and computer system for power efficient displays
PCT/US2006/047810 WO2007078863A1 (en) 2005-12-29 2006-12-13 Method, display, graphics system and computer system for power efficient displays

Publications (2)

Publication Number Publication Date
JP2009518693A true JP2009518693A (ja) 2009-05-07
JP4917106B2 JP4917106B2 (ja) 2012-04-18

Family

ID=37950092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008544589A Expired - Fee Related JP4917106B2 (ja) 2005-12-29 2006-12-14 電力効率の優れたディスプレイのための方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システム

Country Status (7)

Country Link
US (1) US20070152993A1 (ja)
JP (1) JP4917106B2 (ja)
KR (1) KR100985691B1 (ja)
CN (1) CN101292278B (ja)
DE (1) DE112006003411T5 (ja)
TW (1) TW200745938A (ja)
WO (1) WO2007078863A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108635A1 (en) * 2012-01-20 2013-07-25 Sharp Kabushiki Kaisha Methods for adapting refresh behavior and electronic devices configured for adapting refresh behavior
JP2013545156A (ja) * 2010-09-24 2013-12-19 インテル・コーポレーション 表示動作を制御する技術
US9384524B2 (en) 2013-03-25 2016-07-05 Kabushiki Kaisha Toshiba Image processing apparatus and image display system

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274501B2 (en) * 2008-11-18 2012-09-25 Intel Corporation Techniques to control self refresh display functionality
US9865233B2 (en) * 2008-12-30 2018-01-09 Intel Corporation Hybrid graphics display power management
TWI417851B (zh) 2009-06-05 2013-12-01 Chunghwa Picture Tubes Ltd 液晶顯示器的驅動裝置與其驅動方法
CN102109899B (zh) * 2009-12-23 2015-06-24 联想(北京)有限公司 计算机、显示器、及计算机的显示方法
US8760459B2 (en) * 2009-12-30 2014-06-24 Intel Corporation Display data management techniques
US8823721B2 (en) * 2009-12-30 2014-09-02 Intel Corporation Techniques for aligning frame data
US8933951B2 (en) * 2010-03-31 2015-01-13 Intel Corporation Techniques for controlling frame refresh
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
GB2486411B (en) * 2010-12-13 2013-04-24 Displaylink Uk Ltd Processing of display data in a display system
CN102611874B (zh) * 2011-01-19 2014-04-30 深圳市视晶无线技术有限公司 一种实现低功耗的高清视频无线传输方法及系统
US20120206461A1 (en) * 2011-02-10 2012-08-16 David Wyatt Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller
US9047085B2 (en) * 2011-03-14 2015-06-02 Nvidia Corporation Method and apparatus for controlling sparse refresh of a self-refreshing display device using a communications path with an auxiliary communications channel for delivering data to the display
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
CN102543023B (zh) * 2012-01-10 2014-04-02 硅谷数模半导体(北京)有限公司 接收设备、视频刷新频率的控制方法、装置及系统
US8824811B2 (en) * 2012-03-06 2014-09-02 Htc Corporation LCD module, portable electronic devices and displaying method thereof
KR101307557B1 (ko) * 2012-03-09 2013-09-12 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
US9111500B2 (en) * 2012-04-19 2015-08-18 Apple Inc. Devices and methods for pixel discharge before display turn-off
US9286022B2 (en) 2013-03-12 2016-03-15 Displaylink (Uk) Limited Processing of display data in a display system
CN103354077B (zh) * 2013-05-31 2017-02-08 上海和辉光电有限公司 一种像素驱动电路及显示面板
CN105474300B (zh) * 2013-09-27 2018-07-13 英特尔公司 显示器接口分区
USD741318S1 (en) 2013-10-25 2015-10-20 Intel Corporation Electronic device with a window
KR102305765B1 (ko) * 2015-03-27 2021-09-28 삼성전자주식회사 전자 장치 및 전자 장치에서의 디스플레이 제어 방법
WO2017170630A1 (ja) * 2016-04-01 2017-10-05 シャープ株式会社 表示装置、表示装置の制御方法、および制御プログラム
US11062674B2 (en) * 2019-06-28 2021-07-13 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319967A (ja) * 1996-05-31 1997-12-12 Tec Corp データ処理装置
JPH10214070A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd ディスプレイ装置
JPH11112964A (ja) * 1997-10-01 1999-04-23 Fuji Electric Co Ltd 画像伝送装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2004189A (en) * 1933-09-07 1935-06-11 Raymond T Moloney Coin slide
JPS60254190A (ja) * 1984-05-31 1985-12-14 株式会社 アスキ− デイスプレイコントロ−ラ
US5724446A (en) * 1995-04-18 1998-03-03 Advanced Micro Devices, Inc. Video decoder apparatus using non-reference frame as an additional prediction source and method therefor
US5903313A (en) * 1995-04-18 1999-05-11 Advanced Micro Devices, Inc. Method and apparatus for adaptively performing motion compensation in a video processing apparatus
US5757365A (en) * 1995-06-07 1998-05-26 Seiko Epson Corporation Power down mode for computer system
US5818533A (en) * 1996-08-08 1998-10-06 Lsi Logic Corporation Method and apparatus for decoding B frames in video codecs with minimal memory
US6510525B1 (en) * 1999-04-26 2003-01-21 Mediaq, Inc. Method and apparatus to power up an integrated device from a low power state
EP1193978A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Procédé de rafraíchissement d'écran
EP1334617B1 (en) * 2000-11-14 2015-04-01 Cisco Technology, Inc. Networked subscriber television distribution
US7589737B2 (en) * 2001-10-31 2009-09-15 Hewlett-Packard Development Company, L.P. System and method for communicating graphics image data over a communication network
US7256788B1 (en) * 2002-06-11 2007-08-14 Nvidia Corporation Graphics power savings system and method
JP4284390B2 (ja) * 2002-06-27 2009-06-24 ソニー株式会社 アクティブマトリクス表示装置及び画像信号処理装置
US6992675B2 (en) * 2003-02-04 2006-01-31 Ati Technologies, Inc. System for displaying video on a portable device and method thereof
US7268755B2 (en) * 2003-03-25 2007-09-11 Intel Corporation Architecture for smart LCD panel interface
US7734943B2 (en) * 2003-04-03 2010-06-08 Intel Corporation Low power display refresh
US7567252B2 (en) * 2003-12-09 2009-07-28 Microsoft Corporation Optimizing performance of a graphics processing unit for efficient execution of general matrix operations
US20050182978A1 (en) * 2004-02-17 2005-08-18 Anderson Jason M. Always ready computing device
US7492369B2 (en) * 2004-04-09 2009-02-17 Marvell International Ltd. Loading an internal frame buffer from an external frame buffer
TWI299130B (en) * 2004-10-01 2008-07-21 Realtek Semiconductor Corp Video output apparatus and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09319967A (ja) * 1996-05-31 1997-12-12 Tec Corp データ処理装置
JPH10214070A (ja) * 1997-01-29 1998-08-11 Hitachi Ltd ディスプレイ装置
JPH11112964A (ja) * 1997-10-01 1999-04-23 Fuji Electric Co Ltd 画像伝送装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013545156A (ja) * 2010-09-24 2013-12-19 インテル・コーポレーション 表示動作を制御する技術
US8941592B2 (en) 2010-09-24 2015-01-27 Intel Corporation Techniques to control display activity
WO2013108635A1 (en) * 2012-01-20 2013-07-25 Sharp Kabushiki Kaisha Methods for adapting refresh behavior and electronic devices configured for adapting refresh behavior
US9064449B2 (en) 2012-01-20 2015-06-23 Sharp Laboratories Of America, Inc. Electronic devices configured for adapting refresh behavior
US9384524B2 (en) 2013-03-25 2016-07-05 Kabushiki Kaisha Toshiba Image processing apparatus and image display system

Also Published As

Publication number Publication date
CN101292278A (zh) 2008-10-22
KR20080079290A (ko) 2008-08-29
DE112006003411T5 (de) 2008-10-30
JP4917106B2 (ja) 2012-04-18
TW200745938A (en) 2007-12-16
WO2007078863A1 (en) 2007-07-12
KR100985691B1 (ko) 2010-10-05
CN101292278B (zh) 2011-09-14
US20070152993A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4917106B2 (ja) 電力効率の優れたディスプレイのための方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システム
US20070153007A1 (en) Method, processing system and computer system for sparse update displays
US20080143695A1 (en) Low power static image display self-refresh
KR101534474B1 (ko) 디스플레이 이미지의 선택적 갱신을 이용하는 플랫폼 전력 소비의 제어
TWI418994B (zh) 整合顯示控制器至低功率處理器中
US9152201B2 (en) Method and system for display output stutter
US7598959B2 (en) Display controller
US20110078536A1 (en) Using Motion Change Detection to Reduce Power Consumption of Display Systems
TWI418975B (zh) 混合圖形顯示電源管理的裝置與系統及其非暫態機器可讀取媒體
CN106415698B (zh) 具有动态帧速率支持的功率优化
US8310488B2 (en) Dynamic context switching between architecturally distinct graphics processors
JP2009175704A (ja) ディスプレイシステム及び同ディスプレイシステムの電力消費低減方法
CN107493448A (zh) 图像处理系统、图像显示方法及显示装置
US20120120083A1 (en) Display apparatus, and display controller and operating method thereof
US9177534B2 (en) Data transmission for display partial update
JP2006236159A (ja) 情報処理装置及びその省電力制御方法
US20130083047A1 (en) System and method for buffering a video signal
JP7447196B2 (ja) 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張
US8508542B2 (en) Systems and methods for operating a display
CN116324962A (zh) 用于显示面板fps切换的方法和装置
WO2021087826A1 (en) Methods and apparatus to improve image data transfer efficiency for portable devices

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4917106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees