KR101217352B1 - 하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체 - Google Patents

하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체 Download PDF

Info

Publication number
KR101217352B1
KR101217352B1 KR1020090130812A KR20090130812A KR101217352B1 KR 101217352 B1 KR101217352 B1 KR 101217352B1 KR 1020090130812 A KR1020090130812 A KR 1020090130812A KR 20090130812 A KR20090130812 A KR 20090130812A KR 101217352 B1 KR101217352 B1 KR 101217352B1
Authority
KR
South Korea
Prior art keywords
graphics controller
controller
display
display device
logic
Prior art date
Application number
KR1020090130812A
Other languages
English (en)
Other versions
KR20100080393A (ko
Inventor
서 더블유 크와
제임스 피 카다츠
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20100080393A publication Critical patent/KR20100080393A/ko
Application granted granted Critical
Publication of KR101217352B1 publication Critical patent/KR101217352B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)

Abstract

몇몇 실시예들은 하이브리드 그래픽 디스플레이 전력 관리와 관련된 기술을 설명하고 있다. 일 실시예에서, 비디오 스트림의 하나 이상의 이미지 프레임들에 대응하는 데이터는 로컬 프레임 버퍼에 저장된다. 그 다음, 디스플레이 디바이스(예를 들어, LCD)는 로컬 프레임 버퍼 내의 저장된 데이터 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동될 수 있다. 다른 실시예도 설명된다.

Description

하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체 {HYBRID GRAPHICS DISPLAY POWER MANAGEMENT}
본 발명은 전반적으로 전자기기 분야에 관한 것이다. 보다 구체적으로, 본 발명의 실시예는 하이브리드 그래픽 디스플레이 전력 관리에 관한 것이다.
휴대용 컴퓨팅 디바이스들은, 부분적으로, 그들의 가격 감소 및 성능 증가 때문에 인기를 얻고 있다. 그들의 대중성 증가에 대한 다른 이유는 몇몇 휴대용 컴퓨팅 디바이스들이, 예컨대 배터리 전력에 의존함으로써, 많은 장소에서 동작할 수 있다는 사실로 인한 것일 수 있다. 그러나, 보다 많은 기능이 휴대용 컴퓨팅 디바이스 내에 통합됨에 따라, 예를 들어 연장된 시간 동안 배터리 전력을 유지시키기 위해, 전력 소모를 감소시킬 필요성이 점차 중요해지고 있다.
더욱이, 몇몇 휴대용 컴퓨팅 디바이스들은 액정 디스플레이(LCD) 또는 "평면(flat panel)" 디스플레이를 포함한다. 현재의 이동 디바이스들은 전반적으로 디스플레이 상에 새로운 프레임을 갱신하기 위해 "항상 준비"되어 있도록 설계된다. 이러한 준비 상태가 시각적 성능 요건에 대해서는 유용할 수 있지만, 시스템이 유휴(idle) 상태일 때(예를 들어, 디스플레이 상의 이미지가 일 시간 구간 동안 변경되지 않을 때)에는 발생되는 전력은 낭비일 뿐이다.
상세한 설명은 첨부한 도면을 참조하여 제공된다. 도면에서, 참조 번호의 상위 자릿수는 참조 번호가 처음 나타난 도면을 식별한다. 상이한 도면에서 동일한 참조번호를 사용하는 것은 유사하거나 동일한 아이템들을 나타내는 것이다.
다음의 설명에서, 많은 특정 세부사항이 다양한 실시예들의 완전한 이해를 제공하기 위해 설명된다. 그러나, 몇몇 실시예들은 특정 세부사항 없이도 실행될 수 있다. 다른 경우, 잘 알려진 방법, 절차, 콤포넌트 및 회로는 특정 실시예를 모호하지 않게 하도록 하기 위해 상세히 설명되지 않는다.
본 명세서에 논의된 실시예들 중 몇몇은, 그래픽 성능을 유지하면서, 전력 효율적 및/또는 (상이한 크기의 디스플레이 및/또는 디스플레이 로컬 프레임 버퍼에 대한) 확장축소 시에도 난조가 생기지 않는 신규한 기술 및 아키텍처를 제공할 수 있다. 실시예에서, 스위칭 콤포넌트 및 관련 로직은 (관련 칩셋, 프로세서, 디스플레이 디바이스, 그래픽 로직 등과 같은) 하나 이상의 그래픽 디바이스 내에 통합되어, 예컨대 유휴 주기(들) 동안에 개별 그래픽으로부터 통합 그래픽(GFX(그래픽 효과)로도 지칭됨)으로 스위칭하거나 자가-리프레시(self-refresh)로 진입함으로써 디스플레이 전력 최적화를 용이하게 할 수 있다. 본 명세서에서 논의된 바와 같이, "유휴" 주기(들)는 디스플레이된 이미지가 선택 기간 동안, 예컨대 1㎳, 보다 짧은 또는 보다 긴 주기 동안 변경하지 않을 때를 지칭한다. 일 실시예에서, 메모리(예컨대, 그래픽 메모리 또는 시스템 메모리)의 일부분은 콘텍스트 스위칭이 개별 그래픽과 통합 그래픽 사이의 보다 평탄한 천이를 용이하게 하도록 활용될 수 있다.
몇몇 실시예들에서, 통합 그래픽은 (프로세서, 마더보드 상의 칩셋 등과 같은) 하나 이상의 시스템 콤포넌트와 통합될 수 있는 그래픽 로직을 지칭하는 반면, 개별 그래픽은 본 명세서에서, 예컨대 도 1 내지 도 7에 관하여 더 논의되겠지만, (예컨대 PCI, PCI 익스프레스 등을 포함하는) 버스/상호접속 또는 포인트-투-포인트 접속을 통해 다른 컴퓨팅 시스템 구성에 연결되는 (인터페이스 카드와 같은) 별도의 인터페이스 디바이스 상에 제공되는 그래픽 로직을 지칭할 수도 있다. 또한, 본 명세서에서 논의된 실시예들 중 몇몇은 도 1 내지 도 7에 관하여 논의되겠지만 다양한 컴퓨팅 시스템에서 활용될 수 있다. 보다 구체적으로, 도 1은 본 발명의 실시예에 따른 컴퓨팅 시스템(100)의 블록도를 예시하고 있다. 컴퓨팅 시스템(100)은 상호접속 네트워크(또는 버스)(104)를 통해 통신하는 하나 이상의 중앙처리장치(들)(CPU) 또는 프로세서(102-1 내지 102-N)(본 명세서에서는 총괄적으로 "프로세서(102)" 또는 "프로세서들(102)"로 지칭됨)를 포함할 수 있다. 프로세서들(102)은 범용 프로세서, 네트워크 프로세서(컴퓨터 네트워크(103)를 통해 통신되는 데이터를 처리함), 또는 다른 유형의 프로세서(축소명령셋컴퓨터(reduced instruction set computer: RISC) 프로세서 또는 복합명령셋컴퓨터(complex instruction set computer: CISC)를 포함함)를 포함할 수 있다.
더욱이, 프로세서들(102)은 단일 또는 다중 코어 설계를 가질 수 있는데, 예를 들어, 프로세서들(102) 중 하나 이상은 하나 이상의 프로세서 코어(105-1 내지 105-N)(본 명세서에서는 총괄적으로 "코어(105)" 또는 "코어들(105)"로 지칭됨)를 포함할 수 있다. 다중 코어 설계를 갖는 프로세서들(102)은 동일한 집적회로(IC) 다이 상에 상이한 유형의 프로세서 코어들(105)을 집적할 수 있다. 또한, 다중 코어 설계를 갖는 프로세서들(102)은 대칭 또는 비대칭 멀티프로세서들로서 구현될 수 있다.
실시예에서, 프로세서들(102) 중 하나 이상은 하나 이상의 캐시(106-1 내지 106-N)(본 명세서에서는 총괄적으로 "캐시(106)" 또는 캐시들(106)"로 지칭됨)를 포함할 수 있다. 캐시(106)는 (예를 들어, 코어들(105) 중 하나 이상에 의해) 공유될 수도 있고, 또는 (레벨 1(L1) 캐시와 같이) 내밀한 것일 수 있다. 더욱이, 캐시(106)는 코어들(105)과 같은 프로세서들(102)의 하나 이상의 콤포넌트들에 의해 활용되는 데이터(예컨대, 명령을 포함함)를 저장할 수 있다. 예를 들어, 캐시(106)는 프로세서(102)의 콤포넌트들에 의한 보다 신속한 액세스를 위해 메모리(107)(본 명세서에서는 시스템 메모리라고도 지칭됨)에 저장된 데이터를 국부적으로 캐시할 수 있다. 실시예에서, 캐시(106)(공유될 수 있음)는 중간 레벨 캐시 및/또는 최종 레벨 캐시(LLC)를 포함할 수 있다. 프로세서들(102)의 다양한 콤포넌트들은 버스 또는 상호접속 네트워크를 통해 캐시(106) 및/또는 메모리 제어기 또는 허브와 통신할 수도 있다.
칩셋(108)도 상호접속 네트워크(104)와 통신할 수 있다. 칩셋(108)은 그래픽 및 메모리 제어 허브(graphics and memory control hub: GMCH)(109)를 포함할 수 있다. GMCH(109)는 메모리(107)와 통신하는 메모리 제어기(110)를 포함할 수 있다. 메모리(107)는 프로세서(102)에 의해 또는 컴퓨팅 시스템(100) 내에 포함되는 임의의 다른 디바이스에 의해 실행되는 명령 시퀀스를 포함하는 데이터를 저장할 수 있다. 본 발명의 일 실시예에서, 메모리(107)는 랜덤 액세스 메모리(RAM), 동적 RAM(DRAM), 동기적 DRAM(SDRAM), 정적 RAM(SRAM) 등과 같은 하나 이상의 휘발성 저장(또는 메모리) 디바이스 또는 기타 유형의 저장 디바이스를 포함할 수 있다. 하드디스크와 같은 비휘발성 메모리도 활용될 수 있다. 다수의 시스템 메모리들과 같은 추가 디바이스들은 상호접속 네트워크(104)를 통해 통신할 수 있다.
GMCH(109)는 또한 그래픽 인터페이스 제어기(114) 및 디스플레이 스위칭 로직(115)을 포함할 수 있다. 본 명세서에서, 예를 들어 도 2 내지 도 6에 관하여 추후 논의되겠지만, 로직(115)은 개별 그래픽, 통합 그래픽, 또는 디스플레이 디바이스(116)용 자가-리프레시 모드(self-refresh mode) 사이의 스위칭을 야기할 수 있다. 또한, 로직(115)은, 구현예에 따라 칩셋(108), 그래픽 제어기(114), 디스플레이 디바이스(116) 등을 포함하되 이들로 제한되는 것은 아닌 다양한 위치에 제공될 수 있다. 그래픽 인터페이스 제어기(114)는 디스플레이 디바이스(116)와 통신하여, 예를 들어 메모리(107) 내에 저장된 데이터, 네트워크(103)로부터 수신된 데이터, 디스크드라이브(128)에 저장된 데이터, 캐시(들)(106)에 저장된 데이터, 프로세서(들)(102)에 의해 처리된 데이터 등에 대응하는 하나 이상의 이미지 프레임 들을 디스플레이할 수 있다. 그래픽 제어기(114)는 통합 그래픽, 개별 그래픽, 또는 양 그래픽을 모두 포함할 수 있다. 또한, 그래픽 제어기(114)는 시스템(100) 내에서 (예컨대, 마더보드, (도시된 것과 같은) 칩셋(108) 등) 통합되거나, 또는 (버스(104) 및/또는 버스(122)를 포함하는 포인트-투-포인트 또는 공용 상호접속을 통해 시스템(100) 콤포넌트들에 결합되는) 인터페이스 카드와 같은 별도의 인터페이스 상에 통합될 수 있다.
디스플레이스 디바이스(116)는 (LCD, 전계 방출 디스플레이(field emission display: FED), 또는 플라즈마 디스플레이를 포함하는) 평면 디스플레이 또는 음극선관(cathode ray tube: CRT)을 구비한 디스플레이 디바이스와 같은 임의의 유형의 디스플레이 디바이스일 수 있다. 본 발명의 일 실시예에서, 그래픽 인터페이스 제어기(114)는 저전압 차분 신호(LVDS) 인터페이스, (비디오 일렉트로닉스 표준 협회(Video Electronics Standards Association: VESA)에 의해 제안된 디지털 디스플레이 인터페이스 표준(2006년 5월에 승인됨. 현재 버전 1.1은 2007년 4월 2일에 승인됨)인) DisplayPort, 디지털 비디오 인터페이스(digital video interface: DVI) 또는 고선명 멀티미디어 인터페이스(high definition multimedia interface: HDMI)를 통해 디스플레이 디바이스(16)와 통신할 수 있다. 또한, 디스플레이 디바이스(116)는, 예를 들어 비디오 메모리(예를 들어, GMCH(109) 또는 디스플레이 디바이스(116)(도시되지 않음)에 연결됨) 또는 시스템 메모리(예를 들어, 메모리(107))와 같은 저장 디바이스에 저장된 이미지의 디지털 표현을 디스플레이 디바이스(116)(도시되지 않음)에 의해 번역되고 디스플레이되는 디스플레이 신호로 변 환하는 신호 변환기를 통해 그래픽 인터페이스 제어기(114)와 통신할 수 있다.
허브 인터페이스(118)는 GMCH(109) 및 입력/출력 제어 허브(ICH)(120)가 통신하게 할 수 있다. ICH(120)(본 명세서에서는 플랫폼 제어 허브(platform control hub: PCH)이라고 지칭될 수 있음)는 컴퓨팅 시스템(100)과 통신하는 I/O 디바이스에 대한 인터페이스를 제공할 수 있다. ICH(120)는 주변장치 콤포넌트 상호접속(peripheral component interconnect: PCI) 브릿지, 범용 직렬 버스(USB) 제어기와 같은 주변장치 브릿지 또는 기타 유형의 주변장치 브릿지나 제어기를 통해 버스(122)와 통신할 수 있다. 브릿지(124)는 CPU(102)와 주변장치 디바이스 사이에 데이터 경로를 제공할 수 있다. 다른 유형의 토폴로지들도 활용될 수 있다. 또한, 다수의 버스들은, 예를 들어 다수의 브릿지 또는 제어기를 통해 ICH(120)와 통신할 수 있다. 더욱이, ICH(120)와 통신하는 다른 주변장치들은, 본 발명의 다양한 실시예에서, 통합 드라이브 전자기기(integrated drive electronics: IDE) 또는 소형 컴퓨터 시스템 인터페이스(SCSI) 하드드라이브(들), USB 포트(들), 키보드, 마우스, 병렬 포트(들), 직렬 포트(들), 플로피 디스크 드라이브(들), 디지털 출력 지원부(예를 들어, 디지털 비디오 인터페이스(DVI)), 또는 기타 디바이스들을 포함할 수 있다.
버스(122)는 오디오 디바이스(126), 하나 이상의 디스크 드라이브(들)(128) 및 네트워크 인터페이스 디바이스(130)(컴퓨터 네트워크(103)와 통신함)와 통신할 수 있다. 다른 디바이스들은 버스(122)를 통해 통신할 수 있다. 또한, (네트워크 인터페이스 디바이스(130)와 같은) 다양한 콤포넌트들은 본 발명의 몇몇 실시예에 서 GMCH(109)와 통신할 수 있다. 추가로, 프로세서(102) 및 GMCH(109)는 단일 칩을 형성하도록 결합될 수 있다. 또한, 그래픽 제어기(114) 및/또는 로직(115)은 본 발명의 다른 실시예에서 디스플레이 디바이스(116) 내에 포함될 수 있다.
또한, 컴퓨팅 시스템(100)은 휘발성 및/또는 비휘발성 메모리(또는 저장소)를 포함할 수 있다. 예를 들어, 비휘발성 메모리는, ROM, PROM, EPROM, EEPROM, 디스크 드라이브(예컨대, 디스크 드라이브(128)), 플로피 디스크, CD-ROM, DVD, 플래시 메모리, 자기광 디스크, 또는 전자 데이터(예컨대, 인스트럭션을 포함함)를 저장할 수 있는 기타 유형의 비휘발성 머신 판독가능 미디어 중 하나 이상의 것을 포함할 수 있다.
도 2는 본 발명의 실시예에 따른 컴퓨팅 시스템(200)의 일부분에 대한 블록도를 예시하고 있다. 도 2에 도시된 바와 같이, 시스템(200)은 로직(115), 디스플레이 디바이스(116), 프로세서(202)(예를 들어, MCH(203) 및 GFX(204)가 프로세서(202) 내에서 구현될 수도 있고, 동일한 IC 칩 또는 별도의 칩 상에 있는 개별 콤포넌트들로서 구현될 수도 있는 하나 이상의 코어 및 유엔-코어(un-core)를 구비함), PCH(208)(도 1의 ICH(120)와 동일하거나 유사할 수 있으며, 예를 들어 비휘발성 메모리(NVM), 디스크 등에 연결될 수 있음), 이산 그래픽 제어기 로직(206)(도 1에 관하여 논의된 바와 같이, 다양한 형태로 다양한 위치에 제공될 수 있음)을 포함할 수 있다. 도시된 바와 같이, PCH(208)는 직접 미디어 인터페이스(Direct media Interface: DMI) 및 (USB 및 무선 USB를 사용한 컴퓨터 및 디스플레이의 접속을 허용하는 DisplayLink™ 인터페이스 기술과 같은) 디스플레이 인터페이스를 통해 MCH(203) 및 GFX(204)와 제각각 통신할 수 있다.
몇몇 실시예에서, 도 2에 도시된 콤포넌트들 중 적어도 몇몇은 디스플레이 패널 내에 또는 마더보드 상에 임베디드될 수 있다. 디스플레이 스위칭 로직(115)은 제어기(210), 로컬 프레임 버퍼(Local Frame Buffer: LFB)(212) 및 다중화기(MUX)(214)를 포함할 수 있다. 제어기(210)는 (예를 들어, 프로세서(202), GFX(204) 및/또는 이산 그래픽(206)에 의한 표시(예컨대 신호 또는 메모리(107), 또는 본 명세서의 도면을 참조하여 논의되는 다른 메모리/캐시 내의 레지스터 또는 메모리 위치에 저장된 값임)에 기초하여) LFB(212), GFX(204) 및/또는 이산 그래픽(206)으로부터의 데이터에 따라 디스플레이 디바이스(116)의 구동을 스위칭할 수 있다. 도 2에 도시된 바와 같이, 제어기(210)는 선택 신호(215)를 MUX(214)에 제공하여, GFX(204) 또는 이산 그래픽(206)으로부터의 입력들 사이에서 선택할 수 있다.
대안으로, 제어기(210)는 LFB(212)로부터의 데이터를 활용하여 디스플레이 디바이스(116)의 자가-리프레시를 제공할 수 있다. 몇몇 실시예에서, 그렇게 함으로써, CPU/GPU(중앙 처리 장치/그래픽 처리 장치) 복합체 및/또는 이산 그래픽(206)(예를 들어, 박스(220)로 표시된 항목) 및 PCH(208)와 같은 나머지 플랫폼은 전력이 적극적으로 관리될 수 있다(심지어, 예를 들어, 제각기의 클록 신호를 턴 오프함으로써 턴 오프될 수 있다). 이것은, CPU-GPU 복합체 및 이산 그래픽 제어기와 같은 난해한(deep) 서브미크론 CMOS 프로세스 기술에서 제조되는 고성능 실리콘의 누설 영향을 처리하는 데 특히 유용할 수 있다. 또한, 시스템 메모리, 플랫폼 클록 칩(222), 및 도 1, 2 또는 도 7의 콤포넌트들로의 공급 전압(도시되지 않음)을 조절하는 전압 조절기와 같은 플랫폼 구성요소의 전력 영향은 그러한 콤포넌트들이 아무런 작업도 수행하고 있지 않을 때 감소될 수 있다.
도 3은 실시예에 따라 이산 그래픽으로부터 통합 그래픽으로의 콘텍스트 스위칭과 연관되는 콤포넌트들을 예시하고 있다. 도 4는 실시예에 따라 통합 그래픽으로부터 이산 그래픽으로의 콘텍스트 스위칭과 연관된 콤포넌트들을 예시하고 있다. 몇몇 실시예에서, 이산 그래픽 제어기(206)의 활용은 더 많은 전력을 소비하지만, 통합 그래픽 제어기(204)에 비해 상대적으로 성능을 개선할 수 있다. 유사하게, 통합 그래픽 제어기(204)의 활용은 보다 적은 전력을 소비하지만, 이산 그래픽 제어기(206)에 비해 상대적으로 성능을 감소시킬 수 있다.
도 3에 도시된 바와 같이, 일단 이산 그래픽 제어기(206)가 (예를 들어, (전력 소비 세팅, 낮은 배터리 충전 레벨 조건, 낮은 성능 설정 등과 같은) 플랫폼이 전력을 보존하거나 성능을 감소시킬 것이라는 표시에 기초하여) 통합 그래픽으로 스위칭할 필요성을 검출한다면, 제어기(206)는 (예를 들어, 현재 전체 프레임의) 플러시가 (예를 들어, PEG(PCI Express Graphics) 포트를 통해) 발생하게 할 수 있다. 통합 그래픽 제어기(204)는 디스플레이 콘텍스트 스위칭에 대응하는 데이터(예를 들어, 하나 이상의 이미지 프레임)를 시스템 메모리(107)에 저장하게 하여, 통합 그래픽 제어기(204)가 스위칭 동안에 인터럽션이 거의 없거나 전혀 없이 그래픽 이미지의 디스플레이를 재개할 수 있게 한다.
도 4에 도시된 바와 같이, 일단 통합 그래픽 제어기(204)가 (예를 들어, 플랫폼이 (높은 전력 소비 세팅, AC 어댑터의 존재, 그래픽 집약 애플리케이션 등과 같은) 보다 높은 성능을 제공할 것이라는 표시에 기초하여) 이산 그래픽으로 스위칭할 필요성을 검출한다면, 그것은 (예를 들어, 현재 전체 프레임의) 플러시가 (예를 들어, PEG 포트를 통해) 발생하게 할 수 있다. 통합 그래픽 제어기(204)는 디스플레이 콘텍스트 스위칭에 대응하는 데이터(예를 들어, 하나 이상의 이미지 프레임을 포함함)를 (예를 들어, 제어기(206)와 동일한 통합 회로 상에 제공될 수 있는) 이산 그래픽 제어기(206)에 의해 액세스가능 로컬 비디오 메모리(402) 내에 저장하게 하여, 이산 그래픽 제어기(206)가 스위칭 동안에 인터럽션이 거의 없거나 전혀 없이 그래픽 이미지의 디스플레이를 재개할 수 있게 한다. 메모리(402)는 메모리(107)에 관하여 논의된 것들 또는 (비디오 RAM(VRAM)과 같은) 비디오 데이터의 저장을 위해 설계된 RAM형 디바이스를 포함하는 임의의 유형의 메모리 디바이스일 수 있다. 몇몇 실시예에서, 디스플레이 콘텍스트 스위칭 데이터는 LFB(212)에 저장될 수 있다.
몇몇 실시예에서, 포함된 콤포넌트들이 전술한 기능을 생성하도록 지원할 두 가지 프로토콜 핸드셰이크(handshake)가 존재한다. 첫째, 이산 그래픽 제어기(206) 및 통합 그래픽 제어기(204)는 (실시예에서 콘텍스트 스위치를 초기화하는 소프트웨어 가시적 제어를 허용할 뿐 아니라) 콘텍스트 스위칭을 위한 메모리 영역을 정의하는 메커니즘을 용이하게 할 것이다. 그렇게 하는 것은, 하이브리드 그래픽 애플리케이션을 목적으로 그러한 그래픽 제어기들 사이에 디스플레이 상의 현재 이미지를 포팅(porting)함에 있어서 투명성(transparency)을 허용할 것이다. 예를 들어, 도 3은 구성 레지스터(들)(BAR로 표시됨)를 통한 이러한 메모리 영역의 정의 를 위한 프로토콜 메커니즘 및 콘텍스트 스위칭을 수행하기 위해 유휴 시스템 상에 현재 디스플레이되는 이미지 콘텐츠의 스트리밍의 초기화를 위한 프로토콜 메커니즘을 예시하고 있다. BAR은 또한 도 4에 도시된 바와 같이 통합 그래픽 제어기(204)로부터 이산 그래픽 제어기(206)로의 스위칭에 사용될 수 있다. 또한, 도 3 및 도 4에 도시된 바와 같이, 구성 레지스터(들)(BAR로 표시됨)는 (예를 들어, 도 3의 GFX(204) 및 도 4의 제어기(206)에서) 스위치가 발생한 후에 디스플레이 데이터의 드라이빙을 재개하도록 그래픽 제어기에 상주하거나 그에 의해 액세스될 수 있다.
따라서, 콘텐츠 스위칭 데이터의 저장은 그래픽 제어기 스위치들 전체에 걸쳐 콘텐츠를 유지시킬 수 있다. 두 번째 기능은 이산 그래픽과 통합 그래픽 사이에서의 스위칭 단계를 포함하는 디스플레이 콘텐츠를 로직(115)에 스트리밍함을 허용하고 또한, 로컬 버퍼 프레임(212) 내의 콘텐츠가 고갈되면 주기적인 콘텐츠 업데이트를 위한 요청 및 승인 프로토콜(request and grant protocol)을 허용한다는 것이다. 후자는, 로컬 프레임 버퍼 크기 면에서 가능한 제한으로 인한 확장성(scalability)과 광범위한 디스플레이 재생 빈도(refresh rate) 및 해상도를 도모함에 있어서의 가요성(flexibility)을 용이하게 할 것이다.
도 5는 실시예에 따른 디스플레이 콘텐츠 업데이트 및 저장을 위한 확장성 핸드셰이크 프로토콜(scalability handshake protocol)의 흐름도를 예시하고 있다. 예시된 바와 같이, 도 5는 그래픽 제어기(통합 또는 이산)와 로직(115) 사이의 통신 및 데이터 흐름을 도시하고 있다. 특히, 데이터 패킷(예를 들어, 프레임의 시작, 다음 데이터, 및/또는 프레임 종단을 포함하는 태그를 가짐)은 그래픽 제어기(114)에 의해 전송되어 로직(115) 내의 로컬 프레임 버퍼(212)를 채우게 된다. 로직(115)은 그것의 버퍼가 임계값 아래로 비워지거나(drained below a threshold) 이미지가 이벤트 통지(예를 들어, 디스플레이 디바이스(116)의 해상도가 증가하고, 부분 프레임이 변화하는 등)를 통해 진부해지게 되면 주기적으로 데이터 충진을 요청할 수 있다. 따라서, 몇몇 실시예에서, 주기적 콘텐츠 업데이트는 디스플레이 재생 빈도 및/또는 해상도에 대한 메모리 확장성을 허용하도록 제공될 수 있다.
도 6은 본 발명의 실시예에 따라 하이브리드 그래픽 디스플레이 전력 관리를 수행하는 방법(600)의 실시예에 대한 흐름도를 예시하고 있다. 실시예에서, 도 1 내지 도 5 및 도 7에 관하여 논의된 다양한 콤포넌트들은 도 6에 관하여 논의된 동작들 중 하나 이상을 수행하는 데 활용될 수 있다. 예를 들어, 이 방법(600)은 도 1 내지 도 5 또는 도 7의 로직(115)으로부터의 방향에 따라 디스플레이 디바이스(116) 상에 디스플레이될 이미지 프레임의 소스를 수정하는 데 이용될 수 있다.
도 1 내지 도 6을 참조하면, 동작(602)에서, 디스플레이는 구동되어(예를 들어, 디스플레이 디바이스(116)는 로직(115)을 통해 제어기(114)에 의해 구동될 수 있음), 예를 들어 이미지(들), 비디오 등을 디스플레이할 수 있다. 동작(604)에서, (예를 들어, 도 1 내지 도 5에 관하여 논의된 바와 같이, 예를 들어 LFB(212)에 저장된 데이터, GFX(204)로부터의 데이터, 이산 그래픽 제어기(206), 프로세서(202) 등에 기초하여) 디스플레이에 대한 콘텐츠의 소스를 스위칭할 것인지의 여부가 결정될 수 있다. 소스가 스위칭된다면, 동작(606)은, 예를 들어(도 3 및 도 4에 관하여 논의된 바와 같은) 콘텍스트 스위칭 데이터를 저장함으로써 콘텍스트를 스위칭할 수 있다. 어떠한 소스 스위칭도 수행되지 않는다면, (예를 들어, 그래픽 제어기, 프로세서 등으로부터의 데이터가 아니라 LFB(212)에 저장된 데이터에 기초하여 디스플레이 디바이스(116)를 구동하는) 동작(608)은 디스플레이 자가-리프레시가 발생할 것인지의 여부를 결정할 수 있다. 본 명세서에서 논의된 바와 같이, 다양한 상황/이벤트들은, 예를 들어 선택 기간 동안에 정적 이미지의 존재를 포함하는 디스플레이 자가-리프레시를 야기할 수 있다. 어떠한 자가-리프레시도 발생하는 경우에는 방법(600)은 동작(602)으로 재개되며, 그렇지 않은 경우에는 동작(610)에서 이미지 데이터가 (예를 들어, LFB(212) 내의 제어기(210)에 의해) 저장될 수 있고, 디스플레이는 국부적으로 저장된 데이터에 기초하여 (예를 들어, LFB(212)에 저장된 데이터에 기초하여 제어기(210)에 의해) 구동된다. 일단 동작(612)(예를 들어, 제어기(210))에서 자가-리프레시가 (예를 들어, 디스플레이(116) 상에 디스플레이될 데이터에서의 변화에 기초하여) (GFX(204), 이산 그래픽(206), 프로세서(202) 등과 같은) 로직의 방향에서 여기(excite)될 것임을 결정하면, 동작(614)은 (예를 들어 도 2에 관하여 논의된 바와 같은 다중화기(214)를 통해) 새로운 소스를 선택할 수 있다. 그렇지 않다면, 자가-리프레시는 동작(616)을 통해 유지된다.
도 7은 본 발명의 실시예에 따라 포인트-투-포인트(PtP) 구조로 구성된 컴퓨팅 시스템(700)을 예시하고 있다. 특히, 도 7은 프로세서, 메모리 및 입력/출력 디바이스가 다수의 포인트-투-포인트 인터페이스에 의해 상호접속된 시스템을 도시 한다. 도 1 내지 도 6에 관하여 논의된 동작은 시스템(700)의 하나 이상의 콤포넌트들에 의해 수행될 수 있다.
도 7에 예시된 바와 같이, 시스템(700)은 여러 개의 프로세서를 포함할 수 있으며, 명료성을 위해 이들 중 단 2개의 프로세서(702, 704)만이 도시된다. 프로세서(702, 704)는 각각 메모리(710, 712)와의 통신을 가능하게 하는 로컬 메모리 제어기 허브(MCH)(706, 708)를 포함할 수 있다. 실시예에서, MCH(706 및/또는 708)는 도 1에 관하여 논의된 바와 같은 GMCH일 수 있다. 메모리(710 및/또는 712)는 도 1의 메모리(107)에 관하여 논의된 것들과 같은 다양한 데이터를 저장할 수 있다.
실시예에서, 프로세서(702, 704)는 도 1에 관하여 논의된 프로세서들(102) 중 하나일 수 있다. 프로세서(702, 704)는 제각각 포인트-투-포인트(PtP) 인터페이스 회로(716, 718)를 사용하여 PtP 인터페이스(714)를 통해 데이터를 교환할 수 있다. 또한, 프로세서(702, 704)는 각각 포인트-투-포인트 인터페이스 회로(726, 728, 730, 732)를 사용하여 개별적인 PtP 인터페이스(722, 724)를 통해 칩셋(720)과 데이터를 교환할 수 있다. 칩셋(720)은, 또한, 예를 들어 PtP 인터페이스 회로(737)를 사용하여 고성능 그래픽 인터페이스(736)를 통해 고성능 그래픽 회로(734)와 데이터를 교환할 수 있다. 실시예에서, 로직(115)은 로직(115)이 (예를 들어, 도 1에 관하여 논의된 것과 같은) 프로세서(들)(702 및/또는 704) 내부, MCH/GMCH(706 및/또는 708) 내부 등과 같은 시스템(700) 내부 어디에든 제공될 수 있다. 또한, 도 1의 코어(105) 및/또는 캐시(106) 중 하나 이상도 프로세서(702, 704) 내에 위치할 수 있다. 본 발명의 다른 실시예는 시스템(700) 내의 다른 회로, 로직 유닛 또는 디바이스에 존재할 수 있다. 또한, 본 발명의 다른 실시예는 도 7에 예시된 여러 회로, 로직 유닛 또는 디바이스 도처에 분포될 수 있다.
칩셋(720)은 PtP 인터페이스 회로(741)를 사용하여 버스(740)와 통신할 수 있다. 버스(740)는 버스 브릿지(742) 및 I/O 디바이스(743)와 같이 그것과 통신하는 하나 이상의 디바이스를 가질 수 있다. 버스(744)를 통해, 버스 브릿지(743)는 키보드/마우스(745), (모뎀, 네트워크 인터페이스 디바이스, 또는 컴퓨터 네트워크(103)와 통신할 수 있는 다른 통신 디바이스들과 같은) 통신 디바이스(746), 오디오 I/O 디바이스, 및/또는 데이터 저장 디바이스(748)와 같은 다른 디바이스들과 통신할 수 있다. 데이터 저장 디바이스(748)는 프로세서(702, 704)에 의해 실행될 수 있는 코드(749)를 저장할 수 있다.
본 발명의 다양한 실시예에서, 예를 들어 도 1 내지 도 7에 관하여 본 명세서에서 논의된 동작은, 예를 들어 본 명세서에서 논의된 프로세스를 수행하도록 컴퓨터를 프로그래밍하는 데 이용되는 인스트럭션(또는 소프트웨어 처리절차)을 저장했던 머신 판독가능 또는 컴퓨터 판독가능 미디어를 포함하는 컴퓨터 프로그램 제품으로서 제공될 수 있는 하드웨어(예를 들어, 회로), 소프트웨어, 펌웨어, 마이크로코드 또는 이들의 조합으로서 구현될 수 있다. 또한, "로직"이라는 용어는, 예를 들어 소프트웨어, 하드웨어 또는 소프트웨어와 하드웨어의 조합을 포함할 수 있다. 머신 판독가능 미디어는 도 1 내지 도 7에 관하여 논의된 것들과 같은 저장 디바이스를 포함할 수 있다. 추가로, 이러한 컴퓨터 판독가능 미디어는 컴퓨터 프 로그램 제품으로서 다운로드될 수 있으며, 이 경우, 프로그램은 통신 링크(예를 들어, 버스, 모뎀, 또는 네트워크 접속부)를 통해 원격지 컴퓨터(예를 들어, 서버)로부터 요청 컴퓨터(예를 들어, 클라이언트)로 전달될 수 있다.
명세서에서 "일 실시예" 또는 "실시예"의 언급은 그 실시예와 관련하여 설명된 특정 피처, 구조 또는 특성이 적어도 구현예에 포함될 수 있다는 것을 의미한다. 명세서 내의 도처에 나타난 "일 실시예에서"라는 구문은 모두 동일한 실시예를 지칭하는 것일 수도 있고, 그렇지 않을 수도 있다.
또한, 상세한 설명 및 특허청구범위에는 "연결된" 및 "접속된"이라는 용어 및 그들의 파생어가 이용될 수 있다. 본 발명의 몇몇 실시예에서, "접속된"이라는 용어는 2개 이상의 엘리먼트들이 서로에게 직접적으로 물리적 또는 전기적 접촉 상태에 있음을 의미하는 것일 수 있다. "연결된"이라는 용어는 2개 이상의 엘리먼트들이 물리적 또는 전기적 접촉 상태에 있음을 의미하는 것일 수 있다. 그러나, "연결된"이라는 용어는 2개 이상의 엘리먼트들이 서로에게 직접적으로 접촉 상태에 있는 것은 아니지만 여전히 서로 상호 협력하거나 상호 작용할 수도 있음을 의미하는 것일 수 있다.
따라서, 본 발명의 실시예들이 구조적 피처 및/또는 방법론적 행위에 대해 구체적인 언어로 설명되고 있다 하더라도, 청구되는 주제 사항은 설명된 구체적인 피처 또는 행위로 제한되지 않는 것일 수 있음이 이해되어야 할 것이다. 오히려, 구체적인 피처 및 행위는 청구되는 주제 사항을 구현하는 샘플 형태로 개시된다.
도 1, 도 2 및 도 7은 본 명세서에서 논의된 다양한 실시예들을 구현하는 데 이용될 수 있는 컴퓨팅 시스템의 실시예에 대한 블록도,
도 3 및 도 4는 몇몇 실시예에 따른 이산 그래픽과 통합 그래픽 사이의 콘텍스트 스위칭과 연관된 콤포넌트들을 예시한 도면,
도 5는 실시예에 따라 디스플레이 콘텐츠 업데이트 및 저장을 이한 확장성 핸드셰이크 프로토콜의 흐름도,
도 6은 실시예에 따라 디스플레이 디바이스의 재생 빈도를 수정하는 방법의 흐름도이다.

Claims (35)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 디스플레이 디바이스를 구동하는 디스플레이 스위칭 로직을 포함하는 장치로서,
    상기 디스플레이 스위칭 로직은,
    비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 저장하는 로컬 프레임 버퍼와,
    상기 디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지의 여부를 결정하는 로직(logic) 제어기－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    상기 로직 제어기에 의해 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 다중화기(multiplexer)를 포함하고,
    상기 로직 제어기는 전력 소비 또는 실행(performance)이 감소할 것이라는, 프로세서, 상기 이산 그래픽 제어기 및 상기 통합 그래픽 제어기 중 적어도 하나에 의한 표시에 기초하여 상기 선택 신호를 생성하는
    장치.
  6. 디스플레이 디바이스를 구동하는 디스플레이 스위칭 로직을 포함하는 장치로서,
    상기 디스플레이 스위칭 로직은,
    비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 저장하는 로컬 프레임 버퍼와,
    상기 디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지의 여부를 결정하는 로직(logic) 제어기－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    상기 로직 제어기에 의해 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 다중화기(multiplexer)를 포함하고,
    상기 이산 그래픽 제어기는 시스템 메모리에 디스플레이 콘텍스트 스위칭 데이터가 저장되도록 하고, 상기 통합 그래픽 제어기는 상기 저장된 디스플레이 콘텍스트 스위칭 데이터에 액세스하는
    장치.
  7. 디스플레이 디바이스를 구동하는 디스플레이 스위칭 로직을 포함하는 장치로서,
    상기 디스플레이 스위칭 로직은,
    비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 저장하는 로컬 프레임 버퍼와,
    상기 디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지의 여부를 결정하는 로직(logic) 제어기－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    상기 로직 제어기에 의해 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 다중화기(multiplexer)를 포함하고,
    상기 로직 제어기는 실행이 증가할 것이라는, 프로세서, 상기 이산 그래픽 제어기 및 상기 통합 그래픽 제어기 중 적어도 하나에 의한 표시에 기초하여 상기 선택 신호를 생성하는
    장치.
  8. 디스플레이 디바이스를 구동하는 디스플레이 스위칭 로직을 포함하는 장치로서,
    상기 디스플레이 스위칭 로직은,
    비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 저장하는 로컬 프레임 버퍼와,
    상기 디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지의 여부를 결정하는 로직(logic) 제어기－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    상기 로직 제어기에 의해 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 다중화기(multiplexer)를 포함하고,
    상기 통합 그래픽 제어기는 상기 이산 그래픽 제어기의 로컬 비디오 메모리 내에 디스플레이 콘텍스트 스위칭 데이터가 저장되도록 하고, 상기 이산 그래픽 제어기는 상기 저장된 디스플레이 콘텍스트 스위칭 데이터에 액세스하는
    장치.
  9. 디스플레이 디바이스를 구동하는 디스플레이 스위칭 로직과,
    메모리 디바이스 내에서의 디스플레이 콘텍스트 스위칭 데이터의 위치를 나타내는 하나 이상의 구성 레지스터(configuration register)를 포함하는 장치로서,
    상기 디스플레이 스위칭 로직은,
    비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 저장하는 로컬 프레임 버퍼와,
    상기 디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지의 여부를 결정하는 로직(logic) 제어기－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    상기 로직 제어기에 의해 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 다중화기(multiplexer)
    를 포함하며,
    상기 이산 그래픽 제어기와 상기 통합 그래픽 제어기 중 적어도 하나는 상기 하나 이상의 구성 레지스터에 저장된 정보에 기초하여 상기 저장된 디스플레이 콘텍스트 스위칭 데이터에 액세스하는
    장치.
  10. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 로직 제어기는, 상기 로컬 프레임 버퍼 내에 저장된 콘텐츠의 레벨이 임계값에 도달하면, 상기 그래픽 제어기로부터 추가 콘텐츠를 요청하는
    장치.
  11. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 로직 제어기는, 상기 디스플레이 디바이스 상에 디스플레이된 이미지가 이벤트 통지(event notification)를 통해 진부해지면(staled), 상기 그래픽 제어기로부터 추가 콘텐츠를 요청하는
    장치.
  12. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 디스플레이 디바이스는 액정 디스플레이, 플라즈마 디스플레이 또는 전계 방출 디스플레이를 포함하는
    장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 로컬 프레임 버퍼에 저장하는 단계와,
    디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 상기 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지 여부를 로직 제어기에 의해 결정하는 단계－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    전력 소비 또는 실행이 감소할 것이라는 표시에 기초하여 상기 로직 제어기에 의해 선택 신호를 생성하는 단계와,
    상기 로직 제어기에 의해 생성된 상기 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 단계와,
    상기 디스플레이 디바이스를 구동하는 단계를 포함하는
    방법.
  17. 비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 로컬 프레임 버퍼에 저장하는 단계와,
    디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 상기 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지 여부를 로직 제어기에 의해 결정하는 단계－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    상기 로직 제어기에 의해 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 단계와,
    상기 디스플레이 디바이스를 구동하는 단계와,
    시스템 메모리에 디스플레이 콘텍스트 스위칭 데이터를 저장하는 단계와,
    상기 통합 그래픽 제어기가 상기 저장된 디스플레이 콘텍스트 스위칭 데이터에 액세스하는 단계를 포함하는
    방법.
  18. 비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 로컬 프레임 버퍼에 저장하는 단계와,
    디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 상기 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지 여부를 로직 제어기에 의해 결정하는 단계－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    실행이 증가할 것이라는 표시에 기초하여 상기 로직 제어기에 의해 선택 신호를 생성하는 단계와,
    상기 로직 제어기에 의해 생성된 상기 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 단계와,
    상기 디스플레이 디바이스를 구동하는 단계를 포함하는
    방법.
  19. 비디오 스트림의 하나 이상의 이미지 프레임에 대응하는 데이터를 로컬 프레임 버퍼에 저장하는 단계와,
    디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 상기 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지 여부를 로직 제어기에 의해 결정하는 단계－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－와,
    상기 로직 제어기에 의해 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하는 단계와,
    상기 디스플레이 디바이스를 구동하는 단계와,
    상기 이산 그래픽 제어기의 로컬 비디오 메모리에 디스플레이 콘텍스트 스위칭 데이터를 저장하는 단계와,
    상기 이산 그래픽 제어기가 상기 저장된 디스플레이 콘텍스트 스위칭 데이터에 액세스하는 단계를 포함하는
    방법.
  20. 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 로컬 프레임 버퍼 내에 저장된 콘텐츠의 레벨이 임계값에 도달했다는 결정에 응답하여, 상기 그래픽 제어기로부터 추가 콘텐츠를 요청하는 단계를 더 포함하는
    방법.
  21. 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 디스플레이 디바이스 상에 디스플레이된 이미지가 진부해졌다는 결정에 응답하여, 상기 그래픽 제어기로부터 추가 콘텐츠를 요청하는 단계를 더 포함하는
    방법.
  22. 하나 이상의 인스트럭션을 포함하는 컴퓨터 판독가능 매체로서,
    상기 하나 이상의 인스트럭션이 프로세서 상에서 실행될 때,
    비디오 스트림의 하나 이상의 이미지 프레임들에 대응하는 데이터를 로컬 프레임 버퍼 내에 저장하고,
    디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지의 여부를 결정－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－하고,
    전력 소비 또는 실행이 감소할 것이라는 표시에 기초하여 선택 신호를 생성하고,
    상기 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하고,
    상기 디스플레이 디바이스를 구동하도록 상기 프로세서를 구성하는
    컴퓨터 판독가능 매체.
  23. 제 22 항에 있어서,
    상기 프로세서 상에서 실행될 때, 일 시간 구간(a time period) 동안에 디스플레이된 이미지에 변화가 발생했는지 여부를 결정하도록 상기 프로세서를 구성하는 하나 이상의 인스트럭션을 더 포함하되,
    상기 디스플레이 디바이스의 구동은 상기 일 시간 구간 동안에 상기 디스플레이된 이미지에 어떠한 변화도 발생하지 않았다는 결정에 응답하여 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 수행되는
    컴퓨터 판독가능 매체.
  24. 제 22 항에 있어서,
    상기 프로세서 상에서 실행될 때, 메모리에 디스플레이 콘텍스트 스위칭 데이터를 저장하도록 상기 프로세서를 구성하는 하나 이상의 인스트럭션을 더 포함하는
    컴퓨터 판독가능 매체.
  25. 삭제
  26. 디스플레이 콘텍스트 스위칭 데이터를 저장하는 메모리와,
    디스플레이 디바이스를 구동하는 디스플레이 스위칭 로직을 포함하는 시스템으로서,
    상기 디스플레이 스위칭 로직은,
    비디오 스트림의 하나 이상의 이미지 프레임들에 대응하는 데이터를 저장하는 로컬 프레임 버퍼와,
    상기 디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지 여부를 결정하는 로직 제어기－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－를 포함하고,
    상기 메모리는 시스템 메모리를 포함하고,
    상기 이산 그래픽 제어기는 상기 시스템 메모리 내에 상기 디스플레이 콘텍스트 스위칭 데이터가 저장되도록 하며,
    상기 통합 그래픽 제어기는 상기 저장된 디스플레이 콘텍스트 스위칭 데이터에 액세스하는
    시스템.
  27. 디스플레이 콘텍스트 스위칭 데이터를 저장하는 메모리와,
    디스플레이 디바이스를 구동하는 디스플레이 스위칭 로직을 포함하는 시스템으로서,
    상기 디스플레이 스위칭 로직은,
    비디오 스트림의 하나 이상의 이미지 프레임들에 대응하는 데이터를 저장하는 로컬 프레임 버퍼와,
    상기 디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지 여부를 결정하는 로직 제어기－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－를 포함하고,
    상기 메모리는 로컬 비디오 메모리를 포함하고,
    상기 통합 그래픽 제어기는 상기 로컬 비디오 메모리 내에 상기 디스플레이 콘텍스트 스위칭 데이터가 저장되도록 하며,
    상기 이산 그래픽 제어기는 상기 저장된 디스플레이 콘텍스트 스위칭 데이터에 액세스하는
    시스템.
  28. 제 26 항 또는 제 27 항에 있어서,
    상기 디스플레이 스위칭 로직은, 일 시간 구간(a time period) 동안에 디스플레이된 이미지에 변화가 발생하지 않았다는 결정에 응답하여, 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 상기 디스플레이 디바이스를 구동하는
    시스템.
  29. 삭제
  30. 제 26 항 또는 제 27 항에 있어서,
    상기 디스플레이 디바이스는 액정 디스플레이, 플라즈마 디스플레이 또는 전계 방출 디스플레이를 포함하는
    시스템.
  31. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 디스플레이 스위칭 로직은, 일 시간 구간(a time period) 동안에 디스플레이된 이미지에 변화가 발생하지 않은 경우에, 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 상기 디스플레이 디바이스를 구동하는
    장치.
  32. 제 16 항 내지 제 19 항 중 어느 한 항에 있어서,
    일 시간 구간(a time period) 동안에 디스플레이된 이미지에 변화가 발생했는지의 여부를 결정하는 단계를 더 포함하되,
    상기 디스플레이 디바이스를 구동하는 단계는, 상기 일 시간 구간 동안에 상기 디스플레이된 이미지에 아무 변화도 발생하지 않았다는 결정에 응답하여, 상기 로컬 프레임 버퍼 내의 상기 저장된 데이터에 기초하여 수행되는
    방법.
  33. 하나 이상의 인스트럭션을 포함하는 컴퓨터 판독가능 매체로서,
    상기 하나 이상의 인스트럭션이 프로세서 상에서 실행될 때,
    비디오 스트림의 하나 이상의 이미지 프레임들에 대응하는 데이터를 로컬 프레임 버퍼 내에 저장하고,
    디스플레이 디바이스를 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 구동할지 또는 그래픽 제어기로부터의 비디오 스트림에 기초하여 구동할지의 여부를 결정－상기 그래픽 제어기는 이산 그래픽 제어기와 통합 그래픽 제어기 중 하나임－하고,
    실행이 증가할 것이라는 표시에 기초하여 선택 신호를 생성하고,
    상기 생성된 선택 신호에 응답하여, 상기 이산 그래픽 제어기 또는 상기 통합 그래픽 제어기로부터의 비디오 스트림들 사이에서 선택하고,
    상기 디스플레이 디바이스를 구동하도록 상기 프로세서를 구성하는
    컴퓨터 판독가능 매체.
  34. 제 33 항에 있어서,
    상기 프로세서 상에서 실행될 때, 일 시간 구간(a time period) 동안에 디스플레이된 이미지에 변화가 발생했는지 여부를 결정하도록 상기 프로세서를 구성하는 하나 이상의 인스트럭션을 더 포함하되,
    상기 디스플레이 디바이스의 구동은 상기 일 시간 구간 동안에 상기 디스플레이된 이미지에 어떠한 변화도 발생하지 않았다는 결정에 응답하여 상기 로컬 프레임 버퍼 내에 저장된 데이터에 기초하여 수행되는
    컴퓨터 판독가능 매체.
  35. 제 33 항에 있어서,
    상기 프로세서 상에서 실행될 때, 메모리에 디스플레이 콘텍스트 스위칭 데이터를 저장하도록 상기 프로세서를 구성하는 하나 이상의 인스트럭션을 더 포함하는
    컴퓨터 판독가능 매체.
KR1020090130812A 2008-12-30 2009-12-24 하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체 KR101217352B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/346,759 US9865233B2 (en) 2008-12-30 2008-12-30 Hybrid graphics display power management
US12/346,759 2008-12-30

Publications (2)

Publication Number Publication Date
KR20100080393A KR20100080393A (ko) 2010-07-08
KR101217352B1 true KR101217352B1 (ko) 2013-01-02

Family

ID=42221119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130812A KR101217352B1 (ko) 2008-12-30 2009-12-24 하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체

Country Status (6)

Country Link
US (1) US9865233B2 (ko)
JP (1) JP5254194B2 (ko)
KR (1) KR101217352B1 (ko)
CN (2) CN101800018B (ko)
DE (1) DE102009058274A1 (ko)
TW (1) TWI418975B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8510462B2 (en) * 2009-03-31 2013-08-13 Canon Kabushiki Kaisha Network streaming of a video media from a media server to a media client
US8310488B2 (en) * 2009-04-02 2012-11-13 Sony Computer Intertainment America, Inc. Dynamic context switching between architecturally distinct graphics processors
US8760452B2 (en) * 2010-07-01 2014-06-24 Advanced Micro Devices, Inc. Integrated graphics processor data copy elimination method and apparatus when using system memory
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US20120133659A1 (en) * 2010-11-30 2012-05-31 Ati Technologies Ulc Method and apparatus for providing static frame
US9652016B2 (en) * 2011-04-27 2017-05-16 Nvidia Corporation Techniques for degrading rendering quality to increase operating time of a computing platform
WO2012174681A1 (en) * 2011-06-24 2012-12-27 Intel Corporation Techniques for controlling power consumption of a system
US8786620B2 (en) * 2011-11-14 2014-07-22 Microsoft Corporation Discarding idle graphical display components from memory and processing
DE112012006665T5 (de) 2012-09-28 2015-03-19 Hewlett-Packard Development Company, L.P. Wählbare Grafik-Controller zur Ausgabenanzeige
TWI499903B (zh) * 2012-11-05 2015-09-11 Inventec Corp 電子裝置與電源控制方法
US9436970B2 (en) 2013-03-15 2016-09-06 Google Technology Holdings LLC Display co-processing
US10157593B2 (en) 2014-02-24 2018-12-18 Microsoft Technology Licensing, Llc Cross-platform rendering engine
US20150248741A1 (en) * 2014-03-02 2015-09-03 Qualcomm Incorporated System and method for providing power-saving static image display refresh in a dram memory system
JP6421920B2 (ja) * 2014-09-03 2018-11-14 カシオ計算機株式会社 表示装置及びその表示制御方法、制御プログラム
US20160180804A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Refresh rate control using sink requests
US10565671B2 (en) * 2017-04-24 2020-02-18 Intel Corporation Reduce power by frame skipping
US11314310B2 (en) * 2017-12-29 2022-04-26 Intel Corporation Co-existence of full frame and partial frame idle image updates
US20200410630A1 (en) * 2020-09-09 2020-12-31 Intel Corporation Apparatuses, systems, and methods for dynamically switching graphics modes for providing a display signal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050571A (ja) * 2001-05-31 2003-02-21 Nokia Corp ディスプレイフレームバッファの更新方法および装置
KR20060121987A (ko) * 2001-12-26 2006-11-29 인텔 코오퍼레이션 프로세서에 공급 전압들을 제공하는 방법 및 장치
KR20070041253A (ko) * 2005-10-14 2007-04-18 엘지전자 주식회사 그래픽장치의 전력소모를 관리하는 시스템 및 방법
KR20080079290A (ko) * 2005-12-29 2008-08-29 인텔 코포레이션 전력 효율 디스플레이를 위한 방법, 디스플레이, 그래픽시스템 및 컴퓨터 시스템

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05273950A (ja) 1992-01-24 1993-10-22 Nec Corp 画像表示装置
US5864336A (en) * 1992-02-25 1999-01-26 Citizen Watch Co., Ltd. Liquid crystal display device
US5821924A (en) * 1992-09-04 1998-10-13 Elonex I.P. Holdings, Ltd. Computer peripherals low-power-consumption standby system
US6331856B1 (en) * 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US6034652A (en) 1996-03-22 2000-03-07 Interval Research Corporation Attention manager for occupying the peripheral attention of a person in the vicinity of a display device
US5916302A (en) * 1996-12-06 1999-06-29 International Business Machines Corporation Multimedia conferencing using parallel networks
US5909225A (en) * 1997-05-30 1999-06-01 Hewlett-Packard Co. Frame buffer cache for graphics applications
US6657634B1 (en) * 1999-02-25 2003-12-02 Ati International Srl Dynamic graphics and/or video memory power reducing circuit and method
JP2001016221A (ja) 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
JP2001016222A (ja) 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6734862B1 (en) 2000-06-14 2004-05-11 Intel Corporation Memory controller hub
US6967659B1 (en) * 2000-08-25 2005-11-22 Advanced Micro Devices, Inc. Circuitry and systems for performing two-dimensional motion compensation using a three-dimensional pipeline and methods of operating the same
US6915414B2 (en) * 2001-07-20 2005-07-05 Zilog, Inc. Context switching pipelined microprocessor
US7558264B1 (en) * 2001-09-28 2009-07-07 Emc Corporation Packet classification in a storage system
JP2003140630A (ja) 2001-11-02 2003-05-16 Canon Inc 表示装置及び表示システム
JP2003222990A (ja) 2001-11-21 2003-08-08 Asahi Glass Co Ltd ペリクルのフォトマスクへの装着構造
US7017053B2 (en) * 2002-01-04 2006-03-21 Ati Technologies, Inc. System for reduced power consumption by monitoring video content and method thereof
US6891543B2 (en) * 2002-05-08 2005-05-10 Intel Corporation Method and system for optimally sharing memory between a host processor and graphics processor
CN1206587C (zh) * 2002-08-20 2005-06-15 统宝光电股份有限公司 显示控制装置与显示控制方法
US6971034B2 (en) 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US7734943B2 (en) * 2003-04-03 2010-06-08 Intel Corporation Low power display refresh
US8059673B2 (en) * 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US7839860B2 (en) * 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
KR100559025B1 (ko) * 2003-05-30 2006-03-10 엘지전자 주식회사 홈 네트워크 관리 시스템
JP2005027120A (ja) 2003-07-03 2005-01-27 Olympus Corp 双方向データ通信システム
GB2407700A (en) * 2003-10-28 2005-05-04 Sharp Kk MBE growth of nitride semiconductor lasers
US7081897B2 (en) * 2003-12-24 2006-07-25 Intel Corporation Unified memory organization for power savings
TWI259437B (en) 2004-12-24 2006-08-01 Univ Nat Chiao Tung High-speed input/output buffer of a flat panel display having low voltage differential signal (LVDS) and reduced swing differential signal (RSDS) standards
US7692642B2 (en) 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
JP4165510B2 (ja) * 2005-01-05 2008-10-15 ソニー株式会社 再生装置および方法、記録媒体、並びにプログラム
JP2006268738A (ja) 2005-03-25 2006-10-05 Sanyo Electric Co Ltd 情報処理装置、修正プログラム生成方法および修正プログラム生成プログラム
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7813831B2 (en) * 2005-06-09 2010-10-12 Whirlpool Corporation Software architecture system and method for operating an appliance in multiple operating modes
PT1910333E (pt) 2005-07-26 2013-08-01 Sanofi Sa Derivados de isoquinolona substituída com piperidinilo como inibidores da rho-cinase
JP4581955B2 (ja) * 2005-10-04 2010-11-17 ソニー株式会社 コンテンツ伝送装置及びコンテンツ伝送方法、並びにコンピュータ・プログラム
JP4640824B2 (ja) * 2006-01-30 2011-03-02 富士通株式会社 通信環境の測定方法、受信装置、及びコンピュータプログラム
KR100890841B1 (ko) 2006-03-23 2009-03-27 원 랩탑 퍼 차일드 어소시에이션 인코포레이티드 컴퓨터 유닛의 디스플레이 장치용 셀프 리프레싱디스플레이 컨트롤러
US8994700B2 (en) * 2006-03-23 2015-03-31 Mark J. Foster Artifact-free transitions between dual display controllers
KR100786509B1 (ko) 2006-06-08 2007-12-17 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
US20080001934A1 (en) * 2006-06-28 2008-01-03 David Anthony Wyatt Apparatus and method for self-refresh in a display device
KR101255509B1 (ko) * 2006-06-30 2013-04-16 엘지디스플레이 주식회사 램프 구동방법 및 장치
US7698579B2 (en) * 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US8681159B2 (en) 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US8576204B2 (en) * 2006-08-10 2013-11-05 Intel Corporation Method and apparatus for synchronizing display streams
JP2008084366A (ja) 2006-09-26 2008-04-10 Sharp Corp 情報処理装置及び録画システム
JP4176122B2 (ja) * 2006-10-24 2008-11-05 株式会社東芝 サーバ端末、画面共有方法およびプログラム
CA2671056A1 (en) 2006-12-05 2008-06-12 Thomson Licensing Method, apparatus and system for playout device control and optimization
US20080143695A1 (en) * 2006-12-19 2008-06-19 Dale Juenemann Low power static image display self-refresh
US7917784B2 (en) * 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
JP2008182524A (ja) 2007-01-25 2008-08-07 Funai Electric Co Ltd 映像音声システム
KR20080090784A (ko) * 2007-04-06 2008-10-09 엘지전자 주식회사 전자 프로그램 정보 제어 방법 및 수신 장치
US20090079746A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US8259119B1 (en) * 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8767952B2 (en) * 2007-12-17 2014-07-01 Broadcom Corporation Method and system for utilizing a single connection for efficient delivery of power and multimedia information
US8612614B2 (en) * 2008-07-17 2013-12-17 Citrix Systems, Inc. Method and system for establishing a dedicated session for a member of a common frame buffer group
US7961656B2 (en) 2008-09-29 2011-06-14 Intel Corporation Protocol extensions in a display port compatible interface
US8300056B2 (en) * 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8274501B2 (en) * 2008-11-18 2012-09-25 Intel Corporation Techniques to control self refresh display functionality
US20100138675A1 (en) * 2008-11-30 2010-06-03 Dell Products L.P. Methods and Systems for Managing Power to Multiple Processors
US20100141664A1 (en) * 2008-12-08 2010-06-10 Rawson Andrew R Efficient GPU Context Save And Restore For Hosted Graphics
US8549197B2 (en) * 2010-03-30 2013-10-01 Icron Technologies Corporation Method and system for communicating displayport information
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050571A (ja) * 2001-05-31 2003-02-21 Nokia Corp ディスプレイフレームバッファの更新方法および装置
KR20060121987A (ko) * 2001-12-26 2006-11-29 인텔 코오퍼레이션 프로세서에 공급 전압들을 제공하는 방법 및 장치
KR20070041253A (ko) * 2005-10-14 2007-04-18 엘지전자 주식회사 그래픽장치의 전력소모를 관리하는 시스템 및 방법
KR20080079290A (ko) * 2005-12-29 2008-08-29 인텔 코포레이션 전력 효율 디스플레이를 위한 방법, 디스플레이, 그래픽시스템 및 컴퓨터 시스템

Also Published As

Publication number Publication date
US20100164968A1 (en) 2010-07-01
CN103559873B (zh) 2018-10-23
CN101800018A (zh) 2010-08-11
CN101800018B (zh) 2013-07-17
US9865233B2 (en) 2018-01-09
TW201035746A (en) 2010-10-01
CN103559873A (zh) 2014-02-05
JP5254194B2 (ja) 2013-08-07
DE102009058274A1 (de) 2010-07-01
TWI418975B (zh) 2013-12-11
JP2010156970A (ja) 2010-07-15
KR20100080393A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
KR101217352B1 (ko) 하이브리드 그래픽 디스플레이 전력 관리 장치, 방법 및 시스템과 컴퓨터 판독가능 매체
US7750912B2 (en) Integrating display controller into low power processor
US7698579B2 (en) Multiplexed graphics architecture for graphics power management
US7598959B2 (en) Display controller
US7499043B2 (en) Switching of display refresh rates
US8732496B2 (en) Method and apparatus to support a self-refreshing display device coupled to a graphics controller
US8310488B2 (en) Dynamic context switching between architecturally distinct graphics processors
US9542914B2 (en) Display system with improved graphics abilities while switching graphics processing units
JP2009288795A (ja) 電力管理イベントの検出によるディスプレイ更新特性の切り替え
KR20180048886A (ko) 커맨드 스트림 힌팅을 사용한 gpu 작업부하 특성화 및 전력 관리
US8259119B1 (en) System and method for switching between graphical processing units
US10741128B2 (en) Dual scan out display system
US20020075251A1 (en) Method and apparatus for adjusting video refresh rate in response to power mode changes in order to conserve power
US10228750B2 (en) Reducing the power consumption of an information handling system capable of handling both dynamic and static display applications
US20160358303A1 (en) Low-power state with a variable refresh rate display
US8194065B1 (en) Hardware system and method for changing a display refresh rate
US20210118393A1 (en) Low power display refresh during semi-active workloads
US11467621B2 (en) Computer processing unit intra-frame clock and voltage scaling based on graphics application awareness
US20240169953A1 (en) Display processing unit (dpu) pixel rate based on display region of interest (roi) geometry
EP4202913A1 (en) Methods and apparatus to perform platform agnostic control of a display using a hardware agent
US20200225728A1 (en) System and apparatus for improved display processing blinking operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 8