CN103559873B - 混合图形显示功率管理 - Google Patents

混合图形显示功率管理 Download PDF

Info

Publication number
CN103559873B
CN103559873B CN201310233668.6A CN201310233668A CN103559873B CN 103559873 B CN103559873 B CN 103559873B CN 201310233668 A CN201310233668 A CN 201310233668A CN 103559873 B CN103559873 B CN 103559873B
Authority
CN
China
Prior art keywords
graphics controller
discrete
display
integrated
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310233668.6A
Other languages
English (en)
Other versions
CN103559873A (zh
Inventor
S.W.夸
J.P.卡达奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103559873A publication Critical patent/CN103559873A/zh
Application granted granted Critical
Publication of CN103559873B publication Critical patent/CN103559873B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/10—Display system comprising arrangements, such as a coprocessor, specific for motion video images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)

Abstract

本发明名称为“混合图形显示功率管理”。一些实施例描述与混合图形显示功率管理相关的技术。在一个实施例中，与视频流的一个或多个图像帧对应的数据存储在本地帧缓冲器中。然后可以基于本地帧缓冲器中存储的数据或来自图形控制器的视频流，驱动显示装置(例如，LCD)。还描述了其他实施例。

Description

混合图形显示功率管理
技术领域
本公开主要涉及电子领域。更具体来说，本发明的实施例涉及混合图形显示功率管理。
背景技术
便携式计算装置正获得欢迎，部分是因为它们的价格下降和不断提高的性能。它们越来越受欢迎的另一个原因可能是由于如下事实：
一些便携式计算装置例如通过依靠电池功率可以在许多地方操作。但是，随着更多功能性集成到便携式计算装置中，减少功耗的需求变得越来越重要，例如将电池功率维持延长的时间期。
而且，一些便携式计算装置包括液晶显示器(LCD)或“平板(flat panel)”显示器。目前的移动装置一般设计为“始终准备”更新显示器上的新帧。虽然这种准备状态对于视觉性能需求是非常好的，但是当系统处于空闲时(例如，当显示器上的图像对于给定时间期未改变时)，所引起的功率变得浪费。
发明内容
本发明提供一种设备，包括驱动显示装置的显示切换逻辑。所述显示切换逻辑包括：本地帧缓冲器，存储与视频流的一个或多个图像帧对应的数据；以及控制器，基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动所述显示装置。
本发明还提供一种方法，包括：将与视频流的一个或多个图像帧对应的数据存储在本地帧缓冲器中；基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动显示装置；以及驱动所述显示装置。
本发明还提供一种包括一个或多个指令的计算机可读媒体，所述一个或多个指令在处理器上执行时，将所述处理器配置成：将与视频流的一个或多个图像帧对应的数据存储在本地帧缓冲器中；基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动显示装置；以及驱动所述显示装置。
本发明还提供一种系统，包括：存储器，存储上下文切换数据；以及显示切换逻辑，驱动显示装置。所述显示切换逻辑包括：本地帧缓冲器，存储与视频流的一个或多个图像帧对应的数据；以及控制器，基于所述本地帧缓冲器中所存储的数据或来自图形控制器的视频流来确定是否要驱动所述显示装置。
附图说明
参考附图提供详细说明。在附图中，引用数字的最左边的数字标识其中该引用数字首次出现的图。在不同附图中使用相同的引用数字来指示相似或相同的项目。
图1、2和7示出计算系统的实施例的框图，该计算系统可用于实现本文论述的多种实施例。
图3-4示出根据一些实施例的与分立图形和集成图形之间的上下文切换相关联的组件。
图5示出根据一个实施例的用于显示内容更新和存储的可伸缩性握手协议的流程图。
图6示出根据一个实施例的修改显示装置的刷新率的方法的流程图。
具体实施方式
在下文的描述中，阐述许多具体细节，以便提供多个实施例的透彻理解。但是，没有这些特定细节，仍可以实施一些实施例。在其他情况中，公知的方法、过程、组件和电路未作详细描述，以免混淆具体实施例。
本文论述的一些实施例可提供一种新颖的技术和架构，其将是功率效率高的和/或可伸缩的(对于不同尺寸的显示器和/或显示器本地帧缓冲器)，同时维持图形性能。在一个实施例中，可以将切换组件和关联的逻辑集成到一个或多个图形装置(例如关联的芯片组、处理器、显示装置、图形逻辑等)中，以例如通过在空闲期期间从分立图形到集成图形(本文中也称为GFX(图形效果))进行切换或进入自刷新来促进显示器功率优化。如本文论述的，“空闲”期是指显示的图像对于选定的时间期(例如1ms、更短或更长的时间期等)未改变的时间。在一个实施例中，可以利用存储器(例如图形存储器或系统存储器)的一部分来进行上下文切换以促进分立图形和集成图形之间更平滑的转变。
在一些实施例中，集成图形是指可以与一个或多个核系统组件(例如，处理器、主板上的芯片组等)集成的图形逻辑，而分立图形可以指经由总线/互连或点到点连接(包括例如PCI、高速PCI等)耦合到其他计算系统图(computing system figure)的单独接口装置(例如接口卡)上提供的图形逻辑，如本文例如参考图1-7进一步论述的。而且，本文论述的一些实施例可以用于多种计算系统中，例如参考图1-7论述的那些。更具体来说，图1示出根据本发明的一个实施例的计算系统100的框图。计算系统100可以包括经由互连网络(或总线)104通信的一个或多个中央处理单元(CPU)或处理器102-1至102-N(本文统称为“处理器102”或“多个处理器102”)。多个处理器102可以包括通用处理器、网络处理器(其处理通过计算机网络103传送的数据)或其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。
而且，多个处理器102可具有单核或多核设计，例如多个处理器102中的一个或多个可包括一个或多个处理器核105-1至105-N(本文统称为“核105”或“多个核105”)。具有多核设计的多个处理器102可以将不同类型的多个处理器核105集成在相同的集成电路(IC)管芯上。而且，具有多核设计的多个处理器102可以作为对称或非对称多处理器来实现。
在一个实施例中，多个处理器102中的一个或多个可包括一个或多个高速缓存106-1至106-N(本文统称为“高速缓存106”或“多个高速缓存106”)。高速缓存106可以是共享的(例如被多个核105中的一个或多个共享)或专用的(例如1级(L1)高速缓存)。而且，高速缓存106可以存储由多个处理器102的一个或多个组件(例如核105)利用的数据(例如，包括指令)。例如，高速缓存106可以本地缓存存储器107(本文中也称为系统存储器)中存储的数据以便更快速地由处理器102的组件来访问。在一个实施例中，高速缓存106(可以是共享的)可包括中间级高速缓存和/或最后一级高速缓存(LLC)。多个处理器102的多种组件可以直接、通过总线或互连网络和/或存储器控制器或集线器与高速缓存106通信。
芯片组108也可以与互连网络104通信。芯片组108可以包括图形和存储器控制集线器(memory control hub)(GMCH)109。GMCH109可包括与存储器107通信的存储器控制器110。存储器107可存储数据，包括可由多个处理器102或计算系统100中包括的任何其他装置执行的指令序列。在本发明的一个实施例中，存储器107可包括一个或多个易失性存储(或存储器)装置，例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或其他类型的存储装置。还可以利用例如硬盘的非易失性存储器。附加装置可以经由互连网络104来通信，例如多个系统存储器。
GMCH109还可包括图形接口控制器114和显示切换逻辑115。正如本文将进一步论述的，参考图2-6，逻辑115可以促成用于显示装置116的自刷新模式、或分立图形、集成图形之间的切换。而且，逻辑115可以根据实现在多个不同位置中提供，包括但不限于芯片组108、图形控制器114、显示装置116等。图形接口控制器114可以与显示装置116通信，以便例如显示与存储器107中存储的数据、从网络103接收的数据、磁盘驱动器128中存储的数据、(多个)高速缓存106中存储的数据、(多个)处理器102处理的数据等对应的一个或多个图像帧。图形控制器114可包括集成图形、分立图形或二者。同样，图形控制器114可以集成到系统100中(例如，集成在主板、芯片组108(如图所示)等上)或在单独的接口上提供，例如接口卡(经由点到点或共享的互连(包括总线104和/或122)耦合到系统100的组件)。
显示装置116可以是任何类型的显示装置，例如平板显示器(包括LCD、场发射显示器(FED)或等离子显示器)或具有阴极射线管(CRT)的显示装置。在本发明的一个实施例中，图形接口控制器114可以经由低电压差分信号(LVDS)接口、DisplayPort(这是视频电子标准协会(VESA)提出的数字显示接口标准(2006年5月通过的，2007年4月2目通过的当前版本1.1)、数字视频接口(DVI)或高清晰度多媒体接口(HDMI)与显示装置116通信。而且，显示装置116可以通过例如信号转换器与图形接口控制器114通信，该信号转换器将存储在例如视频存储器(例如，耦合到GMCH109或显示装置116(未示出))或系统存储器(例如，存储器107)的存储装置中的图像的数字表示转换成由显示装置116解释并显示的显示信号。
集线器接口118可允许GMCH109和输入/输出控制集线器(ICH)120通信。ICH120(本文中也可以称为平台控制集线器(PCH))可提供到与计算机系统100通信的I/0装置的接口。ICH120可通过外围设备桥(或控制器)124与总线122通信，外围设备桥例如外围组件互连(PCI)桥、通用串行总线(USB)控制器或其他类型的外围设备桥或控制器。桥124可以在CPU102与外围装置之间提供数据路径。可以利用其他类型的拓扑。而且，多个总线还可以例如通过多个桥或控制器来与ICH120通信。而且，在本发明的多种实施例中，与ICH120通信的其他外围设备可以包括(多个)集成驱动电子(IDE)或小型计算机系统接口(SCSI)硬盘驱动器、(多个)USB端口、键盘、鼠标、(多个)并行端口、(多个)串行端口、(多个)软盘驱动器、数字输出支持(例如，数字视频接口(DVI))或其他装置。
总线122可以与音频装置126、一个或多个磁盘驱动器128和网络接口装置130(网络接口装置130与计算机网络103处于通信中)通信。其他装置可以经由总线122通信。而且，在本发明的一些实施例中，多种组件(例如网络接口装置130)可以与GMCH109通信。此外，可以将处理器102和GMCH109进行组合以形成单个芯片。而且，在本发明的其他实施例中，可以将图形控制器114和/或逻辑115包括在显示装置116内。
而且，计算系统100可包括易失性和/或非易失性存储器(或存储装置)。例如，非易失性存储器可包括下列中的一个或多个：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除EPROM(EEPROM)、磁盘驱动器(例如，磁盘驱动器128)、软盘、压缩盘ROM(CD-ROM)、数字多功能光盘(DVD)、闪速存储器、磁光盘或能够存储电子数据(例如，包括指令)的其他类型的非易失性机器可读媒体。
图2示出根据本发明的一个实施例的计算系统200的多个部分的框图。如图2所示，系统200可包括逻辑115、显示装置116、处理器202(例如具有一个或多个核和非核(un-core)，其中MCH203(其可以与图1的GMCH相同或相似)和GFX204可以在处理器202内实现或作为单独的组件在相同的集成电路芯片上或在单独的芯片上实现)、PCH208(其可以与图1的ICH120相同或相似，并且例如可耦合到非易失性存储器(NVM)、磁盘等)、分立图形控制器逻辑206(其如参考图1论述的可以在多种形式以及在多个不同位置中提供)。如图所示，PCH208可以分别通过直接媒体接口(DMI)和显示器接口(如DisplayLinkTM接口技术，该技术允许使用USB和无线USB来连接计算机和显示器)与MCH203和GFX204通信。
在一些实施例中，图2所示的至少一些组件可以嵌入在显示器板(display panel)中或主板上。显示切换逻辑115可包括控制器210、本地帧缓冲器(LFB)212和复用器(MUX)214。控制器210可以(例如，基于处理器202、GFX204和/或分立图形206的指示(例如，寄存器或存储器107内的存储器位置中的存储的值或信号，或例如本文参考附图论述的那些的其他存储器/高速缓存中的存储的值或信号))根据来自LFB212、GFX204和/或分立图形206的数据来切换显示装置116的驱动。如图2所示，控制器210可以向MUX214提供选择信号215以在来自GFX204或分立图形206的输入之间进行选择。
备选地，控制器210可以利用来自LFB212的数据来提供显示装置116的自刷新。在一些实施例中，这样做将使得平台的其余部分、例如CPU/GPU(中央处理单元/图形处理单元)复合装置和/或分立图形206(例如，框220中标记的项目)和PCH208能够被积极地管理功率(甚至被关闭，例如通过关闭相应的时钟信号)。在解决深亚微米CMOS(互补金属氧化物半导体)工艺技术中制造的高性能硅(例如CPU-GPU复合装置和分立图形控制器)的泄露影响(leakage impact)时，这可能是尤其有用的。而且，当例如系统存储器、平台时钟芯片222(其可以向处理器202和/或系统200的其他组件或本文论述的其他计算系统提供操作时钟信号)的平台组成部分以及调整对图1-2或7的组件的供应电压的调压器(未示出)未在执行任何任务时，可减少这些组件的功率影响。
图3示出根据一个实施例的与从分立图形到集成图形的上下文切换相关联的组件。图4示出根据一个实施例的与从集成图形到分立图形的上下文切换相关联的组件。在一些实施例中，分立图形控制器206的利用可能消耗更多功率，但是相对于集成图形控制器204提高了性能。类似地，集成图形控制器204的利用可能消耗更少功率，但是相对于分立图形控制器206降低了性能。
如图3所示，一旦分立图形控制器206例如基于平台要节省功率或降低性能的指示(例如，低功耗设置、低电池电荷水平状况、低性能设置等)，检测到切换至集成图形的需要，则控制器206可促使(例如，当前整个帧的)冲刷(flush)发生(例如，通过PEG(高速PCI图形)端口)。集成图形控制器204可促使将与显示上下文切换对应的数据(例如，包括一个或多个图像帧)存储到系统存储器107中，以便集成图形控制器204可以在切换期间以很小或无中断地恢复图形图像的显示。
如图4所示，一旦集成图形控制器204例如基于平台要提供更高性能的指示(例如，高功耗设置、交流适配器的存在、图形密集应用的执行等)，检测到切换至分立图形的需要，它可促使(例如，当前整个帧的)冲刷发生(例如，通过PEG端口)。集成图形控制器204可促使将与显示上下文切换对应的数据(例如，包括一个或多个图像帧)存储到分立图形控制器206可访问的本地视频存储器402(例如，其可以在与控制器206相同的集成电路装置上提供)中，以便分立图形控制器206可以在切换期间以很小或无中断地恢复图形图像的显示。存储器402可以是任何类型的存储器装置，包括参考存储器107论述的那些或设计用于存储视频数据的RAM类型装置(例如视频RAM(VRAM))。在一些实施例中，显示上下文切换数据可存储在LFB212中。
在一些实施例中，存在参与的组件将支持的两个协议握手以创建上述能力。首先，分立图形控制器206和集成图形控制器204将促进该机制定义用于上下文切换的存储器区域(以及在一个实施例中，允许启动上下文切换的软件可见控制)。这样做将允许在这些图形控制器之间移植显示器上的当前图像的透明性，以用于混合图形应用的目的。例如，图3示出用于通过配置寄存器(由BAR表示)来定义此类存储器区域和启动流传送空闲系统上当前显示的图像内容以执行上下文切换的协议机制。BAR还可以用于从集成图形控制器204切换到分立图形控制器206，如图4所示。而且，如图3和4所示，配置寄存器(由BAR表示)可以驻留在将在切换发生之后恢复驱动显示数据的图形控制器或由该图形控制器来访问(例如对于图3，在GFX204中，而对于图4，在控制器206中)。
因此，内容切换数据的存储可以跨图形控制器切换而保留内容。第二个功能是允许将显示内容流传送到逻辑115，包括分立和集成图形之间的切换，以及当本地帧缓冲器212中的内容被耗尽时用于对逻辑115的周期性内容更新的请求和准许协议。后者由于本地帧缓冲器尺寸的可能限制将促进可伸缩性，以及将促进适应广范围的显示器刷新率和分辨率方面的灵活性。
图5示出根据一个实施例的用于显示内容更新和存储的可伸缩性握手协议的流程图。如图所示，图5示出图形控制器(集成或分立)和逻辑115之间的通信和数据流。具体来说，由图形控制器114发送数据分组(例如，具有包含帧的开始、下一个数据和/或帧的结尾的标记)以填充逻辑115中的本地帧缓冲器212。逻辑115又可以在其缓冲器被耗尽低于阈值或通过事件通知图像已变得过时(例如显示装置116的分辨率增加，部分帧改变等)的时候周期性地请求数据填充。因此，在一些实施例中，可以提供周期性内容更新以便允许相关于显示器刷新率和/或分辨率的存储器可伸缩性。
图6示出根据本发明的一个实施例的执行混合图形显示功率管理的方法600的实施例的流程图。在一个实施例中，可以利用参考图1-5和7论述的多种组件来执行参考图6论述的操作中的一个或多个操作。例如，方法600可以用于根据来自图1-5或7的逻辑115的指引来修改要在显示装置116上显示的图像帧的源。
参考图1-6，在操作602，可以驱动显示器(例如，可以由控制器114通过逻辑115驱动显示装置116)，例如以便显示图像、视频等。在操作604，可确定是否要切换用于显示的内容的源(例如，基于存储在LFB212中的数据、来自如参考图1-5论述的GFX204、分立图形控制器206、处理器202等的数据)。如果要切换源，则操作606可例如通过存储上下文切换数据(例如参考图3-4论述的)来切换上下文。如果不要执行源切换，则操作608可确定是否要进行显示器自刷新(例如，基于LFB212中存储的数据而非来自图形控制器、处理器等的数据来驱动显示装置116)。正如本文论述的，多种情况/事件可能导致显示器自刷新，包括例如静态图像对于选定的时间期的存在。如果将不进行自刷新，则方法600恢复到操作602；否则，在操作610，可以(例如由LFB212中的控制器210)存储图像数据，并基于本地存储的数据来驱动显示器(例如由控制器210基于LFB212中存储的数据来驱动)。一旦操作612(例如，控制器210)按照逻辑(例如，GFX204、分立图形206、处理器202等)的指引确定要退出自刷新(例如基于显示器116上要显示的数据的改变)，操作614可(例如，经由如参考图2论述的复用器214)选择新的源。否则，通过操作616来维持自刷新。
图7示出根据本发明的一个实施例的以点到点(PtP)配置来布置的计算系统700。具体来说，图7示出其中通过多个点到点接口将处理器、存储器和输入/输出装置互连的系统。还可以由系统700的一个或多个组件来执行参考图1-6论述的操作。
如图7所示，系统700可包括几个处理器，为了简明，仅示出其两个处理器702和704。处理器702和704可分别包括使得与存储器710和712能够通信的本地存储器控制器集线器(MCH)706和708。在一个实施例中，MCH706和/或708可以是如参考图1论述的GMCH。存储器710和/或712可存储多种数据，例如参考图1的存储器107论述的那些数据。
在一个实施例中，处理器702和704可以是如图1论述的多个处理器102的其中之一。处理器702和704可以分别使用PtP接口电路716和718经由点到点(PtP)接口714来交换数据。处理器702和704还可以分别使用点到点接口电路726、728、730和732经由各自PtP接口722和724来与芯片组720交换数据。芯片组720还可以例如使用PtP接口电路737经由高性能图形接口736与高性能图形电路734交换数据。在一个实施例中，逻辑115可以在芯片组720中提供，但是逻辑115可以在系统700内的任何位置提供，例如处理器702和/或704内、MCH/GMCH706和/或708内等(例如，如参考图1所论述的)。而且，图1的一个或多个核105和/或高速缓存106还可以位于处理器702和704内。本发明的其他实施例可存在于系统700内的其他电路、逻辑单元或装置中。此外，本发明的其他实施例还可以分布遍及图7所示的几个电路、逻辑单元或装置上。
芯片组720可使用PtP接口电路741与总线740通信。总线740可具有一个或多个与之通信的装置，例如总线桥742和I/O装置743。经由总线744，总线桥743可以与其他装置通信，例如键盘/鼠标745、通信装置746(例如调制解调器、网络接口装置或可与计算机网络103通信的其他通信装置)、音频I/O装置和/或数据存储装置748。数据存储装置748可存储由处理器702和/或704执行的代码749。
在本发明的多种实施例中，本文参考例如图1-7论述的操作可以作为硬件(例如电路)、软件、固件、微码或它们的组合来实现，其可以作为计算机程序产品提供，例如包括其上存储有用于将计算机编程以执行本文论述的过程的指令(或软件过程)的机器可读或计算机可读媒体。而且，术语“逻辑”可以包括(通过举例的方式)，软件、硬件或软件和硬件组合。机器可读媒体可包括存储装置，例如参考图1-7论述的那些。此外，此类计算机可读媒体可以作为计算机程序产品来下载，其中该程序可以经由通信链路(例如，总线、调制解调器或网络连接)从远程计算机(例如服务器)传输到请求的计算机(例如客户机)。
本说明书中对“一个实施例”或“实施例”的引述表示结合该实施例描述的特定特征、结构或特性可以包含在至少一种实现中。在本说明书中的多个位置中短语“在一个实施例中”的出现可能或可能不是全指同一个实施例。
在说明书和权利要求中，还可能使用术语“耦合”和“连接”以及它们的派生术语。在本发明的一些实施例中，可以使用“连接”来指示两个或两个以上要素处于与彼此的直接物理或电接触中。“耦合”可以表示两个或两个以上要素处于直接物理或电接触中。但是，“耦合”还可以表示两个或两个以上要素可能并不处于与彼此的直接接触中，但是仍可以合作或与彼此交互。
因此，虽然本发明的实施例是以特定于结构特征和/或方法动作的语言来描述的，但是应理解，要求权利的发明主题可以不限于所描述的具体特征或动作。相反，这些具体特征和动作是作为实现要求权利的发明主题的样本形式来公开的。

Claims (18)

1.一种用于空闲期间功率管理的设备，包括：
分立图形控制器，
集成图形控制器，
与所述集成图形控制器相耦合的系统存储器，以及
所述分立图形控制器能访问的本地视频存储器，
其中，所述集成图形控制器配置成：响应于检测到切换至分立图形的需要，促使将与显示上下文切换对应的数据存储到所述本地视频存储器中，并且
其中，所述集成图形控制器还配置成：响应于所述分立图形控制器检测到切换至集成图形的需要，促使将与显示上下文切换对应的数据存储到所述系统存储器中。
2.如权利要求1所述的设备，其中，切换至分立图形的需要基于图形密集应用的执行。
3.如权利要求1所述的设备，其中，所述集成图形控制器还配置成在切换期间以很小或无中断地恢复图形图像的显示。
4.如权利要求1所述的设备，其中，所述分立图形控制器还配置成在切换期间以很小或无中断地恢复图形图像的显示。
5.如权利要求1所述的设备，还包括用于所述集成图形控制器和所述分立图形控制器间切换的配置寄存器BAR。
6.如权利要求1所述的设备，其中，一旦完成与显示上下文切换对应的数据从所述本地视频存储器中的分立图形帧缓冲器到所述系统存储器中的集成图形帧缓冲器的存储，所述分立图形控制器就进入到降低功耗状态。
7.如权利要求5所述的设备，其中，所述BAR驻留在所述集成图形控制器和所述分立图形控制器中将在切换发生之后恢复驱动与显示上下文切换对应的数据的图形控制器或能由该图形控制器访问。
8.如权利要求1所述的设备，其中，切换至集成图形的需要基于节省功率的指示。
9.如权利要求1所述的设备，其中，切换至集成图形的需要基于降低性能的指示。
10.一种用于混合图形显示功率管理的系统，包括：
用于空闲期间功率管理的设备，以及
耦合到所述用于空闲期间功率管理的设备的显示切换逻辑，
其中，所述显示切换逻辑配置成驱动显示设备，
其中，所述用于空闲期间功率管理的设备包括：
分立图形控制器，
集成图形控制器，
与所述集成图形控制器相耦合的系统存储器，以及
所述分立图形控制器能访问的本地视频存储器，
其中，所述集成图形控制器配置成：响应于检测到切换至分立图形的需要，促使将与显示上下文切换对应的数据存储到所述本地视频存储器中，并且
其中，所述集成图形控制器还配置成：响应于所述分立图形控制器检测到切换至集成图形的需要，促使将与显示上下文切换对应的数据存储到所述系统存储器中。
11.如权利要求10所述的系统，其中，切换至分立图形的需要基于图形密集应用的执行。
12.如权利要求10所述的系统，其中，所述集成图形控制器还配置成在切换期间以很小或无中断地恢复图形图像的显示。
13.如权利要求10所述的系统，其中，所述分立图形控制器还配置成在切换期间以很小或无中断地恢复图形图像的显示。
14.如权利要求10所述的系统，其中，所述用于空闲期间功率管理的设备还包括用于所述集成图形控制器和所述分立图形控制器间切换的配置寄存器BAR。
15.如权利要求10所述的系统，其中，一旦完成与显示上下文切换对应的数据从所述本地视频存储器中的分立图形帧缓冲器到所述系统存储器中的集成图形帧缓冲器的存储，所述分立图形控制器就进入到降低功耗状态。
16.如权利要求14所述的系统，其中，所述BAR驻留在所述集成图形控制器和所述分立图形控制器中将在切换发生之后恢复驱动与显示上下文切换对应的数据的图形控制器或能由该图形控制器访问。
17.如权利要求10所述的系统，其中，切换至集成图形的需要基于节省功率的指示。
18.如权利要求10所述的系统，其中，切换至集成图形的需要基于降低性能的指示。
CN201310233668.6A 2008-12-30 2009-12-24 混合图形显示功率管理 Active CN103559873B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/346759 2008-12-30
US12/346,759 US9865233B2 (en) 2008-12-30 2008-12-30 Hybrid graphics display power management
CN2009102159420A CN101800018B (zh) 2008-12-30 2009-12-24 用于混合图形显示功率管理的设备、方法和系统

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009102159420A Division CN101800018B (zh) 2008-12-30 2009-12-24 用于混合图形显示功率管理的设备、方法和系统

Publications (2)

Publication Number Publication Date
CN103559873A CN103559873A (zh) 2014-02-05
CN103559873B true CN103559873B (zh) 2018-10-23

Family

ID=42221119

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310233668.6A Active CN103559873B (zh) 2008-12-30 2009-12-24 混合图形显示功率管理
CN2009102159420A Active CN101800018B (zh) 2008-12-30 2009-12-24 用于混合图形显示功率管理的设备、方法和系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009102159420A Active CN101800018B (zh) 2008-12-30 2009-12-24 用于混合图形显示功率管理的设备、方法和系统

Country Status (6)

Country Link
US (1) US9865233B2 (zh)
JP (1) JP5254194B2 (zh)
KR (1) KR101217352B1 (zh)
CN (2) CN103559873B (zh)
DE (1) DE102009058274A1 (zh)
TW (1) TWI418975B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8510462B2 (en) * 2009-03-31 2013-08-13 Canon Kabushiki Kaisha Network streaming of a video media from a media server to a media client
US8310488B2 (en) * 2009-04-02 2012-11-13 Sony Computer Intertainment America, Inc. Dynamic context switching between architecturally distinct graphics processors
US8760452B2 (en) * 2010-07-01 2014-06-24 Advanced Micro Devices, Inc. Integrated graphics processor data copy elimination method and apparatus when using system memory
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US20120133659A1 (en) * 2010-11-30 2012-05-31 Ati Technologies Ulc Method and apparatus for providing static frame
US9652016B2 (en) * 2011-04-27 2017-05-16 Nvidia Corporation Techniques for degrading rendering quality to increase operating time of a computing platform
CN103620521B (zh) * 2011-06-24 2016-12-21 英特尔公司 用于控制系统功耗的技术
US8786620B2 (en) * 2011-11-14 2014-07-22 Microsoft Corporation Discarding idle graphical display components from memory and processing
GB2518575B (en) 2012-09-28 2020-07-08 Hewlett Packard Development Co Selectable graphics controllers to display output
TWI499903B (zh) * 2012-11-05 2015-09-11 Inventec Corp 電子裝置與電源控制方法
US9436970B2 (en) 2013-03-15 2016-09-06 Google Technology Holdings LLC Display co-processing
US10157593B2 (en) 2014-02-24 2018-12-18 Microsoft Technology Licensing, Llc Cross-platform rendering engine
US20150248741A1 (en) * 2014-03-02 2015-09-03 Qualcomm Incorporated System and method for providing power-saving static image display refresh in a dram memory system
JP6421920B2 (ja) * 2014-09-03 2018-11-14 カシオ計算機株式会社 表示装置及びその表示制御方法、制御プログラム
US20160180804A1 (en) * 2014-12-23 2016-06-23 Intel Corporation Refresh rate control using sink requests
US10565671B2 (en) * 2017-04-24 2020-02-18 Intel Corporation Reduce power by frame skipping
US11314310B2 (en) * 2017-12-29 2022-04-26 Intel Corporation Co-existence of full frame and partial frame idle image updates
US20200410630A1 (en) * 2020-09-09 2020-12-31 Intel Corporation Apparatuses, systems, and methods for dynamically switching graphics modes for providing a display signal

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05273950A (ja) 1992-01-24 1993-10-22 Nec Corp 画像表示装置
US5864336A (en) * 1992-02-25 1999-01-26 Citizen Watch Co., Ltd. Liquid crystal display device
US5821924A (en) 1992-09-04 1998-10-13 Elonex I.P. Holdings, Ltd. Computer peripherals low-power-consumption standby system
US6331856B1 (en) 1995-11-22 2001-12-18 Nintendo Co., Ltd. Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US6034652A (en) 1996-03-22 2000-03-07 Interval Research Corporation Attention manager for occupying the peripheral attention of a person in the vicinity of a display device
US5916302A (en) * 1996-12-06 1999-06-29 International Business Machines Corporation Multimedia conferencing using parallel networks
US5909225A (en) 1997-05-30 1999-06-01 Hewlett-Packard Co. Frame buffer cache for graphics applications
US6657634B1 (en) 1999-02-25 2003-12-02 Ati International Srl Dynamic graphics and/or video memory power reducing circuit and method
JP2001016221A (ja) 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
JP2001016222A (ja) 1999-06-30 2001-01-19 Toshiba Corp ネットワークシステム、電子機器及び電源制御方法
US6624816B1 (en) * 1999-09-10 2003-09-23 Intel Corporation Method and apparatus for scalable image processing
US6734862B1 (en) 2000-06-14 2004-05-11 Intel Corporation Memory controller hub
US6967659B1 (en) 2000-08-25 2005-11-22 Advanced Micro Devices, Inc. Circuitry and systems for performing two-dimensional motion compensation using a three-dimensional pipeline and methods of operating the same
EP1262939B1 (en) 2001-05-31 2012-02-01 Nokia Corporation Method and apparatus for updating a frame buffer with reduced power consumption
US6915414B2 (en) * 2001-07-20 2005-07-05 Zilog, Inc. Context switching pipelined microprocessor
US7558264B1 (en) 2001-09-28 2009-07-07 Emc Corporation Packet classification in a storage system
JP2003140630A (ja) 2001-11-02 2003-05-16 Canon Inc 表示装置及び表示システム
JP2003222990A (ja) 2001-11-21 2003-08-08 Asahi Glass Co Ltd ペリクルのフォトマスクへの装着構造
US6948079B2 (en) 2001-12-26 2005-09-20 Intel Corporation Method and apparatus for providing supply voltages for a processor
US7017053B2 (en) 2002-01-04 2006-03-21 Ati Technologies, Inc. System for reduced power consumption by monitoring video content and method thereof
US6891543B2 (en) * 2002-05-08 2005-05-10 Intel Corporation Method and system for optimally sharing memory between a host processor and graphics processor
CN1206587C (zh) * 2002-08-20 2005-06-15 统宝光电股份有限公司 显示控制装置与显示控制方法
US6971034B2 (en) 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US7734943B2 (en) 2003-04-03 2010-06-08 Intel Corporation Low power display refresh
US8059673B2 (en) 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US7839860B2 (en) 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
KR100559025B1 (ko) 2003-05-30 2006-03-10 엘지전자 주식회사 홈 네트워크 관리 시스템
JP2005027120A (ja) 2003-07-03 2005-01-27 Olympus Corp 双方向データ通信システム
GB2407700A (en) 2003-10-28 2005-05-04 Sharp Kk MBE growth of nitride semiconductor lasers
US7081897B2 (en) * 2003-12-24 2006-07-25 Intel Corporation Unified memory organization for power savings
TWI259437B (en) 2004-12-24 2006-08-01 Univ Nat Chiao Tung High-speed input/output buffer of a flat panel display having low voltage differential signal (LVDS) and reduced swing differential signal (RSDS) standards
US7692642B2 (en) 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
JP4165510B2 (ja) * 2005-01-05 2008-10-15 ソニー株式会社 再生装置および方法、記録媒体、並びにプログラム
JP2006268738A (ja) 2005-03-25 2006-10-05 Sanyo Electric Co Ltd 情報処理装置、修正プログラム生成方法および修正プログラム生成プログラム
US7730336B2 (en) 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7813831B2 (en) 2005-06-09 2010-10-12 Whirlpool Corporation Software architecture system and method for operating an appliance in multiple operating modes
NI200800025A (es) 2005-07-26 2009-03-03 Derivados de isoquinolona sustituidos con piperidinilo en calidad de inhibidores de rho-quinasa
JP4581955B2 (ja) 2005-10-04 2010-11-17 ソニー株式会社 コンテンツ伝送装置及びコンテンツ伝送方法、並びにコンピュータ・プログラム
KR101193331B1 (ko) 2005-10-14 2012-10-19 엘지전자 주식회사 그래픽장치의 전력소모를 관리하는 시스템 및 방법
US20070152993A1 (en) 2005-12-29 2007-07-05 Intel Corporation Method, display, graphics system and computer system for power efficient displays
JP4640824B2 (ja) 2006-01-30 2011-03-02 富士通株式会社 通信環境の測定方法、受信装置、及びコンピュータプログラム
JP4868313B2 (ja) 2006-03-23 2012-02-01 ワン ラップトップ パー チャイルド アソシエイション インク． 表示副システムの消費電力低減方法
US8994700B2 (en) 2006-03-23 2015-03-31 Mark J. Foster Artifact-free transitions between dual display controllers
KR100786509B1 (ko) 2006-06-08 2007-12-17 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법
US20080001934A1 (en) 2006-06-28 2008-01-03 David Anthony Wyatt Apparatus and method for self-refresh in a display device
KR101255509B1 (ko) 2006-06-30 2013-04-16 엘지디스플레이 주식회사 램프 구동방법 및 장치
US7698579B2 (en) 2006-08-03 2010-04-13 Apple Inc. Multiplexed graphics architecture for graphics power management
US8681159B2 (en) 2006-08-04 2014-03-25 Apple Inc. Method and apparatus for switching between graphics sources
US8576204B2 (en) * 2006-08-10 2013-11-05 Intel Corporation Method and apparatus for synchronizing display streams
JP2008084366A (ja) 2006-09-26 2008-04-10 Sharp Corp 情報処理装置及び録画システム
JP4176122B2 (ja) 2006-10-24 2008-11-05 株式会社東芝 サーバ端末、画面共有方法およびプログラム
EP2100215A2 (en) 2006-12-05 2009-09-16 Thomson Licensing Method, apparatus and system for playout device control and optimization
US20080143695A1 (en) 2006-12-19 2008-06-19 Dale Juenemann Low power static image display self-refresh
US7917784B2 (en) 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
JP2008182524A (ja) 2007-01-25 2008-08-07 Funai Electric Co Ltd 映像音声システム
KR20080090784A (ko) 2007-04-06 2008-10-09 엘지전자 주식회사 전자 프로그램 정보 제어 방법 및 수신 장치
US20090079746A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
US8259119B1 (en) * 2007-11-08 2012-09-04 Nvidia Corporation System and method for switching between graphical processing units
US8767952B2 (en) 2007-12-17 2014-07-01 Broadcom Corporation Method and system for utilizing a single connection for efficient delivery of power and multimedia information
US8612614B2 (en) * 2008-07-17 2013-12-17 Citrix Systems, Inc. Method and system for establishing a dedicated session for a member of a common frame buffer group
US7961656B2 (en) 2008-09-29 2011-06-14 Intel Corporation Protocol extensions in a display port compatible interface
US8300056B2 (en) * 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8274501B2 (en) 2008-11-18 2012-09-25 Intel Corporation Techniques to control self refresh display functionality
US20100138675A1 (en) * 2008-11-30 2010-06-03 Dell Products L.P. Methods and Systems for Managing Power to Multiple Processors
US20100141664A1 (en) * 2008-12-08 2010-06-10 Rawson Andrew R Efficient GPU Context Save And Restore For Hosted Graphics
US8549197B2 (en) 2010-03-30 2013-10-01 Icron Technologies Corporation Method and system for communicating displayport information
US9052902B2 (en) 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption

Also Published As

Publication number Publication date
CN103559873A (zh) 2014-02-05
US9865233B2 (en) 2018-01-09
TW201035746A (en) 2010-10-01
KR101217352B1 (ko) 2013-01-02
US20100164968A1 (en) 2010-07-01
TWI418975B (zh) 2013-12-11
JP5254194B2 (ja) 2013-08-07
CN101800018B (zh) 2013-07-17
DE102009058274A1 (de) 2010-07-01
JP2010156970A (ja) 2010-07-15
CN101800018A (zh) 2010-08-11
KR20100080393A (ko) 2010-07-08

Similar Documents

Publication Publication Date Title
CN103559873B (zh) 混合图形显示功率管理
CN102841671B (zh) 支持耦连到图形控制器的自刷新显示设备的方法和装置
CN105393209B (zh) 显示协处理
US7698579B2 (en) Multiplexed graphics architecture for graphics power management
TWI552136B (zh) 用以控制自我刷新顯示功能之技術（二）
CN104145242B (zh) 具有淡入淡出和热插拔特征的缆线
CN101093658B (zh) 显示器刷新速度的转换
US8259119B1 (en) System and method for switching between graphical processing units
US10741128B2 (en) Dual scan out display system
US11935151B2 (en) Switchable image source in a hybrid graphics systems
WO2012040697A2 (en) Techniques to transmit commands to a target device
US20200206635A1 (en) Anti-cheating solution to detect graphics driver tampering for online gaming
TW201110102A (en) Color sequential display and power-saving method thereof
US20020075251A1 (en) Method and apparatus for adjusting video refresh rate in response to power mode changes in order to conserve power
CN106462394A (zh) 使用共享硬件资源的群集处理器核心中硬件线程的动态负载平衡以及相关的电路、方法和计算机可读媒体
TW200842821A (en) Display controller operating mode using multiple data buffers
US8194065B1 (en) Hardware system and method for changing a display refresh rate
US8823722B1 (en) SOC with integrated bistable display controller
TWI498734B (zh) 用於分配記憶體階層中之資料的方法及裝置
CN103886845A (zh) 一种通过缓存管理实现对单色液晶显示屏操作的方法
US20210118393A1 (en) Low power display refresh during semi-active workloads
US6414689B1 (en) Graphics engine FIFO interface architecture
CN114661260A (zh) 平衡化可变刷新率显示器上的交替帧时间
Gates et al. 37.2: Improved Electronic Controller for Image Stable Displays
CN205247878U (zh) 基于异构图形处理核心的显示切换装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant