KR20080074660A - 반도체 소자의 트렌치 매립방법 - Google Patents

반도체 소자의 트렌치 매립방법 Download PDF

Info

Publication number
KR20080074660A
KR20080074660A KR1020070014054A KR20070014054A KR20080074660A KR 20080074660 A KR20080074660 A KR 20080074660A KR 1020070014054 A KR1020070014054 A KR 1020070014054A KR 20070014054 A KR20070014054 A KR 20070014054A KR 20080074660 A KR20080074660 A KR 20080074660A
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
deposition
insulating film
hdp
Prior art date
Application number
KR1020070014054A
Other languages
English (en)
Inventor
정채오
구자춘
김찬배
안상태
안현주
이효석
민성규
김은정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070014054A priority Critical patent/KR20080074660A/ko
Publication of KR20080074660A publication Critical patent/KR20080074660A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명에 따른 반도체 소자의 트렌치 매립방법은, 회전 가능한 척을 구비한 HDP-CVD(High density plasma-chemical vapor deposition) 장치를 이용한 반도체 소자의 트렌치 매립 방법으로서, 상기 척 상에 트렌치를 구비한 반도체기판을 로딩시키는 제1단계와, 상기 트렌치를 포함한 반도체기판 상에 HDP 산화막을 1차 증착하는 제2단계와, 상기 반도체기판을 회전시키는 제3단계와, 상기 회전된 반도체기판 상에 HDP 산화막을 2차 증착하는 제4단계와, 상기 트렌치를 매립시키도록 제3단계 및 제4단계를 반복 수행하는 제5단계를 포함한다.

Description

반도체 소자의 트렌치 매립방법{Method for fill up trench of semiconductor device}
도 1 종래기술의 문제점을 나타낸 사진.
도 2는 본 발명의 실시예에 따른 HDP-CVD를 도시한 단면도.
도 3은 본 발명의 실시예에 따른 HDP-CVD를 이용한 절연막 증착 방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : HDP-CVD 202, 302 : 척
204, 304 : 웨이퍼 208 : 노즐
본 발명은 HDP-CVD를 이용한 절연막 증착 방법에 관한 것으로, 보다 자세하게는, 절연막 증착시 상기 절연막의 매립 불량을 방지할 수 있는 HDP-CVD를 이용한 절연막 증착 방법에 관한 것이다.
주지된 바와 같이, 소자들 사이의 전기적 분리를 위한 소자분리용 산화막 및 도전 패턴들 사이를 매립하기 위한 갭-필용 산화막의 증착 방법으로서, 단차피복성 이 우수한 HDP(High Density Plasma) 공정이 제안되었다.
상기 HDP 공정은 반도체 기판이 안착된 공정 챔버 내에 소오스 가스로서 SiH4, O2, He 및 H2 가스를 유입시키면서 소오스 파워를 가하여 상기 기판 상에 산화막(SiO2)을 증착하며, 상기 공정 챔버에 바이어스 파워를 가하여 상기 증착된 산화막을 스퍼터링(Sputtering) 식각하는 방식을 통해 절연막을 증착하는 방식이다.
한편, 반도체 소자의 고집적화 추세에 부합하여 소자의 디자인 룰(Design Rule)이 감소함에 따라, 상기 증착 및 식각 공정을 반복 수행하여 절연막을 증착하게 되었다.
그래서, 최근에는 상기 HDP 공정을 상기 증착과 스퍼터링 식각이 동시에 수행하여 상기 기판 상에 산화막(SiO2)을 증착한 다음, 상기 챔버 내로 식각 가스로서 NF3 가스를 추가로 유입시켜 상기 산화막의 일부 두께를 식각하며, 소망하는 두께의 절연막이 얻어질 때까지 상기 증착 및 식각 공정을 반복 수행하는 방식으로 수행하게 되었다.
그러나, 전술한 종래의 HDP 공정을 이용한 절연막 증착시, 절연막 증착 장치 내의 웨이퍼가 놓여지는 척(chuck)이 절연막 증착 장치에 고정되어 수행함과 아울러, 플라즈마 밀도 등의 차이로 인해 이온화율의 차이가 발생하게 된다.
또한, 절연막 증착 장치의 웨이퍼내에 바이어스 파워의 차이로 인해 이온들의 유입 각도가 달라지게 된다.
따라서, 상기와 같은 문제점들로 인해 도 1에 도시된 바와 같이, 상기 웨이 퍼의 에지(edge)부에서 매립 불량이 발생하게 되며, 특히, 웨이퍼 상부의 매립 불량 정도가 상대적으로 크게 된다.
따라서, 본 발명은 고밀도 플라즈마 공정을 이용한 절연막 증착시 상기 절연막의 매립 불량을 방지할 수 있는 HDP-CVD를 이용한 절연막 증착 방법을 제공함에 그 목적이 있다.
일 실시예에 있어서, 반도체 소자의 트렌치 매립방법은 회전 가능한 척을 구비한 HDP-CVD(High density plasma-chemical vapor deposition) 장치를 이용한 반도체 소자의 트렌치 매립 방법으로서, 상기 척 상에 트렌치를 구비한 반도체기판을 로딩시키는 제1단계; 상기 트렌치를 포함한 반도체기판 상에 HDP 산화막을 1차 증착하는 제2단계; 상기 반도체기판을 회전시키는 제3단계; 상기 회전된 반도체기판 상에 HDP 산화막을 2차 증착하는 제4단계; 및 상기 트렌치를 매립시키도록 제3단계 및 제4단계를 반복 수행하는 제5단계;를 포함한다.
상기 제3단계는 반도체기판을 40∼50°또는 85∼95°로 회전시킨다.
상기 제5단계 후, 상기 반도체기판을 최초 위치로 복귀시킨 상태로 HDP 산화막을 증착하는 제6단계를 더 포함한다.
다른 실시예에 있어서, 반도체 소자의 트렌치 매립방법은 회전 가능한 척을 구비한 HDP-CVD(High density plasma-chemical vapor deposition) 방식에 따른 증착 공정과 식각 공정을 반복 수행하는 DED(Deposition-Etch-Deposition) 공정을 이용한 반도체 소자의 트렌치 매립방법으로서, 상기 척 상에 트렌치를 구비한 반도체기판을 로딩시키는 제1단계; 상기 트렌치를 포함한 반도체기판 상에 HDP 산화막을 1차 증착하는 제2단계; 상기 반도체기판을 회전시키는 제3단계; 상기 회전된 반도체기판 상에 대해 식각을 수행하는 제4단계; 및 상기 트렌치를 매립시키도록 제3단계 및 제4단계를 반복 수행하는 제5단계;를 포함한다.
상기 제3단계는 반도체 기판을 40∼50°또는 85∼95°로 회전시킨다.
상기 제5단계 후, 상기 반도체기판을 최초 위치로 복귀시킨 상태로 HDP 산화막을 증착하는 제6단계를 더 포함한다.
(실시예)
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록한다.
본 발명은, 증착 및 식각 공정을 반복 수행하여 절연막을 증착하는 HDP-CVD(High density plasma-chemical vapor deposition) 공정을 이용한 절연막 증착시, 상기 절연막 증착 장치 내의 웨이퍼가 놓여진 척(chuck)이 주기적으로 회전하면서 증착 공정을 수행한다.
이렇게 하면, 상기 척(chuck)이 주기적인 회전을 통하여 증착 및 식각함으로써, 웨이퍼 상에 균일하게 절연막을 증착시킬 수 있다.
따라서, 상기와 같이 절연막을 균일하게 증착함으로써, 그에 따른 절연막의 매립 불량을 방지할 수 있어 절연막의 매립 특성을 향상시킬 수 있다.
자세하게, 도 2 및 도 3은 본 발명의 실시예에 따른 HDP-CVD를 이용한 절연 막 증착 방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
도 2를 참조하면, HDP-CVD(200) 챔버 내에 구비된 척(chuck : 202) 상에 절연막을 증착하고자 하는 웨이퍼(204)를 배치시킨다. 그런 다음, 상기 웨이퍼에 대해 히팅(heating) 공정을 실시하고, 반응 가스 및 바이어스 파워를 인가하여 분사 노즐(208)에 의해 절연막이 공급되어 1차 절연막 증착 공정을 수행한다.
도 3을 참조하면, 상기와 같이 1차 절연막 증착이 이루어진 웨이퍼(304)를 오른쪽 방향으로 85∼95°정도 회전시킨다. 이때, 상기 웨이퍼(304)가 회전되는 것이 아니고, 상기 웨이퍼(304)가 놓여진 척(chuck : 302) 자체가 회전하게 된다.
그리고 나서, 상기 오른쪽 방향으로 85∼95° 정도 회전된 웨이퍼(304)에 대해 2차 절연막 증착 공정을 수행한다.
그 다음, 상기와 같이 2차 절연막 증착 공정이 수행된 웨이퍼(304)를 다시 90° 정도 회전시키고, 다시 앞서 상술한 바와 같이, 반응가스 및 바이어스 파워를 인가하는 1차 절연막 증착 공정 및 2차 절연막 증착 공정을 반복한 다음, 다시 상기 2차 절연막 증착 공정이 수행된 웨이퍼(304)에 대해 다시 85∼95° 정도 회전시킨다.
이때, 상기 웨이퍼(304)의 회전을 통한 절연막의 증착은 웨이퍼(304)의 소망하는 두께가 형성될 때까지 반복적으로 수행한다.
그런 다음, 상기와 같이 웨이퍼(304)의 회전을 통하여 절연막 증착 공정을 수행한 후, 소망하는 절연막의 두께가 형성되면 초기에 웨이퍼(304)가 절연막 증착 장치 내에 배치된 위치로 환원한 후, 매립과 무관한 두께를 증착한다.
이어서, 증착이 완료되면, 절연막 증착 장치로부터 상기 웨이퍼를 분리시킨다.
여기서, 상기 절연막이 증착되는 상기 웨이퍼(304)가 안착되는 척(302)은, 오른쪽 및 왼쪽 중에서 어느 하나의 방향으로 회전하여 수행하도록 하며, 각 700∼800Å씩 4회의 회전으로 총 2800∼3200Å의 두께로 형성하도록 한다.
한편, 상술한 바와 같은 HDP-CVD의 증착 공정 이외에도 DED(Deposition-Etch-Deposition) 식각 공정에도 본 발명의 실시예를 적용할 수 있다.
먼저, HDP-CVD 챔버 내에 구비된 척(chuck)상에 절연막을 증착하고자 하는 웨이퍼를 배치시키고, 상기 웨이퍼에 대해 히팅(heating)을 실시한 다음, 반응 가스 및 바이어스 파워를 인가하여 1차 절연막 증착 공정을 수행한다.
이어서, 상기 1차 절연막 증착 공정이 수행된 웨이퍼를 85∼95° 정도 회전시키고, 85∼95° 정도 회전 후, NF3 또는 F 중에서 어느 하나의 식각가스 및 바이어스 파워를 이용하여 식각 공정을 수행한다.
이때, 상기 웨이퍼의 하부막의 손실이 발생되지 않도록 식각시간을 조절하여 수행하는 것이 바람직하다.
그런 다음, 상기와 같이 식각 공정이 수행된 웨이퍼를 다시 85∼95° 정도 회전시키고, 앞서 상술한 바와 같이, 반응가스 및 바이어스 파워를 인가하는 식각 공정을 반복한 다음, 다시 상기 식각 공정이 수행된 웨이퍼에 대해 다시 85∼95°정도 회전시킨다.
상기와 같이 웨이퍼의 회전을 통하여 식각 공정을 수행한 후, 소망하는 절연막의 두께가 형성되면 초기에 웨이퍼가 절연막 증착 장치 내에 배치된 위치로 환원한 후, 매립과 무관한 두께를 증착한다.
이어서, 증착이 완료되면, 절연막 증착 장치로부터 상기 웨이퍼를 분리시킨다.
이때, 바람직하게 상기 식각은 NF3 및 F 중에서 어느 하나의 식각가스를 이용하여 수행도록한다.
이 경우, 본 발명은 고밀도 플라즈마 장치 내의 척(chuck)이 주기적인 회전을 통하여 절연막을 증착 및 식각함으로써, 웨이퍼 상에 균일하게 절연막을 증착시킬 수 있다.
따라서, 상기와 같이 절연막을 균일하게 증착함으로써, 그에 따른 절연막의 매립 불량을 방지할 수 있어 고밀도 플라즈마 공정을 이용한 절연막의 매립 특성을 향상시킬 수 있다.
한편, 상기 웨이퍼가 안착되는 척의 회전을 통해 절연막을 증착하는 본 발명의 실시예에서와는 달리, 하나의 고밀도 플라즈마 장치 내에 다수의 챔버를 배치시키고, 웨이퍼를 회전시켜서 상기 다수 개의 챔버 상에 배치시켜 절연막 증착 공정을 수행할 수도 있다.
구체적으로는 예를 들어, 플라즈마 장치 내에 3개의 챔버가 배치된 경우, 제1챔버는 회전시키지 않은 상태에서 웨이퍼 상에 1차로 절연막 증착 공정을 수행하 고, 그런 다음, 제2챔버에서 상기 웨이퍼를 다시 85∼95° 정도 회전시킨 상태로 제2챔버 내로 유입시켜 절연막 증착 공정을 수행하며, 이어서, 상기 웨이퍼를 다시 85∼95° 정도 회전시킨 상태로 제3챔버 내로 유입시켜 3차 절연막 증착 공정을 수행하는 방법이다.
즉, 각 챔버의 위치는 이동시키지 않고 절연막이 증착되는 웨이퍼만을 85∼95°정도씩 회전시켜 절연막 증착 공정을 수행하는 방법이다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이 본 발명은, 고밀도 플라즈마 장치 내의 척(chuck)이 주기적인 회전을 통하여 절연막을 증착 및 식각함으로써, 웨이퍼 상에 균일하게 절연막을 증착시킬 수 있다.
또한, 본 발명은 상기와 같이 절연막을 균일하게 증착함으로써, 그에 따른 절연막의 매립 불량을 방지할 수 있다.
따라서, 본 발명은 상기와 같이 절연막의 매립 불량을 방지함으로써, 고밀도 플라즈마 공정을 이용한 절연막의 매립 특성을 향상시킬 수 있다.

Claims (6)

  1. 회전 가능한 척을 구비한 HDP-CVD(High density plasma-chemical vapor deposition) 장치를 이용한 반도체 소자의 트렌치 매립 방법으로서,
    상기 척 상에 트렌치를 구비한 반도체기판을 로딩시키는 제1단계;
    상기 트렌치를 포함한 반도체기판 상에 HDP 산화막을 1차 증착하는 제2단계;
    상기 반도체기판을 회전시키는 제3단계;
    상기 회전된 반도체기판 상에 HDP 산화막을 2차 증착하는 제4단계; 및
    상기 트렌치를 매립시키도록 제3단계 및 제4단계를 반복 수행하는 제5단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 매립방법.
  2. 제 1 항에 있어서,
    상기 제3단계는 반도체기판을 40∼50°또는 85∼95°로 회전시키는 것을 특징으로 하는 반도체 소자의 트렌치 매립방법.
  3. 제 1 항에 있어서,
    상기 제5단계 후, 상기 반도체기판을 최초 위치로 복귀시킨 상태로 HDP 산화막을 증착하는 제6단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 매립방법.
  4. 회전 가능한 척을 구비한 HDP-CVD(High density plasma-chemical vapor deposition) 방식에 따른 증착 공정과 식각 공정을 반복 수행하는 DED(Deposition-Etch-Deposition) 공정을 이용한 반도체 소자의 트렌치 매립방법으로서,
    상기 척 상에 트렌치를 구비한 반도체기판을 로딩시키는 제1단계;
    상기 트렌치를 포함한 반도체기판 상에 HDP 산화막을 1차 증착하는 제2단계;
    상기 반도체기판을 회전시키는 제3단계;
    상기 회전된 반도체기판 상에 대해 식각을 수행하는 제4단계; 및
    상기 트렌치를 매립시키도록 제3단계 및 제4단계를 반복 수행하는 제5단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 매립방법.
  5. 제 4 항에 있어서,
    상기 제3단계는 반도체 기판을 40∼50°또는 85∼95°로 회전시키는 것을 특징으로 하는 반도체 소자의 트렌치 매립방법.
  6. 제 4 항에 있어서,
    상기 제5단계 후, 상기 반도체기판을 최초 위치로 복귀시킨 상태로 HDP 산화막을 증착하는 제6단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 매립방법.
KR1020070014054A 2007-02-09 2007-02-09 반도체 소자의 트렌치 매립방법 KR20080074660A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014054A KR20080074660A (ko) 2007-02-09 2007-02-09 반도체 소자의 트렌치 매립방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014054A KR20080074660A (ko) 2007-02-09 2007-02-09 반도체 소자의 트렌치 매립방법

Publications (1)

Publication Number Publication Date
KR20080074660A true KR20080074660A (ko) 2008-08-13

Family

ID=39883957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014054A KR20080074660A (ko) 2007-02-09 2007-02-09 반도체 소자의 트렌치 매립방법

Country Status (1)

Country Link
KR (1) KR20080074660A (ko)

Similar Documents

Publication Publication Date Title
US8592326B2 (en) Method for fabricating an inter dielectric layer in semiconductor device
US6872633B2 (en) Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
US20090004839A1 (en) Method for fabricating an interlayer dielectric in a semiconductor device
JP2023145565A (ja) Ｐｅｃｖｄによるｓｉギャップ充填の方法
JP2008305921A (ja) 半導体装置及びその製造方法
US20120220130A1 (en) Method for fabricating semiconductor device
KR20010063713A (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
KR20080074660A (ko) 반도체 소자의 트렌치 매립방법
KR100529388B1 (ko) 반도체 소자의 층간절연막 형성방법
US7648921B2 (en) Method of forming dielectric layer
US20060138667A1 (en) Method for forming an intermetal dielectric layer in a semiconductor device using HDP-CVD, and a semiconductor device manufactured thereby
KR20020002814A (ko) 반도체 소자의 층간 절연막 형성방법
KR20090103197A (ko) 반도체 소자의 층간절연막 형성방법
KR100415542B1 (ko) 반도체 소자의 콘택 형성 방법
KR100945497B1 (ko) 고밀도플라즈마 장비를 이용한 배선간의 절연막 매립방법
KR100459063B1 (ko) 반도체 소자의 금속 배선의 층간 절연막 제조 방법
KR20050000871A (ko) 고밀도 플라즈마 갭필 향상 방법
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100637095B1 (ko) 반도체 소자의 제조방법
KR20050014221A (ko) 반도체소자의 소자분리막 제조방법
KR20090044497A (ko) 반도체 소자의 제조방법
KR20050002318A (ko) 반도체 소자의 절연층 형성 방법
KR20040001481A (ko) 반도체 소자의 층간절연막 형성 방법
KR20020068828A (ko) 반도체 소자의 제조방법
KR20030040590A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination