KR20080062064A - 씨모스 이미지 센서 및 그 제조방법 - Google Patents
씨모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080062064A KR20080062064A KR1020060137363A KR20060137363A KR20080062064A KR 20080062064 A KR20080062064 A KR 20080062064A KR 1020060137363 A KR1020060137363 A KR 1020060137363A KR 20060137363 A KR20060137363 A KR 20060137363A KR 20080062064 A KR20080062064 A KR 20080062064A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- salicide
- region
- insulating layer
- pixel region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000000903 blocking effect Effects 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 239000005360 phosphosilicate glass Substances 0.000 claims description 19
- 230000001629 suppression Effects 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 239000005368 silicate glass Substances 0.000 abstract 1
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 239000010408 film Substances 0.000 description 15
- 230000010354 integration Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 반도체 기판상에 다수의 포토 다이오드를 포함한 화소 영역 및 신호처리를 위한 다수의 소자를 구비한 로직 영역을 구비한 에피층 상에 형성된 절연층에 대해 STI(shallow trench isolation)를 형성하는 단계; 상기 STI를 구비한 절연층에 다수의 웰 영역 및 스페이스를 구비한 게이트 패턴을 구비하는 단계; 상기 게이트 패턴을 이용하여 다수의 소스/드레인 영역을 상기 절연층에 형성하기 위한 이온주입을 수행하는 단계; 상기 화소 영역에 대한 비살리사이드(non-salicide) 공정을 수행하기 위해 상기 화소 영역의 게이트 패턴을 포함한 절연층 상에 살리사이드 억제층(salicide blocking layer)을 형성하는 단계; 상기 로직 영역에 대해 실리사이드(silicide) 공정을 수행하여 다수의 실리사이드 막을 형성하는 단계; 상기 화소 영역의 살리사이드 억제층과 상기 로직 영역의 게이트 패턴을 포함한 절연층 상에 PMD 라이너 질화물층과 PSG(Phospho Silicate Glass) 층을 순차적으로 형성하는 단계; 및 상기 PSG 층으로부터 상기 소스/드레인 영역에 연결되는 다수의 콘택을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조방법 및 이에 따라 제조된 씨모스 이미지 센서에 관한 것이다.
씨모스 이미지 센서, 살리사이드 억제층(salicide blocking layer), 콘택
Description
도 1은 종래의 씨모스 이미지 센서를 나타내는 평면도.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 포토 다이오드 20 : STI
30 : 게이트 산화막 패턴 40 : 게이트 폴리 패턴
50 : 소스/드레인 61 : 산화막
62 : 질화막 80 : 실리사이드 막
90 : PMD 라이너 질화물층 100 : PSG 층
본 발명은 씨모스 이미지 센서 및 그 제조방법에 관한 것으로, 특히 비살리사이드 영역에 무경계 콘택을 구비하고 누설 전류의 발생을 방지할 수 있는 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서(image sensor)는 광학적 이미지를 전기적 신호로 변형시키는 소자로서, 크게 CMOS(Complementary Metal-Oxide-Silicon) 이미지 센서와 CCD(Charge Coupled Device) 이미지 센서로 구분된다. CCD 이미지 센서는 CMOS 이미지 센서에 비하여 광감도(Photo sensitivity) 및 노이즈(noise)에 대한 특성이 우수하나, 고집적화에 어려움이 있고, 전력 소모가 높다. 이에 반하여, CMOS 이미지 센서는 CCD 이미지 센서에 비하여 공정들이 단순하고, 고집적화에 적합하며, 전력 소모가 낮다.
따라서, 최근에는 반도체 소자의 제조 기술이 고도로 발전함에 따라, CMOS 이미지 센서의 제조 기술 및 특성이 크게 향상되어 CMOS 이미지 센서에 대한 연구가 활발히 진행되고 있다.
이와 같은 종래의 CMOS 이미지 센서 제조방법에서 살리사이드(salicide) 공정과 비살리사이드(non-salicide) 공정을 동시에 적용할 경우, 비살리사이드 영역에 형성되는 콘택(contact)을 무경계(borderless) 콘택으로 형성하기 위한 공정을 적용하기 어려운 문제점이 발생하게 된다. 이것은 비살리사이드 영역을 형성할 때, 살리사이드 억제 산화막(salicide blocking oxide)을 두껍게 사용하게 되어, 화소 영역과 로직 영역 사이에 단차가 발생하여 PMD 라이너 질화물(pre metal dielectric liner nitride) 층을 콘택 식각 정지층으로 이용하는데 문제가 발생하게 된다.
즉, 콘택 형성을 위한 식각을 수행할 때, 비살리사이드 영역과 살리사이드 영역에서 각각 콘택 식각 정지층의 식각 정지되는 시간이 달라지는 문제가 발생하 게 되어, 살리사이드 영역의 콘택 식각 정지층을 콘택 식각 정지 타겟(contact etch stop target)으로 진행할 경우 비살리사이드 영역의 콘택 식각 정지층이 식각되어 비살리사이드 영역의 콘택 식각 정지층 아래의 산화막까지 식각된다.
이와 같이 산화막까지 식각된 후에 살리사이드 영역의 콘택 식각 정지층을 식각할 때, 비살리사이드 영역의 STI 영역에서 산화막까지 식각이 진행하게 되어 무경계(borderless) 콘택 부분은 STI 영역의 산화막 손실로 인해 누설 전류가 증가하게 된다.
구체적으로, 도 1에 도시된 바와 같이 종래의 CMOS 이미지 센서 제조방법은 반도체 기판상에 에피택셜 공정으로 형성된 에피층에 대해 포토 다이오드(1)를 포함한 화소 영역 및 신호처리를 위한 다수의 소자를 구비한 로직 영역을 구비하고 STI(shallow trench isolation: 2)를 형성하기 위한 STI CMP 공정을 수행하며, 게이트 산화막 패턴(3)과 게이트 폴리 패턴(4)을 형성하여 게이트 영역을 형성한다.
사이드웰(side-wall) 공정을 수행한 후, 소스/드레인(5)을 이온 주입으로 형성하고 살리사이드 공정을 통하여 로직 영역에만 다수의 실리사이드막(6)을 형성한다.
다수의 실리사이드막(6)을 형성한 후, PMD 라이너 질화물층(7)와 PSG(Phospho Silicate Glass: 9)를 형성하고 CMP 공정을 수행하여 평탄화하며 콘택 형성 공정을 통하여 콘택(8) 영역을 형성한다. 이와 같은 공정 과정을 진행할 경우 비살리사이드 영역 즉, 화소 영역의 콘택 하부의 STI(2) 영역에서 산화막 손실이 발생하게 된다. 이와 같이 STI(2) 영역에서 산화막 손실이 발생할 경우 콘택(8) 하 부의 소스/드레인 접합 깊이(junction depth)가 낮아지고 전기장이 증가하여 누설 전류가 증가하게 된다.
본 발명은 비살리사이드 영역에 무경계(borderless) 콘택을 형성하기 위한 공정을 적용하고 누설 전류의 발생을 방지할 수 있는 씨모스 이미지 센서의 제조 방법을 제공하는 목적이 있다.
본 발명의 다른 목적은 비살리사이드 영역에 무경계 콘택을 구비하고 누설 전류의 발생을 방지할 수 있는 씨모스 이미지 센서를 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은 반도체 기판상에 다수의 포토 다이오드를 포함한 화소 영역 및 신호처리를 위한 다수의 소자를 구비한 로직 영역을 구비한 에피층 상에 형성된 절연층에 대해 STI(shallow trench isolation)를 형성하는 단계; 상기 STI를 구비한 절연층에 다수의 웰 영역 및 스페이스를 구비한 게이트 패턴을 구비하는 단계; 상기 게이트 패턴을 이용하여 다수의 소스/드레인 영역을 상기 절연층에 형성하기 위한 이온주입을 수행하는 단계; 상기 화소 영역에 대한 비살리사이드(non-salicide) 공정을 수행하기 위해 상기 화소 영역의 게이트 패턴을 포함한 절연층 상에 살리사이드 억제층(salicide blocking layer)을 형성하는 단계; 상기 로직 영역에 대해 실리사이드(silicide) 공정을 수행하여 다수의 실리사이드 막을 형성하는 단계; 상기 화소 영역의 살리사이드 억제층과 상기 로직 영역의 게이트 패턴을 포함한 절연층 상에 PMD 라이너 질화물층과 PSG(Phospho Silicate Glass) 층을 순차적으로 형성하는 단계; 및 상기 PSG 층으로부터 상기 소스/드레인 영역에 연결되는 다수의 콘택을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조방법에 관한 것이다.
본 발명은 반도체 기판상에 다수의 포토 다이오드를 포함한 화소 영역 및 신호처리를 위한 다수의 소자를 구비한 로직 영역을 구비한 에피층; 상기 에피층 상에서 다수의 웰 영역, 상기 웰 영역의 상측에 구비된 다수의 STI(shallow trench isolation) 및 소스/드레인 영역을 구비한 절연층; 상기 화소 영역 및 로직 영역의 절연층 상측에 상기 소스/드레인 영역 사이에서 스페이스를 양측에 구비한 게이트 패턴; 상기 화소 영역의 게이트 패턴을 포함한 화소 영역의 절연층 상에 형성된 살리사이드 억제층(salicide blocking layer); 상기 로직 영역의 게이트 패턴을 포함한 로직 영역에 형성된 다수의 실리사이드 막; 상기 화소 영역의 살리사이드 억제층과 상기 로직 영역의 게이트 패턴을 포함한 절연층 상에 구비된 PMD 라이너 질화물층과 상기 PMD 라이너 질화물층 상의 PSG(Phospho Silicate Glass) 층; 및 상기 PSG 층으로부터 상기 STI에 접하는 소스/드레인 영역에 각각 연결된 콘택을 포함하여 구성되는 씨모스 이미지 센서에 관한 것이다.
본 발명은 상기 살리사이드 억제층을 형성하는 단계에서 상기 살리사이드 억제층은 100 ~ 200Å의 두께를 가지는 산화막과 상기 산화막 상에서 100 ~ 200Å의 두께로 구비되는 질화막으로 이루어지는 것을 특징으로 한다.
본 발명에서 상기 실리사이드 막을 형성하는 단계는 상기 살리사이드 억제층 상에 포토레지스트 패턴을 구비하는 단계; 상기 포토레지스트 패턴을 포함한 반도 체 기판상에 고융점 금속을 증착하는 단계; 및 상기 포토레지스트 패턴을 에싱 공정을 통해 제거하고 800 ~ 1000℃의 온도에서 Ar 가스 분위기에서 20초간 급속 열처리를 수행하여 다수의 실리사이드 막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 고융점 금속은 Co 또는 Ti인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 제조방법을 설명하기 위한 공정 단면도로서, 살리사이드 공정과 비살리사이드 공정을 동시에 진행하는 씨모스 이미지 센서의 제조 방법에서 비살리사이드 영역에 무경계(borderless) 콘택을 형성하기 위한 것이다.
도 2a에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조 방법은 반도체 기판상에 에피택셜 공정으로 형성된 에피층에 대해 다수의 포토 다이오드(10)를 포함한 화소 영역 및 신호처리를 위한 다수의 소자를 구비한 로직 영역을 구비하고, 에피층 상에 절연층을 형성하며 이 절연층에 대해 STI(shallow trench isolation: 20)를 형성하기 위한 STI CMP 공정을 수행하며, 이와 같이 STI(20)를 구비한 절연층에 n웰 또는 p웰 등의 웰(도시하지 않음)을 형성하기 위한 이온 주입을 수행하며, 다수의 웰이 형성된 절연층 상의 게이트 영역에 게이트 산화막 패턴(30)과 게이트 폴리 패턴(40)을 형성하여 게이트 패턴을 구비한 다.
이어서, 게이트 산화막 패턴(30)과 게이트 폴리 패턴(40)로 이루어진 게이트 패턴 양측벽에 실리콘 산화물로 이루어진 스페이스를 구비하고, 스페이스를 구비한 게이트 패턴을 이용하여 다수의 소스/드레인(50) 영역을 형성하기 위한 이온주입을 수행한다.
소스/드레인(50) 영역을 형성한 후, 도 2b에 도시된 바와 같이 스페이스를 구비한 게이트 패턴을 포함한 절연층 상에 산화막(61)과 질화막(62)을 순차적으로 증착하여 화소 영역에 대한 비살리사이드(non-salicide) 공정을 수행하기 위한 살리사이드 억제층(salicide blocking layer)을 형성한다.
살리사이드 억제층은 예를 들어, 100 ~ 200Å의 두께를 가지는 산화막(61)과 100 ~ 200Å의 두께로 구비되는 질화막(62)으로 얇게 이루어지고, 이와 같이 얇게 형성된 살리사이드 억제층을 이용하여 무경계(borderless) 콘택을 형성할 수 있다.
살리사이드 억제층을 형성한 후, 도 2c에 도시된 바와 같이 화소 영역에 대한 비살리사이드 공정을 수행하기 위해 화소 영역의 질화막(62) 상에 포토레지스트 패턴(70)을 구비하고, 화소 영역을 제외한 로직 영역의 산화막(61)과 질화막(62)을 식각 공정을 통해 제거한다.
로직 영역의 산화막(61)과 질화막(62)을 식각 공정을 통해 제거한 후, 도 2d에 도시된 바와 같이 실리사이드(silicide) 공정을 수행하여, Co 또는 Ti 등의 고융점 금속을 증착하고 포토레지스트 패턴(70)을 에싱 공정을 통해 제거하며 800 ~ 1000℃의 온도에서 Ar 가스 분위기에서 20초간 급속 열처리를 수행하여 실리사이드 막(80)을 형성한다.
실리사이드 막(80)을 형성한 후, 화소 영역의 살리사이드 억제층과 로직 영역의 게이트 패턴을 포함한 절연층 상에 PMD 라이너 질화물층(90)을 형성하고, PMD 라이너 질화물층(90) 상에 PSG(Phospho Silicate Glass) 층(100)을 두껍게 형성하여 CMP 공정을 통해 평탄화한 후 구비할 수 있다.
이와 같이 평탄화하여 PSG(Phospho Silicate Glass) 층(100)을 구비한 후, 도 2e에 도시된 바와 같이 화소 영역에 무경계(borderless) 콘택을 포함한 다수의 콘택(110)을 형성하기 위해, PSG 층(100) 상에 콘택 영역을 오픈하는 포토레지스트 패턴을 구비하고 건식 식각, 예를 들어 RIE(Reactive Ion Etch) 방법을 수행하여 다수의 콘택홀을 형성할 수 있다.
이렇게 형성된 다수의 콘택홀에 대해 금속 재질을 충진하고 CMP를 수행하여 화소 영역의 소스/드레인 영역에 접속되는 무경계 콘택을 포함한 다수의 콘택(110)을 형성할 수 있다.
따라서, 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조방법에서는 얇은 살리사이드 억제층을 이용하여 다수의 콘택(110)을 형성하기 위한 식각 공정을 수행할 때, PMD 라이너 질화물층(90)과 함께 살리사이드 억제층을 콘택 식각 정지층으로 활용되도록 하여, 비살리사이드가 이루어지는 화소 영역에서도 마찬가지로 PMD 라이너 질화물층(90)이 식각 정지의 기능을 수행하는 것이 가능하게 된다. 이와 같이 비살리사이드가 이루어지는 화소 영역에서 콘택 식각 공정이 이루어질 때, PMD 라이너 질화물층(90) 부분에서 식각 정지가 되므로 STI(20)에서 산화물 손실이 발생하지 않도록 무경계 콘택을 형성할 수 있게 된다.
또한, 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조방법은 STI(20)에서 산화물 손실이 발생하지 않으면서 무경계 콘택을 형성하므로 누설 전류의 발생을 개선할 수 있고, 얇은 두께의 살리사이드 억제층을 이용하여 씨모스 이미지 센서의 크기를 줄일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 비살리사이드가 이루어지는 화소 영역에서 콘택 식각 공정이 수행될 때, PMD 라이너 질화물층과 살리사이드 억제층에서 식각 정지가 되므로 STI에서 산화물 손실이 발생하지 않도록 무경계 콘택을 형성할 수 있는 씨모스 이미지 센서의 제조방법을 제공할 수 있다.
또한, 본 발명의 실시예에 따른 씨모스 이미지 센서의 제조방법은 STI에서 산화물 손실이 발생하지 않으면서 무경계 콘택을 형성하므로, 누설 전류의 발생을 개선할 수 있고 얇은 두께의 살리사이드 억제층을 이용하여 씨모스 이미지 센서의 크기를 줄일 수 있다.
Claims (7)
- 반도체 기판상에 다수의 포토 다이오드를 포함한 화소 영역 및 신호처리를 위한 다수의 소자를 구비한 로직 영역을 구비한 에피층 상에 형성된 절연층에 대해 STI(shallow trench isolation)를 형성하는 단계;상기 STI를 구비한 절연층에 다수의 웰 영역 및 스페이스를 구비한 게이트 패턴을 구비하는 단계;상기 게이트 패턴을 이용하여 다수의 소스/드레인 영역을 상기 절연층에 형성하기 위한 이온주입을 수행하는 단계;상기 화소 영역에 대한 비살리사이드(non-salicide) 공정을 수행하기 위해 상기 화소 영역의 게이트 패턴을 포함한 절연층 상에 살리사이드 억제층(salicide blocking layer)을 형성하는 단계;상기 로직 영역에 대해 실리사이드(silicide) 공정을 수행하여 다수의 실리사이드 막을 형성하는 단계;상기 화소 영역의 살리사이드 억제층과 상기 로직 영역의 게이트 패턴을 포함한 절연층 상에 PMD 라이너 질화물층과 PSG(Phospho Silicate Glass) 층을 순차적으로 형성하는 단계; 및상기 PSG 층으로부터 상기 소스/드레인 영역에 연결되는 다수의 콘택을 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 살리사이드 억제층을 형성하는 단계에서상기 살리사이드 억제층은 100 ~ 200Å의 두께를 가지는 산화막과 상기 산화막 상에서 100 ~ 200Å의 두께로 구비되는 질화막으로 이루어지는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 실리사이드 막을 형성하는 단계는상기 살리사이드 억제층 상에 포토레지스트 패턴을 구비하는 단계;상기 포토레지스트 패턴을 포함한 반도체 기판상에 고융점 금속을 증착하는 단계; 및상기 포토레지스트 패턴을 에싱 공정을 통해 제거하고 800 ~ 1000℃의 온도에서 Ar 가스 분위기에서 20초간 급속 열처리를 수행하여 다수의 실리사이드 막을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 제 3 항에 있어서,상기 고융점 금속은 Co 또는 Ti인 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.
- 반도체 기판상에 다수의 포토 다이오드를 포함한 화소 영역 및 신호처리를 위한 다수의 소자를 구비한 로직 영역을 구비한 에피층;상기 에피층 상에서 다수의 웰 영역, 상기 웰 영역의 상측에 구비된 다수의 STI(shallow trench isolation) 및 소스/드레인 영역을 구비한 절연층;상기 화소 영역 및 로직 영역의 절연층 상측에 상기 소스/드레인 영역 사이에서 스페이스를 양측에 구비한 게이트 패턴;상기 화소 영역의 게이트 패턴을 포함한 화소 영역의 절연층 상에 형성된 살리사이드 억제층(salicide blocking layer);상기 로직 영역의 게이트 패턴을 포함한 로직 영역에 형성된 다수의 실리사이드 막;상기 화소 영역의 살리사이드 억제층과 상기 로직 영역의 게이트 패턴을 포함한 절연층 상에 구비된 PMD 라이너 질화물층과 상기 PMD 라이너 질화물층 상의 PSG(Phospho Silicate Glass) 층; 및상기 PSG 층으로부터 상기 STI에 접하는 소스/드레인 영역에 각각 연결된 콘택을 포함하여 구성되는 씨모스 이미지 센서.
- 제 5 항에 있어서,상기 살리사이드 억제층은 100 ~ 200Å의 두께를 가지는 산화막과 상기 산화막 상에서 100 ~ 200Å의 두께로 구비되는 질화막으로 이루어지는 것을 특징으로 하는 씨모스 이미지 센서.
- 제 5 항에 있어서,상기 로직 영역에 형성된 다수의 실리사이드 막은 Co와 Ti을 포함하는 고융점 금속을 이용하여 형성되는 것을 특징으로 하는 씨모스 이미지 센서.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137363A KR100859481B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
| US11/948,786 US7897441B2 (en) | 2006-12-29 | 2007-11-30 | Method of fabricating a CMOS image sensor |
| CNA2007101611356A CN101211835A (zh) | 2006-12-29 | 2007-12-18 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137363A KR100859481B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080062064A true KR20080062064A (ko) | 2008-07-03 |
| KR100859481B1 KR100859481B1 (ko) | 2008-09-23 |
Family
ID=39582580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060137363A KR100859481B1 (ko) | 2006-12-29 | 2006-12-29 | 씨모스 이미지 센서 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7897441B2 (ko) |
| KR (1) | KR100859481B1 (ko) |
| CN (1) | CN101211835A (ko) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5023768B2 (ja) * | 2007-03-30 | 2012-09-12 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| US9041841B2 (en) | 2008-10-10 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor having enhanced backside illumination quantum efficiency |
| KR20100045094A (ko) * | 2008-10-23 | 2010-05-03 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
| JP5558916B2 (ja) * | 2009-06-26 | 2014-07-23 | キヤノン株式会社 | 光電変換装置の製造方法 |
| JP2012182426A (ja) * | 2011-02-09 | 2012-09-20 | Canon Inc | 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法 |
| JP5885721B2 (ja) * | 2011-02-09 | 2016-03-15 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| US8466000B2 (en) | 2011-04-14 | 2013-06-18 | United Microelectronics Corp. | Backside-illuminated image sensor and fabricating method thereof |
| US9312292B2 (en) | 2011-10-26 | 2016-04-12 | United Microelectronics Corp. | Back side illumination image sensor and manufacturing method thereof |
| US8318579B1 (en) | 2011-12-01 | 2012-11-27 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| US8815102B2 (en) | 2012-03-23 | 2014-08-26 | United Microelectronics Corporation | Method for fabricating patterned dichroic film |
| US9401441B2 (en) | 2012-06-14 | 2016-07-26 | United Microelectronics Corporation | Back-illuminated image sensor with dishing depression surface |
| US20130341692A1 (en) * | 2012-06-22 | 2013-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel [N] Profile in Si-Ox Interface for CMOS Image Sensor Performance Improvement |
| US8779344B2 (en) | 2012-07-11 | 2014-07-15 | United Microelectronics Corp. | Image sensor including a deep trench isolation (DTI)that does not contact a connecting element physically |
| US8828779B2 (en) | 2012-11-01 | 2014-09-09 | United Microelectronics Corp. | Backside illumination (BSI) CMOS image sensor process |
| US8779484B2 (en) | 2012-11-29 | 2014-07-15 | United Microelectronics Corp. | Image sensor and process thereof |
| US9279923B2 (en) | 2013-03-26 | 2016-03-08 | United Microelectronics Corporation | Color filter layer and method of fabricating the same |
| US9537040B2 (en) | 2013-05-09 | 2017-01-03 | United Microelectronics Corp. | Complementary metal-oxide-semiconductor image sensor and manufacturing method thereof |
| US9129876B2 (en) | 2013-05-28 | 2015-09-08 | United Microelectronics Corp. | Image sensor and process thereof |
| CN103337475B (zh) * | 2013-06-27 | 2016-01-27 | 上海华力微电子有限公司 | 双结构接触孔同步刻蚀工艺 |
| US9054106B2 (en) | 2013-11-13 | 2015-06-09 | United Microelectronics Corp. | Semiconductor structure and method for manufacturing the same |
| US9841319B2 (en) | 2013-11-19 | 2017-12-12 | United Microelectronics Corp. | Light detecting device |
| US9768109B2 (en) * | 2015-09-22 | 2017-09-19 | Qualcomm Incorporated | Integrated circuits (ICS) on a glass substrate |
| CN107123659A (zh) * | 2017-06-26 | 2017-09-01 | 上海华力微电子有限公司 | 图像传感器的制备方法 |
| JP2019029448A (ja) * | 2017-07-27 | 2019-02-21 | キヤノン株式会社 | 撮像装置、カメラおよび撮像装置の製造方法 |
| CN109755262A (zh) * | 2017-11-01 | 2019-05-14 | 中芯长电半导体（江阴）有限公司 | 一种封装结构及封装方法 |
| CN111725247A (zh) * | 2020-07-23 | 2020-09-29 | 华虹半导体(无锡)有限公司 | Cis芯片漏源接触孔的自对准刻蚀方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4030193B2 (ja) * | 1998-07-16 | 2008-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729826B2 (ja) * | 2004-01-09 | 2005-12-21 | 松下電器産業株式会社 | 固体撮像装置の製造方法 |
| US7098114B1 (en) * | 2004-06-22 | 2006-08-29 | Integrated Device Technology, Inc. | Method for forming cmos device with self-aligned contacts and region formed using salicide process |
| JP4530747B2 (ja) | 2004-07-16 | 2010-08-25 | 富士通セミコンダクター株式会社 | 固体撮像装置及びその製造方法 |
| KR20060020395A (ko) * | 2004-08-31 | 2006-03-06 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
| TWI302754B (en) * | 2005-02-28 | 2008-11-01 | Magnachip Semiconductor Ltd | Complementary metal-oxide-semiconductor image sensor and method for fabricating the same |
-
2006
- 2006-12-29 KR KR1020060137363A patent/KR100859481B1/ko not_active IP Right Cessation
-
2007
- 2007-11-30 US US11/948,786 patent/US7897441B2/en not_active Expired - Fee Related
- 2007-12-18 CN CNA2007101611356A patent/CN101211835A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100859481B1 (ko) | 2008-09-23 |
| US7897441B2 (en) | 2011-03-01 |
| US20080157144A1 (en) | 2008-07-03 |
| CN101211835A (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100859481B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US6194258B1 (en) | Method of forming an image sensor cell and a CMOS logic circuit device | |
| US8440540B2 (en) | Method for doping a selected portion of a device | |
| US20110158582A1 (en) | Structure of a semiconductor device having a waveguide and method of forming the same | |
| US7511322B2 (en) | Image sensors and methods of manufacturing the same | |
| CN109728010A (zh) | 集成芯片及其形成方法 | |
| KR100670538B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| CN100454565C (zh) | 半导体器件及制造半导体器件的方法 | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| JP2003289112A (ja) | 半導体素子の製造方法 | |
| US9356060B2 (en) | Image sensor device and method | |
| CN107799470B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| KR20100138087A (ko) | 이미지 센서 및 그 제조방법 | |
| US8877595B2 (en) | Transistor structure with silicided source and drain extensions and process for fabrication | |
| JP2017183668A (ja) | 固体撮像装置の製造方法 | |
| CN107180764B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| KR20110078878A (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| KR100707593B1 (ko) | 반도체 소자의 이중 소자분리 구조 및 그 형성 방법 | |
| KR20100079175A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100432788B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070083348A (ko) | 씨모스 이미지 센서의 콘택 형성 방법 | |
| KR20040007968A (ko) | 이미지센서의 게이트전극 형성방법 | |
| KR100520512B1 (ko) | 질소 이온 주입 공정을 포함한 반도체 제조 방법 | |
| KR20090070411A (ko) | Ｃｍｏｓ 이미지 센서의 콘택 플러그 및 그 형성 방법 | |
| KR100390240B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |