KR20080060307A - 반도체 제조 장비의 챔버 내 폴리머 제거방법 - Google Patents

반도체 제조 장비의 챔버 내 폴리머 제거방법 Download PDF

Info

Publication number
KR20080060307A
KR20080060307A KR1020060134254A KR20060134254A KR20080060307A KR 20080060307 A KR20080060307 A KR 20080060307A KR 1020060134254 A KR1020060134254 A KR 1020060134254A KR 20060134254 A KR20060134254 A KR 20060134254A KR 20080060307 A KR20080060307 A KR 20080060307A
Authority
KR
South Korea
Prior art keywords
polymer
chamber
post
tungsten
semiconductor device
Prior art date
Application number
KR1020060134254A
Other languages
English (en)
Inventor
한기현
최동구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134254A priority Critical patent/KR20080060307A/ko
Publication of KR20080060307A publication Critical patent/KR20080060307A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 식각 후 챔버 내에 형성되는 폴리머를 제거하여 공정의 신뢰성을 높이기 위한 반도체 제조 장비의 챔버 내 폴리머 제거방법을 제공하기 위한 것으로, 본 발명은 금속 식각이 완료된 웨이퍼를 챔버내에서 제거하는 단계, 상기 금속식각시 상기 챔버의 측벽 및 하부에 형성된 폴리머를 제거하되, 폴리머의 반응을 이용한 제1단계, 폴리머를 식각하는 제2단계, 제1 및 제2단계에서 발생한 가스들을 제거하는 제3단계의 후처리공정을 실시하는 단계를 포함하여 금속 식각이 완료된 후 챔버 내에서 웨이퍼를 제거한 후 후처리 공정을 통하여 식각시 형성된 폴리머를 제거하여 공정의 안정성 및 신뢰성을 높이는 효과가 있다.
폴리머, 챔버, 후처리공정

Description

반도체 제조 장비의 챔버 내 폴리머 제거방법{METHOD FOR REMOVING POLYMER IN CHAMBER OF SEMICONDUCTOR MANUFACTURING EQUIPMENT}
도 1은 종래 기술에 따른 문제점을 나타내는 단면도,
도 2는 본 발명의 바람직한 실시예를 나타내는 순서도,
도 3은 가스량의 증가에 따른 텅스텐폴리머의 감소속도를 나타내는 그래프,
도 4는 가스종류에 따른 백 헬륨 에러의 발생빈도를 나타내는 그래프,
도 5는 종래 기술과 본 발명의 백 헬륨 에러율을 비교하기 위한 그래프.
본 발명은 반도체 제조 기술에 관한 것으로, 특히 금속 식각 후 반도체 제조 장비의 챔버 내 폴리머 제거방법에 관한 것이다.
잘 알려진 바와 같이, 챔버 내에서 텅스텐 식각을 실시하면 패턴 식각에서 발생하는 양이 많아 모두 소멸되지 못하고 일부 가스가 챔버 측벽에 증착되거나, 챔버 내에서 웨이퍼가 제거된 후에 하부에 증착되는 문제점이 있다.
기존 공정에서도 텅스텐 식각을 완료한 후 웨이퍼를 챔버 내에서 제거하고 후처리 공정을 통해 측벽에 증착된 텅스텐과 플라즈마 가스에 의해 형성된 텅스텐을 포함하는 폴리머를 제거하고 있다.
그러나, 폴리머의 제거효과가 미비하여, 식각시 발생한 텅스텐폴리머가 측벽과 웨이퍼가 놓이는 정전척(ESC;Electrostatic chuck, 이하 ESC라고 한다) 위에 증착되는 문제점이 있다. 이 경우 백 헬륨 가스 에러가 발생하는데 이는 도1에서 자세히 알 수 있다.
도 1은 종래 기술에 따른 문제점을 나타내는 단면도이다.
도 1에 도시된 바와 같이, 챔버의 ESC(102)에 텅스텐폴리머(103)이 증착되어 있어서 ESC(102) 상에 웨이퍼(104)가 완전히 밀착되지 못한 것을 알 수 있다.
위와 같이, 웨이퍼(104)가 ESC(102)에 완전히 밀착되지 못하면 웨이퍼의 온도 조절을 위해 백 헬륨 라인(101, Back He Line)에서 주입되는 헬륨가스가 챔버 내부로 일정량 이상 유입되어 안정적인 공정의 진행이 어려운 문제점이 있다.
또한, 챔버 내에서 식각공정이 계속되면서 누적되는 텅스텐폴리머로 인해 챔버의 클리닝 주기가 빨라지면서 공정 진행 시간의 연속성이 없어지는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 식각 후 챔버 내에 형성되는 폴리머를 제거하여 공정의 신뢰성을 높이기 위한 반도체 제 조 장비의 챔버 내 폴리머 제거방법을 제공하는데 그 목적이 있다.
본 발명에 의한 반도체 소자의 폴리머 제거방법은 금속 식각이 완료된 웨이퍼를 챔버내에서 제거하는 단계, 상기 금속식각시 상기 챔버의 측벽 및 하부에 형성된 폴리머를 제거하되, 폴리머의 반응을 이용한 제1단계, 폴리머를 식각하는 제2단계, 제1 및 제2단계에서 발생한 가스들을 제거하는 제3단계의 후처리공정을 실시하는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 금속은 텅스텐, 상기 폴리머는 텅스텐폴리머 인 것을 특징으로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예를 나타내는 순서도이다.
도 2에 도시된 바와 같이, 금속 식각 후 웨이퍼를 제거하는 단계(201)와 3단계의 후처리 공정(202)을 실시하여 폴리머를 제거한다. 후처리 공정(202)은 크게 제1후처리단계(202A), 제2후처리단계(202B) 및 제3후처리단계(202C)로 이루어 진다.
특히, 제1후처리단계(202A)는 폴리머의 반응을 이용하고, 제2후처리단 계(202B)는 폴리머를 식각하고, 제3후처리단계(202C)는 제1 및 제2단계에서 발생한 가스들을 제거하는 것으로 이루어진다.
여기서, 금속은 텅스텐을 포함하는 모든 금속일 수 있다. 본 발명의 실시예에서는 텅스텐(Ｗ) 식각시 발생하는 폴리머에 대해 설명하기로 한다. 따라서, 텅스텐 식각 후 발생하는 폴리머는 텅스텐폴리머이다.
차례로 자세히 살펴보면, 금속 식각 후 웨이퍼를 제거하는 단계(201)에서 금속 식각은 텅스텐 및 금속을 식각하는데 사용되는 Cl2 또는 BCl3의 염소가스를 사용하여 실시한다. 이때, 식각 중 발생하는 부산물은 ＷxCly계열로 반응으로 인해 형성된 부산물의 대부분은 챔버 내에서 가스화하여 소멸되지만, 패턴 식각에서 발생하는 양이 많기 때문에 일부의 가스가 제거 또는 소멸되지 못하고 챔버의 측벽 또는 챔버 내에서 웨이퍼가 제거된 후 하부(예컨대, 정전척(ESC:Electrostatic chuck, 이하 ESC라고 한다))에 증착된다.
폴리머를 제거하는 후처리 공정으로 제1후처리단계(202A)는 CF4 또는 SF6와 NF3의 혼합가스에 O2를 첨가하여 실시하고, CF4 또는 SF6는 100sccm∼300sccm, NF3는 10sccm∼50sccm의 유량을 사용한다. 또한, 바텀파워는 사용하지 않고 탑파워를 200Ｗ∼2000Ｗ으로 인가하여 실시한다.
제1후처리단계(202A)는 폴리머의 반응을 이용한 것으로, CF4 또는 SF6와 NF3의 혼합가스가 챔버 측벽의 텅스텐폴리머(ＷxCly)와 반응하여 CxCly계열의 가스, 시안화(CN)가스 및 일부 Ｗ이 ＷF6와 같은 반응물이 형성되어 모두 가스로 제거된다.
제1후처리단계(202A)에서 CF4 또는 SF6와 NF3의 혼합가스를 사용하는 이유는 도 3 및 도 4에서 자세히 알 수 있다.
도 3은 가스량의 증가에 따른 텅스텐폴리머의 감소속도를 나타내는 그래프이다.
도 3에 도시된 바와 같이, 각 가스의 가스량 증가에 따른 텅스텐폴리머의 감소속도를 보면 가로축은 가스량, 세로축은 폴리머 제거시간이다. 그래프를 살펴보면 NF3는 10에서 급격히 줄어서 40까지 폴리머 제거시간이 지속적으로 감소하는 것을 알 수 있다. CF4와 SF6는 비슷한 비율로 증가하다가 60에서 폴리머 제거시간이 비슷해지면서 경사가 완만해지는 것을 알 수 있다.
도 4는 가스종류에 따른 백 헬륨 에러의 발생빈도를 나타내는 그래프이다.
도 4에 도시된 바와 같이, CF4만 단독으로 사용하는 경우 백 헬륨 에러의 발생빈도는 12, SF6만 단독으로 사용하는 경우 백 헬륨 에러의 발생빈도는 19, CF4와 NF3를 혼합하여 사용하는 경우 백 헬륨 에러의 발생빈도는 1로 CF4 또는 SF6를 단독으로 사용하는 것보다 NF3와 혼합하여 실시하는 것이 훨씬 효과가 좋은 것을 알 수 있다.
따라서, 텅스텐폴리머의 감소속도는 CF4와 SF6이 NF3보다 좋지만 CF4 또는 SF6을 단독으로 사용할 때보다 NF3와 혼합하여 사용하는 것이 백 헬륨 에러의 발생빈도 감소에 효과가 좋기 때문에 CF4 또는 SF6와 NF3의 혼합가스를 사용하여 제1후처리단계(202A)를 실시한다.
제1후처리단계(202A)를 실시함으로써 ＷxCly계열의 텅스텐폴리머는 모두 제거되고 챔버 내에는 텅스텐(Ｗ) 혹은 ＷxNy만 잔류한다.
이어서, 제2후처리단계(202B)를 실시하는데, 제2후처리단계(202B)는 Cl2 또는 BCl3가스에 O2와 아르곤(Ar)을 첨가하여 실시하되, Cl2 또는 BCl3는 300sccm∼800sccm의 유량을 사용하여 실시한다. 또한, 탑파워는 200Ｗ∼2000Ｗ, 바텀파워는 20Ｗ∼50Ｗ로 인가하여 실시한다.
제2후처리단계(202B)는 챔버 하부에 증착되어 잔류하는 텅스텐(Ｗ) 혹은 ＷxNy를 식각하는 공정으로 Cl2 또는 BCl3를 사용함으로써 ＷxCly계열의 반응물이 발생하지만 이는 웨이퍼 패턴의 텅스텐 식각에 비해 그 양이 작기 때문에 모두 가스화 되어 제거가 가능하다.
이어서, 제3후처리단계(202C)를 실시하여 제1 및 제2후처리단계(202A, 202B)에서 발생한 가스를 모두 제거하는데 이를 위해 플라즈마 발생없이 O2와 아르곤(Ar)가스를 상기 챔버 내에 불어넣음으로써 제거할 수 있다.
도 5는 종래 기술과 본 발명의 백 헬륨 에러율을 비교하기 위한 그래프이다.
도 5에 도시된 바와 같이, 왼쪽은 종래 기술, 오른쪽은 본 발명에서의 백 헬륨 에러율을 알 수 있다. 종래 기술의 경우 에러율이 최고 6까지 올라간데 반해 본 발명에서는 거의 대부분이 0을 나타내는 것을 알 수 있다.
본 발명은 CF4 또는 SF6와 NF3의 혼합가스를 사용하여 텅스텐폴리머를 반응시켜 제거하는 제1후처리단계, Cl2 또는 BCl3를 사용하여 잔류하는 텅스텐(Ｗ) 혹은 ＷxNy를 식각하는 제2후처리단계, 제1 및 제2후처리단계에서 발생한 가스를 제거하는 제3후처리단계를 포함하는 후처리공정을 실시하여 챔버 내에 폴리머를 제거함으로써 공정의 안정성 및 신뢰성을 높일 수 있는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기한 본 발명은 금속 식각이 완료된 후 챔버 내에서 웨이퍼를 제거한 후 후처리 공정을 통하여 식각시 형성된 폴리머를 제거하여 공정의 안정성 및 신뢰성을 높이는 효과가 있다.

Claims (9)

  1. 금속 식각이 완료된 웨이퍼를 챔버내에서 제거하는 단계;
    상기 금속식각시 상기 챔버의 측벽 및 하부에 형성된 폴리머를 제거하되,
    폴리머의 반응을 이용한 제1단계, 폴리머를 식각하는 제2단계, 제1 및 제2단계에서 발생한 가스들을 제거하는 제3단계
    의 후처리공정을 실시하는 단계
    를 포함하는 반도체 소자의 폴리머 제거방법.
  2. 제1항에 있어서,
    상기 금속은 텅스텐, 상기 폴리머는 텅스텐폴리머인 것을 특징으로 하는 반도체 소자의 폴리머 제거방법.
  3. 제2항에 있어서,
    상기 제1단계는,
    CF4 또는 SF6와 NF3의 혼합가스에 O2를 첨가하여 실시하는 것을 특징으로 하는 반도체 소자의 폴리머 제거방법.
  4. 제3항에 있어서,
    상기 CF4 또는 SF6는 100sccm∼300sccm, 상기 NF3는 10sccm∼50sccm의 유량을 사용하는 것을 특징으로 하는 반도체 소자의 폴리머 제거방법.
  5. 제3항에 있어서,
    상기 제1단계는,
    바텀파워는 사용하지 않고 탑파워를 200Ｗ∼2000Ｗ으로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 폴리머 제거방법.
  6. 제2항에 있어서,
    상기 제2단계는,
    Cl2 또는 BCl3가스에 O2와 아르곤(Ar)을 첨가하여 실시하는 것을 특징으로 하는 반도체 소자의 폴리머 제거방법.
  7. 제6항에 있어서,
    상기 Cl2 또는 BCl3는 300sccm∼800sccm의 유량을 사용하는 것을 특징으로 하는 반도체 소자의 폴리머 제거방법.
  8. 제7항에 있어서,
    상기 제2단계는,
    탑파워는 200Ｗ∼2000Ｗ, 바텀파워는 20Ｗ∼50Ｗ로 인가하여 실시하는 것을 특징으로 하는 반도체 소자의 폴리머 제거방법.
  9. 제2항에 있어서,
    상기 제3단계는,
    O2와 아르곤(Ar)가스를 상기 챔버 내에 불어넣어 실시하는 것을 특징으로 하는 반도체 소자의 폴리머 제거방법.
KR1020060134254A 2006-12-27 2006-12-27 반도체 제조 장비의 챔버 내 폴리머 제거방법 KR20080060307A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134254A KR20080060307A (ko) 2006-12-27 2006-12-27 반도체 제조 장비의 챔버 내 폴리머 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134254A KR20080060307A (ko) 2006-12-27 2006-12-27 반도체 제조 장비의 챔버 내 폴리머 제거방법

Publications (1)

Publication Number Publication Date
KR20080060307A true KR20080060307A (ko) 2008-07-02

Family

ID=39812840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134254A KR20080060307A (ko) 2006-12-27 2006-12-27 반도체 제조 장비의 챔버 내 폴리머 제거방법

Country Status (1)

Country Link
KR (1) KR20080060307A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600364A (zh) * 2019-09-20 2019-12-20 武汉新芯集成电路制造有限公司 改善晶圆边缘刻蚀机台内缺陷的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600364A (zh) * 2019-09-20 2019-12-20 武汉新芯集成电路制造有限公司 改善晶圆边缘刻蚀机台内缺陷的方法
CN110600364B (zh) * 2019-09-20 2022-04-15 武汉新芯集成电路制造有限公司 改善晶圆边缘刻蚀机台内缺陷的方法

Similar Documents

Publication Publication Date Title
JP5933694B2 (ja) ホウ素炭素膜をドライストリッピングする方法
TWI518771B (zh) Etching method
KR101445299B1 (ko) 반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템
JP5085997B2 (ja) プラズマエッチング性能強化方法及び装置
KR20070085776A (ko) 건식 에칭 방법 및 건식 에칭 장치
JP4739531B2 (ja) シリコンのプラズマエッチング方法
CN103545163B (zh) 具有氟残留或氯残留的半导体结构的处理方法
CN116598254B (zh) 深沟槽隔离结构的形成方法
CN101233072B (zh) 加工衬底的方法
JP2012156554A (ja) 基材の処理方法
JP2008177209A (ja) プラズマエッチング方法
TW201324611A (zh) 利用脈衝偏壓之蝕刻
KR20080060307A (ko) 반도체 제조 장비의 챔버 내 폴리머 제거방법
JP2007036018A (ja) 半導体装置の製造方法
JP5041696B2 (ja) ドライエッチング方法
JP2010098101A (ja) 半導体装置の製造方法
CN100392821C (zh) 去除蚀刻残余的聚合物的方法
KR100927410B1 (ko) 반도체 장치의 미세 패턴 형성 방법
KR100633684B1 (ko) Ｒｆ 반사 파워로 인한 ｒｆ 파워 감소를 방지할 수 있는식각 후처리 방법
JP5154013B2 (ja) ドライエッチング方法
CN108133888B (zh) 一种深硅刻蚀方法
JP2008243918A (ja) ドライエッチング方法
TWI814075B (zh) 基材處理方法
JP2006156467A (ja) プラズマエッチング方法
JPH053177A (ja) ドライエツチング方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination