KR20080056919A - 단전자 플렉시블 다기능 논리회로 및 이것을 이용한 소자 - Google Patents

단전자 플렉시블 다기능 논리회로 및 이것을 이용한 소자 Download PDF

Info

Publication number
KR20080056919A
KR20080056919A KR1020060130097A KR20060130097A KR20080056919A KR 20080056919 A KR20080056919 A KR 20080056919A KR 1020060130097 A KR1020060130097 A KR 1020060130097A KR 20060130097 A KR20060130097 A KR 20060130097A KR 20080056919 A KR20080056919 A KR 20080056919A
Authority
KR
South Korea
Prior art keywords
logic circuit
fet
quantum dot
sets
source
Prior art date
Application number
KR1020060130097A
Other languages
English (en)
Other versions
KR100906930B1 (ko
Inventor
최중범
이창근
김상진
황재호
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020060130097A priority Critical patent/KR100906930B1/ko
Priority to PCT/KR2007/004383 priority patent/WO2008075826A1/en
Priority to DE112007001260T priority patent/DE112007001260T5/de
Priority to CNA2007800176030A priority patent/CN101444001A/zh
Priority to JP2009504134A priority patent/JP2009532896A/ja
Priority to US12/281,846 priority patent/US7746118B2/en
Publication of KR20080056919A publication Critical patent/KR20080056919A/ko
Application granted granted Critical
Publication of KR100906930B1 publication Critical patent/KR100906930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Logic Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 동일한 패턴에 2개의 단전자 트랜지스터(Single Electron Transistor : SET)와 동수의 전계효과 트랜지스터(FET)를 이용하여 전류의 방향을 직렬과 병렬로 조정하여 한 개의 회로를 이용하여 4가지 기본논리의 변환이 가능한(Flexible) 논리를 제공한다.
본 발명에서 정의하는 4가지 기본논리는 낸드(NAND), OR, 노어(NOR), AND 논리회로 이고, 각각의 논리회로는 1개의 전계효과 트랜지스터와 2개의 단전자 트랜지스터로 구성되어 있다. 기본 논리회로는 단전자 트랜지스터가 제공하는 콜롱 진동을 이용하여 다중치(Multi-valued)신호("0", "1", "2", "3",…)의 연산이 가능한 논리 회로로서, 단전자 트랜지스터의 연결방법에 따라 NAND, NOR 논리회로를 제공한다. 각각의 논리회로를 구성하는 단전자 트랜지스터들은 양자점과 동일한 평면에 위치한 측면게이트를 가지고 있어서 단전자 트랜지스터에서 출력되는 신호의 위상을 180도(out-of-phase) 조절 가능하므로 추가된 회로 없이 NAND 논리회로는 OR로, NOR는 AND 논리회로 연산 결과가 도출된다. 또 전계효과 트랜지스터의 온/오프(on/off) 특성을 이용하여 단일 소자에서 NAND가 NOR로 상호 변환 가능한 다기능(multi-functional) 논리소자를 제공한다.
본 발명을 통하여 하나의 회로로 4가지 기본 논리회로로 변환가능한 다기능 논리소자 구동이 가능하므로 공정의 단순화와 소자의 집적도를 향상시키는데 용이하다.
단전자 소자, PADOX, 실리콘, 단전자 논리회로, 낸드, 노어

Description

변환 가능한 다기능 단전자 논리 게이트{Flexible Multi-functional SET Logic Gate}
도 1은 4가지 기본논리로 변환가능한 다기능 단전자 낸드(NAND)/노어(NOR) 논리회로를 설명하는 도면이다.
도 2a 및 2b은 FET의 온(ON)/오프(OFF)에 따른 SET의 배열이 변화함에 따라 각각 2가지 기본논리로 변환가능한 다기능 단전자 낸드/노어 논리회로를 설명하는 도면이다.
도 3a 내지 3b은 본 발명의 실시 예에 따른 변환가능한 다기능 단전자 낸드/노어 논리회로의 구조를 설명하는 평면도.
도 4a 내지 4c은 본 발명의 실시 예에 따른 변환가능한 다기능 단전자 낸드/노어 논리회로의 구조를 설명하는 단면도로서,
도 4a는 도 3a의 3A-3A' 선에 따른 단면도이고,
도 4b는 도 3b의 3B-3B' 선에 따른 단면도이고,
도 4c는 도 3b의 3C-3C' 선에 따른 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명
10, 11 : 소오스
12 : 드레인
20 : 절연층
21 : 게이트 산화막
30 : 반도체층 내지 액티브 영역(메탈화 되지 않은 반도체 영역)
31 : 반도체 기판
40 : 폴리 게이트(논리회로의 입력단자)
41 : 폴리 게이트(SET 배열방향을 결정하는 단자)
50 : 이온주입된 반도체영역
QD : 양자점
본 발명은 단전자 트랜지스터(Single Electron Transistor : SET)를 이용한 논리회로에 관한 것으로, 특히 동일한 회로에서 낸드(NAND) / 노어(NOR) 및 OR / AND 논리회로의 연산결과가 도출되는 변환가능한(Flexible) 다기능(Multi-functional) 단전자 논리회로에 관한 것이다.
전자빔 리소그래피에 의해 형성된 패턴을 이용하여 양자점의 위상을 조절할 수 있는 측면게이트(Side-gate)를 가진 2개의 SET와 1개의 전계효과 트랜지스터(Field Effect Transistor : FET)로 기본적인 SET 논리회로 구성이 가능하며 두 가지의 SET의 배열방법(직렬, 병렬)에 따라 낸드(NAND)와 노어(NOR) 논리회로 연산결과가 도출된다.
SET를 이용한 4가지 기본논리회로(NAND, NOR, OR, AND)는 기존의 상보형 금속 산화막 반도체(Complementary Metal Oxide Semiconductor : CMOS)를 기반으로 한 논리회로가 "0", "1"의 신호만을 이용한 것에 반하여 SET의 고유 특성인 쿨롱 진동(Coulomb Oscillation)을 이용함으로 다중치(Multi-valued)의 신호로 연산이 가능하다.
쿨롱 진동에 있어 쿨롱블락케이드(Coulomb blockade) 영역과 터널링(tunneling) 영역이 규칙적으로 진동함으로 각각의 영역에 대하여 입력전압의 상태를 "0", "1", "2", "3"…으로 정의하여 다중치 신호를 형성한다.
FET의 게이트에 VG-FET의 고정된 전압을 인가하게 되면, 각각의 SET의 드레인 전압은 거의 일정한 전압으로 유지된다. 이 드레인 전압은 각각의 SET의 쿨롱블락케이드 조건을 유지시킬 수 있을 만큼 충분히 낮은 전압이기 때문에, SET는 각각의 입력전압(VIN1, VIN2)에 따라 드레인 전류가 주기적으로 증가하고 감소하는 특성을 나타내게 된다. 이때 정전류원(I0)에 의해 각각의 SET의 드레인 전류가 공급된다.
만일 각각의 입력전압(VIN1, VIN2)에 "0", "1"로 정의되어지는 구형파를 주기적으로 인가하게 되면, 각각의 SET가 직렬로 연결되어있어, 그 특성상 "1"로 정의된 각각의 입력전압(VIN1, VIN2)을 인가할 경우에 한하여 출력전압(VOUT)은 "0"인 상태가 되고 그 외의 경우에는 "1"인 상태가 된다. 다중치(Multi-valued)인 경우에도 낸드(NAND)의 기본적인 특성을 따른다.
SET와 동일한 평면에 위치한 각각의 측면게이트(VSGA, VSGB)에 전압을 인가하여 SET에서 나오는 신호의 위상을 180도 조정하면 낸드(NAND) 논리회로는 추가적인 회로가 없어도 OR 논리회로로 연산할 수 있다.
또한, 각각의 입력전압(VIN1, VIN2)에 "0", "1"로 정의되어지는 구형파를 주기적으로 인가하게 되면, 각각의 SET가 병렬로 연결되어있어, 그 특성상 "0"로 정의된 각각의 입력전압(VIN1, VIN2)을 인가할 경우에 한하여 출력전압(VOUT)은 "1"인 상태가 되고 그 외의 경우에는 "0"인 상태가 된다. 다중치(Multi-valued)인 경우에도 노어(NOR)의 기본적인 특성을 따른다. SET와 동일한 평면에 위치한 각각의 측면게이트(VSGA, VSGB)에 전압을 인가하여 SET에서 나오는 신호의 위상을 조정하면 노어(NOR) 논리회로는 추가적인 회로가 없어도 AND 논리회로로 연산할 수 있다.
상기한 종래의 SET 낸드 / 노어 논리회로는 각각의 기판에 각각의 논리회로를 제작함으로 인하여 상대적으로 많은 제작비용과 공정시간을 요구하고 있다.
본 발명의 목적은 각각의 논리회로에서 작동하는 낸드(NAND) / 노어(NOR)를 2개의 SET와 동수의 FET로 구성하여 통합된 논리회로로 동작하도록 하여 4가지 기본적인 논리회로(NAND, NOR, OR, AND)가 동일한 회로에서 동작하는 것을 제공함으로서 변환가능한(Flexible) 다기능(Multi-functional) SET 논리회로를 제공하는데 있다.
상기한 본 발명은 목적을 달성하기 위하여, 본 발명에 따라, 먼저 입력전압(VIN1, VIN2)이 인가되는 적어도 2개의 단전자 트랜지스터(Single Electron Transistor : SET) ; SET에 일정한 드레인 전압을 인가하는 전계효과 트랜지스터(FET) ; SET의 배열상태를 변경시키는 적어도 하나의 FET ; SET의 쿨롱 진동(Coulomb Oscillation)의 위상을 변화시키는 적어도 하나의 측면게이트(Side gate) ; 및 SET에 일정한 전류를 인가하는 정전류원을 포함한다.
본 발명의 실시예들에 따라, SET는 반도체 기판 상에 형성되는 소오스와 드레인, 소오스와 드레인 사이에 터널 정션을 형성하고, 소오스와 드레인 사이에 위치하는 양자점(Quantum dot) ; 양자점과 동일한 평면에 인접하게 위치하는 측면게이트(Side-gate) ; 및 양자점 상에 인접하게 위치하고 양자점을 통해 흐르는 전류를 제어하는 게이트를 포함한다.
본 발명의 실시예들에 따라, 트랜지스터는 SET의 드레인을 접지 전압으로 유지하는 디플리션 트랜지스터이고, 전류 소스 트랜지스터는 디플리션 트랜지스터인 것이 바람직하다.
본 발명의 실시예들에 따라, 논리회로의 전류의 방향을 결정하는 각각의 FET의 온(ON)/오프(OFF)에 따라 SET간의 배열을 변경 시킬 수 있다.
본 발명의 실시예들에 따라, 전자빔 리소그라피를 이용하여 각각의 양자섬과 양자섬의 위상을 변화시키는 측면게이트를 동시에 형성한다.
따라서 본 발명의 변환가능한 다기능 단전자 낸드/노어 논리회로에 의하면, 1개의 소자를 이용하여 4가지 기본논리 연산이 가능하므로, 소자의 집적도를 향상시킨다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적 을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 자세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 4가지 기본논리로 변환가능한 다기능 단전자 낸드/노어 논리회로를 설명하는 도면이다.
도 1을 참조하면, 변환가능한 다기능 단전자 낸드/노어 논리회로는 각각 2개의 SET, SET에 일정한 드레인 전압을 유지시켜주는 하나의 FET, SET의 배열상태를 결정하는 하나의 FET와 SET에 드레인 전류를 공급하는 정전류원(I0)로 구성된다.
각각의 SET는 소오스와 드레인 사이에 터널 정션을 형성하고, 소오스와 드레인 사이에 위치하는 양자점을 포함한다. SET는 소자의 게이트의 양자점 상에 인접하게 위치하고, 양자점을 통해 흐르는 전류를 제어하며 입력전압의 역할을 한다. SET 소자의 측면게이트(Side-gate)는 양자점과 동일한 평면에 인접하게 위치하고, 측면게이트에 전압을 공급하여 SET의 쿨롱 진동(Coulomb Oscillation)의 위상을 180도 조정하여, 동일한 입력전압 상에서 출력 전압의 신호 1을 0으로 혹은 0을 1로 바꾸는 기능을 함으로써, 즉 출력 전압의 신호를 NOT 논리회로를 거치지 않고 출력신호를 바꾸는 기능을 하게 한다. 각각의 SET의 측면게이트에 전압을 온(ON)/오프(OFF) 함에 따라 낸드 논리회로는 OR 논리회로의 연산이 가능하고, 노어 논리회로는 AND 논리회로의 연산이 가능하다.
SET를 구성하는 배열 방법에 따라, 2개의 SET가 직렬로 구성되면 낸드 논리회로가 되고, 병렬로 연결되면 노어 논리회로가 된다.
도 2a 및 2b은 FET의 온/오프에 따른 SET의 배열이 변화함에 따라 각각 2가지 기본논리로 변환가능한 다기능 단전자 낸드/노어 논리회로를 설명하는 도면이다.
도 2a 및 2b를 참조하면, SET간의 배열을 변화 시키는 FETB의 온/오프에 따라서 SET간의 배열방향이 직렬/병렬연결이 가능하게 한다. FETB가 온(ON) 상태라고 가정하면 SET는 병렬연결이 되어 노어 논리회로가 작동되고, 오프(OFF)인 상태라면 SET는 직렬연결이 되어 낸드 논리회로가 작동된다. FETB의 온/오프인 상태에 따라, 즉 논리회로가 낸드/노어를 나타냄에 따라 각각의 소오스가 변경되어야 한다. FETB가 온(ON)인 상태가 되면, SETA, SETB에 동일한 전압이 인가되도록 소오스를 (10)으로 정의하고, 단자 (11)는 플로팅(floating) 상태로 둔다. 전류의 방향은 소오스(10)에서 각각의 SETA, SETB로 동시에 전달되므로 NOR 논리회로 연산이 가능하다. FETB가 오프(OFF)인 상태가 되면, 소오스를 (11)으로 정의하고, 단자 (10)은 플로팅 상태로 둔다. 전류의 방향은 소오스(11)에서 SETA를 거쳐 SETB로 전달되므로 NAND 논리회로 연산이 가능하다.
도 3a 내지 3b 및 도 4a 내지 4c은 본 발명의 실시 예에 따른 변환가능한 다기능 단전자 낸드/노어 논리회로의 구조를 설명하는 평면도 및 단면도이다.
여기서 도 4a는 도 3a의 3A-3A' 선에 따른 단면도 이고, 도 4b는 도 3b의 3B-3B' 선에 따른 단면도 이고, 도 4c는 도 3b의 3C-3C' 선에 따른 단면도이다.
먼저, 도 3a 및 4a를 참조하면, 반도체 기판(31)상에 절연층(20)이 적층된 구조상에 채널이 형성될 액티브 영역(30)을 정의한다. 액티브 영역(30)에는 2개의 이웃한 양자점, 2개의 선택가능한 소오스 단자, 드레인과 각각의 양자점의 위상을 변화시키는 측면게이트를 동일한 평면상에 정의한다. 이웃한 양자점간의 거리는 SET가 인접한 SET 입력전압 신호에 영향을 미치지 않을 정도로 위치한다.
도 3b, 4b 및 4c를 참조하면, 채널층(30)과 콘트롤 게이트 간에 게이트 산화막을 형성하고, 게이트(40, 41) 및 액티브영역(30)으로 불순물을 주입하여, 게이트(40, 41)를 도핑시킴과 동시에 이온주입된 반도체영역(50)을 정의한다. 이때 게이트(40, 41) 하부의 반도체영역(30)에는 이온이 주입되지 않아 FET를 작동시키지 않으면 소오스와 드레인에 전압을 인가해도 전류가 흐르지 않는다. 선택가능한 소오스 단자(10, 11)의 위치를 각각 변화시키고 FET 게이트(41)의 전압을 온/오프 시키면 한 개의 논리회로에서 4가지 기본논리인 NAND, OR, NOR, AND 논리회로를 구현 가능하므로, 높은 직접도 향상에 적당하다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이 다.
상기한 본 발명에 의하면, 종래와 같이 CMOS 형태의 낸드나 노어 논리회로를 구성함에 있어서 연산 신호를 "0"과 "1"로만 처리하던 단점을 단전자 트랜지스터 소자의 특성인 쿨롱 진동을 이용하여 다중치의 연산 신호를 얻을 수 있고, 한 단계 나아가 각각의 2가지 기능성을 갖은 소자를 통합하여 하나의 소자에서 4가지 기본논리가 연산가능한 소자를 형성할 수 있어, 이로 인하여 제작비용 감소와 제작시간 단축을 통한 총체적인 비용감소를 얻을 수 있고, 또한 다중치 신호를 연산할 수 있는 SET만의 특성을 이용하여 기존의 바이너리(binary) 연산을 하는 CMOS 형태의 논리회로에 비하여 데이터양의 증가로 보다 많은 연산이 가능하므로 직접도 향상을 가져올 수 있다.
또한 본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 변환가능한 다기능 논리소자를 제작하는데 있어서,
    SET에 일정한 전압을 유지시키는 하나의 전계효과 트랜지스터(Field Effect Transistor : FET) ;
    SET로 전류의 방향을 결정하는 적어도 하나의 FET ;
    적어도 2개의 단전자 트랜지스터(Single Electron Transistor : SET) ;
    2개의 변환 가능한 소오스 ; 및
    상기 2개의 SET와 2개의 FET로 연결되는 것을 특징으로 하는 변환가능한 다기능 논리회로.
  2. 제 1항에 있어서, 상기 SET는
    반도체 기판 상에 형성되는 상기 소오스와 상기 드레인 ;
    상기 소오스와 상기 드레인 사이에 터널 졍션을 형성하고, 상기 소오스와 상기 드레인 사이에 위치하는 양자점 ;
    회로의 입력단자이며 상기 양자점 상에 인접하게 위치하고 상기 양자점을 통해 흐르는 전류를 제어하는 상기 게이트 ; 및
    SET의 특성인 쿨롱진동의 위상을 변화시켜 주는 측면게이트로 구비되는 것을 특징으로 하는 변환가능한 다기능 논리회로.
  3. 제 1항에 있어서, 상기 논리회로는
    상기 SET간의 배열방식을 변화시켜주는 FET의 온(ON)/오프(OFF)에 따라서 SET간의 배열이 직렬 또는 병렬로 변화되는 것을 특징으로 하는 논리회로.
  4. 제 1항에 있어서 , 상기 논리회로는
    상기 SET간의 배열을 변화시켜주는 FET가 온(ON)이 되면 논리회로는 낸드(NAND) 논리회로로 동작하고, FET가 오프(OFF)가 되면 논리회로는 노어(NOR) 논리회로로 동작하는 것을 특징으로 하며, 상기 SET간의 배열이 직렬로 구성되어 낸드 논리회로로 구동될 때 SET의 측면게이트를 작동시켜 쿨롱진동의 위상차를 180도로 변화시켜 논리회로의 출력 신호가 OR 논리회로로 동작하고, 상기 SET간의 배열이 병렬로 구성되어 낸드 논리회로로 구동될 때 SET의 측면게이트를 작동시켜 쿨롱진동의 위상차를 180도로 변화시켜 논리회로의 출력 신호가 AND 논리회로로 변화되는 것을 특징으로 하는 논리회로.
  5. 제 1항에 있어서, 상기 FET의 온/오프 특성을 이용하여 기존의 단전자 로직회로를 통합하여 제작하는 것을 특징으로 하는 모든 형태의 단전자 로직회로의 제작방법.
KR1020060130097A 2006-12-19 2006-12-19 단전자 플렉시블 다기능 논리회로 및 이것을 이용한 소자 KR100906930B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060130097A KR100906930B1 (ko) 2006-12-19 2006-12-19 단전자 플렉시블 다기능 논리회로 및 이것을 이용한 소자
PCT/KR2007/004383 WO2008075826A1 (en) 2006-12-19 2007-09-11 Single electron based flexible multi-functional logic circuit and the transistor thereof
DE112007001260T DE112007001260T5 (de) 2006-12-19 2007-09-11 Flexible Multifunktions-Logikschaltung auf Einfachelektronenbasis und Transistor hierfür
CNA2007800176030A CN101444001A (zh) 2006-12-19 2007-09-11 基于单电子的柔性多功能逻辑电路及其晶体管
JP2009504134A JP2009532896A (ja) 2006-12-19 2007-09-11 単電子フレキシブル多機能論理回路及びこれを用いた素子
US12/281,846 US7746118B2 (en) 2006-12-19 2007-09-11 Single electron based flexible multi-functional logic circuit and the transistor thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060130097A KR100906930B1 (ko) 2006-12-19 2006-12-19 단전자 플렉시블 다기능 논리회로 및 이것을 이용한 소자

Publications (2)

Publication Number Publication Date
KR20080056919A true KR20080056919A (ko) 2008-06-24
KR100906930B1 KR100906930B1 (ko) 2009-07-10

Family

ID=39536427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060130097A KR100906930B1 (ko) 2006-12-19 2006-12-19 단전자 플렉시블 다기능 논리회로 및 이것을 이용한 소자

Country Status (6)

Country Link
US (1) US7746118B2 (ko)
JP (1) JP2009532896A (ko)
KR (1) KR100906930B1 (ko)
CN (1) CN101444001A (ko)
DE (1) DE112007001260T5 (ko)
WO (1) WO2008075826A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949023B1 (ko) * 2007-11-27 2010-03-23 충북대학교 산학협력단 단전자 논리소자를 이용한 반가산기 및 반감산기로 이용가능한 연산기 및 그 제어방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384429B2 (en) * 2010-04-16 2013-02-26 Infineon Technologies Ag Integrated circuit and method for manufacturing same
CN102571068B (zh) * 2012-02-29 2014-04-09 福州大学 具有负微分电阻特性的混合set/cmos电路
CN104270144A (zh) * 2014-08-22 2015-01-07 浙江工业大学 一种三输入通用逻辑门电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250859A (en) 1991-09-27 1993-10-05 Kaplinsky Cecil H Low power multifunction logic array
US5677637A (en) * 1992-03-25 1997-10-14 Hitachi, Ltd. Logic device using single electron coulomb blockade techniques
JPH1028046A (ja) 1996-06-10 1998-01-27 Fujitsu Ltd 多機能論理回路
JP2001119038A (ja) 1999-10-21 2001-04-27 Sharp Corp 単電子トランジスタおよびその製造方法
JP3535448B2 (ja) 2000-04-26 2004-06-07 日本電信電話株式会社 クーロンブロッケイド型多値論理演算回路
JP4049988B2 (ja) * 2000-11-24 2008-02-20 株式会社東芝 論理回路
JP3831199B2 (ja) 2001-03-23 2006-10-11 日本電信電話株式会社 電子回路
KR100480444B1 (ko) 2001-12-19 2005-04-06 한국전자통신연구원 복합 기능을 갖는 논리소자
JP4171325B2 (ja) * 2003-03-12 2008-10-22 日本電信電話株式会社 自動位相制御単電子トランジスタ素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949023B1 (ko) * 2007-11-27 2010-03-23 충북대학교 산학협력단 단전자 논리소자를 이용한 반가산기 및 반감산기로 이용가능한 연산기 및 그 제어방법

Also Published As

Publication number Publication date
JP2009532896A (ja) 2009-09-10
DE112007001260T5 (de) 2009-04-16
CN101444001A (zh) 2009-05-27
US20090251172A1 (en) 2009-10-08
US7746118B2 (en) 2010-06-29
WO2008075826A1 (en) 2008-06-26
KR100906930B1 (ko) 2009-07-10

Similar Documents

Publication Publication Date Title
US7161197B2 (en) RF switching circuit for use in mobile communication systems
US10416965B2 (en) Random telegraph noise native device for true random number generator and noise injection
KR101432037B1 (ko) 앰비폴라 특성을 가진 탄소나노튜브 트랜지스터를 구비한전환가능한 논리회로
JP2005033650A (ja) カスコード接続回路及びその集積回路
US7851877B2 (en) Logic circuit and single-electron spin transistor
US7193264B2 (en) Floating gate transistors
US5998842A (en) Semiconductor device with gate and control electrodes that provide independent control of drain current
US7223995B2 (en) Logic components comprising organic field effect transistors
KR20080056919A (ko) 단전자 플렉시블 다기능 논리회로 및 이것을 이용한 소자
US5677550A (en) Integrated circuit devices including insulated-gate transistor device having two separately biasable gates
US9570388B2 (en) FinFET power supply decoupling
CN101978506B (zh) 高击穿电压的双栅极半导体器件
KR20000028857A (ko) 지연 회로
JPH07326680A (ja) 不揮発性メモリ・セル
CN1758443B (zh) 高压工作场效应晶体管、其偏置电路以及高压电路
US20070085576A1 (en) Output driver circuit with multiple gate devices
KR20210056525A (ko) 부성 트랜스컨덕턴스 소자 및 이를 이용한 다치 인버터 논리 소자
TWI795893B (zh) 利用矽電晶體的可重構邏輯記憶體件
US5821588A (en) Transistor and semiconductor device
JPH07161965A (ja) 半導体装置及び多値論理回路
JP2021111677A (ja) 半導体装置
JP2016174240A (ja) 半導体スイッチ
JP4171325B2 (ja) 自動位相制御単電子トランジスタ素子
US11996485B2 (en) Multiple-gate transistor
KR102297385B1 (ko) 부성 트랜스컨덕턴스 소자, 이를 이용한 부성 저항 소자 그리고 다치 논리 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130614

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee