CN101978506B - 高击穿电压的双栅极半导体器件 - Google Patents
高击穿电压的双栅极半导体器件 Download PDFInfo
- Publication number
- CN101978506B CN101978506B CN200880128225.8A CN200880128225A CN101978506B CN 101978506 B CN101978506 B CN 101978506B CN 200880128225 A CN200880128225 A CN 200880128225A CN 101978506 B CN101978506 B CN 101978506B
- Authority
- CN
- China
- Prior art keywords
- grid
- area
- voltage
- double
- doping type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 230000015556 catabolic process Effects 0.000 title abstract description 11
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 35
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
- H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13081—Multigate devices
- H01L2924/13085—Dual gate FETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种双栅极半导体器件提供如下高击穿电压，该击穿电压允许对功率应用有用的输出电压的大的偏移。该双栅极半导体器件可以视为包括MOS栅极和结栅极的双栅极器件，其中结栅极的偏置可以是MOS栅极的栅极电压的函数。双栅极半导体器件的击穿电压是MOS栅极和结栅极的击穿电压之和。由于单独的结栅极具有本征高击穿电压，所以双栅极半导体器件的击穿电压大于单独的MOS栅极的击穿电压。双栅极半导体器件与常规晶体管器件相比除了在更高功率水平的可操作性之外还提供改进的RF能力。
Description
技术领域
本发明总地涉及半导体器件。更具体而言，本发明涉及一种为功率应用而配置的半导体器件。
背景技术
为射频(RF)功率应用而设计的互补金属氧化物半导体(CMOS)器件传统上要求在提高的RF性能比对更高的击穿电压之间的折衷。例如可以通过减小栅极几何尺寸(例如通过使用短沟道长度)来提高CMOS器件的RF性能。然而更小的栅极几何尺寸降低CMOS器件的击穿电压。由于降低的击穿电压在放大器配置中限制可在CMOS器件的输出处获得的电压摆动，所以这样的CMOS器件在功率应用中不太有用。
在针对击穿电压问题的一种方案中，可以设计CMOS器件以求电流驱动更大而电压摆幅更小。然而更大电流驱动可能要求CMOS器件中的晶体管的宽度制作得大，因此给驱动电路带来所不希望的电容性负载。
针对击穿电压问题的另一方案使用横向扩散金属氧化物半导体(LDMOS)晶体管。LDMOS晶体管在有源区域与漏极之间具有漂移区域。漂移区域为轻度掺杂并且经受最大电压摆幅。由于漂移区域中的掺杂浓度受击穿电压要求限制，所以LDMOS器件折衷更高击穿电压与从漏极流向源极端子的漏极电流的更高总电阻(称为导通状态电阻)。
针对击穿电压问题的另一方案使用具有更厚和更高电阻率的衬底的器件。这些器件可以提供更高电压性能但是也引入更高导通状态损耗。这些器件包括降低表面电场(RESURF)器件，其中衬底二极管的耗尽区域与横向二极管的耗尽区域相互作用以降低表面电场。在这些器件中，由于耗尽区域的横向变宽，电压击穿增加。
因此需要一种与常规半导体器件相比提供改进的RF能力和更高功率的高击穿电压的半导体器件。
发明内容
本发明的实施例包括一种用于控制高击穿电压的双栅极半导体器件的方法。该方法包括形成高击穿电压的双栅极半导体器件，该器件包括在衬底上的金属氧化物半导体栅极和基本上在阱区域中的结栅极，该阱区域基本上在衬底中。该方法还包括：基本上在阱区域中形成漏极；基本上在衬底中形成源极；以及将控制电路耦合到结栅极，该控制电路被配置成通过改变结栅极的有效电阻来控制在漏极与源极之间流动的电流。
根据本发明的另一实施例，一种方法包括通过以下操作来控制高击穿电压的双栅极半导体器件：形成具有第一掺杂类型的衬底；基本上在衬底中形成源极，该源极具有第二掺杂类型；在设置于衬底上的氧化物层上形成第一栅极；形成基本上在衬底中并且具有第二掺杂类型的阱区域；基本上在阱区域中形成第二栅极，该第二栅极具有第一掺杂类型；以及基本上在阱区域中形成漏极，该漏极具有第二掺杂类型。该方法还包括：将控制电路耦合到第二栅极，该控制电路被配置成通过改变在阱区域中的漏极与源极之间的有效电阻来控制高击穿电压的双栅极半导体器件，其中有效电阻控制在阱区域中的漏极与源极之间流动的电流。
本发明的实施例包括一种用于功率应用的高击穿电压的双栅极半导体器件，该器件包括：衬底，具有第一掺杂类型；源极，基本上形成于衬底中，该源极具有第二掺杂类型；第一栅极，形成在设置于衬底上的氧化物层上；阱区域，具有第二传导类型并且基本上形成于衬底中；以及漏极，基本上形成于阱区域中，该漏极具有第二掺杂类型。本发明的实施例还包括：第二栅极，基本上形成于阱区域中，该第二栅极具有第一掺杂类型，其中在高击穿电压的双栅极半导体器件中流动的电流响应于向第二栅极施加的电压。
附图说明
附图中的元件是为求简化和简洁起见示出，而未按比例绘制。一些元件的尺寸可以相对于其它元件有所扩大以有助于改进对本发明各种实施例的理解。
图1图示了包括MOS栅极、结栅极和两个相邻N+区域的双栅极半导体器件的示例横截面。
图2图示了包括MOS栅极、结栅极和使用传导层来耦合的两个N+区域的双栅极半导体器件的示例横截面。
图3图示了包括MOS栅极和结栅极以及设置于MOS栅极与结栅极之间的单个N+区域的双栅极半导体器件的示例横截面。
图4图示了处于操作的第二模式中的图3的双栅极半导体器件的示例横截面。
图5图示了图1至图2的双栅极半导体器件的示例电路图。
图6图示了包括MOS栅极和结栅极的双栅极半导体器件的示例横截面。
具体实施方式
一种双栅极半导体器件提供如下高击穿电压，该击穿电压允许对功率应用有用的输出电压的大的偏移。该双栅极半导体器件可以视为包括金属氧化物半导体(MOS)栅极和结栅极的双栅极器件，其中结栅极的偏置可以是MOS栅极的栅极电压的函数。双栅极半导体器件的击穿电压是MOS栅极和结栅极的击穿电压之和。由于单独的结栅极具有本征高击穿电压，所以双栅极半导体器件的击穿电压高于单独的MOS栅极的击穿电压。
双栅极半导体器件与常规互补金属氧化物半导体(CMOS)器件相比除了在更高功率水平的可操作性之外还提供提高的RF能力。该双栅极半导体器件可以使用本领域已知的半导体制作技术来基本上于衬底上和/或衬底中制作，并且可以使用用于CMOS和逻辑器件的标准制作工艺，其中对工艺流程的修改很少。
MOS栅极可以包括如下金属氧化物半导体结构，该结构在电压施加于MOS栅极时修改半导体结构中的电荷分布，因此控制半导体结构的传导特性。MOS栅极因此可以作为电控制的栅极或者开关来工作。可以在金属氧化物半导体场效应晶体管(MOSFET)器件中发现这一类栅极。结栅极包括半导体材料的沟道的如下区域，该区域具有与沟道的其余区域的掺杂特性相反的掺杂特性，从而当向结栅极施加电压时沟道中的电荷分布被修改并且由此控制沟道的传导特性。结栅极因此可以作为电控制的栅极或者开关来工作。可以在结场效应晶体管(JFET)中发现这一类栅极。结栅极的有效电阻是由结栅极的电压控制的沟道的电阻。
可以制作如下双栅极半导体器件，该器件在MOS栅极与结栅极之间包括一个或者多个注入区域。与在MOS栅极与结栅极之间包括一个或者多个注入区域的实施例相比，在MOS栅极与结栅极之间无注入区域的实施例可以提供用于双栅极半导体器件的更高空间密度配置。除了修改在MOS栅极沟道与漂移区域之间的耗尽区域之外，这些各种实施例的操作原理是类似的。
图1图示了包括MOS栅极、结栅极和两个相邻N+区域(即，注入区域)的双栅极半导体器件的示例横截面。双栅极半导体器件100可以使用本领域已知的半导体制作技术由掺杂硅、多晶硅、金属以及绝缘层的区域和/或层形成。双栅极半导体器件100包括P-衬底110、形成于P-衬底110中的N-阱120、N+源极130、栅极140、氧化物层150、N+区域160、N+区域162、P+栅极170和N+漏极180。如这里所用，“+”符号表明所示传导类型的强掺杂(例如N+表明N型强掺杂)，并且“-”符号表明所示传导类型的弱掺杂(例如P-表明P型弱掺杂)。
电信号如Vg1和控制电压Vg2可以分别耦合到栅极140和P+栅极170。电信号也可以使用附加多晶硅层(未示出)或者金属层(未示出)来耦合到N+源极130、N+区域160、N+区域162和N+漏极180，这些层使用本领域已知的半导体制作技术来设置于N+源极130、N+区域160、N+区域162和N+漏极180各自的表面上。
双栅极半导体器件100包括由P-衬底110、N+源极130和N+区域160、栅极140和氧化物层150形成的N型MOS场效应晶体管(也称为N沟道MOSFET)。双栅极半导体器件100也包括由P-衬底110、N-阱120、N+区域162、P+栅极170和N+漏极180形成的N沟道结场效应晶体管(也称为N型JFET)。在这一实施例中，N+区域160和N+区域162相邻，并且N+区域162基本上设置于N-阱120中。
作为选择，可以配置双栅极半导体器件100的元件使得双栅极半导体器件100包括P型MOS栅极，该栅极包括P沟道结栅极。在这样的实施例中，一些掺杂硅区域和/或层可以根据本领域已知的半导体制作技术具有不同掺杂。
可以认为双栅极半导体器件100在两个模式中操作。图1中所示第一模式由Vg1＞阈值电压Vth和|Vg2-VPI|≈0(即Vg2-VPI的绝对值约为0)表明。Vg1是在栅极140的电压，Vg2是在P+栅极170的电压，Vth是栅极140的阈值电压，并且VPI是在N+区域162的电压。在第一模式中，向栅极140施加大于Vth的电压Vg1使得MOS栅极“导通”。向P+栅极170施加控制电压Vg2使得结栅极偏置为在控制电压Vg2与N+区域162的电压VPI之间具有低电势差。P+栅极170因此呈现对电流流动的低电阻Ron。在第一模式中，半导体器件100在N+源极130与N+漏极180之间传导电流。在第二模式中，半导体器件100不传导电流。
回到图1，在第二模式中，向P+栅极170施加负控制电压Vg2，并且在P+栅极170之下的耗尽区域延伸到N-阱120中的沟道中(未示出)。当向P+栅极170施加的控制电压Vg2使得|Vg2-VPI|大于夹断电压Voff时，沟道在P+栅极170之下全耗尽，并且无电流在N+区域162与N+漏极180之间流动。类似地，在第二模式中，无电流在N+源极130与N+漏极180之间流动。
当向P+栅极170施加的控制电压Vg2使得|Vg2-VPI|≈0(对应于第一模式)时，沟道开放，并且多数载流子的电流可以在N+区域162与N+漏极180之间流动。P+栅极170(结栅极)的行为因此可以等效于如下可变电阻器，该电阻器在|Vg2-VPI|＞Voff时具有在N+源极130与N+漏极180之间允许很少或者无电流流动的高有效电阻Roff并在|Vg2-VPI|≈0时具有允许最大电流流动的低有效电阻Ron。
双栅极半导体器件100可以包括具有双栅极的器件，其中在P+栅极170(结栅极)的控制电压Vg2可以是在栅极140(MOS栅极)的电压Vg1的函数。可以使用参照图5描述的控制电路，将MOS栅极和结栅极同时都动态偏置在“导通”状态或者“截止”状态中。
在操作的第二模式中的高有效电阻Roff允许P+栅极170维持高电压并且限制在栅极140与N+区域160之间的电压电势少于MOS栅极击穿电压。由于双栅极半导体器件100的击穿电压为MOS栅极与P+栅极170的击穿电压之和，所以P+栅极170的本征高击穿电压提供双栅极半导体器件100的高击穿电压。
控制电压Vg2可以使用控制电路来调节并且可以依赖于夹断电压Voff。控制电路可以包括配置成将来自栅极140的RF信号耦合到P+栅极170的电容器(未示出)。为了限制在栅极140与P+栅极170之间的距离，可以利用在栅极140与P+栅极170之间的多个平行的堆叠金属层实现该电容器。
图2图示了包括MOS栅极、结栅极和使用传导层来耦合的两个N+区域的双栅极半导体器件的示例横截面。双栅极半导体器件200可以使用本领域已知的半导体制作技术由掺杂硅、多晶硅、金属和绝缘层的区域和/或层形成。
双栅极半导体器件200包括P-衬底110、形成于P-衬底110中的N-阱120、N+源极130、栅极140、氧化物层150、N+区域260、N+区域265、传导层265、P+栅极170和N+漏极180。传导层265可以是多晶硅层、金属层或者本领域已知的另一传导层。如图2中所示，N+区域260和N+区域262由P-衬底110的区域分离，并且N+区域262基本上设置于N-阱120中。
如这里参照双栅极半导体器件200讨论的那样，电信号如Vg1和控制电压Vg2可以分别耦合到栅极140和P+栅极170。电信号也可以使用附加多晶硅层(未示出)或者金属层(未示出)来耦合到N+源极130、N+区域260、N+区域262和N+漏极180，这些层使用本领域已知的半导体制作技术来设置于N+源极130、N+区域260、N+区域262和N+漏极180各自的表面上。
双栅极半导体器件200包括由P-衬底110、N-阱120、N+源极130和N+区域260、栅极140和氧化物层150形成的N型MOSFET。双栅极半导体器件200也包括由P-衬底110、N-阱120、N+区域262、P+栅极170和N+漏极180形成的N沟道JFET。在这一实施例中，使用传导层265来耦合N+区域260和N+区域262。
作为选择，可以配置双栅极半导体器件200的元件使得双栅极半导体器件200包括包含P沟道结栅极的P型MOS栅极或者包含P沟道结栅极的N型MOS栅极或者包含N沟道结栅极的P型MOS栅极。在这样的实施例中，一些掺杂硅区域和/或层可以根据本领域已知的半导体制作技术具有不同掺杂。
可以认为双栅极半导体器件200与这里参照图1描述的两个模式类似地操作。第一模式由Vg1＞阈值电压Vth和|Vg2-VPI|≈0表明，其中VPI是在N+区域262的电压。在第一模式中，向栅极140施加大于Vth的电压Vg1使得MOS栅极“导通”。向P+栅极170施加控制电压Vg2使得结栅极偏置为在控制电压Vg2与N+区域262的电压VPI之间具有低电势差。P+栅极170因此呈现对电流流动的低电阻Ron。在第一模式中，半导体器件200在N+源极130与N+漏极180之间传导电流。在第二模式中，半导体器件200不传导电流。
当向P+栅极170施加控制电压Vg2使得|Vg2-VPI|≈0(对应于第一模式)时，沟道开放，并且多数载流子的电流可以在N+区域262与N+漏极180之间流动。P+栅极170(结栅极)的行为因此可以等效于如下可变电阻器，该电阻器在|Vg2-VPI|＞Voff时具有在N+源极130与N+漏极180之间允许很少或者无电流流动的高有效电阻Roff而在|Vg2-VPI|≈0时具有允许最大电流流动的低有效电阻Ron。
双栅极半导体器件200可以包括具有双栅极的器件，其中在P+栅极170(结栅极)的控制电压Vg2可以是在栅极140的电压Vg1的函数。可以使用参照图5描述的控制电路，将MOS栅极和结栅极同时都动态偏置在“导通”状态或者“截止”状态中。如参照图1所述，控制电路可以包括配置成将来自栅极140的RF信号耦合到P+栅极170的电容器(未示出)。
在操作的第二模式中，高有效电阻Roff允许P+栅极170维持高电压并且限制在栅极140与N+区域260之间的电压电势少于MOS栅极击穿电压。由于双栅极半导体器件200的击穿电压为MOS栅极与P+栅极170的击穿电压之和，所以P+栅极170的本征高击穿电压提供双栅极半导体器件200的高击穿电压。
图3图示了包括MOS栅极和结栅极以及设置于MOS栅极与结栅极之间的单个N+区域的双栅极半导体器件的示例横截面。双栅极半导体器件300可以使用本领域已知的半导体制作技术由掺杂硅、多晶硅、金属以及绝缘层的区域和/或层形成。双栅极半导体器件300包括P-衬底110、形成于P-衬底110中的N-阱120、N+源极130、栅极140、氧化物层150、N+区域360、P+栅极170和N+漏极180。如图3中所示，N+区域360基本上设置于N-阱120中。
如参照图1至图2所述的那样，电信号如Vg1和控制电压Vg2可以分别耦合到栅极140和P+栅极170。电信号也可以使用附加多晶硅层(未示出)或者金属层(未示出)来耦合到N+源极130、N+区域360和N+漏极180，这些层使用本领域已知的半导体制作技术来设置于N+源极130、N+区域360和N+漏极180各自的表面上。
双栅极半导体器件300包括由P-衬底110、栅极140和氧化物层150形成的N型MOS栅极。双栅极半导体器件300也包括由P-衬底110、N-阱120、N+区域360、P+栅极170和N+漏极180形成的N沟道JFET。在这一实施例中，N+区域360是N沟道JFET的源极并且邻接N型MOS栅极，该N型MOS栅极包括栅极140和氧化物层150。
可以认为双栅极半导体器件300与如这里参照图1至图2描述的两个模式类似地操作。第一模式由Vg1＞阈值电压Vth和|Vg2-VPI|≈0表明，其中VPI是在N+区域360的电压。在第一模式中，向栅极140施加大于Vth的电压Vg1使得MOS栅极“导通”。向P+栅极170施加控制电压Vg2使得结栅极偏置为在控制电压Vg2与N+区域360的电压VPI之间具有低电势差。P+栅极170因此呈现对电流流动的低电阻Ron。在第一模式中，半导体器件300在N+源极130与N+漏极180之间传导电流。在第二模式中，半导体器件300不传导电流。
当向P+栅极170施加控制电压Vg2使得|Vg2-VPI|≈0(对应于第一模式)时，沟道开放，并且多数载流子的电流可以在N+区域360与N+漏极180之间流动。因此可以认为P+栅极170(结栅极)的行为等效于如下可变电阻器，该电阻器在|Vg2-VPI|＞Voff时具有在N+源极130与N+漏极180之间允许很少或者无电流流动的高有效电阻Roff而在|Vg2-VPI|≈0时具有允许最大电流流动的低有效电阻Ron。
如参照图1至图2所述的那样，可以认为双栅极半导体器件300是具有双栅极的器件，其中在P+栅极170(结栅极)的控制电压Vg2可以是在栅极140的电压Vg1的函数。可以使用参照图5描述的控制电路，将MOS栅极和结栅极同时都动态偏置在“导通”状态或者“截止”状态中。如参照图1所述，控制电路可以包括配置成将来自栅极140的RF信号耦合到P+栅极170的电容器(未示出)。
在操作的第二模式中，高有效电阻Roff允许P+栅极170维持高电压并且限制在栅极140与N+区域360之间的电压电势少于MOS栅极击穿电压。由于双栅极半导体器件300的击穿电压为MOS栅极与P+栅极170的击穿电压之和，所以P+栅极170的本征高击穿电压提供双栅极半导体器件300的高击穿电压。
图4图示了图3的双栅极半导体器件300在操作的第二模式中的示例横截面。这里对在操作的第二模式中的双栅极半导体器件300的描述类似地适用于分别参照图1至图2描述的双栅极半导体器件100和200的操作的第二模式。
在操作的第二模式中，向栅极140施加的电压Vg1低于阈值电压Vth使得MOS栅极“截止”。向P+栅极170施加控制电压Vg2使得通过使用在Vg2与N+区域360的电压VPI之间的高电势差将结栅极偏置在夹断电压Voff附近。P+栅极170因此对在漂移区域(比如图4中所示漂移区域420)中的电流流动呈现高有效电阻Roff。高有效电阻Roff归因于在P+栅极170之下和周围延伸的耗尽区域，比如图4中所示耗尽区域410。
在操作的第二模式中的高有效电阻Roff允许P+栅极170维持高电压并且限制在栅极140的电压摆幅少于MOS栅极击穿电压。操作的第二模式有效地保护栅极140免受大于击穿电压的电压。由于双栅极半导体器件300的击穿电压为MOS栅极和P+栅极170的击穿电压之和，所以P+栅极170的本征高击穿电压提供双栅极半导体器件300的高击穿电压。
图5图示了图1至图2的双栅极半导体器件的示例电路图。电路500包括N沟道JFET 510、N沟道MOSFET 520和控制电路530。控制电路530向N沟道JFET 510的栅极提供控制电压Vg2，该控制电压可以是N沟道MOSFET 520的电压Vg1的函数。控制电路530工作，用以将N沟道MOSFET 520和N沟道JFET 510二者同时动态偏置在“导通”状态或者“截止”状态中。控制电路530可以是如下电容器，该电容器可以将来自N沟道MOSFET的栅极的RF信号耦合到N沟道JFET的栅极。
控制电路530提供控制电压Vg2以偏置N沟道JFET 510使得Roff有效电阻在N沟道MOSFET“截止”(即Vg1＜Vth)时是最大值。通常，控制电压Vg2将N沟道JFET 510偏置在夹断电压Voff附近。当N沟道MOSFET 520“导通”(即Vg1＞Vth)时，控制电路530提供控制电压Vg2以偏置N沟道JFET 510使得Ron有效电阻最小并且电流流动最大。Ron到Roff的有效电阻变化的大范围允许在N沟道JFET510的漏极的大的电压偏移和对应的对于参照图1至图2描述的双栅极半导体器件的高功率能力。参照图1至图2描述的双栅极半导体器件也可以由与电路500类似的电路图代表，其中N沟道结栅极510可以由P沟道结栅极(未示出)取代并且N沟道MOS栅极520可以由P沟道MOS栅极(未示出)取代。
图6图示了根据本发明一个替代实施例的双栅极半导体器件的横截面。与参照图1至图4描述的实施例相比，在这一实施例中，可以在更高空间密度配置中制作双栅极半导体器件600。如图6中所示，双栅极半导体器件600不包括N+区域，比如参照图1至图4描述的N+区域160、N+区域162、N+区域260、N+区域262和N+区域360。因此制作双栅极半导体器件600无需常规的在MOS栅极与结栅极之间的N+区域注入。双栅极半导体器件600的操作原理类似于参照图1至图3描述的双栅极半导体器件100、200和300的操作原理(包括参照图4描述的操作的第二模式的描述)。
双栅极半导体器件600可以使用本领域已知的半导体制作技术由掺杂硅、多晶硅、金属以及绝缘层的区域和/或层形成。双栅极半导体器件600包括P-衬底110、形成于P-衬底110中的N-阱120、N+源极130、栅极140、氧化物层150、P+栅极170和N+漏极180。
电信号如Vg1和控制电压Vg2可以分别耦合到栅极140和P+栅极170。电信号可以使用附加多晶硅层(未示出)或者金属层(未示出)耦合到N+源极130和N+漏极180，这些层使用本领域已知的半导体制作技术来设置于N+源极130和N+漏极180各自的表面上。
可以认为双栅极半导体器件600与参照图1至图4描述的操作的两个模式类似地操作。在第一模式中，电流在N+源极130与N+漏极180之间传导。在第二模式中，电流不传导。在第一模式中，向栅极140施加大于阈值电压Vth(未示出)的电压Vg1。向P+栅极170施加控制电压Vg2，因此呈现对电流流动的低有效电阻Ron。
在操作的第二模式中，向栅极140施加的电压Vg1低于阈值电压Vth，并且向P+栅极170施加控制电压Vg2，因此呈现对电流流动的高有效电阻Roff。高有效电阻Roff归因于在P+栅极170之下和周围延伸的与参照图4描述的耗尽区域410类似的耗尽区域。
这里讨论的实施例是用于举例说明本发明。由于参照示意图描述这些实施例，所以本领域技术人员可以清楚描述的方法或者具体元件的各种修改或者适应。依赖于本发明的教导并且使这些教导已经发展现有技术的所有这样的修改、适应或者变化都视为在本发明的精神实质和范围内。因此这些描述和附图不应视为具有限制意义，因为可以理解到本发明决不仅限于所示实施例。
Claims (21)
1.一种用于控制高击穿电压的双栅极半导体器件的方法，所述方法包括：
形成高击穿电压的双栅极半导体器件，所述器件包括在衬底上的金属氧化物半导体栅极和在阱区域中的结栅极，所述阱区域在所述衬底中；以及
在所述阱区域中形成漏极；
在所述衬底中形成源极；以及
将控制电路耦合到所述结栅极，所述控制电路被配置成通过改变所述结栅极的有效电阻来控制在所述漏极与所述源极之间流动的电流，其中所述控制电路还包括配置成将来自所述金属氧化物半导体栅极的射频信号耦合到所述结栅极的电容器。
2.根据权利要求1所述的方法，还包括：
在所述阱区域中形成第一注入区域；以及
形成第二注入区域，所述第二注入区域与所述第一注入区域相邻。
3.根据权利要求1所述的方法，还包括：
在所述阱区域中形成第一注入区域；以及
形成第二注入区域，其中所述第一注入区域使用传导层来耦合到所述第二注入区域。
4.根据权利要求1所述的方法，还包括在所述阱区域中形成第一注入区域，所述第一注入区域邻接所述金属氧化物半导体栅极。
5.根据权利要求1所述的方法，其中所述金属氧化物半导体栅极是N沟道金属氧化物半导体栅极。
6.根据权利要求1所述的方法，其中所述金属氧化物半导体栅极是P沟道金属氧化物半导体栅极。
7.根据权利要求1所述的方法，其中所述结栅极是N沟道结栅极。
8.根据权利要求1所述的方法，其中所述结栅极是P沟道结栅极。
9.根据权利要求1所述的方法，其中所述控制电路还被配置成生成向所述结栅极施加的偏置电压，由此改变所述结栅极的有效电阻以控制在所述源极与所述漏极之间流动的电流。
10.一种用于控制高击穿电压的双栅极半导体器件的方法，所述方法包括：
形成具有第一掺杂类型的衬底；
在所述衬底中形成源极，所述源极具有第二掺杂类型；
在设置于所述衬底上的氧化物层上形成第一栅极；
形成在所述衬底中并且具有第二掺杂类型的阱区域；
在所述阱区域中形成第二栅极，所述第二栅极具有第一掺杂类型；
在所述阱区域中形成漏极，所述漏极具有第二掺杂类型；以及
将控制电路耦合到所述第二栅极，所述控制电路被配置成通过改变在所述阱区域中的所述漏极与所述源极之间的有效电阻来控制所述高击穿电压的双栅极半导体器件，所述控制电路还包括电容器，所述电容器被配置成将来自所述第一栅极的射频信号耦合到所述第二栅极，由此改变在所述阱区域中的所述漏极与所述源极之间的有效电阻，其中所述有效电阻控制在所述阱区域中的所述漏极与所述源极之间流动的电流。
11.根据权利要求10所述的方法，还包括形成具有所述第二掺杂类型的第一区域和具有所述第二掺杂类型的第二区域，所述第一区域与所述第二区域相邻使得所述第一区域在所述阱区域以外并且所述第二区域在所述阱区域中。
12.根据权利要求10所述的方法，还包括形成具有所述第二掺杂类型的第一区域和具有所述第二掺杂类型的第二区域，使得所述第一区域在所述阱区域以外并且所述第二区域在所述阱区域中，所述第一区域使用传导层来耦合到所述第二区域。
13.根据权利要求10所述的方法，还包括在所述阱区域中形成具有所述第二掺杂类型的掺杂区域，所述掺杂区域邻接所述氧化物层。
14.根据权利要求10所述的方法，其中所述第一掺杂类型是P型并且所述第二掺杂类型是N型。
15.根据权利要求10所述的方法，其中所述控制电路还被配置成生成向所述第二栅极施加的偏置电压，由此改变在所述阱区域中的所述漏极与所述源极之间的有效电阻，其中所述有效电阻控制在所述阱区域中的所述漏极与所述源极之间流动的电流。
16.一种用于功率应用的高击穿电压的双栅极半导体器件，所述高击穿电压的双栅极半导体器件包括：
衬底，具有第一掺杂类型；
源极，形成于所述衬底中，所述源极具有第二掺杂类型；
第一栅极，形成于设置在所述衬底上的氧化物层上；
阱区域，具有第二传导类型并且形成于所述衬底中；
漏极，形成于所述阱区域中，所述漏极具有第二掺杂类型；以及
第二栅极，形成于所述阱区域中，所述第二栅极具有第一掺杂类型，其中在高击穿电压的双栅极半导体器件中流动的电流响应于向所述第二栅极施加的电压；
所述双栅极半导体器件还包括被配置成生成向所述第二栅极施加的偏置电压的控制电路，其中所述控制电路包括被配置成将来自所述第一栅极的射频信号耦合到所述第二栅极的电容器。
17.根据权利要求16所述的高击穿电压的双栅极半导体器件，还包括具有所述第二掺杂类型的第一区域和具有所述第二掺杂类型的第二区域，所述第一区域与所述第二区域相邻使得所述第一区域在所述阱区域以外并且所述第二区域在所述阱区域中。
18.根据权利要求16所述的高击穿电压的双栅极半导体器件，还包括具有所述第二掺杂类型的第一区域和具有所述第二掺杂类型的第二区域，使得所述第一区域在所述阱区域以外并且所述第二区域在所述阱区域中，所述第一区域使用传导层来耦合到所述第二区域。
19.根据权利要求16所述的高击穿电压的双栅极半导体器件，还包括在所述阱区域中具有所述第二掺杂类型的掺杂区域，所述掺杂区域邻接所述氧化物层。
20.根据权利要求16所述的高击穿电压的双栅极半导体器件，其中所述第一掺杂类型是P型并且所述第二掺杂类型是N型。
21.根据权利要求16所述的高击穿电压的双栅极半导体器件，其中所述第一栅极邻接所述阱区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210529769.3A CN102983169B (zh) | 2008-02-13 | 2008-02-13 | 高击穿电压的双栅极半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2008/001938 WO2009102301A1 (en) | 2008-02-13 | 2008-02-13 | High breakdown voltage double-gate semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210529769.3A Division CN102983169B (zh) | 2008-02-13 | 2008-02-13 | 高击穿电压的双栅极半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101978506A CN101978506A (zh) | 2011-02-16 |
| CN101978506B true CN101978506B (zh) | 2013-01-16 |
Family
ID=40957189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880128225.8A Active CN101978506B (zh) | 2008-02-13 | 2008-02-13 | 高击穿电压的双栅极半导体器件 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP2248181B1 (zh) |
| JP (1) | JP5269913B2 (zh) |
| KR (2) | KR101222758B1 (zh) |
| CN (1) | CN101978506B (zh) |
| WO (1) | WO2009102301A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107887337A (zh) * | 2016-09-30 | 2018-04-06 | 意法半导体(鲁塞)公司 | 受保护的电子芯片 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5720478B2 (ja) | 2011-08-05 | 2015-05-20 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US8643067B2 (en) * | 2011-09-30 | 2014-02-04 | Maxim Integrated Products, Inc. | Strapped dual-gate VDMOS device |
| CN102361035A (zh) * | 2011-10-21 | 2012-02-22 | 昆山华太电子技术有限公司 | 一种无外延层的rf-ldmos器件结构 |
| KR101878744B1 (ko) | 2012-01-03 | 2018-07-16 | 삼성전자주식회사 | 고 전압 산화물 트랜지스터 및 그 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200308075A (en) * | 2002-06-05 | 2003-12-16 | Intel Corp | Buffer, buffer operation and method of manufacture |
| CN1470073A (zh) * | 2000-09-21 | 2004-01-21 | ���Ű뵼������˾ | 半导体器件及其制作方法 |
| CN1713519A (zh) * | 2004-06-24 | 2005-12-28 | 株式会社瑞萨科技 | 无线通信系统和半导体集成电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56165350A (en) * | 1980-05-26 | 1981-12-18 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| US4523111A (en) * | 1983-03-07 | 1985-06-11 | General Electric Company | Normally-off, gate-controlled electrical circuit with low on-resistance |
| JPH10107214A (ja) * | 1996-10-01 | 1998-04-24 | Masashi Mukogawa | 半導体装置 |
| DE19943785A1 (de) * | 1998-09-25 | 2000-03-30 | Siemens Ag | Elektronische Schalteinrichtung mit mindestens zwei Halbleiterbauelementen |
| DE19902520B4 (de) * | 1999-01-22 | 2005-10-06 | Siemens Ag | Hybrid-Leistungs-MOSFET |
| DE19926715C1 (de) * | 1999-06-11 | 2001-01-18 | Siemens Ag | Verfahren und Vorrichtung zum Abschalten einer Kaskodenschaltung mit spannungsgesteuerten Halbleiterschaltern |
| US6222764B1 (en) | 1999-12-13 | 2001-04-24 | Agere Systems Guardian Corp. | Erasable memory device and an associated method for erasing a memory cell therein |
| JP2002305300A (ja) * | 2001-04-05 | 2002-10-18 | Oki Electric Ind Co Ltd | パワーｍｏｓトランジスタ |
| TWI224869B (en) * | 2004-03-25 | 2004-12-01 | Richtek Techohnology Corp | Apparatus for driving depletion type junction field effect transistor |
-
2008
- 2008-02-13 KR KR1020107020433A patent/KR101222758B1/ko active IP Right Grant
- 2008-02-13 JP JP2010546733A patent/JP5269913B2/ja active Active
- 2008-02-13 CN CN200880128225.8A patent/CN101978506B/zh active Active
- 2008-02-13 EP EP08725552.7A patent/EP2248181B1/en active Active
- 2008-02-13 WO PCT/US2008/001938 patent/WO2009102301A1/en active Application Filing
- 2008-02-13 KR KR1020127030535A patent/KR20120132643A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1470073A (zh) * | 2000-09-21 | 2004-01-21 | ���Ű뵼������˾ | 半导体器件及其制作方法 |
| TW200308075A (en) * | 2002-06-05 | 2003-12-16 | Intel Corp | Buffer, buffer operation and method of manufacture |
| CN1713519A (zh) * | 2004-06-24 | 2005-12-28 | 株式会社瑞萨科技 | 无线通信系统和半导体集成电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107887337A (zh) * | 2016-09-30 | 2018-04-06 | 意法半导体(鲁塞)公司 | 受保护的电子芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101222758B1 (ko) | 2013-01-15 |
| KR20100138924A (ko) | 2010-12-31 |
| EP2248181B1 (en) | 2014-10-22 |
| CN101978506A (zh) | 2011-02-16 |
| EP2248181A1 (en) | 2010-11-10 |
| JP2011512042A (ja) | 2011-04-14 |
| KR20120132643A (ko) | 2012-12-06 |
| EP2248181A4 (en) | 2013-02-27 |
| WO2009102301A1 (en) | 2009-08-20 |
| JP5269913B2 (ja) | 2013-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863645B2 (en) | High breakdown voltage double-gate semiconductor device | |
| US9024382B2 (en) | Semiconductor device | |
| KR101335202B1 (ko) | Ｍｏｓｆｅｔ 및 이중-게이트 ｊｆｅｔ을 포함하는 전자 회로 | |
| US8455948B2 (en) | Transistor arrangement with a first transistor and with a plurality of second transistors | |
| US10964694B2 (en) | Multi-transistor device including first and second LDMOS transistors having respective drift regions separated in a thickness direction by a shared RESURF layer | |
| US9627374B2 (en) | Electronic circuits including a MOSFET and a dual-gate JFET | |
| US8022477B2 (en) | Semiconductor apparatus having lateral type MIS transistor | |
| WO2002001644A2 (en) | Power mosfet and methods of forming and operating the same | |
| US8803205B2 (en) | Transistor with controllable compensation regions | |
| CN101978506B (zh) | 高击穿电压的双栅极半导体器件 | |
| US20170084738A1 (en) | P-n bimodal transistors | |
| JP2009065304A (ja) | 高周波スイッチ装置 | |
| CN102983169B (zh) | 高击穿电压的双栅极半导体器件 | |
| CN104766887A (zh) | 包括mosfet和双栅极jfet的电子电路 | |
| KR20200003593A (ko) | 반도체장치 | |
| EP2892079B1 (en) | Electronic circuits including a MOSFET and a dual-gate JFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160901 Address after: France Ludwig Ann Patentee after: Ai Ke Address before: Delaware Patentee before: Acco Semiconductor Inc. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201015 Address after: French Marta Leroy Patentee after: Somos semiconductor company Address before: Fa Guoluweixian Patentee before: Ai Ke |