KR20080053735A - 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈 - Google Patents

솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈 Download PDF

Info

Publication number
KR20080053735A
KR20080053735A KR1020060125656A KR20060125656A KR20080053735A KR 20080053735 A KR20080053735 A KR 20080053735A KR 1020060125656 A KR1020060125656 A KR 1020060125656A KR 20060125656 A KR20060125656 A KR 20060125656A KR 20080053735 A KR20080053735 A KR 20080053735A
Authority
KR
South Korea
Prior art keywords
chip network
resistor
solder ball
network resistor
external electrode
Prior art date
Application number
KR1020060125656A
Other languages
English (en)
Other versions
KR100843216B1 (ko
Inventor
방효재
이동춘
한성찬
김중현
최현석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060125656A priority Critical patent/KR100843216B1/ko
Priority to US11/947,422 priority patent/US20080136580A1/en
Publication of KR20080053735A publication Critical patent/KR20080053735A/ko
Application granted granted Critical
Publication of KR100843216B1 publication Critical patent/KR100843216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Details Of Resistors (AREA)

Abstract

솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를 포함하는 반도체 모듈에 관해 개시한다. 이를 위해 본 발명은 칩 네트워크 저항기가 인쇄회로기판에 실장된 후, 외부 전극이 바깥으로 노출되지 않으며, 측면 접합 방식이 아닌 저항기 몸체의 하부면을 통해 인쇄회로기판과 접합되는 구조의 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를 포함하는 반도체 모듈을 제공한다. 이에 따라 칩 네트워크 저항기에서 발생하는 전극의 벗겨짐(peeling), 몸체 깨짐(body broken)을 억제하고 신뢰도 검사에서 솔더 접합 신뢰도(solder joint reliability)를 개선할 수 있다.
칩 네트워크 저항기, 솔더 접합 신뢰도, 반도체 모듈.

Description

솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를 포함하는 반도체 모듈{Chip network resistor capable of solder ball contact with PCB and semiconductor module having the same}
도 1은 종래 기술에 의한 칩 네트워크 저항기의 평면도이다.
도 2는 종래 기술에 의한 칩 네트워크 저항기가 인쇄회로기판에 탑재된 형태를 보여주는 단면도이다.
도 3은 본 발명의 제1 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기의 사시도이다.
도 4는 도 3의 밑면도이고, 도 5는 도 3의 A 방향의 정면도이다.
도 6은 본 발명의 제2 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기의 사시도이다.
도 7은 도 6의 밑면도이고, 도 8은 도 6의 B 방향의 정면도이다.
도 9는 본 발명의 제3 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기의 사시도이다.
도 10은 본 발명의 제4 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기의 사시도이다.
도 11은 본 발명의 제5 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저 항기의 평면도이다.
도 12는 도 11의 밑면도이고, 도 13은 도 11의 측면도이고, 도 14는 도 11의 D 방향의 정면도이다.
도 15는 본 발명의 바람직한 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기를 포함하는 반도체 모듈의 평면도이다.
도 16은 칩 네트워크 저항기가 도 2와 같은 구조인 경우, 신뢰도 검사에서 칩 네트워크 저항기가 받는 에너지 밀도값을 나타낸 그래프이다.
도 17은 칩 네트워크 저항기가 도 14와 같은 구조인 경우, 신뢰도 검사에서 칩 네트워크 저항기가 받는 에너지 밀도값을 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 칩 네트워크 저항기, 102: 요철 구조의 몸체,
104: 볼록부, 106: 오목부,
108: 배선라인, 110: 저항체,
112: 전극 패드, 114: 솔더볼.
516: 관통홀, 1000: 반도체 모듈,
103: 모듈 기판, 201: 반도체 패키지,
301: 정렬 구멍, 401: 외부연결단자.
본 발명은 칩 네트워크 저항기 및 이를 포함하는 반도체 모듈에 관한 것으로, 더욱 상세하게는 솔더볼을 통해 인쇄회로기판과 접합이 가능한 칩 네트워크 저항기 및 이를 포함하는 반도체 모듈에 관한 것이다.
칩 네트워크 저항기란, 전자제품의 집적도를 더욱 높이기 위해 여러 개의 저항기를 하나의 몸체 안에 넣어 반도체 패키지와 같은 형태로 제조된 저항기를 말한다. 물론 부품의 형태는 저항이지만, 여러 개의 저항이 하나의 몸체 안에 포함되어 있기 때문에 외부로 노출된 리드(lead)를 포함하는 구조이다. 이러한 칩 네트워크 저항기는 인쇄회로기판에 탑재시 조립부품의 개수를 줄이며, 특히 자동조립에 편리한 장점이 있다. 그러나 그 가격이 고가이고, 솔더링시 온도 및 시간 관리가 필요한 단점이 있다.
한편, 개인용 컴퓨터(PC) 및 서버(server)는 점차 작아지는데 반해, 상기 개인용 컴퓨터 및 서버에 들어가는 반도체 모듈, 예컨대 메모리 모듈은 그 크기를 줄이는데 한계가 있다. 이에 따라 메모리 모듈에 사용되는 저항기는 칩 네트워크 저항기와 같이 집적도가 높은 수동소자(passive device)를 사용하고 있다. 상기 칩 네트워크 저항기는 메모리 모듈에 들어가는 반도체 패키지에서 반사되는 신호파의 잡음을 감소시키기 위해 사용된다. 그러나 칩 네트워크 저항기를 메모리 모듈용 인쇄회로기판에 탑재시, 칩 네트워크 저항기의 여러 가지 품질 문제가 발생될 수 있기 때문에 개선이 요구된다.
도 1은 종래 기술에 의한 칩 네트워크 저항기의 평면도이고, 도 2는 종래 기술에 의한 칩 네트워크 저항기가 인쇄회로기판에 탑재된 형태를 보여주는 단면도이 다.
도 1 및 도 2를 참조하면, 종래 기술에 의한 칩 네트워크 저항기(10)는 몸체(12)의 구조가 볼록부(14)와 오목부(16)를 포함하는 요철형 구조로서, 몸체(12) 상부에는 저항체(20)가 형성되어 있다. 상기 저항체(20)는 볼록부(14)에 있는 배선라인(18)을 통해 도 2와 같이 몸체(12) 측면 및 하부로 연장되어 외부 전극으로 사용된다.
한편, 상기 칩 네트워크 저항기(10)는 도 2와 같이 인쇄회로기판(30)에 탑재되어 사용되는데, 인쇄회로기판(30)과 칩 네트워크 저항기(10)의 접합 방식은, 칩 네트워크 저항기(10)의 측면 및 하부에 있는 외부전극(18)을 통해 상기 인쇄회로기판(30)과 전기적으로 접합된다. 이때 칩 네트워크 저항기(10)의 탑재 높이(stand off height)는 약 30㎛ 정도로 낮게 탑재된다.
그러나 종래 기술에 의한 칩 네트워크 저항기(10)는, 도 1과 같이 외부 충격에 의해 몸체(10)가 깨지는 결함(22)이 발생하거나, 외부 전극(18)에 도금된 도전물질의 일부가 벗겨지는(24) 외관결함(visual defect)이 발생하기 쉬운 구조를 갖고 있다. 또한 종래 기술에 의한 칩 네트워크 저항기(10)는, 칩 네트워크 저항기(10)의 측면에 형성된 외부 전극(18)을 통하여 솔더링되기 때문에, 템퍼에처 사이클(temperature cycle)과 같은 신뢰성 검사에서 열팽창계수의 차이로 인해 발생되는 측면 스트레스에 의해 도 2와 같이 솔더링 부분(26)에 금(crack, 28)이 발생하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 외부 전극의 구조의 개선하고, 인쇄회로기판과 접합 방식을 측면이 아닌 하부면으로 변경시켜 불량 발생을 억제하고 솔더 접합 신뢰도를 개선시킨 솔더볼 접합이 가능한 칩 네트워크 저항기를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 솔더볼 접합이 가능한 칩 네트워크 저항기를 포함하는 반도체 모듈을 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기는, 절연재질의 몸체와, 상기 절연재질의 몸체 상부에 형성된 저항체와, 상기 저항체와 연결되어 상기 몸체 하부로 연장된 복수개의 솔더볼 패드 형상의 외부 전극과, 상기 외부 전극에 부착된 솔더볼을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 몸체는 오목부와 볼록부를 포함하는 요철 구조이거나, 혹은 사각구조일 수 있다.
상기 몸체가 요철구조인 경우, 상기 볼록부의 측면을 통해 상기 저항체와 연결되어 상기 몸체 하부로 연장된 배선라인을 포함하거나, 상기 오목부의 측면을 통해 상기 저항체와 연결되어 상기 몸체 하부로 연장된 배선라인을 포함할 수 있다. 이때, 상기 외부전극은 상기 배선라인과 연결되어 상기 몸체 하부에 형성되어 있다.
상기 몸체가 사각구조인 경우, 상기 외부 전극의 개수에 대응하는 관통홀을 상기 몸체 내부에 형성되는 것이 적합하며, 상기 관통홀은 내부가 도전물질에 의해 채워진 것이 적합하다.
바람직하게는 상기 칩 네트워크 저항기는 상기 저항체 상부를 덮는 절연층을 더 구비하는 것이 적합하며, 상기 절연층은 재질이 글라스(glass)인 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기는, 절연재질의 몸체와, 상기 몸체의 상부에 형성된 저항체와, 상기 저항체와 배선라인을 통해 연결되어 상기 몸체 상부에 마련된 외부 전극과, 상기 외부 전극을 제외한 배선라인 및 저항체를 덮는 절연층과, 상기 외부 전극에 부착된 솔더볼을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 몸체는 오목부와 볼록부를 포함하는 요철 구조이거나, 혹은 사각구조일 수 있다. 이때, 상기 외부 전극은 상기 요철구조의 몸체에서 볼록부에 형성되거나, 상기 사각구조의 몸체에서 저항체가 형성된 가장자리에 형성되는 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 바람직한 실시예에 의한 반도체 모듈은, 복수개의 반도체 패키지가 탑재되는 모듈 보드와, 상기 모듈 보드 위에 탑재된 복수개의 반도체 패키지와, 상기 모듈 보드 위에 솔더볼을 통해 탑재되고 외부 전극이 외부로 노출되지 않는 칩 네트워크 저항기를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 칩 네트워크 저항기와 인쇄회로기판의 연결을 측면이 아 닌 하부면에서 접합을 실시하여 외부 손상에 의한 칩 네트워크 저항기의 불량 발생을 억제하고, 칩 네트워크 저항기의 접합되는 높이를 높여 신뢰성을 높일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 제1 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기의 사시도이고, 도 4는 도 3의 밑면도이고, 도 5는 도 3의 A 방향의 정면도이다.
도 3 내지 도 5를 참조하면, 본 발명의 제1 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(100)는, 볼록부(104)와 오목부(106)를 포함하는 요철구조의 몸체(102)를 포함한다. 상기 몸체(102)는 알루미나와 폴리머의 혼합물을 이용하여 850℃ 이상의 온도에서 소결시켜 만든다.
상기 요철구조의 몸체(102) 위에는 산화루테늄(RuO)을 재질로 하는 저항체(110)가 형성되어 있고, 상기 저항체(110)와 연결된 배선라인(108)이 몸체의 오목부(106)를 통하여 하부면까지 연장되어 있다. 상기 배선라인(108)은 몸체(102) 하부에서 도 2와 같이 외부전극(112)인 패드와 연결되며, 상기 패드 위에는 솔더볼(114)이 각각 부착된다. 상기 외부전극(112)은 구리(Cu) 또는 은(Ag)을 재질로 하는 것이 적합하며, 도면에서는 원형으로 도시되었으나 사각형과 같이 다른 형태 로 변형이 가능하다.
한편, 상기 저항체(110) 위에는 글라스(glass)와 같이 오버 코팅(over coating)되는 절연층(미도시)이 더 형성될 수 있으며, 이러한 절연층은 상기 외부전극(112)으로 사용되는 패드를 제외한 칩 네트워크 저항기(100) 몸체(102) 전체를 덮을 수 있다.
상술한 본 발명의 제1 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(100)의 특징은, 배선라인(108)이 오목부(106) 내부에 마련되기 때문에 외부 손상에 의하여 배선라인이 벗겨지는 문제를 줄일 수 있다. 또한 외부전극(112)이 종래 기술과 같이 몸체(102) 측면에 형성되지 않고 몸체(102) 하부면에 형성되기 때문에 외부손상에 의하여 외부전극(112)이 깨지는 문제를 해결할 수 있다.
또한 인쇄회로기판과의 연결이 몸체(102) 하부에 형성된 솔더볼(115)을 통하여 이루어지기 때문에 칩 네트워크 저항기(100)의 측면을 사용하지 않고 하부면만을 사용하여 인쇄회로기판에 탑재하는 것이 가능하다. 따라서 템퍼에처 사이클(temperature cycle)과 같은 신뢰도 검사에서 금(crack)이 발생하는 것을 억제하여 솔더 접합 신뢰도를 높일 수 있다. 이를 위하여 본 발명에서 사용되는 칩 네트워크 저항기(100) 몸체(102)의 측면은 도1과 비교할 때 볼록한 형태가 아니라 수직형태를 띠고 있다. 또한 칩 네트워크 저항기(100)가 인쇄회로기판에 탑재되는 높이가 높아져 신뢰도 검사에서 칩 네트워크 저항기(100)에 집중되는 에너지 밀도를 줄일 수 있다. 이로 인하여 반도체 모듈에서 칩 네트워크 저항기(100)의 신뢰성을 개선할 수 있다. 도면에서 도 5의 점선은 오목부(106)가 위치하는 지점을 표시한 다.
도 6은 본 발명의 제2 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기의 사시도이고, 도 7은 도 6의 밑면도이고, 도 8은 도 6의 B 방향의 정면도이다.
도 6 내지 도 8을 참조하면, 본 발명의 제2 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(200)는, 제1 실시예와 동일하게 요철구조의 몸체(202) 위에 저항체(210)가 형성된 구조이다. 상기 저항체(210)는 몸체의 볼록부(204)를 따라 몸체(202) 하부면으로 연장되는 배선라인(208)과 연결되며, 상기 배선라인(208)은 몸체(202) 하부면에서 도7과 같이 외부 전극(212)인 솔더볼 패드와 연결된다. 또한 상기 외부전극(212) 위에는 솔더볼(214)이 각각 부착된다.
상기 제1 실시예와 비교한 제2 실시예의 차이점은 배선라인(208)이 형성되는 부분이 몸체(202)의 오목부(206)가 아닌 볼록부(204)라는 차이점이 있다. 나머지 대부분의 사항은 상기 제1 실시예와 동일하므로 중복을 피하여 설명을 생략한다.
도 9는 본 발명의 제3 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기의 사시도이다.
도 9를 참조하면, 위에서 설명된 제1 및 제2 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(100, 200)는 외부 전극이 몸체의 하부에 형성되었다. 그러나 본 발명의 제3 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(300)는 외부전극(312)이 몸체(302)의 하부면이 아닌 몸체(302)의 상부면에 형성되는 특징이 있다. 즉, 볼록부(304)와 오목부(306)를 포함하는 요철구조의 몸 체(302) 상부에 형성된 저항체(310)와 몸체(302) 상부면에서 배선라인(308)을 통해 직접 연결된 솔더볼 패드 형상의 외부전극(312)을 갖는다. 따라서 본 발명의 제3 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(300)는 인쇄회로기판에 실장될 때에 상술한 제1 및 제2 실시예에 의한 칩 네트워크 저항기(100, 200)와는 다르게 상부면(C)이 부착되는 특징을 갖는다. 상기 외부전극(312) 위에는 외부연결용 단자인 솔더볼(314)이 각각 부착되어 있다.
도 10은 본 발명의 제4 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기의 사시도이다.
도 10을 참조하면, 상술한 제3 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(300)는 알루미나와 폴리머의 혼합물로 이루어진 몸체의 구조가 요철 형태였으나, 본 발명의 제4 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(400)는 사각형태인 차이점이 있다. 따라서 배선라인(408), 외부전극(412) 및 솔더볼(414)이 저항체(410)의 가장자리에 각각 형성되어 있다. 또한, 본 발명의 제4 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(400)는 인쇄회로기판에 실장될 때에 상술한 제1 및 제2 실시예에 의한 칩 네트워크 저항기(100, 200)와는 다르게 상부면(C)이 부착되는 특징을 갖는다.
본 발명에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기는, 외부전극의 위치가 몸체의 상부 혹은 하부면에 각각 형성될 수 있으며, 몸체의 구조 역시 요철형이든, 사각형태이든 모두 적용이 가능하다.
도 11은 본 발명의 제5 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저 항기의 평면도이고, 도 12는 도 11의 밑면도이고, 도 13은 도 11의 측면도이고, 도 14는 도 11의 D 방향의 정면도이다.
도 11 내지 도 14를 참조하면, 본 발명의 제5 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(500)는, 사각형상의 몸체(502)를 이용한다. 그리고 상기 몸체(502) 위에는 산화루테늄(RuO) 재질의 저항체(510)가 도 11과 같이 형성되어 있다. 한편, 상기 몸체(502) 내부에는 도 12와 같이 솔더볼 패드 형태의 외부전극(512)의 개수와 대응하는 관통홀(516)이 형성되어 있고, 상기 관통홀(516) 내부에는 도전물질, 예컨대 구리를 포함하는 페이스트(paste) 또는 은을 포함하는 페이스트가 채워져 있다. 따라서 상기 관통홀(516)을 채우는 도전물질에 의하여 상기 저항체(510)는 몸체(502) 하부의 외부전극(512)과 연결된다. 상기 외부전극(512)의 표면에는 솔더볼(514)이 연결되어 있어 인쇄회로기판(101)과 연결할 때 접합 용도로 사용된다.
한편 본 발명의 제5 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(500)는 인쇄회로기판(101)과 솔더볼(514)을 통하여 접합되기 때문에 그 접합 높이(H2)가 종래 기술에 의한 칩 네트워크 저항기의 접합 높이(도2의 H1)보다 높은 약 200㎛ 정도가 된다. 이에 따라 템퍼에처 사이클(temperature cycle)과 같은 신뢰성 검사에서 칩 네트워크 저항기(500)의 신뢰성을 보다 높일 수 있다. 이에 대해서는 추후 도 16 및 17의 시뮬레이션 결과를 참조하여 상세히 설명한다.
도 15는 본 발명의 바람직한 실시예에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기를 포함하는 반도체 모듈의 평면도이다.
도 15를 참조하면, 본 발명의 바람직한 실시예에 의한 반도체 모듈(1000)은, 복수개의 반도체 패키지가 탑재되는 모듈 보드(103), 상기 모듈 보드(103) 위에 탑재된 복수개의 반도체 패키지(201) 및 상기 모듈 보드(103) 위에 솔더볼을 통해 탑재되고 외부 전극이 외부로 노출되지 않는 칩 네트워크 저항기(100)로 이루어져 있다.
여기서 상기 모듈 보드(103)의 형태는 당업자 수준에서 여러 가지 다른 형태로 얼마든지 변형이 가능하며, 반도체 패키지(201) 역시 다양한 종류의 모양의 것으로 변형하여 적용이 가능하다. 상기 칩 네트워크 저항기(100)는, 위에서 소개된 제2 실시예 내지 제5 실시예의 솔더볼 접합이 가능한 칩 네트워크 저항기(200, 300, 400, 500)로 대체될 수 있다. 또한 상기 칩 네트워크 저항기(100)가 탑재되는 위치 및 개수 역시 당업자의 수준에서 여러 다른 형태로 변형이 가능하다. 도면에서 참조부호 301은 모듈 보드(103)에 있는 정렬 구멍을 가리키고, 401은 모듈 보드(103)의 외부연결단자를 각각 가리킨다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 칩 네트워크 저항기와 인쇄회로기판의 연결을 측면이 아닌 하부면에서 접합을 실시하여, 첫째 외부 손상에 의한 칩 네트워크 저항기의 불량 발생을 억제할 수 있다. 또한 칩 네트워크 저항기의 접합되는 높이를 높여 신뢰성 검사에서 품질을 높일 수 있다.
한편, 종래 기술의 칩 네트워크 저항기(도2의 10)와 본 발명에 의한 솔더볼 접합이 가능한 칩 네트워크 저항기(도 14의 500)에 대하여 템퍼에처 사이클과 같은 신뢰도 검사를 통하여 그 특성을 확인하였다.
상기 템퍼에처 사이클 신뢰도 검사 방법은 칩 네트워크 저항기를 -25℃에서 10분간 놓아둔 후, 다시 이를 125℃의 고온에서 10분간 방치하는 검사를 반복하는 신뢰도 검사를 말하며, -25℃와 125℃를 1회씩 옮겨진 상태를 1 사이클(cycle)로 정의한다.
도 16은 칩 네트워크 저항기가 도 2와 같은 구조인 경우, 신뢰도 검사에서 칩 네트워크 저항기가 받는 에너지 밀도값을 나타낸 그래프이고, 도 17은 칩 네트워크 저항기가 도 14와 같은 구조인 경우, 신뢰도 검사에서 칩 네트워크 저항기가 받는 에너지 밀도값을 나타낸 그래프이다.
도 16 및 도 17을 참조하면, 각각의 그래프에서 X축은 사이클(cycle)을 나타내며, Y축은 이때 칩 네트워크 저항기가 탑재된 높이에 대하여 흡수하는 스트레스 값, 예컨대 에너지 밀도값을 가리키며 그 단위는 [MPa]이다. 상기 그래프의 결과는 각 칩 네트워크 저항기의 탑재 높이에 따라서 각각의 칩 네트워크 저항기에 가해지는 스트레스를 에너지 밀도값으로 분석한 시뮬레이션 결과이다.
종래 기술과 같이 칩 네트워크 저항기(도2의 10)가 인쇄회로기판에서 30㎛의 높이(도2의 H1)로 탑재된 경우, 칩 네트워크 저항기에 가해지는 에너지 밀도의 최대값은 1.8MPa인 반면, 본 발명과 같이 칩 네트워크 저항기(도 14의 500)가 탑재된 높이(도 14의 H2)가 솔더볼의 사용으로 인하여 200㎛의 범위로 높아진 경우, 칩 네 트워크 저항기에 가해지는 에너지 밀도의 최대값은 0.04MPa로 낮아졌다. 따라서 신뢰도 검사에서 칩 네트워크 저항기에 가해지는 에너지 밀도의 최대값이 약 45배 정도 낮아지기 때문에 신뢰성이 현저하게 개선됨을 확인할 수 있다.

Claims (20)

  1. 절연재질의 몸체;
    상기 절연재질의 몸체 상부에 형성된 저항체;
    상기 저항체와 연결되어 상기 몸체 하부로 연장된 복수개의 솔더볼 패드 형상의 외부 전극; 및
    상기 외부 전극에 부착된 솔더볼을 구비하는 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  2. 제1항에 있어서,
    상기 몸체의 절연재질은 알루미나와 폴리머의 혼합물인 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  3. 제1항에 있어서,
    상기 몸체는 오목부와 볼록부를 포함하는 요철 구조인 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  4. 제1항에 있어서,
    상기 몸체는 사각구조인 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  5. 제1항에 있어서,
    상기 외부 전극은 구리(Cu) 또는 은(Ag) 재질인 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  6. 제1항에 있어서,
    상기 솔더볼 접합이 가능한 칩 네트워크 저항기는,
    상기 저항체 상부를 덮는 절연층을 더 구비하는 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  7. 제6항에 있어서,
    상기 저항체 상부를 덮는 절연층은,
    재질이 글라스(glass)인 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  8. 제3항에 있어서,
    상기 요철구조의 몸체는,
    상기 볼록부의 측면을 통해 상기 저항체와 연결되어 상기 몸체 하부로 연장된 배선라인을 포함하는 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  9. 제8항에 있어서,
    상기 외부 전극은 상기 볼록부에 있는 배선라인과 연결되어 상기 몸체 하부에 형성된 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  10. 제3항에 있어서,
    상기 요청구조의 몸체는,
    상기 오목부의 측면을 통해 상기 저항체와 연결되어 상기 몸체 하부로 연장된 배선라인을 포함하는 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  11. 제10항에 있어서,
    상기 외부 전극은 상기 오목부에 있는 배선라인과 연결되어 상기 몸체 하부에 형성된 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  12. 제4항에 있어서,
    상기 사각구조의 몸체는,
    상기 외부 전극의 개수에 대응하는 관통홀을 상기 몸체 내부에 포함하는 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  13. 제12항에 있어서,
    상기 관통홀은 내부가 도전물질에 의해 채워진 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  14. 제13항에 있어서,
    상기 관통홀 내부를 채우는 도전물질은,
    구리를 포함하는 페이스트(paste) 또는 은을 포함하는 페이스트인 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  15. 절연재질의 몸체;
    상기 몸체의 상부에 형성된 저항체;
    상기 저항체와 배선라인을 통해 연결되어 상기 몸체 상부에 마련된 외부 전극;
    상기 외부 전극을 제외한 배선라인 및 저항체를 덮는 절연층; 및
    상기 외부 전극에 부착된 솔더볼을 구비하는 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  16. 제15항에 있어서,
    상기 몸체는, 요철구조인 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  17. 제15항에 있어서,
    상기 몸체는, 사각구조인 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  18. 제16항에 있어서,
    상기 외부 전극은 상기 요철구조의 몸체에서 볼록부에 형성된 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  19. 제17항에 있어서,
    상기 외부 전극은 상기 사각구조의 몸체에서 저항체가 형성된 가장자리에 형성된 것을 특징으로 하는 솔더볼 접합이 가능한 칩 네트워크 저항기.
  20. 복수개의 반도체 패키지가 탑재되는 모듈 보드;
    상기 모듈 보드 위에 탑재된 복수개의 반도체 패키지; 및
    상기 모듈 보드 위에 솔더볼을 통해 탑재되고 외부 전극이 외부로 노출되지 않는 칩 네트워크 저항기를 구비하는 것을 특징으로 하는 반도체 모듈.
KR1020060125656A 2006-12-11 2006-12-11 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈 KR100843216B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060125656A KR100843216B1 (ko) 2006-12-11 2006-12-11 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈
US11/947,422 US20080136580A1 (en) 2006-12-11 2007-11-29 Chip network resistor contacting pcb through solder balls and semiconductor module having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060125656A KR100843216B1 (ko) 2006-12-11 2006-12-11 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈

Publications (2)

Publication Number Publication Date
KR20080053735A true KR20080053735A (ko) 2008-06-16
KR100843216B1 KR100843216B1 (ko) 2008-07-02

Family

ID=39497294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125656A KR100843216B1 (ko) 2006-12-11 2006-12-11 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈

Country Status (2)

Country Link
US (1) US20080136580A1 (ko)
KR (1) KR100843216B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141587B1 (ko) * 2009-06-12 2012-05-17 키크렉스 주식회사 솔더볼용 블록형 핀
US8284016B2 (en) 2009-09-04 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor
KR20150048518A (ko) * 2013-10-28 2015-05-07 삼성전기주식회사 솔더 접합 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8254142B2 (en) 2009-09-22 2012-08-28 Wintec Industries, Inc. Method of using conductive elastomer for electrical contacts in an assembly
US8593825B2 (en) * 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285194A (en) * 1992-11-16 1994-02-08 Sensormatic Electronics Corporation Electronic article surveillance system with transition zone tag monitoring
JPH10189318A (ja) * 1996-12-27 1998-07-21 Hokuriku Electric Ind Co Ltd ネットワーク抵抗器の製造方法
TW424245B (en) * 1998-01-08 2001-03-01 Matsushita Electric Ind Co Ltd Resistor and its manufacturing method
US6326677B1 (en) * 1998-09-04 2001-12-04 Cts Corporation Ball grid array resistor network
US6097277A (en) * 1998-11-05 2000-08-01 Cts Resistor network with solder sphere connector
TW466508B (en) * 1999-07-22 2001-12-01 Rohm Co Ltd Resistor and method of adjusting resistance of the same
JP2002246203A (ja) * 2001-02-16 2002-08-30 Koa Corp チップ抵抗器
US7227443B2 (en) * 2002-10-31 2007-06-05 Rohm Co., Ltd. Fixed network resistor
US6882266B2 (en) * 2003-01-07 2005-04-19 Cts Corporation Ball grid array resistor network having a ground plane
JP3967272B2 (ja) * 2003-02-25 2007-08-29 ローム株式会社 チップ抵抗器
US6946733B2 (en) * 2003-08-13 2005-09-20 Cts Corporation Ball grid array package having testing capability after mounting
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141587B1 (ko) * 2009-06-12 2012-05-17 키크렉스 주식회사 솔더볼용 블록형 핀
US8284016B2 (en) 2009-09-04 2012-10-09 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor
KR20150048518A (ko) * 2013-10-28 2015-05-07 삼성전기주식회사 솔더 접합 장치

Also Published As

Publication number Publication date
US20080136580A1 (en) 2008-06-12
KR100843216B1 (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
JP3294740B2 (ja) 半導体装置
US20110266672A1 (en) Integrated-circuit attachment structure with solder balls and pins
US8284016B2 (en) Array type chip resistor
US8179226B2 (en) Array type chip resistor
JP4934022B2 (ja) モジュール基板
JP2000223645A (ja) 半導体装置
KR100843216B1 (ko) 솔더볼 접합이 가능한 칩 네트워크 저항기 및 이를포함하는 반도체 모듈
JPH05102382A (ja) Ｉ／ｏピンの修理構造および修理方法
US20070252263A1 (en) Memory package structure
CN111081673A (zh) 一种封装结构及其制作方法、封装模块及计算机设备
TWI601456B (zh) 一種電路板及其應用
US6953893B1 (en) Circuit board for connecting an integrated circuit to a support and IC BGA package using same
KR20120071938A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP3166490B2 (ja) Ｂｇａ型半導体装置
CN110402022B (zh) 一种pcb板及终端
US20040119168A1 (en) Packaged integrated circuit having wire bonds and method therefor
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
KR101058602B1 (ko) 어레이 타입 칩 저항기
KR101058664B1 (ko) 어레이 타입 칩 저항기
KR100735838B1 (ko) 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
JP3659872B2 (ja) 半導体装置
JPH08191128A (ja) 電子装置
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
US20030122238A1 (en) Integrated circuit package capable of improving signal quality

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 12