KR20080047237A - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20080047237A
KR20080047237A KR1020070040149A KR20070040149A KR20080047237A KR 20080047237 A KR20080047237 A KR 20080047237A KR 1020070040149 A KR1020070040149 A KR 1020070040149A KR 20070040149 A KR20070040149 A KR 20070040149A KR 20080047237 A KR20080047237 A KR 20080047237A
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
gate insulating
organic
Prior art date
Application number
KR1020070040149A
Other languages
English (en)
Other versions
KR101377673B1 (ko
Inventor
김대원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US11/798,297 priority Critical patent/US8497494B2/en
Publication of KR20080047237A publication Critical patent/KR20080047237A/ko
Application granted granted Critical
Publication of KR101377673B1 publication Critical patent/KR101377673B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations

Abstract

본 발명에서는, 기판 상에 서로 이격되게 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극 및 드레인 전극과 사이에 형성된 유기 반도체층과; 상기 유기 반도체층 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 게이트 절연막과; 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하는 유기 박막트랜지스터를 제공한다.

Description

액정표시장치용 어레이 기판 및 그 제조방법{ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 본 발명에 따른 탑 게이트 구조 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 대한 평면도.
도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도.
도 4a 내지 4f는 본 발명에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 유기 박막트랜지스터 및 스토리지 커패시터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 5는 본 발명의 일실시예에 따른 버텀 게이트 구조 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 대한 개략적인 단면도.
도 6은 본 발명의 일실시예에 따른 버텀 게이트 구조 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 대한 개략적인 단면도.
도 7은 본 발명의 일실시예에 따른 표 7과 관련된 이동도 그래프 및 에스 팩터를 보여주는 도면.
도 8은 본 발명의 일실시예에 따른 표 7과 관련된 온/오프 비 그래프를 보여 주는 도면.
<도면의 주요부분에 대한 부호의 설명>
101 : 기판 113 : 소스 전극
115 : 드레인 전극 118 : 화소전극
121 : 유기 반도체층 125 : 게이트 절연막
130 : 게이트 전극 135 : 보호층
137 : 게이트 콘택홀 146 : 게이트 배선
OP : 오픈부 P : 화소영역
StgC : 스토리지 커패시터 Tr : 유기 박막트랜지스터
TrA : 스위칭 영역
본 발명은 액정표시장치에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 이용한 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device) 이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1에 나타낸 바와 같이 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배 선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한 이와 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시 영역을 가리도록 각 화소영역(P)을 두르는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청 서브 컬러필터(26a, 26b, 26c)를 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치에 있어 어레이 기판(10)과 컬러필터 기판(20)의 모체가 되는 제 1 및 제 2 절연기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA(personal digital assistant)와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 고온 공정이 많아 내열성 및 내화학성이 유리기판 보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있다.
이러한 문제를 해결하고자 최근에는 유기 반도체 물질 등을 이용하여 200℃ 이하의 저온 공정을 진행하여 박막트랜지스터를 형성하는 것을 특징으로 하는 어레이 기판을 제조하는 기술이 제안되었다. 이러한 저온 공정에 의한 어레이 기판의 제조는 주로 코팅 장치를 이용하므로 값비싼 진공 증착 장비를 이용하여 제조하는 것보다 초기 설비 투자 비용이 매우 저렴하여 결과적으로 제조비용의 절감을 달성할 수 있는 장점이 있다. 이러한 유기 반도체 물질을 이용한 플라스틱 기판을 이용한 제조에만 한정되는 것이 아니라 유리 기판을 이용하여 제작할 수 있음은 당연하다.
이후에는 200℃이하의 저온 공정을 진행되는 유기 반도체 물질을 이용한 어레이 기판의 제조 방법에 대해 간단히 설명한다.
200℃ 이하의 저온 공정으로 배선 및 박막트랜지스터를 포함하는 화소를 형성함에 있어서, 전극과 배선을 이루는 금속물질과 보호층 등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막트랜지스터의 특성에 별 영향을 주지 않지만, 캐리어의 이동 통로가 되는 채널을 그 내부에 형성하게 되는 반도체층의 경우, 일반적으로 이용되는 반도체 물질인 비정질 실리콘을 사용하여 이를 200℃ 이하의 저온 공정에서 증착하여 형성하면 내부 구조가 치밀하지 못하여 이동도 등의 중요특성이 급격히 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 비정질 실리콘 등의 종래의 반도체 물질대신 반도체 특성을 갖는유기 물질을 이용하여 유기반도체층을 형성하는 것이 제안되고 있다. 하지만 이러한 유기 반도체층을 이루는 유기 반도체 물질은 특히 코팅 타입으로 형성할 수 있는 특성을 갖는 유기 반도체 물질은 현상액이나 식각액에 취약하여 이에 노출될 시 소자특성이 저하될 수도 있다.
최근에는 일반적인 비정질 실리콘을 이용한 액정표시장치용 어레이 기판 상에 형성되는 보텀 게이트 구조의 박막트랜지스터와는 다른 탑 게이트 구조를 갖는 형태로 유기 반도체층과 게이트 절연막과 게이트 전극을 동시에 패터닝하는 것을 특징으로 하는 액정표시장치용 어레이 기판이 제안되고 있다.
한편, 이러한 버텀 게이트 구조 또는 탑 게이트 구조 유기 박막트랜지스터의 경우, 상기 유기 반도체층 이외에 게이트 절연막의 두께가 상기 박막트랜지스터의 특성을 많이 좌우하게 되는 바, 두께의 최적화를 필요로 하고 있다. 한 예로, 상기 게이트 절연막을 1,000Å 이하로 형성하게 되면, 상기 게이트 절연막은 이후 공 정에서 터지는 현상이 발생되어 절연파괴가 발생되는 문제점이 발생한다. 역으로, 이런 게이트 절연막 터짐현상을 고려해서 게이트 절연막을 지나치게 두껍게 형성하게 되면, 소자특성이 저하되는 문제점이 있다.
본 발명은 유기 반도체층을 이용한 유기박막트랜지스터를 갖는 액정표시장치용 어레이 기판에 있어서, 절연파괴없이 소자특성을 향상시킬 수 있는유기 절연물질로 이루어지는 게이트 절연막의 두께를 최적화하는 것을 목적으로 한다.
이에 따라, 균일한 소자특성을 가져서 더욱 안정적인 유기 박막트랜지스터를 갖는 액정표시장치용 어레이 기판을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 기판 상에 서로 이격되게 형성된 소스 전극 및 드레인 전극과; 상기 소스 전극 및 드레인 전극과 사이에 형성된 유기 반도체층과; 상기 유기 반도체층 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 게이트 절연막과; 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하는 유기 박막트랜지스터를 제공한다.
상기 유기 반도체층은 상기 소스 및 드레인 전극과 각각 중첩하는 끝단부를 가지는 것을 특징으로 하고, 상기 게이트 절연막은 상기 소스 및 드레인 전극과 각 각 중첩하는 끝단부를 가지는 것을 특징으로 하며, 상기 게이트 전극, 상기 게이트 절연막 그리고 상기 유기 반도체층은 서로 동일한 패턴을 가지는 것을 특징으로 한다.
상기 게이트 절연막은 2,000 옹스트롱 내지 2,500 옹스트롱의 두께를 가지는 것을 특징으로 하고, 상기 유기 절연물질은 플루오루폴리머(fluoropolymer), 폴리비닐알코올(polyvinylalcohol;PVA) 그리고 폴리비닐피리딘(polyvinylpyridine;PVP) 중 하나를 포함하는 것을 특징으로 한다.
상기 소스 전극과 상기 기판 사이 그리고, 상기 드레인 전극과 상기 기판 사이에 위치하는 버퍼층을 더욱 포함하는 것을 특징으로 하고, 상기 버퍼층은 실리콘 산화물(SiOx)를 포함하는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 게이트 절연막과; 상기 게이트 절연층 상에 형성된 유기 반도체층과; 상기 유기 반도체층과 접촉하고, 서로 이격되는 소스 및 드레인 전극을 포함하는 유기 박막트랜지스터를 제공한다.
상기 유기 반도체층 상에 위치하는 보호층을 더욱 포함하고, 상기 보호층과 상기 유기 반도체층은 서로 동일한 패턴을 가지는 것을 특징으로 하며, 상기 보호층은 감광성 물질로 이루어진 것을 특징으로 하고, 상기 감광성 물질은 폴리비닐알코올(polyvinylalcohol; PVA), 포토아크릴(photoacryl) 그리고, 벤조사이클로부텐(benzocyclobutene; BCB) 중 하나를 포함하는 것을 특징으로 한다.
상기 소스 및 드레인 전극은 상기 보호층의 상부면 상부와 상기 보호층과 상기 유기 반도체층의 양측면에 위치하는 것을 특징으로 하고, 상기 소스 및 드레인 전극은 상기 게이트 절연막의 상부면 상에 위치하는 것을 특징으로 하며, 상기 게이트 절연막은 2,000 옹스트롱 내지 2,500 옹스트롱의 두께를 가지는 것을 특징으로 한다.
상기 유기 반도체층의 끝단부는 상기 소스 및 드레인 전극과 접촉되는 것을 특징으로 한다.
본 발명의 제 3 특징에서는, 기판 상에 서로 이격되게 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극과 사이에 유기 반도체층을 형성하는 단계와; 상기 유기 반도체층 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하는 유기 박막트랜지스터의 제조방법을 제공한다.
상기 소스 전극과 상기 기판 사이 그리고, 상기 드레인 전극과 상기 기판 사이에 버퍼층을 형성하는 단계를 더욱 포함하고, 상기 유기 반도체층을 형성하는 단계는, 잉크젯(ink-jet) 장치, 노즐 코팅(nozzle coating) 장치, 바 코팅(bar coating) 장치, 슬릿 코팅(slit coating) 장치, 스핀 코팅(spin coating) 장치, 그리고 프린팅(printing) 장치 중 하나를 이용하여 수행되는 것을 특징으로 하고, 빛으로 상기 유기 절연물질을 경화하는(curing) 단계를 더욱 포함하며, 상기 게이트 전극, 상기 게이트 절연막 그리고, 상기 유기 반도체층 상에 보호층을 형성하는 단 계를 더욱 포함하는 것을 특징으로 한다.
본 발명의 제 4 특징에서는, 기판 상에 제 1 방향을 따라 형성된 데이터 배선과, 상기 데이터 배선과 연결된 소스 전극과, 그리고 상기 소스 전극과 이격되게 위치하는 드레인 전극과; 상기 소스 전극 및 드레인 전극과 사이에 형성된 유기 반도체층과; 상기 유기 반도체층 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스트롱(Å) 내지 2,500 옹스트롱의 두께 범위를 가지는 게이트 절연막과; 상기 게이트 절연막 상에 형성된 게이트 전극과; 상기 기판 상에 위치하며, 상기 드레인 전극의 끝단부와 접촉하는 화소 전극과; 상기 게이트 전극 상에 위치하며, 상기 화소 전극을 노출하는 오픈부와 상기 게이트 전극의 일부를 노출하는 콘택홀을 가지는 보호층과; 상기 보호층 상부에서, 상기 콘택홀을 통해 상기 게이트 전극과 연결되고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 게이트 배선을 포함하는 액정표시장치용 어레이 기판을 제공한다.
상기 게이트 배선 상에 형성되는 또 하나의 보호층을 더욱 포함하는 것을 특징으로 하고, 상기 게이트 절연막은 2,000 옹스트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 것을 특징으로 한다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명에 따른 탑 게이트 구조 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 대한 평면도이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 단면도로서, 스토리지 캐패시터와 상기 탑 게이트 구조 유기 박막트랜지스터의 단면구조를 보여주기 위한 도면이다. 이때, 설명의 편의상 상기 화소영역(P) 내의 상기 유기박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 상기 스토리지 커패시터(StgC)가 형성되는 영역을 스토리지 영역(StgA)이라 정의한다.
우선, 도 2를 참조하면, 도시한 바와 같이, 기판(101)상에 일방향으로 게이트 배선(146)이 연장 형성되어 있으며, 상기 게이트 배선(146)과 교차하여 화소영역(P)을 정의하는 데이터 배선(110)이 형성되어 있다.
또한 이들 두 배선(146, 110)의 교차지점에는 상기 데이터 배선(110)에서 분기한 형태로 소스전극(113)이 형성되어 있으며, 상기 소스 전극(113)과 이격하며 드레인 전극(115)이 형성되어 있으며, 상기 소스 전극(113)과 드레인 전극(115)을 포함하여 상기 두 전극(113, 115)의 이격영역을 덮으며 상기 게이트 배선(146)에서 분기한 형태로 게이트 전극(130)이 형성되어 있다.
이때, 상기 게이트 전극(130) 하부에는 유기 반도체물질로 이루어진 반도체층(미도시)과 게이트 절연막(미도시)이 형성되어 있으며, 또한 상기 드레인 전극(115)의 일끝단과 접촉하며 각 화소영역(P)별로 독립된 화소전극(118)이 형성되어 있다.
이때, 상기 화소전극(118)은 그 끝단 일부가 전단의 게이트 배선(146) 일부와 중첩형성됨으로써 상기 중첩된 화소전극 및 게이트 배선이 각각 제 1, 2 스토리지 전극을 이루며, 이들 두 전극 사이에 형성된 보호층(미도시)과 더불어 스토리지 커패시터(StgC)를 형성하고 있다.
이후에는 도 3을 참조하여 본 발명에 따른 액정표시장치용 어레이 기판의 단면구조에 대해 설명한다.
도시한 바와 같이, 투명한 절연기판(101) 상에 데이터 배선(110)과, 스위칭 영역(TrA)에 위치하며, 상기 데이터 배선(110)에서 분기한 형태로 소스 전극(113)과, 이와 이격하며 드레인 전극(115)이 형성되어 있다.
또한, 상기 화소영역(P)에 있어서는 상기 기판(101) 위로 상기 드레인 전극(115)의 일 끝단과 접촉하며 투명 도전성 물질로써 화소전극(118)이 형성되어 있으며, 상기 스위칭 영역(TrA)에 있어서는 상기 소스 및 드레인 전극(113, 115)의 서로 마주한 일끝단과 각각 접촉하며, 이들 두 전극(113, 115)의 이격한 영역대응하여 유기 반도체 물질로 이루어진 유기 반도체층(121)이 형성되어 있으며, 상기 유기 반도체층(121) 위로 이와 동일한 형태를 가지며, 상기 유기 반도체층(121)에 대해 이와 접촉 시 서로 영향을 주지않는 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer), 폴리비닐알코올(polyvinylalcohol;PVA) 그리고 폴리비닐피리딘(polyvinylpyridine;PVP) 중 어느 한 물질로 이루어진 게이트 절연막(125)이 형성되어 있다.
또한, 상기 게이트 절연막(125) 위로는 이와 동일한 패턴 형태를 가지며 게이트 전극(130)이 형성되어 있으며, 상기 게이트 전극(130) 위로는 보호층(135)이 형성되어 있다. 상기 보호층(135)는 폴리비닐알코올(polyvinylalcohol; PVA), 포토아크릴(photoacryl) 또는, 벤조사이클로부텐(benzocyclobutene; BCB)과 같은 감광성 물질로 이루어질 수 있다.
이때 상기 보호층(135)은 스위칭 영역(TrA)에 있어서는 상기 게이트 전극(130)을 노출시키는 게이트 콘택홀(137)이 구비되고 있으며, 화소영역(P)에 대응 해서는 상기 화소전극(118) 대부분을 노출시키는 오픈부(OP)가 구비되고 있다.
또한, 상기 게이트 콘택홀(137) 및 오픈부(OP)를 갖는 보호층(135) 상부로는 상기게이트 콘택홀(137)을 통해 상기 게이트 전극(130)과 접촉하는 게이트 배선(146)이 형성되고, 이를 통해 본 발명에 따른 유기 박막트랜지스터(Tr)를 갖는 액정표시장치용 어레이 기판(101)이 완성된다.
도 3을 통해서 제시되지 않았지만, 상기도 2에서 도시된 바와 같이, 상기 게이트 배선(146)은 데이터 배선(110)과 교차되게 배치된다.
도면으로 제시하지 않았지만, 상기 기판 상에 상기 유기 박막트랜지스터가 형성되기 전에, 기판(101) 전면에 걸쳐 실리콘 산화물(SiOx) 등의 무기절연 물질로써 상기 기판(101)과 접촉하는 유기 반도체층(121)과의 접촉특성을 향상시키기 위해 버퍼층(미도시)이 더욱 형성될 수 있고, 또한 상기 게이트 배선(146) 위로는 상기 게이트 배선(146)의 부식 등을 방지하기 위해 제 2 보호층이 형성될 수도 있다.
이러한 구조를 갖는 액정표시장치용 어레이 기판(101)에 있어서, 상기 게이트 절연막(125)을 일반적인 비정질 실리콘을 반도체층으로 하는 박막트랜지스터에서와 같이 4,500Å정도의 두께(t=4,500Å))로서 형성한 경우(비교예), 아래 첨부한 표 1에 나타난 바와 같이 게이트 전압에 따른 전계형성 특성이 떨어짐을 알 수 있다.
표 1은 유기 반도체층(121) 상부에 형성되는 유기 물질로 이루어진 게이트 절연막(125)을 4,500Å의 두께로 형성했을 경우, 박막트랜지스터(Tr)의 특성을 측정한 결과이다. 그리고, 샘플 1, 2, 3, 4의 구분은 하나의 기판에서 서로 다른 유 기박막트랜지스터에서 측정된 것을 구별한 것이다.
Figure 112007031131482-PAT00001
상기 표 1에 있어서, 이동도는 상기 유기 반도체층(121) 내에서의 평균적인 캐리어의 이동속도를 나타내며, 에스 팩터(sub-threshold swing : S-factor)는 게이트 전압에 대한 드레인 전류 특성을 나타낸 그래프에 있어서, 스위칭 소자로서 이용하는 구간 즉, 인가되는 게이트 전압에 대해 이에 비례하여 상기 드레인 전류의 크기가 증가하는 구간(활성영역)에서의 기울기의 역수값을 나타내며, 온(on)/오프(off) 비는 오프 전류(Ioff) 에 대한 온 전류(Ion) 값을 나타내는 것으로 이는 스위칭 능력을 알 수 있다. 이동도의 경우 그 값이 클수록, 에스 팩터(S-factor)의 경우 그 값이 작을수록, 온(on)/오프(off) 비는 그 값이 클수록 스위칭 소자로서의 특성이 좋다고 할 수 있다.
이때, 상기 비교예에서와 같이, 상기 게이트 절연막(125)의 두께(t)를 일반적인 비정질 실리콘을 반도체층으로 하는 박막트랜지스터에서와 같이 4500Å 정도로 형성한 경우, 평균적으로 이동도는 0.16㎠/V·sec이고, 에스 팩터(S-factor)는 2.59이며, 온(on)/오프(off) 비는 8.86E+04가되고 있음을 알 수 있다. 유기 반도체층을 포함하여 전술한 바와 같은 구조를 갖는 유기 박막트랜지스터의 소자 특성 예를 들어 이동도, 에스 팩터(sub-threshold swing : S-factor) 및 온(on)/오프(off)비의 특성이 실질적으로는 고온공정을 통한 비정질 실리콘의 반도체층을 구비한 박막트랜지스터 대비 떨어지고 있으며, 따라서 유기 반도체층을 가지면서도 이러한 소자 특성을 더욱 향상시켜야 할 필요가 있음을 알 수 있다.
따라서, 본 발명에 있어서는 스위칭 소자로서 역할을 하는 유기박막트랜지스터(Tr))의 특성을 향상시키기 위해상기 게이트 절연막(125)의 두께(t)를 1,800Å 내지 2,500Å가 되도록 형성한 것을 특징으로 한다.
이 경우, 유기 절연물질, 플루오루폴리머(fluoropolymer), 폴리비닐알코올(polyvinylalcohol;PVA) 그리고 폴리비닐피리딘(polyvinylpyridine;PVP) 중 어느 하나로 형성됨으로써 1,000Å 이하의 두께로 형성 할 경우, 실험적으로 잦은 절연파괴 현상이 발생되어 소자의 수명이 단축되는 결과를 낳았으며, 2,500Å 초과하는 두께로 형성시는 소자 특성이 저하됨을 알 수 있었다.
표 2와 3은 본 발명에 따른 유기박막트랜지스터를 갖는 어레이 기판(101)에 있어 상기 유기박막트랜지스터(Tr)의 특성치를 나타낸 것으로 게이트 절연막(125)을 각각 2,500Å과 1,800Å의 두께(t)로 형성했을 경우의 측정치를 나타낸 것이다.표 2 내지 6은 게이트 절연막(125)의 약 1,800 Å 내지 약 2,500 Å 두께의 임계적 의미를 보여주고 있고, 3,000 Å, 2,500 Å, 2,000 Å, 1,800 Å, 1,000 Å의 두께를 가지는 게이트 절연막의 이동도, 에스팩터 그리고 온/오프 비가 측정되었고 그 값은 하기 표 2~6에 제시된 것과 같다. (표 2: 3,000 Å, 표 3: 2,500 Å, 표 4: 2,000 Å, 표 5: 1,800 Å, 표 6:1,000 Å)
Figure 112007031131482-PAT00002
Figure 112007031131482-PAT00003
Figure 112007031131482-PAT00004
Figure 112007031131482-PAT00005
Figure 112007031131482-PAT00006
Figure 112007031131482-PAT00007
예를 들어, 상기 유기 절연물질로 이루어진 게이트 절연막(125)을 2,500Å의 두께(t=2,500Å)로 형성했을 때의 박막트랜지스터(Tr)는 평균적으로 이동도는 0.2㎠/V·sec, 에스 팩터(S-factor)는1.70, 온(on)/오프(off) 비는 3.38E+05인특성치를 갖게 됨을 알 수 있으며, 상기 게이트 절연막(125)을 1,800Å의 두께(t=1,800Å)로 형성했을 때의 박막트랜지스터(Tr)는 평균적으로 이동도는 0.2㎠/V·sec, 에스 팩터(S-factor)는 1.40, 온(on)/오프(off) 비는 1.08E+05인 특성치를 갖게 됨을 알 수 있다.
이러한 본 발명에 따른유기 박막트랜지스터(Tr)의 특성치와 게이트 절연막의 두께를 4,500Å정도로 형성하는 종래의 유기 박막트랜지스터의 특성치(이동도 1.6㎠/V·sec, 에스 팩터(S-factor) 2.59, 온(on)/오프(off) 비 8.86E+04)와 비교하면, 이동도에 있어서는 본 발명의 두 경우 모두 0.14㎠/V·sec정도가 빨라졌으며, 에스 팩터(S-factor)는 각각0.89, 1.19 정도가 작아졌음을 알 수 있다. 또한, 온(on)/오프(off) 비에 있어서는 종래의 경우 104 정도 오더를 갖는 값이었지만, 본 발명의 경우 105정도의 오더를 갖게됨을 알 수 있다.
표 7은 4,500 Å,3,000 Å, 2,500 Å, 2,000 Å, 1,800 Å, 1,000 Å의 각각의 두께에서의 이동도, 에스팩터, 그리고 온/오프 비의 각각의 평균값을 포함한다. 이와 연관되어, 도 7과 8에서는 본 발명에 따른 게이트 절연막의 두께의 임계적 범위를 도시하였는데, 도 7은 표 7과 연관된 이동도 그래프 및 에스 팩터 그래프를 보여주고, 도 8은 표 7과 연관되어 온/오프그래프를 보여준다.
상기 게이트 절연막의 특성및 표 1 내지 7 그리고, 도 7과 8을 고려했을 때, 상기 게이트 절연막 두께의 임계적 범위는 약 1,800 Å 내지 약 2,500 Å으로 하는 것이 바람직하고, 더욱 바람직하기로는 2,000 Å 내지 2,500 Å으로 하는 것이다.
따라서, 스위칭 소자의 경우, 이동도는 빠를수록, 에스 팩터(S-factor)는 작을수록 그리고 온(on)/오프(off) 비는 클수록 그 소자 특성이 좋다고 할 수 있는 바, 종래대비 본 발명이 유기 박막트랜지스터의 특성에 있어서 많이 개선되었음을 알 수 있다.
이러한 구조를 갖는 유기박막트랜지스터(Tr)에 있어서 게이트 절연막(125)을 제외한 다른 구성요소들의 두께에 대해서는 언급하지 않은 것은상기 게이트 절연막(125)만이 그 두께 변화에 대해 박막트랜지스터(Tr)의 특성을 변화시킬 뿐 게이트 전극(130)과 소스 및 드레인 전극(113, 115)과 보호층(135)에 있어서는 그 두께를 변경시켜도 박막트랜지스터(Tr)의 특성에 별 영향이 없기 때문이다.
이후에는 이러한 구조를 갖는 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판의 제조 방법에 대해 간단히 설명한다.
도 4a 내지 도 4f는 본 발명의 실시예에 따른 액상의 유기 반도체 물질을 이용한 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이다.
우선, 도 4a에 도시한 바와 같이, 투명한 절연기판(101) 상부로 저저항 금속물질 예를들면 금(Au)을 증착함으로서 금속층(미도시)을 형성하고, 이를 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 상기 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등 소정의 단계를 포함하는 마스크 공정을 실시하여 패터닝함으로써 일방향으로 연장하는 데이터 배선(미도시)과, 화소영역별로 상기데이터 배선(미도시)과 연결된 소스 전극(113)과, 상기 소스 전극(113)에서 소정간격 이격하며 이와 서로마주하는 형태의 드레인 전극(115)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 서로 이격하는 소스 및 드레인 전극(113, 115)과 데이터 배선(미도시) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 마스크 공정을 진행하여 패터닝함으로써 화소영역(P)별로 상기 드레인 전극(115)과 접촉하는 화소전극(118)을 형성한다.
다음, 도 4c에 도시한 바와 같이, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(113, 115)과 상기화소전극(117) 위로 전면에 액상의 유기 반도체 물질 예를들면 액상의 펜타신(pentacene), 폴리사이오펜(polythiophene), 또는 P3HT(poly-3-hexylthiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치등을 이용하여 전면에 코팅함으로써 유기반도체 물질층(120)을 형성하고, 상기 유기 반도체 물질층(120) 위로 연속하여 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer), 폴리비닐알코올(polyvinylalcohol;PVA) 그리고 폴리비닐피리딘(polyvinylpyridine;PVP) 중 어느 하나를 전술한 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는프린팅 장치 등을 이용하여 전면에 코팅함으로써 게이트 절연물질층(124)을 형성한다. 이때 상기 게이트 절연물질층(124)은 최종적으로 그 두께(t)가 1,800Å 내지2,500Å가 되도록 형성한다. 이 경우, 최초 코팅된 상태의 게이트 절연물질층(124)의 두께는 실질적으로 전술한 1,800Å 내지 2,500Å 보다는 더 두꺼울 수 있지만, 통상적으로 유기 물질로 이루어진 유기 물질층을 건조 및 경화시 10-20%의 두께 감소가 발생되므로 상기 유기 절연물질의 코팅시는 이러한 두께 감소분을 감안하여 이를 건조시킨 후 경화시켰을 경우의 최종 두께가 1,800Å 내지 2,500Å가 되도록 형성한다.
다음, 상기 유기 반도체 물질층(120) 위로 전면에 1,800Å 내지 2,500Å의 두께(t)를 가지며 형성된 상기 게이트 절연물질층(124) 위로 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(129)을 형성한다. 다음, 도 4d에 도시한 바와 같이, 상기 제 2 금속층(도 4c의 129) 위로 포토레지스트를 도포하고 노광, 현상함으로써 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시)을 식각 마스크로 하여 건식식각을 진행함으로써 상기 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 2 금속층(도 4c의 129)과 그 하부의 게이트 절연물질층(도 4c의 124)과 유기 반도체 물질층(도 4c의 120)을 동시에 제거함으로써 상기스위칭 영역(TrA)에 아일랜드 형상의 게이트 전극(130)을 형성함과 동시에 상기 게이트 전극(130) 하부로 이와 동일한 패턴 형태를 갖는 1,800Å 내지 2,500Å 두께의 게이트 절연막(125)과 유기 반도체층(121)을 형성한다.
다음, 도 4e에 도시한 바와 같이, 상기 게이트 전극(130) 위로 전면에 유기 절연물질을 도포하고 이를 패터닝함으로써 상기 게이트 전극(130)의 일부를 노출시키는 게이트 콘택홀(137)과 상기 화소영역(P) 내의 화소전극(118) 대부분을 노출시키는 오픈부(OP)를 갖는 보호층(135)을 형성한다. 다음, 도 4f에 도시한 바와 같이, 상기 게이트 콘택홀(137)과 오픈부(OP)를 갖는 보호층(135) 위로 저저항 금속물질 예를들면 금(Au)을 증착하여 제 3 금속층을 형성하고 이를 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 콘택홀(137)을 통해 상기 게이트 전극(130)과 접촉하며 상기 데이터 배선(미도시)과 교차하는 게이트 배선(146)을 형성함으로써 본 발명에 따른 유기 박막트랜지스터(Tr)를 갖는 액정표시장치용 어레이 기판(101)을 완성한다. 이때 상기 게이트 배선(146)은 상기 화소전극(118)과 그 일부가 중첩하도록 형성함으로써 상기 중첩된 게이트 배선(146)과 화소전극(118) 및 이들 사이에 형성된 상기 보호층(135)을 포함하여 스토리지 커패시터(StgC)를 이루도록 한다. 한편, 도면에서는 나타나지 않았지만, 상기 게이트 배선(146) 위로 유기절연물질 예를 들어 폴리비닐알코올(polyvinylalcohol;PVA), 포토아크릴(photo acryl), 벤조사이클로부텐(BCB) 중 하나를 도포하여 제 2 보호층(미도시)을 더욱 형성할 수도 있다.
도 5는 본 발명의 일실시예에 따른 버텀 게이트 구조 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 대한 개략적인 단면도로서, 유기 박막트랜지스터 구조를 중심으로 도시하였다.
도시한 바와 같이, 기판(200) 상에 게이트 전극(202)이 형성되어 있고, 게이트 전극(202)을 덮는 영역에는 소정 두께 범위를 가지는 게이트 절연막(204)이 형성되어 있으며, 상기 게이트 절연막(204) 상부에는 서로 이격되게 위치하는 소스 및 드레인 전극(206, 208)이 형성되어 있다. 이때, 상기 소스 및 드레인 전극(206, 208) 간의 이격 영역은 상기 게이트 전극(202)의 중심부와 대응된 영역에 해당된다. 상기 소스 및 드레인 전극(206, 208) 간 이격 영역에서 상기 게이트 전극(202)의 중심부와 대응된 위치에서 유기 반도체층(210) 및 보호층(212)이 차례대로 형성되어 있다. 그리고, 상기 드레인 전극(210)과 직접 접촉 방식으로 화소 전극(216)이 형성되어 있다.
상기 게이트 전극(202), 소스 및 드레인 전극(206, 208) 그리고, 유기 반도체층(210)은 유기 박막트랜지스터(Tr)를 이룬다.
즉, 본 실시예에서는 유기반도체층(212) 및 보호층(214)보다 소스 및 드레인 전극(208, 210)이 먼저 형성되어 이루어진 구조에 대하여 제시하였다.
다음 도면을 통해서는, 소스 및 드레인 전극(208, 210)보다 유기반도체층(212) 및 보호층(214)이 먼저 형성된 구조에 대해서 설명한다. 또한, 또 하나의 보호층이 상기 화소 전극(216) 영역을 제외한 영역 전체에 걸쳐 형성될 수도 있다.
도 6은 본 발명의 일실시예에 따른 버텀 게이트 구조 유기 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 대한 개략적인 단면도이다.
도시한 바와 같이, 기판(300) 상에 게이트 전극(302)이 형성되어 있고, 게이트 전극(302)을 덮는 영역에는 게이트 절연막(304)이 형성되어 있으며, 게이트 절연막(304) 상부의 게이트 전극(302)과 대응된 위치에는 유기 반도체층(306) 및 보호층(308)이 차례대로 적층되어 있다. 상기 유기 반도체층(306) 및 보호층(308)은 서로 대응된 패턴 구조를 가지며 형성되어 있고, 상기 유기반도체층(306) 및 보호층(308)과 어느정도 이격되게 화소 전극(310)이 형성되어 있다.
상기 게이트 전극(202), 소스 및 드레인 전극(206, 208) 그리고, 유기 반도체층(210)은 유기 박막트랜지스터(Tr)를 이룬다.
그리고, 상기 유기 반도체층(306) 및 보호층(308)의 상부 양측면, 양 옆면 그리고 게이트 절연막(304)의 표면을 따라 소스 및 드레인 전극(312, 314)이 각각 형성되어 있으며, 특히 상기 드레인 전극(314)의 일 끝단은 상기 화소 전극(310)과 직접적으로 접촉되게 형성되어 있다. 또한, 또 하나의 보호층이 상기 화소 전극(310) 영역을 제외한 영역 전체에 걸쳐 형성될 수도 있다.
상기 도 5, 6에서 제시된 버텀 게이트 구조 유기 박막트랜지스터에 있어서, 구성요소 각각을 이루는 물질은 전술한 버텀 게이트 구조 유기 박막트랜지스터와 동일하게 적용할 수 있다. 특히, 상기 게이트 절연막의 소정의 두께 범위는 앞에서 언급한 바와 같이, 절연파괴없이 소자특성을 향상시킬 수 있는 범위인 1,800Å ~ 2,500Å에서 선택될 수 있다.
그러나, 본 발명은 상기 실시예 들로 한정되는 것이 아니라, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에 따른 소정의 두께범위를 가지는 게이트 절연막을 적용한 유기 반도체 물질을 이용하는 액정표시장치용 어레이 기판 및 그 제조방법에 따르면, 상기 게이트 절연막의 절연파괴를 방지하면서 소자특성을 향상시킬 수 있으며, 이에 따라 유기박막트랜지스터의 특성(이동도, 에스 팩터(S-factor), 온(on)/오프(off) 비)을 향상시키는 효과를 가질 수 있다.

Claims (25)

  1. 기판 상에 서로 이격되게 형성된 소스 전극 및 드레인 전극과;
    상기 소스 전극 및 드레인 전극과 사이에 형성된 유기 반도체층과;
    상기 유기 반도체층 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 게이트 절연막과;
    상기 게이트 절연막 상에 형성된 게이트 전극
    을 포함하는 유기 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 유기 반도체층은 상기 소스 및 드레인 전극과 각각 중첩하는 끝단부를 가지는 것을 특징으로 하는 유기 박막트랜지스터.
  3. 제 1 항에 있어서,
    상기 게이트 절연막은 상기 소스 및 드레인 전극과 각각 중첩하는 끝단부를 가지는 것을 특징으로 하는 유기 박막트랜지스터.
  4. 제 1 항에 있어서,
    상기 게이트 전극, 상기 게이트 절연막 그리고 상기 유기 반도체층은 서로 동일한 패턴을 가지는 것을 특징으로 하는 유기 박막트랜지스터.
  5. 제 1 항에 있어서,
    상기 게이트 절연막은 2,000 옹스트롱 내지 2,500 옹스트롱의 두께를 가지는 것을 특징으로 하는 유기 박막트랜지스터.
  6. 제 1 항에 있어서,
    상기 유기 절연물질은 플루오루폴리머(fluoropolymer), 폴리비닐알코올(polyvinylalcohol;PVA) 그리고 폴리비닐피리딘(polyvinylpyridine;PVP) 중 하나를 포함하는 것을 특징으로 하는 유기 박막트랜지스터.
  7. 제 1 항에 있어서,
    상기 소스 전극과 상기 기판 사이 그리고, 상기 드레인 전극과 상기 기판 사이에 위치하는 버퍼층을 더욱 포함하는 것을 특징으로 하는 유기 박막트랜지스터.
  8. 제 7 항에 있어서,
    상기 버퍼층은 실리콘 산화물(SiOx)를 포함하는 것을 특징으로 하는 유기 박막트랜지스터.
  9. 기판 상에 형성된 게이트 전극과;
    상기 게이트 전극 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 게이트 절연막과;
    상기 게이트 절연층 상에 형성된 유기 반도체층과;
    상기 유기 반도체층과 접촉하고, 서로 이격되는 소스 및 드레인 전극
    을 포함하는 유기 박막트랜지스터.
  10. 제 9 항에 있어서,
    상기 유기 반도체층 상에 위치하는 보호층을 더욱 포함하는 것을 특징으로 하는 유기 박막트랜지스터.
  11. 제 10 항에 있어서,
    상기 보호층과 상기 유기 반도체층은 서로 동일한 패턴을 가지는 것을 특징으로 하는 유기 박막트랜지스터.
  12. 제 10 항에 있어서,
    상기 보호층은 감광성 물질로 이루어진 것을 특징으로 하는 유기 박막트랜지스터.
  13. 제 12 항에 있어서,
    상기 감광성 물질은 폴리비닐알코올(polyvinylalcohol; PVA), 포토아크릴(photoacryl) 그리고, 벤조사이클로부텐(benzocyclobutene; BCB) 중 하나를 포함하는 것을 특징으로 하는 유기 박막트랜지스터.
  14. 제 10 항에 있어서,
    상기 소스 및 드레인 전극은 상기 보호층의 상부면 상부와 상기 보호층과 상기 유기 반도체층의 양측면에 위치하는 것을 특징으로 하는 유기 박막트랜지스터.
  15. 제 9 항에 있어서,
    상기 소스 및 드레인 전극은 상기 게이트 절연막의 상부면 상에 위치하는 것을 특징으로 하는 유기 박막트랜지스터.
  16. 제 9 항에 있어서,
    상기 게이트 절연막은 2,000 옹스트롱 내지 2,500 옹스트롱의 두께를 가지는 것을 특징으로 하는 유기 박막트랜지스터.
  17. 제 9 항에 있어서,
    상기 유기 반도체층의 끝단부는 상기 소스 및 드레인 전극과 접촉되는 것을 특징으로 하는 유기 박막트랜지스터.
  18. 기판 상에 서로 이격되게 소스 전극 및 드레인 전극을 형성하는 단계와;
    상기 소스 전극 및 드레인 전극과 사이에 유기 반도체층을 형성하는 단계와;
    상기 유기 반도체층 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스 트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계
    를 포함하는 유기 박막트랜지스터의 제조방법.
  19. 제 18항에 있어서,
    상기 소스 전극과 상기 기판 사이 그리고, 상기 드레인 전극과 상기 기판 사이에 버퍼층을 형성하는 단계를 더욱 포함하는 유기 박막트랜지스터의 제조방법.
  20. 제 18항에 있어서,
    상기 유기 반도체층을 형성하는 단계는, 잉크젯(ink-jet) 장치, 노즐 코팅(nozzle coating) 장치, 바 코팅(bar coating) 장치, 슬릿 코팅(slit coating) 장치, 스핀 코팅(spin coating) 장치, 그리고 프린팅(printing) 장치 중 하나를 이용하여 수행되는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  21. 제 18항에 있어서,
    빛으로 상기 유기 절연물질을 경화하는(curing) 단계를 더욱 포함하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  22. 제 18항에 있어서,
    상기 게이트 전극, 상기 게이트 절연막 그리고, 상기 유기 반도체층 상에 보호층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 유기 박막트랜지스터의 제조방법.
  23. 기판 상에 제 1 방향을 따라 형성된 데이터 배선과, 상기 데이터 배선과 연결된 소스 전극과, 그리고 상기 소스 전극과 이격되게 위치하는 드레인 전극과;
    상기 소스 전극 및 드레인 전극과 사이에 형성된 유기 반도체층과;
    상기 유기 반도체층 상에 위치하며, 유기절연물질로 이루어지고, 1,800 옹스트롱(Å) 내지 2,500 옹스트롱의 두께 범위를 가지는 게이트 절연막과;
    상기 게이트 절연막 상에 형성된 게이트 전극과;
    상기 기판 상에 위치하며, 상기 드레인 전극의 끝단부와 접촉하는 화소 전극과;
    상기 게이트 전극 상에 위치하며, 상기 화소 전극을 노출하는 오픈부와 상기 게이트 전극의 일부를 노출하는 콘택홀을 가지는 보호층과;
    상기 보호층 상부에서, 상기 콘택홀을 통해 상기 게이트 전극과 연결되고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 게이트 배선
    을 포함하는 액정표시장치용 어레이 기판.
  24. 제 23항에 있어서,
    상기 게이트 배선 상에 형성되는 또 하나의 보호층을 더욱 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
  25. 제 23항에 있어서,
    상기 게이트 절연막은 2,000 옹스트롱(Å) 내지 2,500 옹스트롱의 두께를 가지는 것을 특징으로 하는 액정표시장치용 어레이 기판.
KR1020070040149A 2006-11-24 2007-04-25 액정표시장치용 어레이 기판 및 그 제조방법 KR101377673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/798,297 US8497494B2 (en) 2006-11-24 2007-05-11 Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060116984 2006-11-24
KR20060116984 2006-11-24

Publications (2)

Publication Number Publication Date
KR20080047237A true KR20080047237A (ko) 2008-05-28
KR101377673B1 KR101377673B1 (ko) 2014-03-25

Family

ID=39663897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070040149A KR101377673B1 (ko) 2006-11-24 2007-04-25 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101377673B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450911B1 (ko) * 2008-11-20 2014-10-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법 및 이를 구비한 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241528A (ja) * 2003-02-05 2004-08-26 Ricoh Co Ltd 有機半導体装置及びそれを有する表示素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450911B1 (ko) * 2008-11-20 2014-10-14 엘지디스플레이 주식회사 유기 박막트랜지스터, 그 제조 방법 및 이를 구비한 표시장치

Also Published As

Publication number Publication date
KR101377673B1 (ko) 2014-03-25

Similar Documents

Publication Publication Date Title
KR102008902B1 (ko) 어레이 기판 및 이의 제조 방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100766318B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
KR101747391B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US8497494B2 (en) Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
KR101217662B1 (ko) 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판의 제조방법
KR101357214B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7576808B2 (en) Multi model glass type substrate for liquid crystal display device and method of fabricating the same
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
KR101381204B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090119077A (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101380225B1 (ko) 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 5