KR20080044336A - 위상 검출 시스템 및 방법 - Google Patents

위상 검출 시스템 및 방법 Download PDF

Info

Publication number
KR20080044336A
KR20080044336A KR1020087008415A KR20087008415A KR20080044336A KR 20080044336 A KR20080044336 A KR 20080044336A KR 1020087008415 A KR1020087008415 A KR 1020087008415A KR 20087008415 A KR20087008415 A KR 20087008415A KR 20080044336 A KR20080044336 A KR 20080044336A
Authority
KR
South Korea
Prior art keywords
signal
unit
input signal
offset
peak
Prior art date
Application number
KR1020087008415A
Other languages
English (en)
Inventor
오에베렌 야코부스 아드리아누스 반
슬로텐 위난드 반
토마스 스토크
미첼 힌츠
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20080044336A publication Critical patent/KR20080044336A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/14—Indicating direction of current; Indicating polarity of voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Phase Differences (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

위상 검출 시스템(100)은 입력 단자(101), 제 1 피크 검출 유닛(103,113), 제 2 피크 검출 유닛(103,113), 평균화 유닛(107), 오프셋 유닛(122) 및 비교기 유닛(126)을 포함한다. 입력 단자(101)는 제 1 피크 검출 유닛(103) 및 제 2 피크 검출 유닛(113)에 결합되고, 위상 검출 시스템(100)에 입력 신호를 제공한다. 평균화 유닛(107)은 제 1 피크 검출 유닛(103) 및 제 2 피크 검출 유닛(113)과, 오프셋 유닛(122) 사이에 결합되며, 중간 신호를 생성한다. 오프셋 유닛(122)은 입력 단자(101)에 더 결합되고 신호 세기의 사전결정된 오프셋을 입력 신호 또는 중간 신호에 인가함으로써 두 개의 비교가능 신호를 생성한다. 비교기 유닛(126)은 오프셋 유닛(122)에 결합되고 두 개의 비교가능 신호를 비교함으로써 입력 신호의 위상을 나타내는 출력 신호를 생성한다.

Description

위상 검출 시스템 및 방법{PHASE DETECTOR SYSTEM}
본 발명은 위상 검출 시스템 및 신호의 위상을 검출하는 방법에 관한 것으로, 특히 주기 신호의 초기 위상을 검출하는 위상 검출 시스템 및 방법에 관한 것이다.
주기 신호의 특성은 각 주기 내에 하나의 글로벌 최대치 및 하나의 글로벌 최소치가 존재한다는 것이다. 그러한 주기 신호가 피크 검출을 채용하는 신호 프로세싱 시스템의 입력에 인가되는 경우, 신호를 가능한 빨리 추적하기 위해 상기 시스템의 시작 시 가능한 빨리 최초의 극값을 결정할 필요가 있다. 즉, 최초로 나타나는 것이 최대치인지 또는 최소치인지를 판정해야 한다. 이러한 질문은 입력 신호가 초기에 상승하는지 또는 하강하는지에 대한 질문과 등가이다.
예를 들어, 잠김-방지 브레이킹 또는 정지 마찰 제어 시스템의 속도 센서 애플리케이션에 있어서, 자동차의 시동 이후 가능한 빨리 이동 휠의 속도 정보를 제공하는 것이 필수적인데, 그 이유는 주기 센서 신호의 위상은 이동 휠의 진행 거리를 나타내기 때문이다. 펄스 간 시간이 휠의 순간적 속도인 출력 펄스로 속도 정 보가 이루어진 경우, 센서 신호와 관련된 제 1 출력 에지와 제 1 출력 듀티 싸이클은 핵심 특징이다.
효율적인 센서 애플리케이션을 위해, 이것은 제 1 출력 에지와 제 1 듀티 싸이클 간의 양호한 절충을 필요로 하는데, 그 이유는 시작 이후 제 1 출력 에지는 휠의 진행 거리에 대한 정보를 제공하고 제 1 및 제 2 에지 간의 시간은 휠의 순간적 속도를 나타내기 때문이다.
공지된 속도 센서 실시예에 있어서, 제 1 출력 에지를 가능한 빨리 제공하는 것을 많이 중요시하였으며, 이는 훨씬 덜 정확한 제 1 듀틸 싸이클을 야기하였다.
EP 0 329 403으로부터, 아날로그 신호를 분석 및 재구성하는 장치가 공지되어 있는데, 이 장치는 신호의 양 및 음의 진행 슬로프를 그들 자신의 위상 버전의 제각기의 출력에 비교하여 최대치 및 최소치를 검출하는 두 개의 비교기를 구비한다.
그러나, 또 다른 위상 검출기가 필요하다.
본 발명의 예시적인 실시예는 입력 단자, 제 1 피크 검출 유닛, 제 2 피크 검출 유닛 및 평균화 유닛을 포함하는 위상 검출 시스템을 제공한다. 위상 검출 시스템은 오프셋 유닛, 비교기 유닛을 더 포함하는데, 입력 단자는 제 1 피크 검출 유닛 및 제 2 피크 검출 유닛에 결합되고, 입력 단자는 입력 신호를 위상 검출기 시스템에 제공하도록 구성된다. 더 나아가, 시스템에서, 평균화 유닛은 제 1 피크 검출 유닛과 오프셋 유닛 사이 및 제 2 피크 검출 유닛과 오프셋 유닛 사이에 결합되며, 평균화 유닛은 중간 신호를 생성하도록 구성되고 오프셋 유닛은 입력 단자에 더 결합되며 신호 세기의 사전결정된 오프셋을 입력 신호 및 중간 신호로 구성된 그룹의 적어도 하나의 신호에 인가함으로써 두 개의 비교가능 신호를 생성하도록 구성된다. 또한, 시스템에서, 비교기 유닛은 오프셋 유닛에 결합되며 두 개의 비교가능 신호를 비교함으로써 출력 신호를 생성하도록 구성되는데, 그 출력 신호는 입력 신호의 위상을 나타낸다.
또 다른 예시적인 실시예에서, 입력 신호의 위상을 검출하는 방법이 제공되는데, 이 방법은 제 1 피크 검출 유닛에 통해 입력 신호를 샘플링함으로써 제 1 샘플링 신호를 생성하는 단계와 제 2 피크 검출 유닛을 통해 입력 신호를 샘플링함으로써 제 2 샘플링 신호를 생성하는 단계를 포함한다. 또한, 이 방법은 제 1 샘플링 신호 및 제 2 샘플링 신호로부터 중간 신호를 생성하는 단계와, 비교기 유닛에서 중간 신호와 입력 신호를 비교함으로써 출력 신호를 생성하는 단계를 포함하는데, 비교에 앞서 사전결정된 오프셋이 중간 신호 및 입력 신호 중 적어도 하나에 인가되며 출력 신호는 입력 신호의 위상을 나타낸다.
예시적인 실시예에 따른 시스템은 피크, 즉 최대 피크 또는 최소 피크 중 어느 것이 먼저 나타나는지를 판정하는 시스템을 제공할 수 있다. 어느 것이 제 1 피크인지에 대한 정보를 초기에 제공함으로써, 신호 프로세싱 시스템의 시작 이후 이른 시간에 출력에서, 예를 들어 제 1 에지 및 제 1 듀티 싸이클에서 초기 신호, 예를 들어 속도 정보를 생성하는 순간을 결정할 수 있는데, 상기 시작 시 신호의 위상 및 오프셋은 일반적으로 알려져 있지 않다. 위상 검출 시스템은 입력 신호의 초기 위상을 검출함으로써 제 1 에지와 제 1 듀티 싸이클 정확성 사이에 양호한 절충을 제공할 수 있다.
실행 관점에 있어서, 위상 검출 시스템은 작은 칩 영역만을 필요로 하는 시스템을 제공할 수 있는데, 그 이유는 방향의 결정, 즉 신호가 최초에 상승하느냐 또는 하강하느냐에 대한 결정은 하나의 비교기만을 사용하여 이루어질 수 있기 때문이다. 이러한 결정 그 자체는 선택가능한 비교기 오프셋의 사용으로 인해 상대적 측정의 프로세스가 될 수 있기 때문에, 비교기 오프셋의 절대 값은 무의미하며 이는 정확한 매칭의 필요성을 제거할 수 있고, 그에 따라 칩 영역은 절약될 수 있다.
시스템 관점에 있어서, 예시적인 실시예에 따른 시스템은 제 1 에지를 제공할 수 있는데, 에지 신호의 생성 순간은 오직 시작시의 센서 신호의 초기 위상에 관련될 수 있다. 이것은 시작시 정확한 위치 검출과 함께 대부분의 신호 프로세싱 시스템에 대해 충분할 만큼 정확할 수 있는 제 1 듀티 싸이클을 제공할 수 있다.
더 나아가, 이 위상 검출 시스템은 임의의 트리밍(trimming) 방법을 제공하지 않는 IC-공정에 매우 유용할 수 있다. 예시적인 실시예에 따르면, 필요한 매칭은 오프셋 트리밍없이 달성될 수 있다. 피크 검출기를 위해, 전류원에 의해 충전된 커패시터를 이용하는 구현을 선택할 수 있고, 또는 본 명세서에서 참조로서 인용되는 WO2005029706에 개시되어 있는 이진 카운터, 또는 임의의 다른 D/A 컨버터에 의해 어드레싱되는 스위치를 구비한 저항 래더 네트워크에 기초한 구현을 선택할 수 있다. 그에 따라, 피크 검출기는 리셋될 때까지 또는 보다 큰 (최대 피크) 또는 보다 작은 (최소 피크) 값이 측정될 때까지, 피크 검출기는 바람직하게 일회 측정된 값을 유지하는 특성을 갖는다. 또한, 위상 검출 시스템은 비교기 유닛의 출력 신호로부터 초기 위상을 판정하도록 구성된 판정 유닛을 포함할 수 있다.
본 발명에 따른 특징은 두 개의 피크 검출기가 사용되어 위상 검출 시스템에 제공되는 입력 신호로부터 두 개의 신호를 생성한다는 것에 있을 수 있다. 이 두 개의 신호로부터 중간 신호가 생성될 수 있다. 비교기에 의해 비교되는 두 신호 중 하나가 비교 완료 전에 신호 세기 측면에서 시프트되는 경우 중간 신호 및 입력 신호로부터 입력 신호의 위상에 대한 정보가 비교기에 의해 유추될 수 있다.
종속항을 참조하면, 본 발명의 또 다른 바람직한 실시예가 후속하여 기술될 것이다.
다음으로, 본 발명의 위상 검출 시스템의 바람직한 실시예가 기술될 것이다. 이들 실시예는 입력 신호의 위상을 검출하는 방법에도 적용될 수 있다.
청구항의 위상 검출 시스템의 또 다른 바람직한 실시예에 따르면, 제 1 피크 검출기는 최대 피크 검출기이고/이거나 제 2 피크 검출기는 최소 피크 검출기이다.
하나의 최대 및 하나의 최소 피크 검출기를 사용하는 것은 수정 및 비교되는 경우 입력 신호의 초기 위상을 나타낼 수 있는 신호를 제공하는 효율적인 방식이 될 수 있다. 두 개의 피크 검출기의 이 신호로부터, 입력 신호와 비교될 수 있는 중간 신호가 계산될 수 있다. 이들 두 신호를 비교하기 전에, 이 신호 중 하나 또는 둘 모두는 신호 세기에 오프셋을 적용함으로써 변형될 수 있다. 그와 같이 마련된 비교용 신호를 사용함으로써, 제 1 피크가 최대치인지 또는 최소치인지를 결정할 수 있다. 즉, 비교기 유닛의 출력 신호의 부호를 분석함으로써 입력 신호가 초기에 상승하는지 또는 하강하는지를 결정할 수 있다. 특히, 이 위상 검출 시스템에서, 처음에 나타내는 피크가 어떤 피크인지에 대한 결정이 이루어지면, 하나의 피크 검출기가 사용되어 피크를 결정하고, 다른 피크 검출기는 입력 신호의 초기 값일 수 있는 그의 초기 값을 유지하는 것이 바람직할 수 있다. 예를 들어, 입력 신호가 상승하는 것으로 밝혀진 경우, 위상 검출 시스템은 최대 피크 검출기를 사용하여 먼저 최대 피크를 검색할 것이며, 최소 피크 검출기는 그의 초기 값을 유지한다. 이런 식으로, 피크 중 하나가 발견되는 경우, 시스템은 제 1 출력 에지가 입력 신호의 초기 위상과 분명한 관계를 가질 수 있음을, 예를 들어 입력 신호의 DC 오프셋은 그 순간에는 무의미할 것이라는 것을 가능하게 할 수 있는 입력 신호의 히스토리를 생성하였다.
위상 검출 시스템의 또 다른 실시예에 있어서, 평균화 유닛은 제 1 피크 검출 유닛의 신호와 제 2 피크 검출 유닛의 신호의 산술 평균을 생성하도록 구성된다. 이 산술 평균 신호는 중간 신호를 형성할 수 있다.
두 개의 피크 검출 시스템의 두 신호의 산술 평균으로서 중간 신호를 생성함으로써, 활성 입력 신호가 비교될 수 있는 신호를 효율적으로 제공한다. 더 나아가, 임의적 제 1 제로 크로싱(arbitrary first zero crossing)이 제공될 수 있다.
위상 검출 시스템의 또 다른 예시적인 실시예에 따르면, 위상 검출 시스템은 또한 에지 신호를 생성하도록 구성된다. 바람직하게, 위상 검출 시스템은 활성 입력 신호가 중간 신호와 동일한 경우 제 1 예비 에지 신호를 생성하도록 구성될 수 있다. 더 나아가, 검출 시스템은 중간 신호가 0인 경우 제 2 에지 신호를 생성하도록 구성될 수 있다.
이러한 예비 에지 신호의 생성을 위해, 최대 피크 검출기 및 최소 피크 검출기의 평균 신호가 입력 신호와 동일한 시점은 충분한 평가가될 수 있다. 따라서, 조기의 제 1 에지에 도달할 수 있고 생성 동안 충분히 정확한 시점이 제공된다. 따라서, 위상 검출 시스템은 입력 신호의 초기 위상을 검출함으로써, 제 1 에지와 제 1 듀티 싸이클 정확성 사이에 양호한 절충을 제공할 수 있다.
제 2 에지는 항상 입력 신호의 진정한 제로 크로싱을 나타낼 것인데, 그 이유는 신호의 양 피크의 제 2 에지의 출현이 발견되었기 때문이다.
또 다른 예시적인 실시예에 따르면, 위상 검출 시스템은 상태 머신을 더 포함한다. 특히, 상태 머신은 제 1 피크 검출 유닛, 제 2 피크 검출 유닛, 평균화 유닛 및 오프셋 유닛으로 구성된 그룹의 적어도 하나의 유닛에 결합될 수 있다.
위상 검출 시스템의 또 다른 예시적인 실시예에 있어서, 상태 머신은 어떤 신호가 비교기에 인가되는지, 및/또는 어떤 피크 검출기가 사용되어 입력 신호의 샘플을 취하는지를 결정하는 상태 신호를 생성하도록 구성된다.
위상 검출 시스템의 또 다른 예시적인 실시예에 있어서, 상태 머신은 사전결정된 조건이 만족될 때까지 상이한 상태 간을 스위칭하도록 구성된다. 특히, 사전결정된 조건은 비교기의 출력 신호가 입력 신호의 위상을 고유하게 특징짓는다는 것일 수 있다.
이러한 사전결정된 조건은 입력 신호가 초기에 상승하는지 또는 입력 신호가 초기에 하강하는지를 고유하게 결정하는 조건일 수 있다. 이를 위해, 상태 머신은 네 개의 상이한 상태 신호를 제공하도록 구성될 수 있다. 제 1 스테이지에서, 즉 상태 머신이 상태 신호(S0)를 제공하는 경우, 샘플은 최대 피크 검출기에 의해 취해질 수 있다. 제 2 스테이지에서, 즉 상태 머신인 상태 신호(S1)를 제공하는 경우, 샘플은 최소 피크 검출기에 의해 취해질 수 있다. 피크 검출기의 샘플링 속도가 입력 신호의 주파수에 비해 높은 경우, 양 피크 검출기에 의해 취해지는 샘플은 거의 동일할 수 있다. 제 3 스테이지에서, 즉 상태 머신이 상태 신호(S2)를 제공하는 경우, 양 샘플의 평균은 비교기에서 양의 오프셋이 선택된 상태에서 입력 신호에 비교될 수 있다. 비교기 출력이 양의 값인 경우, 신호는 상승하는 것으로 알려질 수 있고, 따라서 최대 피크가 처음 발견될 수 있다. 제 4 스테이지에서, 즉 상태 머신이 상태 신호(S3)를 제공하는 경우, 양 샘플의 평균은 비교기에서 음의 오프셋이 선택된 상태에서 입력 신호에 비교될 수 있으며, 비교기 출력이 음의 값인 경우, 신호는 감소하는 것으로 알려질 수 있고, 따라서 최소 피크가 처음 발견될 수 있다. 상태 머신은 조건 중 하나가 만족될 때가지 상태 신호(S2)와 상태 신호(S3)를 번갈아 제공할 수 있다. 즉, 상태 머신은 신호(S2)와 신호(S3) 간을 스위칭한다.
위상 검출 시스템의 또 다른 예시적인 실시예에서, 사전결정된 오프셋은 입력 신호의 진폭보다 작게 설정되고/되거나 입력 신호의 노이즈보다 크게 설정된다. 오프셋 유닛은 오프셋이 피크 검출 유닛, 평균화 유닛, 비교기 유닛 및 오프셋 유닛의 구성된 그룹으로부터의 임의의 유닛의 고유의 변동 및/또는 차이보다 크도록 구성될 수 있다.
상술한 상황을 고려하여 오프셋 신호를 제공함으로써, 시스템이 시작시 피크 검출의 "잘못된 선택"을 하지 않도록 하는 효과적인 방법이 제공될 수 있다. 즉, 어떤 피크(최대 또는 최소)가 처음 검출되어야 하는지에 대한 결정이 노이즈에 의해 야기되지 않도록 보장될 수 있다.
위상 검출 시스템의 또 다른 예시적인 실시예에 있어서, 오프셋 유닛은 전류원 및/또는 전압원을 포함한다.
다음으로, 위상을 검출하는 방법에 대한 바람직한 실시예가 기술될 것이다. 이들 실시예는 위상 검출 시스템에도 적용될 수 있다.
또 다른 실시예에 있어서, 방법은 제 1 샘플 신호의 생성을 트리거하는 제 1 상태 신호를 제공하는 단계를 더 포함한다.
또 다른 실시예에 있어서, 방법은 제 2 샘플 신호의 생성을 트리거하는 제 2 상태 신호를 제공하는 단계를 더 포함한다.
또 다른 실시예에 있어서, 방법은 사전결정된 오프셋이 양의 값을 갖도록 하는 제 3 상태 신호를 제공하는 단계를 더 포함한다.
또 다른 실시예에 있어서, 방법은 사전결정된 오프셋이 음의 값을 갖도록 하는 제 4 상태 신호를 제공하는 단계를 더 포함한다.
또 다른 실시예에 있어서, 방법은 사전결정된 조건이 만족될 때까지 제 3 상태 신호와 제 4 상태 신호를 번갈아 제공하는 단계를 더 포함한다.
위상 검출 시스템은 입력 신호가 처음으로 최소 피크를 제공하는지 또는 처음으로 최대 피크를 제공하는지를 결정하는, 즉 입력 신호가 초기에 상승하는 신호인지 또는 하강하는 신호인지를 결정하는 초기 피크 검출 시스템을 포함하는 것이 본 발명의 일 측면일 수 있다. 이 초기 피크 검출 시스템은 위상 검출 시스템을 구축하기 위해 상술한 위상 검출 시스템의 예시적인 실시예와 결합될 수 있고 또는 결합되지 않을 수도 있다.
예시적인 실시예에 따르면, 초기 피크 검출 시스템은 입력 단자, 제 1 피크 검출 유닛, 오프셋 유닛 및 비교기 유닛을 포함하는데, 입력 단자는 제 1 피크 검출 유닛에 결합되고 입력 단자는 입력 신호를 초기 피크 검출 시스템에 제공하도록 구성된다. 더 나아가, 제 1 피크 검출 유닛은 입력 단자와 오프셋 유닛 사이에 결합되고 오프셋 유닛은 중간 신호를 수신하도록 구성된다. 또한, 오프셋 유닛은 입력 단자에 더 결합되고 신호 세기의 사전결정된 오프셋을, 입력 신호 및 중간 신호로 구성된 그룹의 적어도 하나에 인가함으로써 두 개의 비교가능 신호를 생성하도록 구성되고, 비교기 유닛은 오프셋 유닛에 결합되고 두 개의 비교가능 신호를 비교함으로써 입력 신호의 위상을 나타내는 출력 신호를 생성하도록 구성된다. 또 다른 실시예에 있어서, 초기 피크 검출 시스템은 입력 단자에 결합된 제 2 피크 검출 유닛을 더 포함할 수 있다. 초기 피크 검출 시스템은 평균화 유닛을 더 포함할 수 있는데, 평균화 유닛은 제 1 피크 검출 유닛과 오프셋 유닛 사이에, 또한 제 2 피크 검출기 유닛과 오프셋 유닛 사이에 결합되고, 평균화 유닛은 중간 신호를 생성하도록 구성된다.
본 발명은 특히 임의의 신호 프로세서, 특히 아날로그 신호 프로세서에 있어서 입력 신호 위상 검출 분야에 관한 것일 수 있는데, 신호 위상 정보는 예를 들어 잠금-방지 브레이킹 및 정지 마찰 제어 시스템이 분야에서 시작 직후 필요하다.
본 발명에 따른 특징은 위상 관계, 즉 최대, 제로 크로싱, 최소 및 제로 크로싱의 시퀀스가 입력 신호의 전체 주기보다 짧은 기간 내에서 결정될 수 있다는 것이다. 따라서, 본 발명은 이러한 위상 관계가 단시간 내에 결정하도록 구성된 위상 검출 시스템을 제공할 수 있다. 제 1 예비 에지 신호의 출력은 최소 및 최대 피크 검출기의 평균 신호와 활성 입력 신호를 사용함으로써 조기의 스테이지에서 생성될 수 있다. 이 두 신호가 동일한 경우, 입력 신호의 실제 제로 크로싱에서 제공될 수 없지만 신호 프로세싱 시스템의 대부분의 애플리케이션에 대해 충분히 정확할 수 있는 평가가 될 수 있는 제 1 에지 신호가 제공될 수 있다. 평균화된 신호가 활성 입력 신호와 두 번째로 동일한 순간, 즉, 제로가 제로인 경우에 도달하는 순간에 제공된 제 2 에지는 항상 입력 신호의 진정한 제로 크로싱을 나타낼 수 있는데, 그 이유는 제 2 에지 생성 이전에, 신호의 양 피크는 발견되었기 때문이다.
제 1 출력 에지를 가능한 빨리 얻기 위해, 입력 신호의 제로 크로싱과 출력 신호의 에지 사이의 위상 관계를 반전시키는 것을 고려할 수 있다. 이러한 반전은 입력 신호의 제 1 하강 에지에서 출력 신호의 제 1 상승 에지를 야기할 수 있다. 이것은 시스템이 항상 낮은 출력 신호로 시작될 것을 요구하는 경우 유리할 수 있다.
본 발명에 대한 상술한 측면 및 또 다른 측면은 이하에서 기술되는 예시적인 실시예로부터 분명해지며 예시적인 실시예를 참조하여 설명된다.
본 발명은 예시적인 실시예를 참조하여 보다 상세히 설명될 것이지만 본 발명이 그러한 예시적인 실시예에 국한되는 것은 아니다.
도 1은 초기 위상 검출 시스템의 예시적인 실시예에 대한 개략도,
도 2는 도 1의 실시예에 따른 초기 위상 검출 시스템의 전형적인 파형을 개략적으로 도시한 도면,
도 3은 도 1의 실시예에 따른 초기 위상 검출 시스템의 상태 시퀀스를 개략적으로 도시한 도면.
도면은 개략적으로 도시되어 있다. 서로 다른 도면에 있어서, 동일한 또는 유사한 참조 부호는 유사한 또는 동일한 소자에 제공된다.
이하에서, 도 1을 참조하면, 본 발명의 실시예에 따른 초기 위상 검출 시스템(100)이 개략적으로 도시되어 있다. 초기 위상 검출 시스템(100)은 입력 단자(101)를 포함하며, 그 입력 단자를 통해 입력 신호가 초기 위상 검출 시스템(100)에 제공된다. 입력 신호는 도 1에 도시되어 있는 사인곡선의 신호 형태를 가질 수 있다. 입력 단자(101)는 최소 피크 검출기(103)의 입력 단자(104)에 결합 된 제 1 노드(102)에 결합된다. 최소 피크 검출기(103)의 출력 단자(105)는 평균화 유닛(107)의 제 1 입력 단자(106)에 결합된다. 평균화 유닛의 제 1 입력 단자(106)는 제 2 노드(108)에 결합된다. 제 2 노드(108)는 제 1 스위칭 소자(109)의 제 1 단자에 결합된다. 제 1 스위칭 소자의 제 2 단자는 제 3 노드(110)에 결합된다.
제 1 노드(102)는 최대 피크 검출기(113)의 입력 단자(112)에 결합된 제 4 노드(111)에 더 결합된다. 최대 피크 검출기(113)의 출력 단자(114)는 평균화 유닛(107)의 제 2 입력 단자(115)에 결합된다. 평균화 유닛(107)의 제 2 입력 단자(115)는 제 2 스위칭 소자(117)의 제 1 단자에 결합된 제 5 노드(116)에 결합된다. 제 2 스위칭 소자(117)의 제 2 단자는 제 3 노드(110)에 결합된다.
제 2 노드(108), 제 1 스위칭 소자(109) 및 제 3 노드(110)는 평균화 유닛(107)의 제 1 브랜치를 형성하고, 제 5 노드(116), 제 2 스위칭 소자(117) 및 제 3 노드(110)는 평균화 유닛(107)의 제 2 브랜치를 형성한다.
평균화 유닛(107)의 제 3 브랜치는 제 2 노드(108), 제 5 노드(116) 및 제 3 노드(110) 사이에 결합되고 제 3 스위칭 소자(118)를 포함한다. 더 나아가, 제 3 브랜치는 최소 검출기 유닛에 의해 제공된 신호와 최대 검출기 유닛(113)에 의해 제공된 신호를 평균화하는 평균 신호를 생성하도록 구성된 구성요소를 포함한다. 이들 구성요소는 도 1에서 참조번호(119,120)로 도시된 저항으로서 형성될 수 있다.
제 1, 제 2 및 제 3 스위칭 소자의 상태에 따라, 평균화 유닛(107)은 평균화 유닛(107)의 출력 단자를 형성하는 제 3 노드(110)에서 상이한 신호를 제공한다. 예를 들어, 제 3 노드(110) 상에서 제 1 스위칭 소자(109)는 폐쇄되고 제 2 및 제 3 스위칭 소자는 개방되는 경우, 최소 피크 검출기 유닛의 신호가 제공된다. 제 3 스위칭 소자(118)는 폐쇄되고 제 1 및 제 2 스위칭 소자는 개방되는 경우, 평균화된 신호가 평균화 유닛(107)의 출력 단자(110)에 제공된다.
제 3 노드(110)는 오프셋 유닛(122)의 제 1 입력 단자(121)에 결합되고, 제 1 입력 단자(121)는 제 6 노드(123)에 결합된다. 제 6 노드(123)는 제 4 스위칭 소자(124)의 제 1 단자에 결합된다. 제 4 스위칭 소자(124)의 제 2 단자는 제 7 노드(125)에 결합된다. 제 7 노드(125)는 오프셋 유닛(122)의 제 1 출력 단자를 형성하고 비교기 유닛(126)의 제 1 입력 단자에 결합된다.
제 6 노드(123)는 제 5 스위칭 소자(127)의 제 1 단자에 더 결합된다. 제 5 스위칭 소자(127)의 제 2 단자는 제 8 노드(128)에 결합된다. 제 8 노드(128)는 전압원(129)의 제 1 단자에 결합된다. 전압원(129)의 제 2 단자는 제 9 노드(130)에 결합된다. 제 9 노드(130)는 제 6 스위칭 소자(131)의 제 1 단자에 결합된다. 전압원과는 달리, 전류원이 사용되어 정의된 임피던스, 예를 들어 저항과 결합될 수 있다. 제 6 스위칭 소자(131)의 제 2 단자는 제 7 노드(125)에 결합된다.
바람직하게, 제 4, 제 5 및 제 6 스위칭 소자는 세 개의 스위칭 소자를 스위칭하는 하나의 제어 신호가 인가될 수 있도록 구성되며, 제 4 스위칭 소자(124)는 제 5 스위칭 소자(127)로 또한 제 6 스위칭 소자(131)로 반전된다. 즉, 제 4 스위칭 소자(124)를 폐쇄시키는 제어 신호는 제 5 스위칭 소자(127) 및 제 6 스위칭 소 자(131)를 개방시킬 것이며, 또한 제어 신호는 그 반대로 수행한다.
제 8 노드(128)는 제 7 스위칭 소자(132)의 제 1 단자에 더 결합된다. 제 7 스위칭 소자(132)의 제 2 단말기는 오프셋 유닛(122)의 제 2 입력 단자를 형성하는 제 10 노드(133)에 결합된다. 제 10 노드(133)는 제 8 스위칭 소자(134)의 제 1 단자에 결합된다. 제 8 스위칭 소자(134)의 제 2 단자는 제 11 노드(135)에 결합된다. 제 11 노드(135)는 오프셋 유닛(122)의 제 2 출력 단자를 형성하고 비교기(126)의 제 2 입력 단자에 결합된다. 제 11 노드(135)는 제 9 스위칭 소자(136)의 제 1 단자에 더 결합된다. 제 9 스위칭 소자(136)의 제 2 단자는 제 9 노드(130)에 결합된다.
바람직하게, 제 7, 제 8 및 제 9 스위칭 소자는 세 개의 스위칭 소자를 스위칭하는 하나의 제어 신호가 인가될 수 있도록 구성되며, 제 8 스위칭 소자(134)는 제 7 스위칭 소자(132)로 또한 제 9 스위칭 소자(136)로 반전된다. 즉, 제 8 스위칭 소자(134)를 폐쇄시키는 제어 신호는 제 7 스위칭 소자(132) 및 제 9 스위칭 소자(136)를 개방시킬 것이며, 또한 제어 신호는 그 반대로 수행한다.
오프셋 유닛(122)의 제 2 입력 단자, 즉 제 10 노드(133)는 제 4 노드(111)에 더 결합된다. 즉, 입력 신호는 오프셋 유닛(122)의 제 2 입력 단자(133)에 인가될 수 있다.
비교기(126)의 출력 단자는 상태 머신(137)의 입력 단자에 결합된다. 상태 머신은 초기 위상 검출 시스템(100)의 출력 신호를 형성하는 출력 신호를 제공한다. 이 출력 신호는 입력 신호의 제 1 피크에 대한 정보, 즉, 입력 신호가 처음에 최대치에 도달하느냐 또는 최소치에 도달하느냐에 대한 정보를 제공할 수 있고/있거나 사인 곡선 입력 신호의 제로 크로싱에 대한 출력 에지 신호를 형성할 수 있다.
또한, 상태 머신은 피크 검출 유닛 및 스위칭 소자에 인가되는 다수의 상태 신호를 제공하도록 구성된다. 제 1 상태 신호(138)(S0)는 최대 피크 검출기(113) 및 제 2 스위칭 소자(117)에 인가된다. 이 상태 신호는 제 2 스위칭 소자(117)를 폐쇄시킬 것이다. 즉, 스위칭 소자는 전기적 도통 경로를 제공할 것이고, 그에 따라 최대 피크 검출기(113)가 입력 신호를 샘플링하도록 야기할 것이며, 따라서 SO 신호는 SampleMax로 지칭될 수 있다. 제 2 상태 신호(139)(S1)는 최소 피크 검출기(103) 및 제 1 스위칭 소자(109)에 인가된다. 이 상태 신호는 제 1 스위칭 소자(107)를 폐쇄시킬 것이고, 그에 따라 최소 피크 검출기 유닛(103)이 입력 신호를 샘플링하도록 야기할 것이며, 따라서 S1 신호는 SampleMin으로 지칭될 수 있다.
제 3 상태 신호(140)(S2)는 제 3 스위칭 소자(118) 및 제 7 스위칭 소자(132), 제 8 스위칭 소자(134) 및 제 9 스위칭 소자(136)에 인가된다. 이 상태 신호는 제 3 스위칭 소자(118), 제 7 스위칭 소자(132) 및 제 9 스위칭 소자(136)를 폐쇄시킬 것이고 제 8 스위칭 소자(134)를 개방시킬 것이다. 이 상태 신호(S2)는 SlectPosVT로 지칭될 수 있는데, 그 이유는 양의 오프셋이 비교기에서 선택되기 때문이다. 오프셋은 또한 임계값, 특히 전압 임계값(VT)으로 해석될 수 있다. 이 상태 신호는 양 샘플의 평균이 비교기에서 포티지브 오프셋이 선택된 상태에서 전류 입력 신호와 비교되도록 한다. 비교기 출력이 양의 값인 경우, 신호는 증가하 는 것으로 알려지고, 따라서 최대 크기가 최초로 발견되어야 한다.
제 4 상태 신호(141)(S3)는 제 3 스위칭 소자(118) 및 제 4 스위칭 소자(124), 제 5 스위칭 소자(127) 및 제 6 스위칭 소자(131)에 인가된다. 이 상태 신호는 제 3 스위칭 소자(118), 제 5 스위칭 소자(127) 및 제 6 tm위칭 소자(131)를 폐쇄시킬 것이고 제 4 스위칭 소자(124)를 개방시킬 것이다. 이 상태 신호(S3)는 SlectNegVT로 지칭될 수 있는데, 그 이유는 음의 오프셋이 비교기에서 선택되기 때문이다. 이 상태 신호는 양 샘플의 평균이 비교기에서 음의 오프셋이 선택된 상태에서 활성 입력 신호와 비교되도록 한다. 비교기 출력이 음의 값인 경우, 신호는 감소하는 것으로 알려지고, 따라서 최소 크기가 최초로 발견되어야 한다.
도 1에 개략적으로 도시된 실시예에 있어서, 선택가능한 오프셋을 갖는 오프셋 유닛 또는 비교기 유닛을 사용하는 것이 바람직하며, 선택가능한 오프셋은 -VT, "0" 또는 +VT로 설정될 수 있고, "0"은 비교기 미분 쌍의 전형적인 오프셋이다. 따라서, 선택가능한 오프셋은 비교기의 고유 오프셋 주위의 +/-VT이도록 설정될 수 있다. 피크 검출기에 있어서, 전류원에 의해 충전된 커패시터를 채용하는 구현, 또는 이진 카운터 또는 임의의 다른 D/A 컨버터에 의해 어드레싱되는 스위치를 갖는 저항성 래더 네트워크에 기초한 구현을 선택할 수 있다.
도 2에서, 도 1의 실시예에 따른 시스템의 전형적인 파형이 주어진다. 도 2는 초기 위상 검출 시스템이 동작하는 방식을 나타낸다. 상태(0)에서, 입력 신호의 샘플은 최대 피크 검출기에 의해 취해진다. 상태(1)에서, 입력 신호의 샘플은 최소 피크 검출기에 의해 취해진다. 피크 검출기의 샘플 속도가 신호의 주파수에 비해 높은 경우, 양 피크 검출기에 의해 취해진 샘플은 거의 동일하다.
상태(2,3)에서, 양 샘플의 평균은 기준으로서 취해지고 입력 신호와 비교된다. 상태(2)에서, 이것은 비교기에서 선택된 양의 오프셋(+VT)으로 수행되는 반면, 상태(3)에서, 이것은 비교기에서 선택된 음의 오프셋(-VT)으로 수행된다. 상태(2)에서 비교기 출력이 양의 값인 경우, 신호는 증가하는 것으로 알려지고, 이것은 최대 피크가 처음으로 발견되어야 함을 나타낸다. 상태(3)에서 비교기 출력이 음의 값인 경우, 신호는 감소하는 것으로 알려지고, 이것은 최소 피크가 처음으로 발견되어야함을 나타낸다. 이들 조건 중 어느 것도 만족되지 않는 한, 시스템은 상태(2)에서 상태(3)로 또한 그 반대로 변경된다. 즉, 상태 머신은 상태 신호(S2)와 상태 신호(S3)를 번갈아 제공한다.
이 시스템에 있어서, 어떤 피크가 먼저 발견되는지에 대한 결정이 이루어지면, 다른 피크 검출기는 그의 초기 값, 즉 시스템이 스위칭 온될 때의 입력 신호의 초기값을 유지하도록 하는 것이 바람직할 수 있다. 이런 식으로, 피크 중 하나가 발견된 경우, 시스템은 입력 신호의 히스토리를 생성하여 제 1 출력 에지가 입력 신호의 초기 위상과의 분명한 관계를 가지도록 한다. 즉, 이 순간, 입력 신호의 DC 오프셋은 더 이상의 영향을 미치지 않을 것이다. 본 발명의 기술된 실시예에 따르면, 제 1 출력 에지는 입력 신호가 평균화 유닛에 의해 생성된 중간 신호와 동일한 경우에 생성될 것이다. 이 제 1 출력 에지는 예비 출력 에지 신호일 것인데, 그 이유는 그것이 일반적으로 생성되는 시점이 입력 신호의 제 1 제로 크로싱이 아닐 수 있기 때문이다. 그러나, 이 예비 출력 에지는 일반적으로 대부분의 애플리 케이션에 대해 충분히 정확할 수 있는 제 1 듀티 싸이클을 제공한다. 제 2 에지 신호는 중간 신호, 즉 평균화된 신호가 제로인 경우에 생성된다. 이는 입력 신호의 진정한 제로 크로싱을 나타내는데, 그 이유는 제 2 에지 이전에 하나의 최소 피크 및 하나의 최대 피크가 발견되었기 때문이다.
특히, 도 2(a)는 초기 입력 신호가 처음에 감소하고 있고 따라서 최소 피크가 처음으로 발견되어야 하는 경우를 나타내고 있고, 도 2(b)는 초기 입력 신호가 처음에 증가하는 경우를 나타낸다. 입력 신호는 도 2에서 라인(201)으로 도시되어 있고 사인곡선 신호를 나타낸다. 시스템의 시작시, 상태 머신은 상태 신호(S0)를 제공하고 그에 따라 최대 피크 검출기가 입력 신호의 샘플을 취한다. 최대 피크 검출기에 의해 샘플링된 신호는 도 2에서 참조번호(202)로 도시되어 있다. 다음 단계에서, 상태 머신은 상태 신호(S1)를 제공하고 그에 따라 최소 피크 검출기가 입력 신호의 샘플을 취한다. 최소 피크 검출기에 의해 샘플링된 신호는 도 2에서 참조번호(203)로 도시되어 있다. 초기 입력 신호, 즉 제공된 입력 신호는 Vin(0)으로 표시된다. 샘플링 주파수는 입력 신호의 주파수보다 훨씬 높기 때문에, 최대 피크 검출기에 의해 샘플링된 신호는 최소 피크 검출기에 의해 샘플링된 신호와 실질적으로 동일하다.
양 피크 검출기의 샘플링이 한번 수행된 후, 두 개의 샘플링된 신호의 산술 평균이 결정될 수 있으며, 이는 실질적으로 샘플링된 신호 각각의 값이다. 이 평균화된 신호는 도 2에서 라인(204)으로 도시되어 있다. 그 후, 상태 머신은 상태 신호(S2)를 제공하며, 이 상태 신호(S2)는 위상 검출 시스템이 입력 신호의 증가 여부가 결정되는 스테이지로 진입하도록 한다. 이 스테이지에서, 평균화된 신호는 활성 입력 신호와 비교되며, 그에 따라 임계값(VT)은 중첩되며 이는 도 2(a)에서는 +VT로 도시되어 있고 도 2(b)에서는 -VT로 도시되어 있다. 비교의 출력이 입력 신호의 증가 여부를 나타내는 고유 시그너쳐를 제공하지 않는다면, 상태 머신은 상태 신호(S3)를 제공한다. 상태(S2)의 경우, 고유 시그너쳐는 비교기의 출력이 양의 값이고 비교기에 의해 선택된 양의 오프셋은 중첩됨을 나타낼 수 있다. 상태 신호(S3)에 의해 영향을 받는 스테이지에서, 평균화된 신호는 비교기에서 선택된 음의 오프셋으로 입력 신호와 비교되고 입력 신호가 감소됨을 나타내는 고유 시그너쳐가 탐색된다. 상태(S3)의 경우, 고유 시그너쳐는 비교기의 출력이 음의 값이고 비교기에서 선택된 음의 오프셋이 중첩됨을 나타낼 수 있다. 상태 머신은 고유 시그너쳐 중 하나가 만족될 때까지 상태 신호(S2,S3)를 번갈아 제공한다. 도 2(a)에서, 이 시간 간격은 최대 값(202) 및 최소 값(203)이 일정한 간격으로 표시된다. 상이한 상태 신호가 제공되는 시작 이후의 시간 간격은 도 2에서 화살표(205,206,207)로 표시되어 있고, 화살표(205)는 상태 신호(S0)가 인가되는 간격을 나타내고, 화살표(206)는 상태 신호(S1)가 인가되는 간격을 나타내며, 이 간격은 S0와 실질적으로 동일한 간격인데, 그 이유는 샘플링 주파수가 도 2의 횡좌표의 스케일을 정의하는 입력 신호의 주파수보다 훨씬 높기 때문이다. 화살표(207)는 상태 신호(S2)와 상태 신호(S3)가 번갈아 인가되는 시간 간격을 나타낸다.
고유 시그너쳐 중 하나가 만족되는 경우 위상 검출 시스템은 입력 신호가 상승하는지 또는 하강하는지를 결정한다. 상태 머신은 입력 신호가 상승하는지(도 2(b)) 또는 하강하는지(도 2(a))에 따라 제각각 상태 신호(S0,S1)를 제공한다. 도 2에서 수직 점프로 표시되는 순간에서, 최소 피크 검출기는 입력 신호의 샘플을 취하기 시작한다. 이 순간부터, 최소 피크 검출기(203)의 샘플링된 신호는 입력 신호를 따르기 시작하며, 최대 피크 검출기는 라인(202)으로 표시되는 바와 같이 일정한 값을 제공하여, 라인(204)으로 표시되는 바와 같이 감소하는 평균 신호를 야기한다.
도 2(b)에서 입력 신호의 초기 동작을 결정한 후, 입력 신호가 상승하는 경우를 나타내는 상태 신호(S0)가 제공되어 최대 피크 검출기(202)의 샘플링된 신호가 변화하기 시작하며 입력 신호(201)를 따르는 반면, 최소 피크 검출기의 샘플링된 신호(203)는 일정하며 증가하는 평균 신호(204)를 야기한다.
도 2(a)의 감소 및 도 2(b)의 증가는 제 1 극값이 도달될 때까지 발생한다. 이 시점부터, 모든 세 개의 신호, 즉 최대 피크 검출기의 신호, 최소 피크 검출기의 신호 및 그에 따른 평균화된 신호는 평균화된 신호가 활성 입력 신호와 동일할 때까지 일정하다. 이 시점은 입력 신호의 제로 크로싱의 제 1 평가로서 사용될 수 있고 제 1 출력 에지가 생성되며 이는 도 2에서 라인(208)으로 도시되어 있다. 비록 신호 프로세싱 시스템의 대부분의 애플리케이션에서 이 순간에 진정한 제로 크로싱이 발생하지 않지만, 이 시점은 적절한 평가일 수 있다. 더 나아가, 도 2(a) 및 도 2(b)에서, 제로 라인은 참조번호(209)로 표시된 작은 라인으로 제안된다.
더 나아가, 이 순간 상태 머신은 위상 검출 시스템을 이전과 같이 다른 샘플링 상태로 스위칭하며 그에 따라 위상 검출 시스템은 제 2 극값을 검색한다. 즉, 도 2(a)에서, 상태 머신은 상태 신호(S1)에서 상태 신호(S0)로 스위칭하고, 도 2(b)에서 상태 머신은 상태(S0)에서 상태(S1)로 스위칭한다. 이것은 제 2 극값의 탐색을 위한 시작으로 적절한 시간인데, 그 이유는 이 순간 이전에 제 2 피크는 도달될 수 없기 때문이다. 도 2(a) 및 도 2(b)에서, 이 스위칭은 최대 신호(도 2(a)) 또는 최소 신호(도 2(b)) 및 평균 신호(204)의 수직 점프에 의해 표시된다. 이 수직 점프는 최대 피크 검출기(도 2(a)) 또는 최소 피크 검출기(도 2(b))의 재설정을 통해 생성된다. 이 재설정은 선택사항이며 그러한 재설정 없는 실시예도 가능하다. 재설정이 없는 실시예에서, 대응하는 피크 검출기는 입력 신호가 피크 검출기의 출력 레벨을 교차할 때까지, 즉 도 2(a)의 경우 입력 신호가 최대 검출기의 출력 레벨을 교차할 때까지 대기한다. 보다 나은 표현을 위해, 수직 라인은 약간 우측으로 시프트된다. 보다 나은 표현을 위해, 도 2(a) 및 도 2(b)의 몇몇 다른 라인은 수직 또는 수평 방향으로 약간 시프트되는데, 특히 라인(202) 및 라인(203)은 그 경우 라인(201)의 상단에 위치한다. 대체로, 상태 머신의 스위칭은 제 1 극값이 도달되는 시점과 제로 크로싱의 제 1 평가로서 기능을 하는 상술한 시점 사이의 임의의 시간에 구현될 수 있다.
이 스위칭 이후, 다른 피크 검출기의 샘플링된 신호는 입력 신호를 따른다. 즉, 도 2(a)에서, 최대 피크 검출기의 신호(202)는 입력 신호(201)를 따르기 시작하고, 최소 피크 검출기의 신호(203)는 일정하게 유지되어 평균 신호의 상승을 야기한다. 도 2(b)에서, 최소 피크 검출기의 신호(203)는 입력 신호(201)를 따르기 시작하고, 최대 피크 검출기의 신호(202)는 일정하게 유지되어 평균 신호의 감소를 야기하다. 활성 피크 검출기, 즉 도 2(a)의 최대 피크 검출기 및 도 2(b)의 최소 피크 검출기의 샘플링된 신호는 제각기의 극값에 도달되는 시점까지 입력 신호를 따른다. 이 시점부터, 모든 세 개의 신호, 즉 최대 피크 검출기의 신호, 최소 피크 검출기의 신호 및 그에 따른 평균신호는 일정하다. 활성 입력 신호(201)는 평균화된 신호(204)와 두 번 동일하게 되는 순간은 입력 신호의 진정한 제로 크로싱을 나타내는데, 그 이유는 이 순간 최대 및 최소값은 지나갔기 때문이다. 이 순간 이후, 시작의 과도기적 영향은 종료되고 정확한 위상 관계, 즉 정확한 진폭 및 제로 크로싱에 대한 정확한 시점이 결정된다.
이어서, 도 3을 참조하면, 도 1의 실시예에 따른 초기 위상 검출 시스템의 시작 시의 상태 시퀀스가 개략적으로 도시된다. 시스템이 시작되는 경우(PowerOnReset), 상태 신호(S0)는 상태 머신에 의해 제공되며, 이 신호는 최대값이 샘플링됨을 나타내는 파라미터(SelectMax)가 1로 설정되어 최대 피크 검출기의 샘플링을 허용하도록 한다. 입력 신호의 최대 값의 제 1 개략적 평가로서, 초기 비교 값이 사용될 수 있다. 이러한 사실은 도 3에서 SampleMax, SelectMax=1 및 SamplewithMaxPeak=compvalue로 개략적으로 도시되어 있다.
제 2 단계에서, 상태 신호(S1)는 상태 머신에 의해 제공되며, 이 신호는 최소값이 샘플링됨을 나타내는 파라미터(SelectMin)가 1로 설정되어 최소 피크 검출기의 샘플링을 허용하도록 한다. 입력 신호의 최소 값의 제 1 개략적 평가로서, 초기 비교 값의 음의 값이 사용될 수 있다. 이러한 사실은 도 3에서 Samplemin, SelectMin=1 및 SamplewithMinPeak=NOT(compvalue)로 개략적으로 도시되어 있다.
제 3 단계에서, 상태 신호(S2)는 상태 머신에 의해 제공되며, 이 신호는 입력 신호가 상승되는지 여부를 결정하도록 한다. 이 단계에서, 파라미터(SelectOffset)는 1로 설정되고 또한 변수(SetPosVT)도 1로 설정된다. 이들 두 변수는 오프셋이 비교기에서 설정되고 이 오프셋은 양의 값으로 설정됨을 나타낸다. 이러한 사실은 도 3에서 Signal Inc?, SelectOffset=1 및 SetPosVT=1로 개략적으로 도시되어 있다. 제 3 단계에서, 신호의 비교가 양의 값, 즉 compvalue=1을 제공하는 경우, 입력 신호는 증가하고 최대 피크가 처음으로 탐색되는 것으로 결정된다.
제 3 단계에서, 신호의 비교가 음의 값, 즉 compvalue=0을 제공하는 경우, 제 4 단계에서 상태 신호(S3)는 상태 머신에 의해 제공되며, 이 신호는 입력 신호가 하강되는지 여부를 결정하도록 한다. 이 단계에서, 변수(SelectOffset)는 1로 설정되고 또한 변수(SetNegVT)도 1로 설정된다. 이들 두 변수는 오프셋이 비교기에서 설정되고 이 오프셋은 음의 값으로 설정됨을 나타낸다. 이러한 사실은 도 3에서 Signal Inc?, SelectOffset=1 및 SetNegVT=1로 개략적으로 도시되어 있다. 제 4 단계에서, 신호의 비교가 음의 값, 즉 compvalue=0을 제공하는 경우, 입력 신호는 증가하고 최소 피크가 처음으로 탐색되는 것으로 결정된다. 비교가 양의 값을 제공하는 경우 상태 머신은 다시 제 3 단계로 돌아가고 다시 상태 신호(S2)를 제공한다. 상태 신호(S2)와 상태 신호(S3) 간의 이러한 변화는 입력 신호의 동작, 즉 상승하느냐 또는 하강하느냐가 식별될 때까지 수행된다.
파라미터("SelectMax")는 도 1에서 스위치(117)의 폐쇄에 관한 것, 즉, 최대 피크 검출기가 입력 신호를 샘플링하는 상태에 관한 것이고, 파라미터("SelectMin")는 도 1의 스위치(139)의 폐쇄에 관한 것, 즉 최소 피크 검출기가 입력 신호를 샘플링하는 상태에 관것이며, 파라미터("SelectOffset")는 도 1의 스위치(118)의 폐쇄에 관한 것, 즉 오프셋 또는 평균화된 값이 오프셋 유닛에 제공되는 상태에 관한 것이다. 신호 또는 파라미터 "compvalue"는 상태 전이를 위해 사용된다. 상태(0)에서, 즉 상태 머신이 상태(0)에 대응하는 신호를 제공하는 경우, "compvalue"는 최대 피크 검출기의 제 1 샘플이 발견되었는지 여부를 나타내는 표시자로서 동작한다. "compvalue"=1인 한, 최대 검출기의 제 1 샘플은 발견되지 않는다. "compvalue"=0이 되자마자, 상태(0)에서 상태(1)로의 전이가 발생되는데, 즉 상태 머신은 상태 신호(S1)를 제공한다. 상태(1)인 경우, "compvalue"은 최소 검출기의 제 1 샘플이 아직까지 발견되지 않았음을 나타내는 표시자로서 기능을 한다. "compvalue=0"인 한, 최소 피크 검출기의 제 1 샘플은 발견되지 않는다. "compvalue"=1이 되자마자, 최소 피크 검출기의 제 1 샘플은 발견되었고 상태(1)에서 상태(2)로의 또 다른 상태 전이가 발생한다.
"포함하는"이라는 용어는 다른 소자 또는 단계를 배제하는 것은 아니며, "단수"는 복수의 존재를 배제하는 것은 아니다. 또한, 상이한 실시예와 관련하여 설명한 소자들은 결합될 수 있다.
청구항 내의 참조부호는 본 발명의 범주를 제한하는 것을 해석되어서는 안된다.

Claims (21)

  1. 위상 검출 시스템(100)에 있어서,
    입력 단자(101)와,
    제 1 피크 검출 유닛(103)과,
    제 2 피크 검출 유닛(113)과,
    평균화 유닛(107)과,
    오프셋 유닛(122)과,
    비교기 유닛(126)을 포함하되,
    상기 입력 단자(101)는 상기 제 1 피크 검출 유닛(103) 및 상기 제 2 피크 검출 유닛(113)에 결합되고, 상기 입력 단자는 상기 위상 검출 시스템(100)에 입력 신호를 제공하도록 구성되며,
    상기 평균화 유닛(107)은 상기 제 1 피크 검출 유닛(103)과 상기 오프셋 유닛(122) 사이 및 상기 제 2 피크 검출 유닛(113) 및 상기 오프셋 유닛 사이에 결합되고, 상기 평균화 유닛(107)은 중간 신호를 생성하도록 구성되며,
    상기 오프셋 유닛(122)은 상기 입력 단자(101)에 더 결합되고 신호 세기의 사전결정된 오프셋을, 상기 입력 신호 및 상기 중간 신호로 구성된 그룹의 적어도 하나의 신호에 인가함으로써 두 개의 비교가능 신호를 생성하도록 구성되며,
    상기 비교기 유닛(126)은 상기 오프셋 유닛(122)에 결합되고 상기 두 개의 비교가능 신호를 비교함으로써 상기 입력 신호의 위상을 나타내는 출력 신호를 생 성하도록 구성된
    위상 검출 시스템(100).
  2. 제 1 항에 있어서,
    상기 제 1 피크 검출기(103)는 최대 피크 검출기인 위상 검출 시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 피크 검출기(113)는 최소 피크 검출기인 위상 검출 시스템.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 시스템은 상태 머신(137)을 더 포함하는 위상 검출 시스템.
  5. 제 4 항에 있어서,
    상기 상태 머신(137)은 상기 제 1 피크 검출 유닛(103), 상기 제 2 피크 검출 유닛(113), 상기 평균화 유닛(107) 및 상기 오프셋 유닛(122)으로 구성된 그룹의 적어도 하나의 유닛에 결합된 위상 검출 시스템.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 상태 머신(137)은 어떤 신호가 상기 비교기 유닛(126)에 인가되는지 및/또는 어떤 피크 검출기 유닛이 사용되어 상기 입력 신호의 샘플을 취하는지를 결정하는 상태 신호를 생성하도록 구성된 위상 검출 시스템.
  7. 제 6 항에 있어서,
    상기 상태 머신(137)은 사전결정된 조건이 만족될 때까지 상이한 상태 사이를 스위칭하도록 구성된 위상 검출 시스템.
  8. 제 7 항에 있어서,
    상기 사전결정된 조건은 상기 비교기의 출력 신호가 상기 입력 신호의 위상을 고유하게 특징하도록 하는 것인 위상 검출 시스템.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 평균화 유닛(107)은 상기 제 1 피크 검출 유닛(103)의 신호 및 상기 제 2 피크 검출 유닛(113)의 신호의 산술 평균을 생성하도록 구성된 위상 검출 시스 템.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 사전결정된 오프셋은 상기 입력 신호의 진폭보다 작도록 설정되는 위상 검출 시스템.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 사전결정된 오프셋은 상기 입력 신호의 노이즈보다 크도록 설정되는 위상 검출 시스템.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 위상 검출 시스템(100)은 에지 신호를 생성하도록 더 구성되는 위상 검출 시스템.
  13. 제 12 항에 있어서,
    상기 위상 검출 시스템(100)은 상기 입력 신호가 상기 중간 신호와 동일한 경우 제 1 예비 에지 신호를 생성하도록 구성된 위상 검출 시스템.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 위상 검출 시스템(100)은 상기 중간 신호가 0과 동일한 경우 제 2 에지 신호를 생성하도록 구성된 위상 검출 시스템.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 오프셋 유닛은 정의된 임피던스와 결합된 전압원(129) 및/또는 전류원(129)을 포함하는 위상 검출 시스템.
  16. 입력 신호의 위상을 검출하는 방법에 있어서,
    제 1 피크 검출기 유닛(103)을 통해 상기 입력 신호를 샘플링함으로써 제 1 샘플링 신호를 생성하는 단계와,
    제 2 피크 검출기 유닛(113)을 통해 상기 입력 신호를 샘플링함으로써 제 2 샘플링 신호를 생성하는 단계와,
    상기 제 1 샘플링 신호 및 상기 제 2 샘플링 신호로부터 중간 신호를 생성하는 단계와,
    상기 중간 신호 및 상기 입력 신호를 비교기 유닛(126)에서 비교함으로써 출력 신호를 생성하는 단계를 포함하되,
    상기 비교 전에 사전결정된 오프셋이 상기 중간 신호 및 상기 입력 신호 중 적어도 하나에 인가되고, 상기 출력 신호는 상기 입력 신호의 위상을 나타내는
    위상 검출 방법.
  17. 제 16 항에 있어서,
    상기 제 1 샘플링 신호의 생성을 트리거하는 제 1 상태 신호를 제공하는 단계를 더 포함하는 위상 검출 방법.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 제 2 샘플링 신호의 생성을 트리거하는 제 2 상태 신호를 제공하는 단계를 더 포함하는 위상 검출 방법.
  19. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 사전결정된 오프셋이 양의 값을 갖도록 하는 제 3 상태 신호를 제공하는 단계를 더 포함하는 위상 검출 방법.
  20. 제 16 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 사전결정된 오프셋이 음의 값을 갖도록 하는 제 4 상태 신호를 제공하는 단계를 더 포함하는 위상 검출 방법.
  21. 제 19 항 또는 제 20 항에 있어서,
    사전결정된 조건이 만족될 때까지 상기 제 3 상태 신호 및 상기 제 4 상태 신호를 번갈아 제공하는 단계를 더 포함하는 위상 검출 방법.
KR1020087008415A 2005-09-09 2006-08-31 위상 검출 시스템 및 방법 KR20080044336A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05108291.5 2005-09-09
EP05108291 2005-09-09

Publications (1)

Publication Number Publication Date
KR20080044336A true KR20080044336A (ko) 2008-05-20

Family

ID=37836213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087008415A KR20080044336A (ko) 2005-09-09 2006-08-31 위상 검출 시스템 및 방법

Country Status (6)

Country Link
US (1) US8085033B2 (ko)
EP (1) EP1927003A2 (ko)
JP (1) JP2009508383A (ko)
KR (1) KR20080044336A (ko)
CN (1) CN101258411B (ko)
WO (1) WO2007029149A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368349B2 (en) * 2008-04-09 2013-02-05 Qualcomm Incorporated Transmission line directional awareness for a charging station
US8368351B2 (en) * 2008-04-09 2013-02-05 Qualcomm Incorporated Transmission line directional awareness for a charging station
CN101776712A (zh) * 2010-02-11 2010-07-14 郑琛 一种核相器
FR3002650B1 (fr) * 2013-02-28 2015-11-27 Commissariat Energie Atomique Dispositif de traitement d'un signal delivre par un detecteur de rayonnement
US9812948B2 (en) * 2015-03-23 2017-11-07 Texas Instruments Incorporated Dynamic brown-out threshold voltage for power control
CN105353217B (zh) * 2015-07-09 2018-04-13 深圳市科润宝实业有限公司 正弦信号的全相位差检测方法和系统
CN105004925B (zh) * 2015-07-09 2018-01-30 广东电网有限责任公司电力科学研究院 电力信号的全相位差检测方法和系统
CN105301356B (zh) * 2015-12-04 2018-04-03 广州粤能电力科技开发有限公司 获取零初相位基准余弦函数倍频序列的方法和系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634895A (en) * 1984-07-11 1987-01-06 At&T Bell Laboratories CMOS peak detector and AC filter
US4575683A (en) * 1985-04-10 1986-03-11 Harris Corporation Apparatus and method for removing an offset signal
US4806848A (en) * 1987-03-11 1989-02-21 The United States Of America As Represented By The Secretary Of The Air Force Compressor blade clearance measurement system
EP0329403A3 (en) 1988-02-16 1990-04-11 Integrated Circuit Technologies Ltd Method and apparatus for analysing and reconstructing an analogue signal
EP0621460B1 (en) 1993-04-15 1997-11-26 Denso Corporation Sensor signal processing unit
AU739530B2 (en) * 1994-05-06 2001-10-18 Discovision Associates An apparatus for retrieving stored data from an information storage medium
US6525531B2 (en) * 1996-01-17 2003-02-25 Allegro, Microsystems, Inc. Detection of passing magnetic articles while adapting the detection threshold
US6088403A (en) * 1999-03-16 2000-07-11 Johnson; Neldon P. Signal extraction method and apparatus
US6313680B1 (en) * 2000-01-28 2001-11-06 Agere Systems Guardian Corp. Phase splitter
DE10004080C1 (de) * 2000-01-31 2001-09-06 Infineon Technologies Ag Sensorvorrichtung und Verfahren zur Erzeugung eines Ausgangssignals einer Sensorvorrichtung
US7301330B2 (en) 2003-09-19 2007-11-27 Nxp B.V. Electronic sensing circuit that compensates for reference voltage drift
US7378637B2 (en) * 2004-04-29 2008-05-27 Brookhaven Science Associates, Llc Method and apparatus for signal processing in a sensor system for use in spectroscopy
WO2006010957A2 (en) * 2004-07-30 2006-02-02 Andrew Richardson Signal transmission method from a local network node

Also Published As

Publication number Publication date
WO2007029149A2 (en) 2007-03-15
CN101258411A (zh) 2008-09-03
US8085033B2 (en) 2011-12-27
CN101258411B (zh) 2012-01-25
EP1927003A2 (en) 2008-06-04
WO2007029149A3 (en) 2007-07-12
US20090212762A1 (en) 2009-08-27
JP2009508383A (ja) 2009-02-26

Similar Documents

Publication Publication Date Title
KR20080044336A (ko) 위상 검출 시스템 및 방법
US7365530B2 (en) Method and apparatus for vibration detection
US20050225318A1 (en) Methods and apparatus for vibration detection
CN107102276B (zh) 磁场传感器
KR100936290B1 (ko) 회전체의 회전각을 검출하기 위한 장치 및 방법
US8354840B2 (en) Magnetic detection device
JPH08166397A (ja) 回転速度検出方法及び装置
US6636033B2 (en) Sensor apparatus and method for generating an output signal of a sensor apparatus
JP2005127762A (ja) センサ信号処理装置
JP2008116213A (ja) 漏液検出装置
JP2005233626A (ja) 車輪速検出装置
US7710205B2 (en) Capacitor detection by phase shift
JP3307065B2 (ja) 物体検出装置
KR101074981B1 (ko) 전류-전압 변환 회로
Lin et al. Design of frequency-to-voltage converter using successive-approximation technique
CN113049872B (zh) 一种用于多次低频电流纹波抑制的电信号零点检测方法
JP2004157116A (ja) 回転する対象の角度位置を検知する装置および方法
JP3302864B2 (ja) モータ回転速度検出回路
JPH1183890A (ja) 回転方向検出装置
JPH0643741Y2 (ja) 改良型抵抗測定器
KR890010570A (ko) 디지탈 적산 전력계의 역률 측정회로 및 방법
JPS62287165A (ja) 直流電圧検出回路
JP2021103158A (ja) 車速パルス検出装置および車速パルス検出方法
JPS6370118A (ja) 回転数検出回路
JPH0318884Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application