KR20080041507A - 번-인 테스트의 스캔 방법 - Google Patents
번-인 테스트의 스캔 방법 Download PDFInfo
- Publication number
- KR20080041507A KR20080041507A KR1020060109671A KR20060109671A KR20080041507A KR 20080041507 A KR20080041507 A KR 20080041507A KR 1020060109671 A KR1020060109671 A KR 1020060109671A KR 20060109671 A KR20060109671 A KR 20060109671A KR 20080041507 A KR20080041507 A KR 20080041507A
- Authority
- KR
- South Korea
- Prior art keywords
- scan
- burn
- test
- board
- packaged
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0458—Details related to environmental aspects, e.g. temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
번-인 테스트의 스캔 방법은, 최대 32개의 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유한 번-인 테스트 장비를 이용하고, 번-인보드에 패키지 상태로 배치된 192개의 2CE(Chip Enable) 낸드 플래시에 대한 스캔 방법에 있어서, X축 방향의 로우(Row)로 16행이 형성되고, Y축 방향의 컬럼(Column)으로 12열이 형성되어 192개의 테스트 유닛(DUT)으로 구성되어 있는 번-인보드의 각 테스트 유닛에 배치된 패키지 상태의 2CE(Chip Enable) 낸드 플래시 중 X축 방향으로 4행의 로우(Row)와 Y축 방향으로 3열의 컬럼(Column) 내에 배치되어 있는 12개의 패키징된 낸드 플래시의 각 칩들을 하나하나 스캔 0 ∼ 스캔 23까지의 제1스캔 영역으로 지정하는 단계; 상기 스캔 0 ∼ 스캔 23까지의 제1스캔 영역들을 하나의 스캔 영역으로 하고, 이를 각각 스캔 24 ∼ 스캔 31까지의 제2스캔 영역으로 지정하는 단계; 상기 제2스캔 영역들을 X축 방향의 로우(Row)로 4개씩 묶어 4개의 제3스캔 영역을 지정하는 단계로 이루어진다.
Description
도 1은 종래 96개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법을 도시한 평면도.
도 2는 본 발명의 실시예에 따른 192개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법을 도시한 평면도.
도 3은 본 발명의 실시예에 따른 192개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법 중 제3스캔 영역을 스캔하는 방법을 도시한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200 : 번-인보드 202 : 2CE 낸드 플래시
204 : 연결핀
본 발명은 번-인 테스트(Burn-in test)의 스캔 방법에 관한것으로, 보다 상세하게는, 32개의 스캔용 신호선을 보유한 번-인보드(Burn-in Board)에 배치된 192개의 2CE 낸드 플래시에 대한 스캔 방법에 관한 것이다.
일반적으로 반도체 칩은 소비자에게 공급하기 전에 또는 시스템에 장착하기 전에 초기 불량칩을 찾아내기 위하여 웨이퍼에서 분리된 반도체 칩을 패키징한 다음 각종 신뢰성 테스트를 거치게 된다.
이와 같은 반도체 칩의 신뢰성 테스트는 반도체 패키지의 모든 입출력 단자를 테스트 신호 발생회로와 연결하여 정상적인 동작 및 단선 여부를 테스트하는 전기적 특성 테스트와, 반도체 패키지의 전원 입력단자 등 입출력 단자들을 테스트 신호 발생회로와 연결하여 정상동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결함 발생 여부를 체크하는 번-인 테스트(Burn-in test)가 있다.
상기와 같은 번-인 테스트는 특수한 환경하에서 칩에 스트레스를 가하여 칩에 결함 또는 이상이 있는 칩이나 불량이 발생할 것으로 예상되는 칩을 제거하는 것이다.
이와 같은 번-인 테스트는 약 80 ∼ 125℃의 높은 온도로 칩에 열적 스트레스를 가하는데, 번-인 테스트가 진행되는 동안 반도체 칩은 높은 온도와 높은 전계가 인가된 상태에서 동작하므로 불량 메카니즘이 가속된다.
따라서, 수명이 길지 않은 초기 불량 칩들은 번-인 테스트가 진행되는 동안 가혹조건을 견디지 못하고 불량을 발생시키고, 이러한 번-인 테스트를 통과한 양품 칩은 오랜 기간의 수명을 보장해 줄 수 있기 때문에 시스템의 신뢰성을 향상시킬 수 있다.
한편, 번-인 테스트를 진행하기 위해서는 번-인 테스트 장비와 번-인보드(Burn-in board) 장치가 사용된다. 상기 번-인 테스트 장비는 일반적으로 테스트 를 위한 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유하고 있고, 번-인보드는 패키징이 끝난 일정 수량의 반도체 칩을 동시에 번-인보드의 테스트 유닛(DUT) 소켓 내의 지정된 위치에 배치시켜 전술된 번-인 테스트를 위한 상태하에서 동시에 테스트 동작을 수행할 수 있도록 제작되어 있다.
아울러, 번-인 테스트는 스캔(Scan)이라는 과정을 통하여 진행되는데, 번-인 테스트를 위한 스캔은 번-인보드 내부의 반도체 칩들을 한꺼번에 쓰기(Write) 동작과 읽기(Read) 동작을 할 수 있는 범위를 정하는 것으로, 스캔의 구성이 잘못되면 번-인 테스트의 수행이 이루어지지 않게 되고, 잘못된 테스트 결과를 얻을 수 있다.
그리고, 일반적인 번-인 테스트 장비는 장비의 규격에 따라 테스트를 위한 스캔용 신호선이 최대 32개로 정해져 있기 때문에 번-인 테스트시 최대 32 스캔이 가능하고, 따라서, 번-인보드에 최대로 배치될 수 있는 패키징된 반도체 칩의 수는 96개이다.
도 1은 종래 96개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법을 도시한 평면도이다.
도시된 바와 같이, 종래 번-인 테스트를 위한 번-인보드는 패키징된 2CE(Chip Enable : 이하 "CE" 라고 함) 낸드 플래시(102)가 96개 배치될 수 있는 테스트 유닛(DUT)을 구비하고 있다. 즉, 2개의 낸드 플래시가 하나로 패키징된 구조물을 번-인보드(100) 내의 테스트 유닛(DUT)에 96개 배치될 수 있는 구조로 되어 있고, 번-인 테스트 장비와 연결되는 다수의 연결핀(104)을 구비하고 있다.
그리고, 최대 32 스캔이 가능한 번-인 테스트 장비에 연결되고, 96개의 패키징된 2CE 낸드 플래시(102)를 보유한 번-인보드(100)에서 번-인 테스트를 위한 번인 보드 테스트 유닛의 배치 구조는 X축 방향의 로우(Row)로 12행과 Y축 방향의 컬럼(Column)으로 8열이 형성되어 있는 형태이다.
여기서, 상기와 같은 배치 구조를 가지는 번-인보드(100)에서 패키징된 2CE용 낸드 플래시(102)의 번-인 테스트를 위한 번-인보드(100)의 32 스캔 방법은 다음과 같다.
우선, X축 방향의 로우(Row)에 배치된 12개의 패키징된 2CE 낸드 플래시(102), 즉, 24개의 낸드 플래시가 각각 스캔 0 ∼ 스캔 23까지 제1스캔 영역으로 지정된다. 그리고, 8열의 컬럼(Column) 중 상기 제1스캔 영역의 24개 2CE 낸드 플래시(102)로 이루어진 컬럼 1 전체가 스캔 24로 지정된다. 그리고, 상기와 동일한 방법으로 컬럼 2 내의 스캔 0 ∼ 스캔 23까지로 지정된 컬럼 2 전체의 2CE 낸드 플래시(102)가 스캔 25로 지정되어, 전체 컬럼이 8열로 구성되어 있으므로 스캔 31까지 구성되는 제2스캔 영역이 지정된다. 또한, 스캔 0 ∼ 스캔 31까지로 이루어진 전체를 스캔 32로 하는 제3스캔 영역이 지정된다.
그러나, 종래 2CE 낸드 플래시의 번-인 테스트는 96개의 패키징된 낸드 플래시를 하나의 번-인보드에 실장시켜 진행하기 때문에 소모품의 소모가 많고, 일정 시간내에 일반적인 번-인 테스트 시스템 장비에서 더 많은 수의 2CE 낸드 플래시에 대한 번-인 테스트가 필요해졌다.
따라서, 본 발명은 32개의 스캔용 신호선을 보유한 번-인보드(Burn-in Board)에 배치된 192개의 2CE 낸드 플래시에 대한 스캔 방법을 제공한다.
일 실시예에서, 번-인 테스트의 스캔 방법은, 최대 32개의 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유한 번-인 테스트 장비를 이용하고, 번-인보드에 패키지 상태로 배치된 192개의 2CE(Chip Enable) 낸드 플래시에 대한 스캔 방법에 있어서, X축 방향의 로우(Row)로 16행이 형성되고, Y축 방향의 컬럼(Column)으로 12열이 형성되어 192개의 테스트 유닛(DUT)으로 구성되어 있는 번-인보드의 각 테스트 유닛에 배치된 패키지 상태의 2CE(Chip Enable) 낸드 플래시 중 X축 방향으로 4행의 로우(Row)와 Y축 방향으로 3열의 컬럼(Column) 내에 배치되어 있는 12개의 패키징된 낸드 플래시의 각 칩들을 하나하나 스캔 0 ∼ 스캔 23까지의 제1스캔 영역으로 지정하는 단계; 상기 스캔 0 ∼ 스캔 23까지의 제1스캔 영역들을 하나의 스캔 영역으로 하고, 이를 각각 스캔 24 ∼ 스캔 31까지의 제2스캔 영역으로 지정하는 단계; 상기 제2스캔 영역들을 X축 방향의 로우(Row)로 4개씩 묶어 4개의 제3스캔 영역을 지정하는 단계를 포함하는 것을 특징으로 한다.
상기 번-인 테스트 장비 내에 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 이용하여 상기 4개의 제3스캔 영역을 각각 선택하는 것을 특징으로 한다.
상기 유저 신호선은 각 낸드 플래시 패키지의 CLE 단자에 연결되는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
낸드 플래시의 번-인 테스트 중 읽기(Read) 테스트를 수행할 때는 내부적인 패일 블럭(Fail Block)의 위치나 패일 숫자, 제조 공정의 정보까지도 읽게 된다. 이때, 에러(Error) 메시지를 다시 쓰거나 테스트 관련 정보를 쓰는(Wirte) 동작을 진행해야 하고, 이와 같은 경우 낸드 플래시 내부의 각 개별 칩 단위까지 선택(Scan)이 되어야 한다. 따라서, 상기와 같은 동작을 위해서는 많은 수의 스캔을 위한 신호선이 필요하다.
본 발명에서는 종래 최대 32개의 스캔용 신화선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유한 일반적인 번-인 테스트 장비와 192개의 테스트 유닛을 보유한 번-인보드를 사용한다.
그리고, 번-인 테스트 방법은 192개의 테스트 유닛을 보유한 번-인보드에 번-인 테스트 장비 자체에서 제공하는 스캔 신호선 외에 장비에 구성되어 있는 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 낸드 플래시의 CLE(Clock Enable)와 연결하고, 발생되는 드라이버 시그널(Driver Signal)을 사용하여 번-인보드의 동작을 조절함으로써 최대 32스캔 범위 내에서 192개의 2CE 낸드 플래시를 스캔한다.
도 2는 본 발명의 실시예에 따른 192개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법을 도시한 평면도이다.
도시된 바와 같이, 2CE 낸드 플래시(202)가 192개 배치시킬 수 있는 192개의 테스트 유닛(DUT)으로 구성되어 있고 번-인 테스트 장비와 연결되는 다수의 연결핀(204)을 보유한 번-인보드(200)의 내에 패키징된 192개의 낸드 플래시가 배치되어 있다.
여기서, 상기 192개의 2CE 낸드 플래시(202)를 번-인 테스트 하기 위한 번-인보드(200)에서 스캔을 위한 테스트 유닛(DUT)의 배치 구조는 X축 방향의 로우(Row)로 16행이 배치되어 있고, Y축 방향의 컬럼(Column)으로 12열이 배치되어 있다.
한편, 2CE 낸드 플래시(202)의 번-인 테스트를 위하여 상기와 같이 배치되어 있는 번-인보드(200)에서 스캔 방법은 다음과 같다.
우선, X축 방향으로 4행의 로우(Row)와 Y축 방향으로 3열의 컬럼(Column)이 배치되어 있는 12개의 패키징된 2CE 낸드 플래시(202)를, 즉, 24개의 낸드 플래시의 각 칩들을 하나하나 스캔 0 ∼ 스캔 23까지의 제1스캔 영역으로 지정한다.
또한, 상기와 같이 지정된 제1스캔 영역 내의 24개의 2CE 낸드 플래시(202) 칩 전체를 하나의 스캔 영역으로 지정하고, 이를 각각 스캔 24에서 스캔 31까지의 제2스캔 영역으로 지정한다. 이때, 상기와 같은 제2스캔 영역은 총 16개가 형성된다.
그리고, 상기 16개의 제2스캔 영역들 중 X축 방향의 로우(Row)로 4개씩 묶어 4개의 제3스캔 영역을 지정한다. 따라서, 총 4개의 제3스캔 영역이 형성된다.
한편, 상기와 같이 총 4개의 제3스캔 영역으로 지정된 번-인보드(200)에 배치된 192개의 패키징된 2CE 낸드 플래시(202)의 번-인 테스트는 다음과 같이 진행 된다.
도시된 바와 같이, 4개의 제3스캔 영역으로 형성된 2CE 낸드 플래시(202)에 대한 번-인 테스트는 번-인 테스트 장비 자체에서 제공하는 스캔 신호선 외에 사용자에 의해 임의로 사용될 수 있는 유저 신호선들 중 A―콘넥터와 B―콘넥터로 지정된 각 2개씩 총4개의 신호선을 낸드 플래시의 지정된 CLE(Clock Enable)과 연결하고, 발생되는 드라이버 시그널(Driver Signal)로 번-인 테스트를 진행함으로써 최대 32스캔 범위 내에서 192개의 2CE 낸드 플래시(202)를 스캔한다.
자세하게, 도 3은 본 발명의 실시예에 따른 192개의 패키징된 2CE 낸드 플래시에 대한 스캔 방법 중 제3스캔 영역을 스캔하는 방법을 도시한 평면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 상기 총 4개의 유저 신호선 중 2개를 각각의 제3스캔영역의 스캔 24 ∼ 스캔 27에 위치한 모든 패키징된 2CE 낸드 플래시(202)의 CLE(Clock Enable) 단자에 연결하고, 나머지 2개는 각각의 제3스캔 영역의 스캔 28 ∼ 스캔 31에 위치한 모든 패키징된 2CE 낸드 플래시(202)의 CLE(Clock Enable) 단자에 연결한다. 이렇게 하면 총 4개의 제3스캔 영역은 상기 4개의 유저 신호선에 의해 각각 조절할 수 있게 된다. 따라서, 이를 이용하여 패키징된 2CE 낸드 플래시(202) 내의 각 개별 칩들 각각의 쓰기 동작을 가능하게 한다.
아울러, 본 발명의 실시예에 따른 스캔의 구성은 낸드 플레시 제품의 번-인보드에만 적용되는 것이 아니라, DRAM이나 ASIC 제품의 번-인보드 제작에도 적용할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 일반적인 최대 32스캔이 가능한 번-인 테스트 장비와 장비 자체에서 제공하는 스캔 신호 외에 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 이용하여 192개의 2CE 낸드 플래시를 스캔함으로써, 종래에 비해 전체적인 번-인보드의 효율을 100% 향상시킬 수 있고, 번-인 테스트 시스템 장비의 용량도 100% 향상시킬 수 있다.
그리고, 192개의 2CE 낸드 플래시를 하나의 번-인보드에 배치시켜 번-인 테스트를 진행할 수 있음으로써 번-인보드의 밀도를 종래에 비하여 2배 증가시킬 수 있다.
Claims (3)
- 최대 32개의 스캔용 신호선과 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 보유한 번-인 테스트 장비를 이용하고, 번-인보드에 패키지 상태로 배치된 192개의 2CE(Chip Enable) 낸드 플래시에 대한 스캔 방법에 있어서,X축 방향의 로우(Row)로 16행이 형성되고, Y축 방향의 컬럼(Column)으로 12열이 형성되어 192개의 테스트 유닛(DUT)으로 구성되어 있는 번-인보드의 각 테스트 유닛에 배치된 패키지 상태의 2CE(Chip Enable) 낸드 플래시 중 X축 방향으로 4행의 로우(Row)와 Y축 방향으로 3열의 컬럼(Column) 내에 배치되어 있는 12개의 패키징된 낸드 플래시의 각 칩들을 하나하나 스캔 0 ∼ 스캔 23까지의 제1스캔 영역으로 지정하는 단계;상기 스캔 0 ∼ 스캔 23까지의 제1스캔 영역들을 하나의 스캔 영역으로 하고, 이를 각각 스캔 24 ∼ 스캔 31까지의 제2스캔 영역으로 지정하는 단계;상기 제2스캔 영역들을 X축 방향의 로우(Row)로 4개씩 묶어 4개의 제3스캔 영역을 지정하는 단계;를 포함하는 것을 특징으로 하는 번-인 테스트의 스캔 방법.
- 제 1 항에 있어서,상기 번-인 테스트 장비 내에 사용자에 의해 임의로 사용될 수 있는 유저 신호선을 이용하여 상기 4개의 제3스캔 영역을 각각 선택하는 것을 특징으로 하는 번 -인 테스트의 스캔 방법.
- 제 3항에 있어서,상기 유저 신호선은 각 낸드 플래시 패키지의 CLE 단자에 연결되는 것을 특징으로 하는 번-인 테스트의 스캔 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060109671A KR100842909B1 (ko) | 2006-11-07 | 2006-11-07 | 번-인 테스트의 스캔 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060109671A KR100842909B1 (ko) | 2006-11-07 | 2006-11-07 | 번-인 테스트의 스캔 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080041507A true KR20080041507A (ko) | 2008-05-13 |
KR100842909B1 KR100842909B1 (ko) | 2008-07-02 |
Family
ID=39648658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060109671A KR100842909B1 (ko) | 2006-11-07 | 2006-11-07 | 번-인 테스트의 스캔 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100842909B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571166A (zh) * | 2016-11-09 | 2017-04-19 | 中国空间技术研究院 | 一种可定制流程的mt29f系列nand flash测试老炼系统 |
CN110133479A (zh) * | 2019-05-29 | 2019-08-16 | 深圳市深科达智能装备股份有限公司 | 多工位ic芯片烧录设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2988380B2 (ja) | 1996-06-27 | 1999-12-13 | 日本電気株式会社 | 半導体試験装置およびこの試験装置を用いた試験方法 |
JP2000046906A (ja) | 1998-07-30 | 2000-02-18 | Oki Electric Ind Co Ltd | バーンイン装置及びバーンイン装置のデバイス駆動方法 |
JP2000322899A (ja) | 1999-05-12 | 2000-11-24 | Nec Corp | 半導体装置、そのテスト装置及びそのテスト方法 |
JP2001124822A (ja) | 1999-10-29 | 2001-05-11 | Ando Electric Co Ltd | テストバーンイン装置及びバーンイン試験方法 |
JP2006189286A (ja) | 2005-01-05 | 2006-07-20 | Seiko Epson Corp | 半導体集積回路およびそのバーンインテスト方法 |
-
2006
- 2006-11-07 KR KR1020060109671A patent/KR100842909B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106571166A (zh) * | 2016-11-09 | 2017-04-19 | 中国空间技术研究院 | 一种可定制流程的mt29f系列nand flash测试老炼系统 |
CN110133479A (zh) * | 2019-05-29 | 2019-08-16 | 深圳市深科达智能装备股份有限公司 | 多工位ic芯片烧录设备 |
Also Published As
Publication number | Publication date |
---|---|
KR100842909B1 (ko) | 2008-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7449350B2 (en) | Structure and method for parallel testing of dies on a semiconductor wafer | |
US6871307B2 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
US20060284174A1 (en) | Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer | |
TWI472780B (zh) | 半導體裝置測試系統 | |
KR100556639B1 (ko) | 반도체 검사 장치, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 검사 방법 | |
CN115201529A (zh) | 一种新的并行半导体参数测试系统 | |
JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
US20050017748A1 (en) | Test system for testing integrated chips and an adapter element for a test system | |
CN112014604A (zh) | 一种晶圆测试装置、测试系统及测试方法 | |
KR100842909B1 (ko) | 번-인 테스트의 스캔 방법 | |
KR102047665B1 (ko) | 프로브 카드 및 이를 포함하는 테스트 장치 | |
US8614589B2 (en) | Method of fabricating semiconductor device | |
JP4592080B2 (ja) | 半導体集積回路 | |
KR102256750B1 (ko) | Dut 맵이 서로 다른 반도체 테스터와 핸들러 사이의 인터페이싱을 위한 장치 및 이를 포함하는 반도체 테스트 장비 | |
KR100821095B1 (ko) | 반도체 테스트장치 및 그 테스트방법 | |
JP3483130B2 (ja) | 集積回路の検査方法 | |
US7157923B2 (en) | Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts | |
KR100190921B1 (ko) | 다이내믹 번인 장비의 엠비티(monitoring burn-in tester) | |
KR100472700B1 (ko) | 반도체 소자 테스트용 프로브 카드 | |
JP2010165819A (ja) | 半導体集積回路の試験装置、試験方法 | |
KR100252303B1 (ko) | 반도체칩 슬레이브 검사장치 | |
KR200285963Y1 (ko) | 병렬 구조 프루브 카드 | |
JP2005292062A (ja) | マルチチップモジュールの検査方法及び製造方法 | |
JP3408757B2 (ja) | バーンイン装置 | |
KR0124047B1 (ko) | 웨이퍼 및 웨이퍼의 다이배치방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |