KR20080039215A - 하부 피쳐의 레지스트 제거 및 퍼시트 제어를 위한플라즈마 - Google Patents

하부 피쳐의 레지스트 제거 및 퍼시트 제어를 위한플라즈마 Download PDF

Info

Publication number
KR20080039215A
KR20080039215A KR1020070097353A KR20070097353A KR20080039215A KR 20080039215 A KR20080039215 A KR 20080039215A KR 1020070097353 A KR1020070097353 A KR 1020070097353A KR 20070097353 A KR20070097353 A KR 20070097353A KR 20080039215 A KR20080039215 A KR 20080039215A
Authority
KR
South Korea
Prior art keywords
gas
chamber
substrate
bias voltage
substrate processing
Prior art date
Application number
KR1020070097353A
Other languages
English (en)
Other versions
KR100947678B1 (ko
Inventor
위펭 저우
시이 리
테리 레웅
미챌 디. 아르마코스트
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20080039215A publication Critical patent/KR20080039215A/ko
Application granted granted Critical
Publication of KR100947678B1 publication Critical patent/KR100947678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

유전체 피쳐 위에 레지스트 층을 포함하는 기판은 안테나, 및 제 1 및 제 2 공정 전극을 포함하는 기판 처리 챔버에서 처리된다. CO2 를 포함하는 공정 가스가 챔버 내로 도입된다. 공정 가스는 에너지를 가지게 되어 안테나에 전압을 인가하고, 전극으로, 적어도 약 10 MHz의 제 1 주파수를 가지는 제 1 바이어스 전압 및 약 4 MHz 미만인 제 2 주파수를 가지는 제 2 바이어스 전압을 인가함으로써 플라즈마를 형성한다. 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비는 유전체 피쳐의 적어도 약 10%가 되는 하부의 유전체 피쳐의 에지 퍼시트 높이를 얻도록 설정된다.

Description

하부 피쳐의 레지스트 제거 및 퍼시트 제어를 위한 플라즈마 {PLASMA FOR RESIST REMOVAL AND FACET CONTROL OF UNDERLYING FEATURES}
본 발명의 실시예는 기판 상에서 에칭되는 하부 피쳐(underlying feature)의 특성을 제어하면서 기판으로부터의 레지스트(resist) 제거에 관한 것이다.
기판 제조 공정에서, 반도체, 유전체 및 전도체 재료가 기판 상에 형성되어 게이트(gate), 비아(via), 콘택트 홀(contact hole) 및 연접 피쳐(interconnect feature)의 패턴을 형성하기 위하여 에칭된다. 이러한 재료는 통상적으로 화학적 증착(CVD), 물리적 증착(PVD), 산화 및 질화 공정에 의해 형성된다. 예를 들면, CVD 공정에서, 반응 가스가 기판 상에 재료 층을 증착하기 위해 이용되며, PVD 공정에서, 타깃이 기판 상에 재료를 증착하기 위하여 스퍼터링된다. 산화 및 질화 공정에서, 산화물 또는 질화물의 층, 통상적으로 이산화 규소 또는 질화 규소는 각각 기판을 적절한 가스 환경에 노출시킴으로써 형성된다. 에칭 공정에서, 하드 마스트 및/또는 포토레지스트의 패턴화된 에칭-레지스트 마스크는 사진 석판 방법에 의해 기판상에 형성되고, 기판의 노출 부분이 에너지를 가진 가스(energized gas)에 의해 에칭된다.
기판상의 유전체 층은 콘택트 홀을 위한 비아를 형성하도록 유전체 에칭 공정에서 에칭된다. 에칭 공정에서, 레지스트 층은 유전체 층 위에 증착되어 하부 유전체 재료의 부분을 노출시키기 위해 사진 석판술에 의해 패턴화된다. 그 후, 유전체 층의 노출 부분이 에칭되어 기판상에 피쳐를 형성한다. 에칭 공정 후, 피쳐 위에 남아 있는 잔여 레지스트가 레지스트 제거(resist stripping)으로서 통상적으로 공지된 공정에서 기판으로부터 제거된다.
그러나, 특히 레지스트 및 하부 재료 둘다 동일한 요소를 포함하고 있을 때 하부 유전체 피쳐를 손상시키지 않고 상부 잔여 레지스트를 제거하기가 어렵다. 산소 또는 산소 및 암모니아의 에너지를 가진 플라즈마의 레지스트 내의 탄소를 애쉬 작업(ashing)에 의해 탄소를 포함하는 잔여 포토레지스트를 제거하는 종래의 레지스트 제거 공정은 또한 탄소를 함유하는 낮은 k 유전체를 포함하는 하부 에칭 피쳐를 손상시킨다. 종래의 레지스트 제거 플라즈마 화합물은 하부의 피쳐로부터 이러한 탄소의 광잉 량을 제거하여 탄소 고갈 및 증가된 통기성을 일으켜서, 이어서 재료의 유전체 상수를 바람직하지 않게 증가시킨다. 또한, 측벽이 수평방향으로 에칭될 수 있어 가변 단면 및 바람직하지 않는 와인-글래스형 프로파일의 좁은 피쳐를 제공하도록 한다. 에칭된 유전체 피쳐를 위한 일관적인 임계적 크기 및 형상을 유지하는 것이 바람직하다.
하부의 낮은 k 유전체 피쳐의 에지 퍼시트 높이(edge facet height) 제어가 시도될 때, 또 다른 문제점이 발생한다. 후속적으로 수행되는 금속 증착 공정에서 구리 배리어의 커버리지(coverage) 또는 시트 배리어 커버리지를 제어하기 때문에, 이러한 에지 퍼시트 높이가 중요하다. 에지 퍼시트의 원하는 양은 통상적으로 통합에 의해 결정된다. 종래의 레지스트 제거 공정에서, 하부 유전체 피쳐의 코너 및 에지가 종종 유전체 피쳐의 원하지 않는 단면적 프로파일을 제공하기 위해 중분히 역으로 에칭되지 않으며, 상기 유전체 피쳐는 유전체 피쳐들 사이의 중공형 공간으로 후속적으로 균일한 구리 배리어 또는 시트 증착을 방지한다.
따라서, 하부에 에칭된 유전체 피쳐를 손상시키지 않고 에칭 유전체 피쳐 위의 잔여 레지스트를 제거할 수 있는 것이 바람직하다. 이러한 피쳐의 유용한 임계 치수 제어를 유지하는 것이 추가로 바람직하다. 유전체 피쳐의 에지 퍼시트 높이를 제어하는 것도 바람직하다.
유전체 피쳐의 에지 퍼시트 높이를 제어하면서 기판상에 유전체 피쳐 위의 레지스트 층을 제거하는 방법이 제공된다.
상기 방법은 안테나 및 제 1 및 제 2 공정 전극을 가지는 공정 챔버에서 수행된다. 공정 가스는 안테나로 소스 전압을 인가하고 제 1 및 제 2 공정 전극으로 적어도 10 MHz의 주파수를 가지는 제 1 바이어스 전압 및 4 MHz 미만의 주파수를 가지는 제 2 바이어 전압을 인가함으로써 에너지를 가지게 된다. 하나의 변형 예에서, 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비율(the ratio of the first bias voltage to the second bias voltage)은 적어도 1 : 9이다. 에너지를 가진 가스는 유전체 피쳐의 높이의 적어도 10%가 되는 유전체 피쳐의 에지 퍼시트 높이가 제공된다.
공정을 수행할 수 있는 기판 처리 장치는 기판 지지부, 가스 분배기, 가스 에너자이저(energizer) 및 가스 배출부를 가지는 공정 챔버를 포함한다. 가스 에너자이저는 챔버용 안테나, 및 제 1 및 제 2 전극을 포함한다. 제어기는 공정 챔버, 가스 분배기, 가스 에너자이저 및 가스 배출부에 작동가능하게 결합된다. 제어기는, 가스 분배기가 공정 가스를 챔버 내로 도입하고 가스 에너자이저는 공정 가스가 에너지를 가지도록 하여 공정 가스가 소스 전압을 안테나로 인가하고 상기 챔버 내의 제 1 및 제 2 공정 전극으로 제 1 주파수를 가지는 제 1 바이어스 전압 및 제 2 주파수를 가지는 제 2 바이어스 전압을 인가하기 위한 작동을 하도록, 프로그래밍되어 있다. 하나의 변형 예에서, 제 1 주파수는 적어도 약 10 MHz이고 제 2 주파수는 약 4MHz 미만이다. 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비율은 적어도 약 1 : 9이다. 에너지를 가진 가스는 유전체 피쳐의 높이의 약 10%가 되는 하부의 유전체 피쳐의 에지 퍼시트 높이를 제공한다.
본 발명의 특징, 양태 및 장점은 본 발명의 예시적인 특징을 설명하는 후술되는 상세한 설명, 첨부된 청구범위 및 도면에 의해 용이하게 이해될 것이다. 그러나, 각각의 특징은 본 발명에서 단지 특별한 도면의 내용이 아니라 일반적으로 이용될 수 있으며 본 발명은 이러한 특징들의 소정의 조합을 포함한다는 것을 이해하여야 한다.
기판 처리 방법은 기판(1) 상에 에칭되는 유전체 피쳐(15)의 위에 형성되어 상부에 배치되는 레지스트 층(10)을 제거한다. 상기 방법은 피쳐(15)의 에지 퍼시 트 높이(19)를 제어하면서 에칭된 피쳐(15)로부터 레지스트 층(10)을 제거한다. 기판(17) 상의 피쳐(15) 상부에 배치되는 레지스트 층(10)은 약 50 내지 약 1000 나노미터의 두께의 층을 가지는 포토레지스트를 포함할 수 있다. 기판(17)은 레지스트 층(10) 아래, 도 1에 도시된 바와 같이, 재료의 하나 또는 그 이상의 층(23)을 포함할 수 있다. 이러한 층(23)은 종종 서로 겹쳐져서 예를 들면 탄소 도핑 실리콘 산화물, 다공성 탄소 도핑 실리콘 산화물, 실리콘 이산화물, 언도핑 실리케이트 글래스, 포스포실리케이트 글래스(PSG), 보로포스포실리케이트 글래스(BPGS), Si3N4, 또는 TEOS 증착 글래스; 예를 들면, 폴리실리콘 또는 실리콘 화합물과 같은 실리콘 함유 층을 포함하는 반도성 층, 및 예를 들면 알루미늄, 구리, 또는 텅스텐 실리사이드 및 코발트 실리사이드와 같은 금속 실리사이드를 포함하는 금속 함유 층과 같은 전도성 층을 포함할 수 있다. 일 실시예에서, 기판(17)은 질소 도핑 실리콘 카바이드 배리어 필름 위에 형성된 다공성 최저(ultra low)-k 재료(다공성 탄소 도핑 실리콘 산화물)의 상부에 있는, 산화물 하드마스크 위에 형성되는 포토레지스트 층으로 이루어진다. 상기 층들의 두께는 각각 약 50 nm 내지 약 1000 nm, 20 nm 내지 약 200 nm, 100 nm 내지 약 2000 nm, 및 10 nm 내지 약 100 nm이다.
아래 설명되는 에칭 공정이 전형적인 공정 상태 및 재료에 의해 설명되지만, 공정은 다양한 목적의 에칭에 적용된다는 것을 이해하여야 하며, 본 발명은 이러한 전형적인 실시예들로 제한되지 않아야 한다.
처리 동안, 유전체 피쳐(15) 위에 배치되는 레지스트 층(10)을 제거하기 위 해 에칭되는 기판(17)이 안테나 그리고 제 1 및 제 2 공정 전극을 포함하는 챔버를 포함하는 기판 처리 장치에 배치된다. 아래 배치되는 에칭된 유전체 피쳐(15)의 에지 퍼시트 높이(19)를 제어하면서 레지스트 층(10)을 제거하기 위하여, 공정 가스가 챔버 내로 도입되어 챔버의 내부가 에너지를 가지게 된다. 에너지를 가진 공정 가스는 기판(17) 상의 레지스트 층(10)을 에칭할 수 있는, 관련된 반응성 및 래디컬 종과 같은 에너지를 가진 에칭 가스 종을 포함한다.
본 발명에 따라 처리되는 기판의 일 예가 도 2a 및 도 2b에 도시된다. 도 2a에서, 기판(17)은 유전체 피쳐(15) 위에 배치되는 레지스트 층(10)을 포함하는 에치 내성 재료를 포함한다. 레지스트 층(10)은 목표 피쳐(15)를 형성하도록, 기판(17)의 층(23)과 같은, 하부 재료를 통하여 및/또는 하부 재료로 에칭되도록 선택되는 공정 상태 하에서 공정 존(zone) 내로 도입되는 공정 가스에 의한 에칭에 대해 내성을 가진다. 레지스트 층(10)은 에칭을 위한 하부 재료의 부분을 노출하도록 패턴화될 수 있다. 이러한 패턴화는 종래의 포토리쏘그래픽 방법에 의해 또는 공정 챔버에서 레지스트 재료(10)를 에칭함으로써 달성될 수 있다. 에치 내성 재료는 폴리메릭 또는 유기성 레지스트와 같은 레지스트 재료를 포함할 수 있다. 일 실시예에서, 에치 내성 재료는 자외선으로 운반되고 자외선 범위에서 파장을 가지는 입사 광선을 차단하지 않는, 유기성, 폴리메릭 포토레지스트를 포함한다. 이와 달리 또는 부가적으로, 에치 내성 재료는 예를 들면 실리콘 산화물, TEOS, 실리콘 질화물, 또는 균등물과 같은 유전체 재료 또는 하드 마스크를 포함하는 마스크 재료를 포함할 수 있다. 일 실시예에서, 기판(17)은 마스크 재료 상의 패턴화된 레지스트 재료를 포함하는 에치 내성 재료를 포함한다.
챔버 내로 도입된 공정 가스는 도 2b에 도시된 바와 같이, 하부의 에칭된 유전체 피쳐(15)를 노출시키기 위해 기판(17) 상의 레지스트 층(10)을 통하여 통지되도록 에너지를 가질 수 있는 가스의 성분을 포함한다. 적절한 공정 가스는 이산화탄소 가스를 포함한다. 일 실시예에서, 공정 가스 내의 이산화탄소 가스의 백분율은 적어도 약 10%이다. 일 실시예에서, 공정 가스는 이산화탄소 및 일산화탄소 또는 이원자 산소를 포함하며, 공정 가스 내에서 이산화 탄소의 백분율은 적어도 약 10%이다. 일 실시예에서, 공정 가스는 이산화탄소, 이원자질소 및 일산화탄소 또는 이원자 산소를 포함한다. 일 실시예에서, 공정 가스는 이산화탄소와 그리고 일산화탄소, 이원자산소, 이원자질소, 이원자수소 및 일산화수소 중 하나 또는 그 이상을 포함한다. 공정 가스 내의 이산화탄소의 백분율이 높을 수록, 기판(17) 상의 레지스트 층(10)이 많을 수록 다량의 이산화탄소 이온과 충돌된다. 기판(17) 상의 유전체 피쳐(15) 위에 배치되는 레지스트 층(10)의 더 많은 이온 충돌은 피쳐(15)의 더 큰 에지 퍼시트 높이(19)를 초래한다.
챔버 내의 더 낮은 가스 압력으로, 기판(17)의 레지스트 층(10)의 더 많은 이온 충돌이 발생하여, 결론적으로 피쳐(15)의 더 큰 에지 퍼시트 높이(19)가 달성된다. 도 4a 내지 도 4c는 공정 가스가 각각 10, 20 및 40 mT에서 작동될 때 달성되는 수직 퍼시팅의 백분율을 보여준다. 이러한 피쳐(15)의 에지(15)를 위한 수직 퍼시팅의 대응 백분율은 각각 63%, 48% 및 44%이다. 일 실시예에서, 챔버 내의 공정 가스는 약 300 mT 미만의 압력으로 작동된다. 일 실시예에서, 챔버 내의 공정 가스는 약 5 내지 약 15mT의 압력으로 작동된다.
공정 가스는 챔버 내로 유도 및/또는 용량 결합 에너지에 의해 에너지를 가질 수 있다. "에너지를 가진 공정 가스"는, 공정 가스가 하나 또는 그 이상의 해리 종, 비 해리 종, 이온 종 및 중성 종이 더 많이 화학적으로 반응성이 되는 더 높은 에너지 상태로 여기되도록 활성화되거나 에너지를 가지게 된다는 것을 의미한다. 도 1에 도시된 실시예에서, 공정 가스는 챔버의 천장에 일반적으로 인접한 안테나로 소스 전압을 인가하고 또한 공정 전극의 각각으로, 예를 들면 기판 지지부 내에 매립된 전극 및 오버헤드 전극으로 제 1 및 제 2 바이어스 전압을 인가함으로써 에너지를 가지게 된다. 소스 전압 및 바이어스 전압은 예를 들면 각각 RF 소스 전압 및 RF 바이어스 전압일 수 있다.
공정 전극 각각으로 인가되는 제 1 및 제 2 바이어스 전압은 상이한 주파수를 가진다. 제 1 바이어스 전압은 적어도 약 10MHz의 주파수를 가지며 제 2 바이어스 전압은 약 4MHz 미만의 주파수를 가진다. 제 2 바이어스 전압에 대한 제 2 바이어스 전압의 전력 비율의 적용은 하부의 에칭된 유전체 피쳐(15)의 미세 퍼시트 높이(19)를 얻기에 충분하며 이는 피쳐(15)의 높이의 적어도 10%이다. 일 실시예에서, 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비율은 적어도 약 1 : 9 이다. 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비율은 피쳐(15)의 에지 퍼시트 높이(19)를 제어하는데, 이는 제 2 바이어스 전압이 더 많은 에너지 이온을 발생하기 때문이다. 일 실시예에서, 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비율은 약 11 : 1 미만이어서 유전체 피쳐(15)의 높이의 적어도 30%인 하부의 에칭된 유전체 피쳐(15)의 에지 퍼시트 높이(19)를 얻기에 충분히 낮다. 소스 전압의 전력 레벨 대 제 1 및 제 2 바이어스 전압의 합계의 전력 레벨의 비율은 약 0 : 1 내지 약 50 : 1이다.
안테나로 인가되는 적절한 소스 전력 레벨은 예를 들면 약 0 내지 약 100 와트일 수 있고 일 실시예에서 약 200 와트일 수 있다. 총 소스 전력이 높을 수록, 작은 수직 면 높이가 기판상의 피쳐(15)의 에지(21)에서 달성된다. 일 실시예에서, 안테나로 인가되는 소스 주파수는 약 40 내지 약 200 MHz 이다.
제 1 전압 바이어스를 위한 적절한 바이어스 전력 레벨은 약 50 내지 약 1000 와트의 범위 내에 있으며 제 2 전압 바이어스에 대해 약 50 내지 약 1000 와트의 범위 내에 있다. 총 바이어스 전력이 높을 수록, 기판(17) 상의 피쳐(15)의 더 높은 에지 퍼시트 높이(19) 또는 더 많은 수직 퍼시팅이 달성된다. 도 3a 및 도 3b는 (i) 약 51%의 퍼시팅이 발생하는, 200 와트의 총 바이어스 전력 및 (ii) 약 83 %의 퍼시팅이 발생하는, 500 와트의 총 바이어스 전력에서 달성되는 수직 퍼시팅의 백분율을 보여주는 기판(17) 단면의 전자 현미경 사진이다.
일 실시예에서, 제 1 바이어스 주파수가 약 4 내지 약 20 MHz이고 제 2 바이어스 주파수는 약 1 내지 약 4 MHz이다. 일 실시예에서, 제 1 바이어스 주파수는 약 13.6 MHz이고 제 2 바이어스 주파수는 약 2 MHz이다.
기판(17)은 약 10 내지 약 600 초의 시간 주기 동안 에너지를 가진 공정 가스에 노출될 수 있으며 노출 시간은 제거될 것이 요구되는 포토 레지스트의 양에 종속된다. 에너지를 가진 공정 가스는 기판(17) 상의 레지스트 층(10)을 에칭하여 배기 시스템에 의해 챔버로부터 배출되는 휘발성 가스 종을 형성한다.
에칭 공정의 엔드포인트(endpoint)는 분광 방법에 의해 결정될 수 있다. 예를 들면, 기판(17)의 레지스트 층(10)이 충분히 제거되거나 기판(17) 상의 하부의 유전체 피쳐(15)를 통하여 노출하도록 에칭 관통될 때, 및/또는 피쳐(15)의 특정 에지 퍼시트 높이(19)와 같은, 목표 치수가 얻어질 때 에칭 스테이지의 엔드포인트가 발생될 수 있다. 레지스트 제거를 위한 에칭 스테이지의 엔드 포인트를 결정하는 것은 기판(17)의 에칭이 정지되어 일단 완료되는 것을 허용하여 기판(17)의 상부 에칭 또는 하부 에칭의 발생을 감소시킨다. 엔드포인트는 예를 들면 기판(17) 상의 하부 층을 노출하도록 상부 층의 에칭 관통으로부터 발생하는 성분의 변화와 같은, 에너지를 가진 가스의 성분의 변화에 따른 파장 및 세기가 변화하는 방사선을 방출하는 챔버 내의 플라즈마로부터의 방사선 방출을 모니터링함을써 결정된다. 방사선 방출은 방사선 방출의 하나 또는 그 이상의 파장의 세기를 감지함으로써 모니터링된다. 신호는 감지된 세기와 관련하여 발생되고 신호는 에칭 스테이지 엔드포인트가 나타나는 세기에서의 증가 또는 감소와 같은, 방사선의 하나 또는 그 이상의 파장의 세기에서의 변화를 결정하기 위하여, 예를 들면, 제어기에 의해 분석된다. 에칭 엔드포인트는 또한 에칭 공정 동안 기판(17)으로부터 반사되는 방사선을 모니터링함으로써 결정될 수 있다.
본 명세서에서 설명되는 장치(100)의 특별한 실시예는 반도체 기판과 같은 기판(17)을 처리하기에 적절하며, 평판 디스플레이, 폴리머 패널 또는 다른 전기 회로 수용 구조물과 같은 다른 기판(17)을 처리하기 위해 본 기술분야의 일반적인 기술자에 의해 채택될 수 있다. 따라서, 장치(100)는 본 발명의 범위, 또는 이의 균등물, 본 명세서에 제공된 전형적인 실시예로 제한하기 위해 이용되지 않아야 한다.
본 명세서에서 설명되는 공정들에 따라 기판(17)을 처리하기에 적절한 장치(100)의 일 실시예가 도 5에 도시된다. 도 5는 다니엘 호프만(Daniel Hoffman) 등에게 발행되고 본 명세서에서 전체적으로 참조되는 미국 특허 제 6,528,751호에서 공개되고 미국 캘리포니아 산타 클라라의 어플라이드 머티어리얼스 아이엔씨.로부터 입수가능한 인에이블러(Enabler)TM 에치 시스템으로서 공지된 기판 처리 장치(100)의 단면도를 제공한다. 장치(100)의 기판 처리 장치(102)는 전기, 연관류(plumbing), 및 다른 지지 기능을 제공하는 플랫포옴(도시안됨) 상에 장착된다. 플랫포옴은 통상적으로 로드 락 챔버 및 기판 이송 챔버를 지지한다. 로드 락 챔버는 처리되는 기판(17)의 카세트를 수용한다. 기판 이송 챔버는 처리를 위해 카세트로부터 플랫폼 상의 상이한 챔버로 및 이 챔버로부터 기판(17)을 이송하기 위하여, 기판 블레이드를 포함하는 로봇과 같은 기판 이송 기구(104)를 포함한다. 챔버는 진공 환경에서 상호 연결되어 기판(17)의 처리가 장치(100) 내에서 진행되어 중단되지 않을 수 있어, 기판(17)의 오염을 감소시키며, 이는 상이한 공정 스테이지를 위한 개별 챔버들 사이에서 기판(17)을 이송할 때 발생될 수 있다.
기판 처리 장치(100)는 측벽(106), 바닥(108), 및 그 위에 배치되는 천장(101)을 포함하는 엔클로저 벽(enclosure wall)을 포함하며, 상기 엔클로저 벽은 격리된 처리 환경을 형성한다. 챔버(102)의 측벽(106)은 자기적 격리를 이용함으로써 챔버(102) 내의 처리 환경으로부터 격리될 수 있다. 선택적으로, 측벽(102)은 그 위에 코팅된 유전체를 가질 수 있거나, 또는 고리형 유전체 삽입부 또는 제거가능한 라이너가 측벽(102)에 인접하여 배치될 수 있다. 천장(111)은 평면을 포함한다.
각각의 챔버(102)는 챔버(102) 내에 기판(17)을 지지하기 위해 기판 지지부(105)를 더 포함한다. 기판 지지부(105)는 일반적으로 스테인레스 강, 알루미늄, 또는 전도성이고 기판 처리를 견디도록 하는 다른 재료와 같은 재료로 형성된다. 기판 지지부(105)는 통상적으로 전극(114)을 적어도 부분적으로 덮으며 기판 수용면을 포함하는 유전체 바디를 포함하는 정전 척을 포함한다. 전극(114)은 또한 공정 전극으로서 기능할 수 있다. 전극(114)은 기판(17)을 정전 척에 정전적으로 홀딩하기 위한 정전 전하를 발생할 수 있다. 예를 들면, 전극(114)은 예를 들면 텅스텐, 탄탈 또는 몰리브덴과 같은 금속으로 제조될 수 있다. 척킹 전압 공급원은 전극(114)으로 DC 척킹 전압을 인가한다. 기판 지지부(105)를 향하여 및 기판 지지부로부터 이격하여 플라즈마를 전기적으로 바이어스하기 위해, 제 1 전기 바이어스 소스(118) 및 제 2 전기 바이어스 소스(122)가 전극(114)으로 결합될 수 있다.
링 조립체(124)는 기판 지지부(105)의 외측 에지를 둘러싼다. 링 조립체는 석영과 같은 유전체로 제조된 증착 링(126) 및 커버 링(128)을 포함한다. 증착 링(126)은 접지된 챔버 바디(127) 상에 지지되고 커버 링(128)은 증착 링(126)에 의해 지지된다.
작동 중, 공정 가스는 가스 분배기(132), 매스 유동 제어기와 같은 가스 제어 밸브를 각각 가지는 각각의 도관을 구비한 가스 소스를 포함하는 공정 가스 공급원(135)을 포함하는 가스 전달 시스템(130)을 통하여 챔버(102) 내로 도입되며, 가스 제어 밸브를 통하여 설정된 유량으로 각각의 가스가 통과한다. 도관은 가스가 혼합되어 목표 공정 가스 성분을 형성하는 혼합 매니폴드로 가스를 공급한다. 혼합 매니폴드는 혼합된 공정 가스를 금속 가스 라인(140)을 통하여 챔버(102) 내의 가스 출구(142)를 가지는 가스 분배기(32)로 통과시킨다.
사용된 공정 가스 및 부산물은 가스 배기부(144)를 통하여 챔버(102)로부터 배기된다. 배기부(144)는 사용된 공정 가스를 수용하여 사용된 공정 가스가 배기 도관(148)으로 통과하는 하나 또는 그 이상의 배기 포트(146)를 포함하며 배기 도관에는 챔버(102) 내의 가스의 압력을 제어하기 위한 트로틀 밸브(149)가 있다. 배기 도관은 하나 또는 그 이상의 배기 펌프(152)를 공급한다. 배기 펌프(152)는 펌핑 밸브(도시안됨)를 통하여 진공 소스(154)와 유체 소통된다. 배기 펌프(152)는 챔버(102)(도시안됨)에 결합되는 개별 바디일 수 있다. 가스 퍼지 또는 진공 공정에서, 펌핑 밸브는 단일 진공 소스(154)를 이용하여 폐기 가스의 신속한 제거를 허용하는 동안 반도체를 처리하기 위한 압력으로 진공 소스를 포트(146)로 연결한다.
동축 스터브(155)는 챔버(102)의 천장(111)에 부착되어 유체 연결된다. 스 터브(155)는 내측 원통형 전도체(160) 및 외측 동심 원통형 전도체(165)를 포함한다. 바람직하게는 1의 상대 유전 상수를 가지는, 절연체(167)는 내측 및 외부 전도체(160, 165) 사이의 공간을 충진한다. 내측 및 외측 전도체(160, 165)는 니켈 코팅 알루미늄으로 형성된다. 일 실시예에서, 외측 전도체(165)는 약 4.3 인치의 직경을 가지며 내측 전도체(160)는 약 1.5인치의 직경을 가진다. 스터브(155) 특성 임피던스는 내측 및 외측 전도체(160, 165)의 반경 및 절연체(167)의 유전 상수에 의해 결정된다. 이러한 실시예에서 스터브(155)는 65 Ω의 특성 임피던스를 가진다. 더욱 일반적으로, 스터브(155) 특성 임피던스는 약 20% 내지 40% 만큼 바람직하게는 약 30% 만큼 소스 전력 출력 임피던스를 초과한다. 스터브(155)는 약 220 MHz에서 1/4 파장 및 약 29 인치의 축방향 길이를 가져서, 210 MHz의 바람직한 VHF 소스 전력 주파수로부터 약간 오프셋되는 동안 일반적으로 정합되도록 220 MHz 근처의 공진을 가진다.
탭(170)은 RF 발생기(122)로부터 스터브(155)로 RF 전력을 인가하기 위해 스터브(155)의 축방향 길이를 따른 특별한 지점에 제공된다. 발전기(122)의 RF 전력 단자(172)의 RF 회수 단자(174)가 각각 내측 및 외측 동축 스터브 전도체(160, 165)로, 스터브(155) 상의 탭(170)에 연결된다. 이러한 연결은 통상적으로 약 50 Ω인, 발전기(122)의 출력 임피던스와 정합하는 특성 임피던스를 가지는 발전기 대 스터브 동축 케이블(176)을 경유하여 형성된다. 스터브(155)의 먼 단부에서 단자 전도체(178)는 내측 및 외측 전도체(178) 모두 짧아서, 스터브(155)가 먼 단부에서 짧아진다. 스터브의 근접 단부에서, 스터브(155)의 짧지 않은 단부, 외측 전도 체(165)는 고리형 전도성 하우징 또는 지지부(175)를 경유하여 챔버 바디로 연결되며, 내측 전도체(160)는 전도성 실린더 또는 지지부(179)를 경유하여 전극(125)의 중앙으로 연결된다. 일 실시예에서 약 1.3 인치의 두께 및 9의 유전 상수를 가지는 유전체 링(180)은 전도성 실린더(179)와 전극(125) 사이에 홀딩되어 이들을 분리한다.
내측 전도체(160)는 공정 가스 및 냉각제용 도관(162)을 제공한다. 이러한 특징물의 주요 장점은, 통상적인 플라즈마 반응기와 달리, 가스 라인(140) 및 냉각제 라인(182)이 많은 전위 차이로 교차하지 않는다는 것이다. 따라서 가스 라인(140) 및 냉각제 라인(182)은 가격이 싸고 이러한 목적에 대해 신뢰성있는 재료인, 금속으로 제조된다. 금속 가스 라인(140)은 오버헤드 전극(125) 내에 또는 인접하여 가스 입구(142)를 공급하며 금속 냉각제 라인(182)은 오버헤드 전극(125) 내에 냉각제 통로 또는 재킷(184)을 공급한다.
공정 가스는 챔버(102) 내의 공정 가스로 에너지를 결합하는 가스 에너자이저(188)에 의해 기판(17)을 처리하도록 에너지를 가진다. 가스 에너자이저(188)는 천장(111)에 인접하여 안테나(190)를 포함한다. 안테나(190)는 RF 코일(192)을 정합 네트워크(도시안됨)를 통하여 소스 RF 전력 발생기(194)로 연결되어 RF 에너지를 챔버(102) 내로 RF 에너지를 유도 결합한다.
가스 에너자이저(188)는 또한 기판 지지부(114) 내에 배치되는 전극 및 기판 지지부(105)의 수용면(116)으로부터 이격된 오버헤드 전극(125)을 포함한다. 기판 지지부(105) 내의 전극(114) 및 오버헤드 전극(125) 둘다 각각 임피던스 정합 네트 워크(도시안됨) 및 절연 캐퍼시터(도시안됨)를 통하여 RF 전력 발생기(122 및 118)를 바이어싱하기 위해 연결된다. 유전제 천장을 포함하는 오버헤드 전극(125)은 천장(111) 위의 안테나(190)에 의해 전달되는 RF 유도장으로 낮은 임피던스를 제공하는 유도 장 전달 윈도우로서 기능한다. 적용될 수 있는 적절한 유전체 재료는 알루미늄 산화물 또는 실리콘 이산화물과 같은 재료를 포함한다. 전극(114, 125)은 RF 바이어스 전압을 제공하기 위해 AC 전압 공급원을 포함하는 전극 전압 공급원(도시안됨)에 의해 서로에 대해 전기적으로 바이어싱된다. RF 바이어스 전압은 약 50 kHz 내지 약 60 kHz의 주파수를 포함할 수 있고, RF 바이어스 전류의 전력 레벨은 통상적으로 약 50 내지 약 3000 와트이다.
장치(100)는 챔버(102) 내에서 실시되는 공정을 모니터링하도록 공정 모니터(도시안됨)를 더 포함할 수 있다. 공정 모니터는 간섭계 또는 플라즈마 방출 분석기일 수 있다. 플라즈마 방출 분석기는 통상적으로 공정 존 내의 플라즈마로부터 방출되는 방사 방출물을 수용하여 공정의 엔드포인트를 결정하기 위하여 방출 스펙트럼의 특별한 파장의 세기를 분석한다. 간섭계는 층의 처리의 끝을 결정하기 위하여 기판(17) 상의 표면 층으로부터 간섭되어 반사되는, 빛과 같은 방사선을 감지한다. 반사된 방사선은 챔버(102) 내의 플라즈마로부터 또는 방사선 소스로부터 시작할 수 있다. 일 실시예에서, 공정 모니터는 기판(17)을 향하여 방사 비임을 지향시키기 위해 방사선 소스를 포함한다. 입사 방사 비임은 기판(17)으로부터 반사되어 반사된 비임을 형성하고 방사선 감지기는 반사된 비임을 수용하여 공정 또는 기판(17)의 특성을 결정하게 한다. 방사선은 자외선, 가시선, 또는 적외선과 같은 빛일 수 있다.
챔버(102)는 챔버 부품, 예를 들면, 기판 지지부(105), 가스 분배기(132), 가스 에너자이저(188) 및 가스 배기부(144)를 작동시키기 위해 하드웨어 인터페이스를 경유하여 명령을 송신하는 컴퓨터를 포함하는 제어기(200)에 의해 작동될 수 있다. 챔버(102) 내에서 상이한 감지기에 의해 측정된 공정 상태 및 매개 변수는 가스 유동 제어 밸브, 압력 모니터(도시안됨), 트로틀 밸브(149) 및 다른 이 같은 장치와 같은 제어 장치에 의해 피드백 신호로서 송신되어 전기 신호로서 제어기(200)로 전달된다. 비록, 제어기(200)가 본 발명의 상세한 설명을 간단히 하기 위해 전형적인 단일 제어기 장치에 의해 설명되었지만, 제어기(200)가 챔버(102)의 상이한 부품으로 연결될 수 있는 다수의 제어기 장치 또는 서로 연결될 수 있는 다수의 제어 장치일 수 있다는 것을 이해하여야 한다. 따라서, 본 발명은 본 명세서에서 설명된 예시적이고 전형적인 실시예로 제한되지 않는다.
제어기(200)는 챔버(102) 및 이의 주변 부품을 작동시키기에 적절한 집적 회로를 포함하는 전기 회로를 포함하는 전자 하드웨어를 포함한다. 일반적으로, 제어기(200)는 데이터 입력을 수용하고, 알고리즘을 작동시키고, 유용한 출력 신호를 발생시키고, 감지기 및 다른 챔버 부품으로부터 데이터 신호를 감지하고, 그리고 챔버(102) 내에서의 공정 상태를 모니터링 또는 제어하도록 한다. 예를 들면, 제어기(200)는 (i) 예를 들면, INTEL 코포레이션으로부터의 종래의 마이크로프로세서와 같은, 예를 들면 CD 또는 플로피 드라이브와 같이 제거가능한 저장 매체, 예를 들면 하드 드라이브 또는 ROM, 및 RAM과 같은, 비제거가능한 저장 매체를 포함 하는 메모리에 연결되는 중앙 처리 유닛(CPU), (ii) 챔버(102)로부터 데이터 및 다른 정보의 회복과 같은 특별한 작업, 또는 특별한 챔버 부품의 작동을 위해 설계 및 프로그래밍되는 주문형 집적 회로(ACIS), 및 (iii) 예를 들면, 아날로그 및 디지털 입력 및 출력 보드, 통신 인터페이스 보드 및 모터 제어기 보드를 포함하는 특정 신호 처리 작업에 이용되는 인터페이스 보드를 포함하는 컴퓨터를 포함할 수 있다. 제어기 인터페이스 보드는 예를 들면 공정 모니터로부터 신호를 처리하여 데이터 신호를 CPU로 제공할 수 있다. 또한 컴퓨터는 예를 들면, 코-프로세서, 클럭 회로, 캐시 기억 장치, 전력원 및 CPU와 소통하는 다른 널리 공지된 부품을 포함하는 지지 회로를 가진다. RAM은 공정 실행 동안 본 발명의 소프트웨어 실행을 저장하기 위하여 이용될 수 있다. 본 발명의 코드의 명령 세트는 통상적으로 저장 매체 내에 저장되어 CPU에 의해 실행될 때 RAM 내의 임시 저장을 위해 리콜된다. 조작자와 제어기(200) 사이의 유저 인터페이스는 예를 들면, 디스플레이(도시안됨), 및 키이보드 및 라이트 펜과 같은, 데이터 입력 장치(204)를 경유할 수 있다. 특별한 스크린 또는 기능을 선택하기 위하여, 조작자는 데이터 입력 장치(204)를 이용하여 선택할 수 있으며 디스플레이 상에서 선택을 검토할 수 있다.
제어기(200)에 의해 수신되어 평가된 데이터 신호는 공장 자동 호스트 컴퓨터(factory automation host computer; 도시안됨)로 송신될 수 있다. 공장 자동 호스트 컴퓨터는 수 개의 시스템, 플랫포옴 또는 챔버로부터, 그리고 기판(17) 묶음을 위해 또는 시간의 연장된 주기에 걸쳐, 데이터를 평가하는 호스트 소프트웨어 프로그램을 포함할 수 있어, (i) 기판(17) 상에서 실시된 공정들, (ii) 단일 기 판(17)에 걸친 통계적인 관계에서 변화될 수 있는 특성, 또는 (iii) 기판(17) 묶음에 걸친 통계적 관계에서 변화될 수 있는 특성의 통계적 공정 제어 매개변수를 확인하도록 한다. 호스트 소프트웨어 프로그램은 또한 다른 공정 매개변수의 제어를 위해 또는 인-시츄(in-situ) 공정 평가를 수행하기 위한 데이터를 이용할 수 있다. 적절한 호스트 소프트웨어 프로그램은 상술된 어플라이드 머티어리얼스로부터 입수가능한 워크스트림(WORKSTREAM)TM 소프트웨어 프로그램을 포함한다. 공장 자동 호스트 컴퓨터는 (i) 예를 들면, 기판 특성이 부적절하거나 만족하는 결정 범위 값 내에 있지 않은 경우, 또는 공정 매개변수가 수용가능한 범위로부터 벗어나는 경우, 에칭 순서로부터 특별한 기판(17)을 제거하고, (ii) 특별한 챔버(102) 내에서 처리를 종결하고, 또는 (iii) 공정 매개변수 또는 기판(17)의 적절하지 않은 특성의 결정시 공정 상태를 조정하기 위한 명령 신호를 제공하도록 추가로 적용될 수 있다. 공장 자동 호스트 컴퓨터는 또한 호스트 소프트웨어 프로그램에 의해 데이터의 평가에 반응하여 기판(17)의 에칭의 시작 또는 끝에서 명령 신호를 제공할 수 있다.
일 실시예에서, 제어기(200)는 컴퓨터에 의해 판독가능하고 메모리, 예를 들면 제거가능하지 않은 저장 매체 또는 제거가능한 저장 매체에 저장될 수 있는 컴퓨터 프로그램(206)을 포함한다. 컴퓨터 프로그램(206)은 일반적으로 챔버 및 챔버의 부품을 작동하기 위한 명령을 포함하는 프로그램 코드를 포함하는 공정 제어 소프트웨어, 챔버(102) 내에서 수행되는 공정을 모니터링하기 위한 공정 모니터링 소프트웨어, 안전 시스템 소프트웨어, 및 다른 제어 소프트웨어를 포함한다. 컴퓨터 프로그램(206)은 예를 들면, 어셈블리 랭귀지, C++, 파스칼, 또는 포트란과 같은 소정의 종래의 프로그래밍 랭귀지로 기록될 수 있다. 적절한 프로그램 코드는 종래의 텍스트 에디터를 이용하여 단일 파일, 다중 파일 내에 엔터되어(enter) 메모리의 컴퓨터 이용 매체 내로 저장 또는 포함된다. 엔터된 코드 텍스트가 높은 레벨의 랭귀지인 경우, 코드가 컴파일되어(compile), 결과적인 컴파일러 코드가 미리 컴파일된 라이브러리 루틴(library routine)의 대상 코드(object code)와 링크된다. 링크되고 컴파일된 대상 코드를 실행하기 위해, 이용자는 대상 코드를 불러내어, CPU가 프로그램에서 확인된 작업을 수행하도록 코드를 판독하여 실행하도록 한다.
본 발명에 따른 컴퓨터 프로그램(206)의 특정 실시예의 계층적 제어 구조의 예시적인 블록선도가 도 6에 도시되어 있다. 데이터 입력 장치(204)를 이용하여, 예를 들면, 이용자는 공정 선택기(210)에 의해 발생되는 디스플레이 상의 메뉴 또는 스크린에 반응하여 컴퓨터 프로그램(206)으로 공정 세트를 엔터한다. 컴퓨터 프로그램(206)은 기판 이송 메카니즘(도시안됨), 기판 지지부(105), 가스 분배기(132), 가스 배기부(144), 가스 에너자이저(188), 및 특정 공정에 포함되는 다른 부품을 제어하기 위한 명령 세트, 뿐만 아니라 챔버 공정을 모니터링하기 위한 명령 세트를 포함한다. 공정 세트는 특정 공정을 수행하기 위해 필요한 공정 매개변수의 미리결정된 그룹이다. 공정 매개변수는 제한 없이 기판 위치, 가스 성분, 가스 유량, 온도, 압력 및 RF 또는 마이크로파 파워 레벨과 같은 가스 에너자이저 세 팅을 포함하는 공정 상태이다.
공정 시컨서(process sequencer; 212)는 컴퓨터 프로그램(206) 또는 공정 선택기(210)로부터 공정 매개변수의 세트를 수용하여 작동을 제어하기 위한 명령 세트를 포함한다. 공정 시컨서(212)는 챔버(102) 내에서 다중 작업을 제어하는 챔버 매니저(218)로 특별한 공정 매개변수를 통과시킴으로써 공정 세트의 실행을 초기화한다. 챔버 매니저(218)는 예를 들면, 기판 위치설정 명령 세트(222), 가스 유동 제어 명령 세트(226) 및 가스 압력 제어 명령 세트(228)를 포함하는 가스 분배기 명령 세트(223), 온도 제어 명령 세트(230), 가스 에너자이저 제어 명령 세트(234), 가스 배기 제어 명령 세트(238) 및 공정 모니터링 명령 세트(240)와 같은 명령 세트를 포함할 수 있다.
기판 위치설정 명령 세트(222)는 예를 들면, 지지부(105)로부터 기판(17)을 로딩 및 언로딩하기 위해 이용되는 기판 이송 메카니즘(104)을 제어하기 위한 코드를 포함하는 기판 이송 메카니즘 명령 세트를 포함한다. 기판 위치설정 명령 세트(222)는 챔버 내에서 지지부(105)를 목표 높이로 상승 및 하강시키고 기판(17)을 기판 지지부(105)의 수용면으로부터 기판 지지부(105)의 수용면(116) 위로 일정한 거리 상승된 위치로 상승시킬 뿐만 아니라 지지부(105)의 기판 수용면(116)과 접촉 또는 그 위에 배치하기 위하여 기판(17)을 역으로 아래로 낮추기 위한 코드를 포함하는 기판 지지 명령 세트를 더 포함한다.
가스 분배기 명령 세트(223)는 트로틀 밸브의 위치를 조절함으로써 챔버(102) 내의 압력을 제어하기 위한 프로그램 코드를 포함하는 가스 압력 제어 명 령 세트(228)를 포함한다. 예를 들면, 트로틀 밸브의 위치는 트로틀 밸브가 개방 또는 폐쇄되는 정도만큼 조절된다. 가스 분배기 명령 세트(223)는 공정 가스의 상이한 성분의 유량을 제어하기 위한 코드를 포함하는 가스 유동 제어 명령 세트(226)를 더 포함한다. 예를 들면, 가스 유동 제어 명령 세트(226)는 라인(170)을 통하여 챔버(1020 내로 가스 출구로 이동하는 공정을 형성하도록 목표 가스 유량을 얻도록 가스 유동 제어 밸브의 개방 크기를 조절할 수 있다. 일 실시예에서, 가스 유동 제어 명령 세트(226)는 약 100 내지 500 sccm으로 공정 가스 유량을 설정하기 위한 프로그램 코드를 포함한다. 일 실시예에서, 가스 분배기 명령 세트(223)는 이산화탄소 가스를 포함하는 공정 가스를 챔버(102) 내로 도입하기 위한 코드를 포함한다. 일 실시예에서, 가스 분배기 명령 세트(223)는 이산화탄소 및 하나 또는 그 이상의 일산화탄소, 이원자 산소, 이원자 질소, 이원자 수소 및 이산화수소를 포함하는 공정 가스를 도입하도록 가스 분배기(132)를 작동하도록 하는 프로그램 코드를 포함한다.
온도 제어 명령 세트(230)는 예를 들면, 기판 지지부(105) 내의 저항성 히터 또는 가스 충진 램프에 의해, 에칭 동안 기판 지지부(105)의 온도를 제어하기 위한 코드를 포함한다. 온도 제어 명령 세트(230)는 측벽(106) 또는 천장(111)의 온도와 같은, 챔버(102)의 벽의 온도를 제어하기 위한 코드를 더 포함할 수 있다.
가스 에너자이저 제어 명령 세트(234)는 안테나(190)로 소스 전압을 인가하기 위한 코드를 포함한다. 이러한 명령 세트는 기판 지지부(105)에 내장된 전극 및 오버헤드 전극(125) 둘다에, 적어도 약 10 MHz의 제 1 주파수를 가지는 제 1 바 이어스 전압 및 약 4 MHz 미만의 제 2 바이어스 전압 주파수를 인가하기 위한 가스 에너자이저(188)를 작동하기 위한 코드의 라인을 더 포함한다. 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비율은 피쳐(15)의 높이의 적어도 약 10%가 되는 하부 에칭 유전체 피쳐의 에지 퍼시트 높이를 얻기에 충분하다. 일 실시예에서, 명령은 적어도 약 1 : 9가 되는 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비율을 설정하기 위하여 가스 에너자이저(188)를 작동하도록 하는 프로그램 코드를 포함한다. 일 실시예에서, 프로그램 코드는 약 11 : 1 미만이고 유전체 피쳐(19)의 높이의 적어도 약 30%가 되는 하부 에칭 유전체 피쳐(15)의 에지 퍼시트 높이(19)를 얻기에 충분히 낮은, 제 1 바이어스 전압 대 제 2 바이어스 전압의 전력 레벨의 비율을 설정하기 위하여 가스 에너자이저(188)를 작동하도록 하는 명령을 포함한다. 일 실시예에서, 프로그램 코드는 약 50 내지 1000의 전력 레벨로 제 1 바이어스 전압을 설정하고 약 50 내지 1000의 전력 레벨로 제 2 바이어스 전압을 설정하도록 가스 에너자이저(188)를 작동시키기 위한 명령 세트를 포함한다. 일 실시예에서, 프로그램 코드는 제 1 주파수를 약 13.6 MHz로 그리고 제 2 주파수를 약 2 MHz로 설정하도록 가스 에너자이저(188)를 작동시키기 위한 명령 세트를 포함한다.
가스 배기 제어 명령 세트(238)는 챔버(102)로부터 사용된 공정 가스를 배기하도록 배기부(144)를 작동하기 위한 코드를 포함한다.
공정 모니터링 명령 세트(240)는 챔버(102) 내의 공정을 모니터링하기 위한 프로그램 코드를 포함할 수 있다. 예를 들면, 공정 모니터링 명령 세트는 기 판(17)으로부터 반사된 방사선의 파장의 감지된 세기 또는 에너지를 가진 가스 방사선 방출에 관련하여 발생된 신호를 분석하기 위한 프로그램 코드를 포함할 수 있다. 공정 모니터링 명령 세트는 측정된 반사 광선 비임에서 그리고 및 기판(17) 상의 층의 두께로부터 간섭 무늬를 결정하기 위한 신호로 감지된 최대 및 최소 개수를 카운팅함으로써 파장의 세기의 신호 추적을 분석하기 위한 프로그램 코드를 포함한다. 공정 모니터링 명령 세트(240)는 또한 에칭 엔드포인트에서 유도되는 특징적인 피쳐를 감지하기 위하여, 신호를 분석하여 신호 파장 형태의 부분을 저장된 특성 파장형태, 또는 다른 대표적인 패턴과 비교하기 위한 프로그램 코드를 포함할 수 있다.
작업 세트를 수행하기 위한 개별 명령 세트로서 설명되었지만, 이러한 명령 세트 각각은 서로 통합될 수 있거나 원하는 작업 세트를 수행하기 위하여 또 다른 일로 통합된 작업들의 하나의 세트의 프로그램 코드가 될 수 있다. 따라서, 본 명세서에서 설명된 제어기(200) 및 컴퓨터 프로그램(206)은 본 명세서에서 설명된 기능적 루틴의 특정 실시예로 제한되지 않으며, 균등한 기능 세트를 수행하는 통합된 프로그램 코드 또는 어떠한 다른 루틴 세트도 본 발명의 범위 내에 있다. 또한, 제어기(200)가 챔버(102)의 일 실시예에 대해 도시되었지만, 다른 챔버가 이용될 수 있다.
비록 본 발명이 소정의 바람직한 실시예에 대해 상당히 상세하게 설명되었지만, 다른 실시예도 가능하다. 예를 들면, 본 발명은 특별히 언급된 것이 아닌 에칭 가스를 이용할 수 있으며, 다른 반도체 및 언급된 것 외의 유전체 재료를 에칭 하기 위해 이용될 수 있다. 공정 가스(102)는 또한 본 기술 분야의 일반적인 기술자에게 명백한 다른 균등한 구성을 포함할 수 있다. 또한, 다양한 타입의 기판 처리 챔버가 이용될 수 있을 때, 상술된 장치(100)는 인에이블러TM 챔버로 제한되지 않는다. 따라서, 첨부된 청구범위는 본 명세서에 포함된 바람직한 실시예의 상세한 설명으로 제한되지 않아야 한다.
도 1은 다중 층 및 에지 퍼시트 높이가 주어진 에지를 가지는 피쳐를 가지는 기판의 개략적인 측면도.
도 2a 및 도 2b는 (ⅰ) 에칭 유전체 피쳐 위의 잔여 레지스트, 및 (ii) 이산화 탄소를 포함하는 에너지를 가진 공정 가스로 잔여 레지스트의 제거 후의 미세 구조물을 보여주는 기판 단면의 전자 현미경 사진.
도 3a 및 도 3b는 (i) 200 와트의 총 바이어스 전력 및 (ii) 500 와트의 통 바이어스 전력에서 달성되는 수직 퍼시팅(faceting)의 양을 보여주는 기판 단면의 전자 현미경 사진.
도 4a, 도 4b 및 도 4c는 에너지를 가진 공정 가스가 (i) 10 mT, (ii) 20 mT 및 (iii) 40 mT에서 작동될 때, 달성되는 수직 퍼시팅의 양을 보여주는 기판 단면의 전자 현미경 사진.
도 5는 안테나 그리고 제 1 및 제 2 공정 전극을 가지는 기판 처리 챔버의 단면도.
도 6은 도 5의 공정 챔버를 작동하고 그 안에 수행되는 공정을 모니터링하기에 적절한 컴퓨터 프로그램 구성의 선도.

Claims (14)

  1. 기판 상의 유전체 피쳐의 에지 퍼시트 높이를 제어하면서 상기 유전체 피쳐 위의 레지스트 층을 제거하기 위한 기판 처리 방법으로서,
    상기 방법은 안테나 그리고 제 1 및 제 2 공정 전극을 포함하는 기판 처리 챔버에서 수행되며, 상기 방법은,
    (a) 상기 유전체 피쳐 위에 레지스트 층을 가지는 기판을 상기 챔버 내에 배치하는 단계,
    (b) 상기 하부의 유전체 피쳐의 에지 퍼시트 높이를 제어하면서 상기 레지스트 층을 제거하는 단계,
    (d) 상기 챔버로부터 상기 공정 가스를 배기하는 단계를 포함하며,
    상기 단계 (b)는 (i) 상기 챔버 내로 CO2를 포함하는 공정 가스를 도입하는 단계,
    (ii) 상기 공정 가스에 에너지를 가하는 단계에 의해 수행되며,
    상기 단계(ii)는 (1) 상기 안테나로 소스 전압을 인가하는 단계,
    (2) 상기 제 1 및 제 2 공정 전극으로, 10 MHz 이상의 제 1 주파수를 가지는 제 1 바이어스 전압 및 4 MHz 미만의 제 2 주파수를 가지는 제 2 바이어스 전압을 인가하는 단계에 의해 수행되며,
    상기 제 1 바이어스 전압 대 상기 제 2 바이어스 전압의 전력 레벨의 비율은 1 : 9 이상이며, 상기 에너지를 가진 가스가 상기 유전체 피쳐의 높이의 10% 이상이 되는 상기 유전체 피쳐의 에지 퍼시트 높이를 제공하는,
    기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 제 1 바이어스 전압 대 상기 제 2 바이어스 전압의 전력 레벨의 비율이 11 : 1 미만인,
    기판 처리 방법.
  3. 제 1 항에 있어서,
    상기 제 1 바이어스 전압 대 상기 제 2 바이어스 전압의 전력 레벨의 비율은 11 : 1 미만이고, 상기 에너지를 가진 가스는 상기 유전체 피쳐의 높이의 30% 이상이 되는 상기 유전체 피쳐의 에지 퍼시트 높이를 제공하는,
    기판 처리 방법.
  4. 제 1 항에 있어서,
    상기 제 1 또는 제 2 바이어스 전압 중 하나 이상이 50 내지 1000 와트의 전 력 레벨로 인가되는,
    기판 처리 방법.
  5. 제 1 항에 있어서,
    상기 제 1 바이어스 주파수는 13.6 MHz이고, 상기 제 2 바이어스 주파수는 2 MHz인,
    기판 처리 방법.
  6. 제 1 항에 있어서,
    상기 소스 주파수는 40 내지 200 MHz이고, 상기 제 1 바이어스 주파수는 4 내지 20 MHz이고 상기 제 2 바이어스 주파수는 1 내지 4 MHz인,
    기판 처리 방법.
  7. 제 1 항에 있어서,
    상기 공정 가스는 CO, O2, N2, H2 또는 H2O 중 하나 이상인,
    기판 처리 방법.
  8. 제 7 항에 있어서,
    상기 공정 가스 내의 상기 CO2의 백분율은 10% 이상인,
    기판 처리 방법.
  9. 제 1 항에 있어서,
    상기 공정 가스는 300 mT 미만의 압력으로 유지되는,
    기판 처리 방법.
  10. 기판 처리 장치로서,
    (a) 공정 챔버로서, (1) 유전체 피쳐 위에 레지스트 층을 포함하는 기판을 수용하기 위한 기판 수용면을 포함하는 기판 지지부, (2) 상기 챔버 내에 공정 가스를 분배하기 위한 가스 분배기, (3) (i) 상기 챔버에 대한 안테나, 및 (ii) 상기 챔버 내의 제 1 및 제 2 공정 전극을 포함하며 상기 공정 가스에 에너지를 가하기 위한 가스 에너자이저, 및 (4) 가스 배기부를 포함하는, 공정 챔버, 및
    (b) 상기 공정 챔버, 상기 가스 분배기, 상기 가스 에너자이저, 및 상기 가 스 배기부에 작동적으로 결합되는 제어기로서, 상기 제어기는 (i) 상기 가스 분배기가 상기 챔버 내로 CO2를 포함하는 공정 가스를 도입하고, (ii) 상기 가스 에너자이저가 (1) 상기 안테나로 소스 전압을 인가하고 (2) 상기 챔버의 상기 제 1 및 제 2 공정 전극으로 제 1 바이어스 전압 및 제 2 바이어스 전압을 인가하도록 작동함으로써 상기 공정 가스가 에너지를 가지게 되고 (iii) 상기 가스 배기부가 상기 챔버로부터 상기 공정 가스를 배기하도록 작동하는 프로그램 코드를 포함하는 제어기를 포함하며,
    상기 제 1 바이어스 전압은 적어도 약 10 MHz의 제 1 주파수를 가지며 상기 제 2 바이어스 전압은 약 4 MHz 미만의 제 2 주파수를 가지며, 상기 제 1 바이어스 전압 대 상기 제 2 바이어스 전압의 전력 레벨의 비율은 약 1 : 9 이상이며, 상기 에너지를 가진 가스가 상기 유전체 피쳐의 높이의 약 10%가 되는 하부의 상기 유전체 피쳐의 에지 퍼시트 높이를 제공하는,
    기판 처리 장치.
  11. 제 10 항에 있어서,
    상기 프로그램 코드는 약 11 : 1 미만의 상기 제 1 바이어스 전압 대 상기 제 2 바이어스 전압의 전력 레벨의 비율을 설정하도록 상기 가스 에너자이저가 작동되도록 하는 명령을 포함하는,
    기판 처리 장치.
  12. 제 10 항에 있어서,
    상기 프로그램 코드는 상기 제 1 및 제 2 바이어스 전압들 중 하나 이상을 약 50 내지 약 1000 와트의 전력 레벨로 설정하도록 상기 가스 에너자이저를 작동시키는 명령을 포함하는,
    기판 처리 장치.
  13. 제 10 항에 있어서,
    상기 프로그램 코드는 상기 제 1 주파수를 약 13.6 MHz로 그리고 상기 제 2 주파수를 약 2 MHz로 설정하기 위해 상기 가스 에너자이저를 작동시키는 명령을 포함하는,
    기판 처리 장치.
  14. 제 10 항에 있어서,
    상기 프로그램 코드는 CO, O2, N2, H2 및 H2O 중 하나 또는 그 이상을 포함하 는 공정 가스를 제공하도록 상기 가스 분배기를 작동시키는 명령을 포함하는,
    기판 처리 장치.
KR1020070097353A 2006-10-31 2007-09-27 하부 피쳐의 레지스트 제거 및 퍼시트 제어를 위한플라즈마 KR100947678B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/555,017 US7758763B2 (en) 2006-10-31 2006-10-31 Plasma for resist removal and facet control of underlying features
US11/555,017 2006-10-31

Publications (2)

Publication Number Publication Date
KR20080039215A true KR20080039215A (ko) 2008-05-07
KR100947678B1 KR100947678B1 (ko) 2010-03-16

Family

ID=39330774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097353A KR100947678B1 (ko) 2006-10-31 2007-09-27 하부 피쳐의 레지스트 제거 및 퍼시트 제어를 위한플라즈마

Country Status (6)

Country Link
US (1) US7758763B2 (ko)
EP (1) EP1942377A3 (ko)
JP (1) JP4800287B2 (ko)
KR (1) KR100947678B1 (ko)
CN (1) CN101174108A (ko)
TW (1) TWI358767B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758763B2 (en) 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
US7968473B2 (en) * 2006-11-03 2011-06-28 Applied Materials, Inc. Low temperature process for depositing a high extinction coefficient non-peeling optical absorber for a scanning laser surface anneal of implanted dopants
US8519724B2 (en) * 2007-10-05 2013-08-27 Lam Research Corporation Electrode for use in measuring dielectric properties of parts
US7637269B1 (en) * 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705597A (en) * 1985-04-15 1987-11-10 Harris Corporation Photoresist tapering process
JPS6267090A (ja) * 1985-09-19 1987-03-26 Shin Etsu Chem Co Ltd ４−クロロメチルフエニルメチルジクロロシラン
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
US5259925A (en) * 1992-06-05 1993-11-09 Mcdonnell Douglas Corporation Method of cleaning a plurality of semiconductor devices
WO1995032315A1 (en) 1994-05-13 1995-11-30 Applied Materials, Inc. Magnetically enhanced multiple capacitive plasma generation apparatus and related method
KR0137841B1 (ko) 1994-06-07 1998-04-27 문정환 식각잔류물 제거방법
US5658829A (en) * 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US6054013A (en) * 1996-02-02 2000-04-25 Applied Materials, Inc. Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density
US6036878A (en) * 1996-02-02 2000-03-14 Applied Materials, Inc. Low density high frequency process for a parallel-plate electrode plasma reactor having an inductive antenna
US6345589B1 (en) * 1996-03-29 2002-02-12 Applied Materials, Inc. Method and apparatus for forming a borophosphosilicate film
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6170428B1 (en) * 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
US5882424A (en) * 1997-01-21 1999-03-16 Applied Materials, Inc. Plasma cleaning of a CVD or etch reactor using a low or mixed frequency excitation field
US6035803A (en) * 1997-09-29 2000-03-14 Applied Materials, Inc. Method and apparatus for controlling the deposition of a fluorinated carbon film
EP0940846A1 (en) * 1998-03-06 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Method for stripping ion implanted photoresist layer
US6387819B1 (en) 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
US6734120B1 (en) 1999-02-19 2004-05-11 Axcelis Technologies, Inc. Method of photoresist ash residue removal
US6767698B2 (en) * 1999-09-29 2004-07-27 Tokyo Electron Limited High speed stripping for damaged photoresist
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6528751B1 (en) 2000-03-17 2003-03-04 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma
US7030335B2 (en) * 2000-03-17 2006-04-18 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US6894245B2 (en) * 2000-03-17 2005-05-17 Applied Materials, Inc. Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US7196283B2 (en) * 2000-03-17 2007-03-27 Applied Materials, Inc. Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface
US6857387B1 (en) * 2000-05-03 2005-02-22 Applied Materials, Inc. Multiple frequency plasma chamber with grounding capacitor at cathode
JP2004514272A (ja) 2000-06-14 2004-05-13 アプライド　マテリアルズ　インコーポレイテッド 基板のクリーニング装置及び方法
WO2002015231A2 (en) 2000-08-14 2002-02-21 Motorola, Inc. A method for patterning layers of semiconductor devices
US6576564B2 (en) * 2000-12-07 2003-06-10 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6794293B2 (en) * 2001-10-05 2004-09-21 Lam Research Corporation Trench etch process for low-k dielectrics
JP2003017469A (ja) * 2001-06-29 2003-01-17 Tokyo Electron Ltd エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法
US6706138B2 (en) 2001-08-16 2004-03-16 Applied Materials Inc. Adjustable dual frequency voltage dividing plasma reactor
WO2003021659A1 (en) * 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
US6991739B2 (en) 2001-10-15 2006-01-31 Applied Materials, Inc. Method of photoresist removal in the presence of a dielectric layer having a low k-value
US6848455B1 (en) * 2002-04-22 2005-02-01 Novellus Systems, Inc. Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species
US6597964B1 (en) * 2002-05-08 2003-07-22 Taiwan Semiconductor Manufacturing Co., Ltd Thermocoupled lift pin system for etching chamber
US6649532B1 (en) * 2002-05-09 2003-11-18 Applied Materials Inc. Methods for etching an organic anti-reflective coating
JP4109020B2 (ja) * 2002-06-11 2008-06-25 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20040050406A1 (en) 2002-07-17 2004-03-18 Akshey Sehgal Compositions and method for removing photoresist and/or resist residue at pressures ranging from ambient to supercritical
US7134941B2 (en) 2002-07-29 2006-11-14 Nanoclean Technologies, Inc. Methods for residue removal and corrosion prevention in a post-metal etch process
US20040025791A1 (en) * 2002-08-09 2004-02-12 Applied Materials, Inc. Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7510665B2 (en) * 2003-08-15 2009-03-31 Applied Materials, Inc. Plasma generation and control using dual frequency RF signals
US7431857B2 (en) * 2003-08-15 2008-10-07 Applied Materials, Inc. Plasma generation and control using a dual frequency RF source
US7838430B2 (en) * 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
US7879185B2 (en) * 2003-12-18 2011-02-01 Applied Materials, Inc. Dual frequency RF match
US7326872B2 (en) * 2004-04-28 2008-02-05 Applied Materials, Inc. Multi-frequency dynamic dummy load and method for testing plasma reactor multi-frequency impedance match networks
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7396769B2 (en) 2004-08-02 2008-07-08 Lam Research Corporation Method for stripping photoresist from etched wafer
US20060130767A1 (en) * 2004-12-22 2006-06-22 Applied Materials, Inc. Purged vacuum chuck with proximity pins
US20060199370A1 (en) * 2005-03-01 2006-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
US7359177B2 (en) * 2005-05-10 2008-04-15 Applied Materials, Inc. Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output
KR101117450B1 (ko) 2006-03-09 2012-03-13 어플라이드 머티어리얼스, 인코포레이티드 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20070243714A1 (en) * 2006-04-18 2007-10-18 Applied Materials, Inc. Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step
US7264688B1 (en) * 2006-04-24 2007-09-04 Applied Materials, Inc. Plasma reactor apparatus with independent capacitive and toroidal plasma sources
US7790047B2 (en) * 2006-04-25 2010-09-07 Applied Materials, Inc. Method for removing masking materials with reduced low-k dielectric material damage
US7758763B2 (en) 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
KR20090094368A (ko) * 2006-12-11 2009-09-04 어플라이드 머티어리얼스, 인코포레이티드 건식 포토레지스트 스트립핑 프로세스 및 장치
US7595005B2 (en) * 2006-12-11 2009-09-29 Tokyo Electron Limited Method and apparatus for ashing a substrate using carbon dioxide

Also Published As

Publication number Publication date
TW200836257A (en) 2008-09-01
JP2008124460A (ja) 2008-05-29
EP1942377A3 (en) 2009-11-25
EP1942377A2 (en) 2008-07-09
US7758763B2 (en) 2010-07-20
US20080102645A1 (en) 2008-05-01
TWI358767B (en) 2012-02-21
KR100947678B1 (ko) 2010-03-16
CN101174108A (zh) 2008-05-07
JP4800287B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
US6852242B2 (en) Cleaning of multicompositional etchant residues
US8083963B2 (en) Removal of process residues on the backside of a substrate
KR100786887B1 (ko) 챔버로부터의 배출물을 모니터링하는 방법 및 장치와, 챔버 클리닝 장치
US6318384B1 (en) Self cleaning method of forming deep trenches in silicon substrates
US6783626B2 (en) Treatment and evaluation of a substrate processing chamber
US7887637B2 (en) Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning
JP5061231B2 (ja) 水素含有ラジカルによる未変性酸化物の洗浄
US6905800B1 (en) Etching a substrate in a process zone
EP1918979A2 (en) Etching oxide with high selectivity to titanium nitride
US6843881B2 (en) Detecting chemiluminescent radiation in the cleaning of a substrate processing chamber
US20030033979A1 (en) Process chamber having multiple gas distributors and method
CN108511339B (zh) 处理方法和等离子体处理装置
JPH1171680A (ja) 基板処理装置と共に用いるための改良型遠隔マイクロ波プラズマソース用装置
KR20010021723A (ko) 원격 플라즈마 세정 장치
US20030183243A1 (en) Cleaning residues from surfaces in a chamber by sputtering sacrificial substrates
US6784110B2 (en) Method of etching shaped features on a substrate
KR100947678B1 (ko) 하부 피쳐의 레지스트 제거 및 퍼시트 제어를 위한플라즈마
US20030141178A1 (en) Energizing gas for substrate processing with shockwaves
US20100193131A1 (en) Ashing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee