CN101174108A - 用于抗蚀剂去除和下层部件刻面控制的等离子体 - Google Patents

用于抗蚀剂去除和下层部件刻面控制的等离子体 Download PDF

Info

Publication number
CN101174108A
CN101174108A CNA2007101615484A CN200710161548A CN101174108A CN 101174108 A CN101174108 A CN 101174108A CN A2007101615484 A CNA2007101615484 A CN A2007101615484A CN 200710161548 A CN200710161548 A CN 200710161548A CN 101174108 A CN101174108 A CN 101174108A
Authority
CN
China
Prior art keywords
gas
bias voltage
substrate
chamber
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101615484A
Other languages
English (en)
Inventor
易锋·周
李思义
特里·梁
迈克尔·D·阿马科斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101174108A publication Critical patent/CN101174108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在含有天线、第一和第二电极的衬底处理腔中处理含有覆在电介质部件上的抗蚀剂层的衬底。将含有CO2的工艺气体引入到腔中。通过将源电压施于天线并施加电极而激发工艺气体以形成等离子体，第一偏压具有至少10MHz的第一频率和第二偏压具有小于约4MHz的第二频率。设置第一偏压和所述第二偏压的功率级别的比率以获得下层电介质部件的边缘削面高度，其至少为电介质部件高度的约10％。

Description

用于抗蚀剂去除和下层部件刻面控制的等离子体
技术领域
本发明的实施方式涉及从衬底上移除抗蚀剂，同时控制正蚀刻于衬底上的下层部件的属性。
背景技术
在衬底加工工艺中，在衬底上形成半导体、电介质和导电材料并且蚀刻形成栅、通孔、接触孔以及互连部件。这些材料典型地通过化学气相沉积(CVD)、物理气相沉积(PVD)、氧化和氮化工艺形成。例如，在CVD工艺中，活性气体用于在衬底上沉积材料的层，以及在PVD工艺中，在衬底上，溅射靶材以在衬底上沉积材料。在氧化和氮化工艺中，通过将衬底暴露到合适的气态环境下形成氧化物的层或氮化物的层，通常分别为二氧化硅或氮化硅。在蚀刻工艺中，通过光刻方法，在衬底上形成光刻胶的构图的抗蚀(etch-resistant)掩膜和/或硬质掩膜，并且通过被激发的气体蚀刻衬底上暴露部分。
在电介质蚀刻工艺中，蚀刻衬底上的电介质层以形成接触孔的通孔。在蚀刻工艺中，抗蚀剂层沉积在电介质层上，并且通过光刻在构图以暴露部分下层电介质材料。之后，蚀刻电介质材料的暴露部分，从而在衬底上形成部件。在蚀刻工艺之后，通过所熟知的抗蚀剂剥离工艺从衬底上移除残存在部件上的残留抗蚀剂。
然而，在不损坏下层电介质部件的情况下难以剥离上覆的残留抗蚀剂，尤其当抗蚀剂和下层(underlying)材料都含有相同元素的时候。移除包含碳的残留光刻胶的传统抗蚀剂剥离工艺，其利用在氧或氧和氨的激发等离子体中灰化抗蚀剂中的碳，损害含有低k电介质的下层被蚀刻部件，其中该低k电介质也含有碳。传统的抗蚀剂剥离等离子体化学过程(chemistry)从下层部件移除过量的碳，导致碳损耗并增加了孔隙度(porosity)，反过来也不期望地增加了材料的介电常数。此外，也可以水平蚀刻侧壁以提供不同横截面的较窄部件和不期望玻璃酒杯状的剖面。对于被蚀刻的电介质部件希望能够保持一致的临界尺寸和形状。
当试图控制下层低k的电介质部件的边缘刻面高度时，引起另一个问题。所述边缘刻面高度是很重要的，原因在于其控制铜挡板(barrier)覆盖或在随后的传导金属沉积工艺中的籽晶(seed)层覆盖度。所需的边缘平面量通常综合确定。在传统抗蚀剂剥离工艺中，下层的电介质部件的边缘和拐角通常不能充分回蚀，从而不能提供电介质部件所需的横截面轮廓，该电介质部件防止随后的均匀铜挡板或晶种沉积到电介质部件之间的中空区域中。
因此，期望能在不损坏下面的蚀刻电介质部件的情况下去除叠在被蚀刻的电介质部件上的残留抗蚀剂。还期望保持这些部件的良好的临界尺寸控制。并期望控制电介质部件的边缘刻面高度。
发明内容
本发明提供一种移除覆在衬底的电介质部件的抗蚀剂层，同时控制电介质部件的边缘刻面高度的方法。
在具有天线和第一与第二工艺电极的处理腔中执行该方法。通过将源电压施于天线并通过施加到第一工艺电极和第二工艺电极而激发工艺气体，第一偏压具有至少为10MHz的频率以及第二偏压具有小于4MHz的频率。在一个方案中，第一偏压和第二偏压的功率级别的比率至少为1∶9。被激发的气体提供至少为电介质部件高度的10％的电介质部件的边缘刻面高度。
能够执行所述工艺的衬底处理装置包含：具有衬底支架的处理腔、气体分布器、气体激发器和气体排放装置。气体激发器包含在腔周围的天线和第一与第二电极。控制器有效地耦合到工艺腔、气体分布器、气体激发器和气体排放装置。控制器包含程序以运行：气体分布器从而将工艺气体引入到腔中和气体激发器以激发工艺气体以将源电压施于天线并施加到腔室中的第一和第二工艺电极，第一偏压具有第一频率和第二偏压具有第二频率。在一个方案中，第一频率至少为约10MHz，第二频率小于约4MHz。第一偏压和第二偏压的功率级别的比率至少为1∶9。被激发的气体提供约为电介质部件高度的10％的上覆的电介质部件的边缘刻面高度。
附图说明
参过参照以下说明、附加的权利要求书和附图，本发明的特征、方案和优点能更明显易懂，其中附图视图了本发明的示例性部件。然而，应该理解大多数部件都可以用于本发明，而不仅仅局限于特定附图的文本，并且本发明包含这些特征的任意结合，其中：
图1是具有多个层的衬底和具有给定边缘刻面高度的边缘的部件的示意性截面图；
图2A到2B是衬底的横截面的扫描电子显微图，其示出了(i)覆在所蚀刻的电介质部件上的残留抗蚀剂，和(ii)在通过含有二氧化碳的激发工艺气体将残留的抗蚀剂移除后的器件；
图3A到3B是衬底横截面的扫描电子显微图，其示出了在(i)200瓦的总偏置功率和(ii)500瓦的总偏置功率下所获得的垂直平面量；
图4A、4B和4C是衬底横截面的扫描电子显微图，其示出当激发工艺气体在(i)10mT，(ii)20mT和(iii)40mT下操作时所获得的垂直刻面(faceting)量；
图5是具有天线和第一及第二工艺电极的衬底处理腔的横截面图；以及
图6是适用于允许图5的处理腔并监控在那里执行的工艺的计算机程序结构的示意性结构图。
具体实施方式
衬底处理方法用于移除在衬底17上形成并覆盖被蚀刻的电介质部件15上的抗蚀剂层10。该方法从被蚀刻的部件15上移除抗蚀剂层10，同时控制所述部件15的边缘刻面高度19。在衬底17上覆盖部件15上的抗蚀剂层10可以包含具有层厚度为约50到约1000纳米的光刻胶。衬底17在抗蚀剂层10下面可以包含材料的一个或多个层23，图1示出。该层23常常是彼此叠覆并且可以包含，例如，碳掺杂的硅氧化物、多孔碳掺杂的硅氧化物、二氧化硅、未掺杂的硅酸盐玻璃、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、Si3N4，或者TEOS沉积的玻璃；半导体层包含，例如，含硅层诸如多晶硅或硅化合物；以及传导层如包含例如铝、铜或诸如钨硅化物和钴硅化物的金属硅化物的含金属层。在一个实施例中，衬底17由在氧化物硬掩膜上形成的光刻胶层组成，该氧化物硬掩膜位于在氮掺杂的硅碳化物阻挡膜上所形成的多孔超低k材料(多孔碳掺杂的硅氧化物)的上面。所述层的厚度分别为约50nm到约1000nm，20nm到约200nm，100nm到约2000nm，以及10nm到约100nm。
虽然通过示例性工艺条件和才示出了在以下描述的蚀刻工艺，但是应当理解本工艺可用于各种目的的蚀刻，并且本发明不限于此处公开的示例性实施方式。
在处理期间，衬底17，对其进行蚀刻处理以移除叠在电介质部件15上的抗蚀剂层10，放置含有腔室的衬底处理装置中，其中该腔室包含天线以及第一和第二工艺电极。为了移除抗蚀剂10同时控制下层所蚀刻的电介质部件15的边缘刻面高度19，将工艺气体引入腔室并在腔室内部激发该工艺气体。被激发的工艺气体包含被激发的蚀刻气体物种，如反应解离和自由基物种，其能够蚀刻衬底17上的抗蚀剂层10。
在图2A和2B中示出根据本发明的处理衬底的实施例。在图2A中，衬底17包含抗腐蚀材料，其包含覆在电介质部件15上的抗蚀剂层10。抗蚀剂层10抵制在选择以蚀刻到和/或通过如衬底17的层23的下层材料的工艺条件下引入到工艺区域的工艺气体所进行的蚀刻，以形成所需的部件15。为了蚀刻，可构图抗蚀剂层10以暴露部分下层材料。该构图步骤可在工艺腔中通过传统的光刻方法或通过蚀刻的抗蚀剂材料10实现。抗腐蚀材料可以包含抗蚀剂材料，如聚合物或有机抗蚀剂。在一个实施例中，抗腐蚀材料包含有机聚合光刻胶，其对于紫外线光频率是透明的并且不阻碍紫外线波长范围内的入射光束。可选地或此外，抗腐蚀材料可以包含掩膜材料，包含例如电介质材料或硬掩膜，诸如硅氧化物、TEOS、硅氮化物或等价物。在一个实施例中，衬底17含有包括在掩膜材料上构图后的抗蚀剂材料的抗腐蚀材料。
引入到腔中的工艺气体包含能够被激发以蚀刻透过衬底17上的抗蚀剂层10从而暴露下层被蚀刻的电介质部件15的气体组分，如图2B所示。适合的工艺气体包含二氧化碳气体。在一个实施例中，工艺气体中的二氧化碳气体的百分比至少为约10％。在一个实施例中，工艺气体包含二氧化碳和或者一氧化物或双原子(diatomic)氧，其中工艺气体中的二氧化碳百分比至少为约10％。在一个实施例中，工艺气体包含二氧化碳、双原子氮和或者一氧化碳或双原子氧。在一个实施例中，工艺气体包含二氧化碳以及一氧化碳、双原子氧、双原子氮、双原子氢和过氧化氢中的一种或多种。人们认为工艺气体中二氧化碳的含量越高，由重二氧化碳离子轰击的衬底17上的抗蚀剂层10就越多。越多的离子轰击覆于电介质部件15上的抗蚀剂层10导致部件15的边缘刻面高度19越大。
还发现腔中气压越低，轰击衬底17上的抗蚀剂层10的离子就越多，并因此，得到器件15越高的边缘刻面高度19。图4A-4C示出当处理气体分别在10，20以及40mT运行时所得到的垂直刻面(faceting)的百分比。这些部件的边缘21的垂直刻面的相应百分比分别为63％、48％和44％。在一个实施例中，腔中的工艺气体在低于约300mT的压力下操作。在一个实施例中，腔中的工艺气体在从约5到约15mT的压力下操作。
可通过电感和/或电容性耦合能量到腔室而激发工艺气体。通过“被激发的工艺气体”意味着工艺气体是活性或高能的，从而将解离物种、非解离物种、离子物种和中性物种中的一种或多种激发为更加化学活性的较高能量状态。在图1示出的实施例中，通过施加源电压与腔的顶部毗邻的天线以及还施加第一和第二偏压到每个工艺电极来激发处理气体；例如顶电极和嵌入到衬底支架中的电极。源电压和偏压也可以为，例如分别为RF源电压和RF偏压。
施加到每个工艺电极的第一和第二偏压具有不同的频率。第一偏压具有至少约10MHz的频率，同时第二偏压的频率小于约4MHz。第一偏压与第二偏压的功率比的应用足以获得下层被蚀刻的电介质部件15的边缘刻面高度19，也就是为部件15高度的至少10％。在一个实施例中，第一偏压与第二偏压的功率级别的比率小于约1∶9。第一偏压与第二偏压的功率级别的比率控制部件15的边缘刻面高度19，原因在于第二偏压产生更高能量的离子。在一个实施例中，第一偏压与第二偏压功率级别的比率小于约11∶1，并且足够低以获得下层的被蚀刻电介质部件15的边缘刻面高度19，其为电介质部件15高度的至少30％。源电压的功率级别与第一和第二偏压总和的功率级别的比率为约0∶1到约50∶1。
施加到天线的适当的源功率级别可以为，例如从约0到约1000瓦，并且在一个实施例中为约2000瓦。总源功率越高，在衬底上部件15的边缘21处获得的垂直刻面高度越小。在一个实施例中，施加到天线的源频率在约40到约200MHz之间变化。
第一偏压的适当的偏压功率级别为在从约50到约1000瓦的范围内，并且第二偏压为在从约50到约1000瓦的范围内。发现总偏置功率越高，所获得的垂直刻面越大或衬底17上部件15的边缘刻面高度19越大。图3A和3B示出衬底17的横截面的扫描电子显微图，其示出了所获得的垂直刻面的百分比在(i)200瓦的总偏置功率下产生约51％的刻面以及(ii)500瓦的总偏置功率下产生83％的刻面。
在一个实施例中，第一偏置频率为约4到约20MHz和第二偏置频率为约1到约4MHz。在一个实施例中，第一偏置频率为约13.6MHz而第二偏置频率为约2MHz。
衬底17可以暴露于被激发的工艺气体中从约10到约600秒的一段时间，并且暴露时间取决于需要移除的光刻胶量。被激发的工艺气体蚀刻衬底17上的抗蚀剂层10以形成通过排气装置从腔室排出的挥发性气态物种。
蚀刻过程的终点可以由光谱方法决定。例如，当充分移除或蚀刻透过衬底17的抗蚀剂层10以暴露(reveal)衬底17上的下层电介质部件15时，和/或当已经获得了诸如部件15的特定边缘刻面高度19的所需尺寸时，可产生蚀刻阶段的终点。确定抗蚀剂移除的蚀刻阶段的终点考虑一旦完成就停止对衬底17的蚀刻，从而减少衬底17的过蚀刻或欠蚀刻的发生。可以通过监测来自腔室中等离子的辐射发射而确定终点，该腔室可根据被激发气体组分变化，诸如例如由蚀刻透过覆盖层而产生的组分变化，而发出改变强度和波长的辐射，以暴露衬底17上的下层。通过检测辐射发射的一种或多种波长强度而监测辐射发射。产生与被检测强度相关的信号，并分析此信号，例如通过控制器，以确定辐射的一种或多种波长的强度变化，如表示蚀刻阶段终点的强度增加或减少。蚀刻终点还可通过监测在蚀刻工艺期间反射到衬底17的辐射来确定。
在此所描述的装置100的特定实施例适合于处理衬底17如半导体衬底，并适于那些普通技术人员以处理其它衬底17诸如平板显示器、聚合物板或其他电路容纳结构。因此，装置100不应将本发明的范围或其等价物限制于在此所提供的示例性实施例。
图5示出了适于根据在此所述的工艺处理衬底17的装置100的实施例。图5示出了被称作EnablerTM蚀刻系统的衬底处理装置100的横截面图，可以从California的Santa Clara的应用材料有限公司处得到，并且由Daniel Hoffman等人发表的美国专利申请No.6,528,751中公开发表，在此引用其全部内容作为参考。装置100的衬底处理腔102安装在提供电、管道(plumbing)和其他辅助功能的平台上(未示出)。该平台典型地支撑真空交换腔和衬底传递腔。真空交换腔容纳待处理的衬底17盒(cassette)。衬底传递腔包含衬底传递机构104如包含衬底叶片的机器手，以将盒中的衬底17传递进出平台上不同的腔中来处理。腔体在真空环境下互连，从而可以在装置100内连续处理衬底17，由此减少了衬底17的污染，否则在不同处理阶段分立的腔室之间传递衬底时也可能发生污染。
衬底处理装置100包含处理腔102，该处理腔102包含具有设置在其上的侧壁106、底部108和顶部111的围墙；围墙形成隔离的处理环境。通过利用磁性隔离，可将腔102的侧壁106与腔102中的处理环境隔离。可选地，侧壁106上具有涂覆在其上的电介质，或者环形电介质插件或设置在侧壁106附近的可移除衬垫。顶部111包含平坦表面。
每个腔102还包含衬底支架105以支撑腔室中的衬底17。衬底支架105通常由诸如不锈钢、铝或导电并适于经受衬底处理的其它材料形成。衬底支架105典型地包含静电夹盘，该静电夹盘包含至少部分覆盖电极114并包括衬底接收表面116的电介质体。电极114也可用作工艺电极。电极114能产生用于将衬底17电性容纳到静电夹盘的静电荷。例如，电极114可由诸如钨、钽或钼的金属制成。夹盘电源将DC夹盘电压施加到电极114。为了朝向并远离衬底支架105电性偏置等离子体，第一电偏置源118和第二电偏置源122可与电极114耦合。
环组件124围绕衬底支架105的外边缘。环组件包含由诸如石英的电介质制成的沉积环126和盖环128。沉积环126支撑在接地的腔体127上并且盖环128由沉积环126支撑。
在操作中，通过气体传输系统130将工艺气体引入到腔102中，其中气体传输系统130包括气体分布器132、包含各个管道都有各自的诸如质量流量控制器的气体控制阀的气体源的工艺气体供应135，来传递预定流速的各种气体通过其中。导管送入气体到混合歧管，气体在该混合歧管中混合以形成所需的工艺气体组分。混合歧管传递混合的工艺气体通过金属气体管道140到腔102中具有排气口的气体分布器132。
废工艺气体及副产物通过排气装置144从腔102排出。该排气装置144包含一个或多个排气口146，其接收用过的工艺气体并将用过的气体传送到其中具有节流阀149以控制腔102中气体压力的排气管道148。排气管道供给一个或多个排气泵152。排气泵152通过抽吸阀(未示出)与真空源154流体联系。可以预期，排气泵152是可以耦合到腔102(如图所示)的分立体。在气体净化或真空工艺中，在半导体处理所需的压力下，抽吸阀将真空源耦合到口146，同时可使用单一真空源154快速移除废气。
同轴接管(stub)155附接到腔102的顶部中并与腔102的顶部111液体连接。接管155包括内部柱状导体160和外部同心柱状导体165。绝缘体167，优选地具有相对介电常数1，填充内部导体160和外部导体165之间的空间。内部导体160和外部导体165由镀镍的铝形成。在一个实施例中，外部导体165半径约4.3英寸，而内部导体160半径约1.5英寸。接管155的特征阻抗是由内部导体160和外部导体165的半径以及绝缘体167的介电常数决定。本实施例中的接管155具有65Ω的特征阻抗。更一般地，接管155特征阻抗超过源功率输出阻抗约20％-40％并且优选地超过约30％。接管155在约220MHz具有约29英寸的轴长和四分之一波长，为了在220MHz附近处产生谐振以一般地匹配同时从优选的210MHzVHF源功率频率轻微偏移。
沿接管155的轴长在特定点提供阀门(tap)170用于将来自RF发生器122的RF功率施加到接管155。发生器122的RF功率端172和RF返回端174在接管155上的阀门170处分别连接到内部和外部同轴接管导体160、165。这些连接是经由发生器到接管的同轴电缆176来完成，同轴电缆176具有与发生器122的输出阻抗匹配的特征阻抗，典型为约50Ω。终结导体178在接管155的远端使内部导体160和外部导体165一起短路，从而接管155在其远端短路。在接管的近端，接管155的未短路端，外部导体165经由环形导电外壳或支架175连接到腔体，同时内部导体160经由导电柱或支架179连接到电极125的中心。电介质环180，其在一个实施例中具有约为1.3英寸的厚度并且介电常数为9，容纳在导电柱179和电极125之间并将导电柱179和电极125分开。
内部导体160通过工艺气体和冷却液的管道162。该特征的主要优势在于：与典型的等离子体反应器不同，气体管道140和冷却液管道182没有很大的电位差。从而，气体管道140和冷却液管道182可以由金属构成，用于该目的的不很昂贵而且更加可靠的材料。金属气体管道140供给在顶电极125中或者顶电极125附近的进气口142，同时金属冷却液管道182供给在顶电极125内的冷冻液通道或管套184。
通过耦合能量到腔102中的工艺气体的气体激发器188而激发工艺气体以处理衬底17。气体激发器188包含与顶部111毗邻的天线190。天线190可配置通过匹配网络(未示出)与源RF功率发生器194耦合的RF线圈192，以电容性耦合RF能量到腔102中。
气体激发器188还包含设置在衬底支架105内的电极和与衬底支架105的接收表面116隔开的顶电极125。衬底支架105内的电极114和顶电极125都耦合到第二和第一电偏置源122和118并通过阻抗匹配网络(未示出)和绝缘电容器(未示出)。包含电介质顶部的顶电极125用作感应场传输窗口，其提供低阻抗到通过顶部111上方的天线190传输的RF感应场。可使用的适当的电介质材料包括诸如氧化铝或二氧化硅的材料。电极114、125通过含有用于通过RF偏压的AC电源的电极电源(未示出)彼此相对电偏置。RF偏压可以包含约50kHz到约60MHz的频率，并且RF偏置电流的功率级别典型地为从约50到约3000瓦。
装置100也可包含工艺监控测器(未示出)，其适于监控腔102中执行的工艺。工艺监控器可以是干涉计或等离子体发射分析仪。等离子体发射分析仪典型地接收工艺区中的等离子体所发射的辐射发射，并分析发射光谱的特定波长的强度以确定工艺终点。干涉计检测辐射，诸如光，其干涉仪测量从衬底17上的表面层的反射以确定层的处理终点。所反射的辐射可来自腔102中的辐射源或等离子体。在一个实施例中，工艺监控器包含辐射源以朝向衬底17引导辐射光束。从衬底17反射入射辐射光束以形成所反射的光束并且辐射探测器接收被反射的光束以确定工艺或衬底17的属性。辐射可以是光，诸如红外线、可见光或者紫外光。
腔102可以通过含有计算机的控制器200来运行，该计算机经由硬件接口发送指令以操作腔室组件，例如，衬底支架105、气体分布器132、气体激发器188和排气装置144。腔102中的工艺条件和通过不同探测器测量的的参数通过控制器件，诸如气流控制阀、压力监控器(未示出)、节流阀149和其它该器件腔而作为反馈信号发送，并作为电信号传输到控制器200。尽管本发明仅经由示例性单一控制器件示出控制器200以简化本发明的描述，然而，应该理解控制器200可以为彼此连接的多个控制器件或者可以为连接到腔室102的不同组件的多个控制器件。因此，不应将本发明限于在此描述的示意性及示例性实施方式。
控制器200包括含有电路的电子硬件，该电路包含有适合于运行腔室102及其外围组件的集成电路。一般地，控制器200适于接收输入数据，运行算法，产生有用的输出信号，探测来自探测器和其他腔组件的数据信号，并且适于监控或控制腔102中的工艺条件。例如，控制器200可以包含计算机，该计算机包含(i)中央处理单元(CPU)，诸如例如INTEL公司的传统微处理器，其耦合到存储器，该存储器包含诸如例如CD或软盘驱动器的可移动存储介质、诸如例如硬盘驱动或ROM的不可移动存储介质和RAM；(ii)专用集成电路(ASIC)，对于特定用途诸如数据和来自腔102的其他信息的恢复或者特定腔中组件的运行，对该专用集成电路进行涉及并程序化；以及(iii)用于特定信号处理任务中的接口板，其包括，例如，模拟和数字输入及输出板，通讯接口(communication interface)板和电动机控制器板。控制器接口板，可例如，处理来自工艺监控器的信号并向CPU提供数据信号。计算机还具有辅助电路，其包括例如协处理器、时钟电路、高速缓冲存储器、电源以及与CPU通信的其他众所周知的组件。在执行工艺期间，RAM可以用于存储执行本发明的软件。本发明的代码的指令集典型地存储在存储介质中，并且当通过CPU执行时，被重新调用(recall)以临时存储在RAM中。操作器和控制器200之间的用户界面能，例如，通过显示器(未示出)和数据输入器件204，诸如如键盘或光笔。为了选择特定的屏幕或功能，操纵者使用数据输入设备204输入选择，并且能在屏幕上回顾所作的选择。
可以将通过控制器200所接收并评估的数据信号发送到工厂自动主机中(未示出)。工厂自动主机可包含评价来自数个系统、平台或腔室的数据的主机软件，以及用于成批的衬底17或越过延长的时间周期，以确定以下的统计工艺控制参数：(i)在衬底上17执行的工艺，(ii)可以在整个单一衬底17上改变统计关系的属性，或(iii)在成批的衬底17上可改变统计关系的属性。主机软件程序还可以使用用于进行原位工艺评估或用于其它工艺参数评估的数据。合适的主机软件程序包含可从前面所提到的Applied Materials购得的WORKSTREAMTM软件程序。工厂自动主机还可以适用于提供指令信号以(i)从蚀刻序列中移除特定的衬底17，例如，如果衬底属性不适当或不在所确定的统计值范围内，或如果工艺参数偏离可接受的范围；(ii)终止在特定腔102中的处理，或(iii)根据衬底17确定的不适合的属性或工艺参数的确定来调整工艺条件。响应由主机软件程序进行的数据评估，工厂自动主机还可以在蚀刻衬底17的开始或结束时提供指令信号。
在一个实施例中，控制器200包含计算机程序206，其可以被计算机读取并可存储到存储器中，例如在不可移动存储介质中或可移动的存储介质中。计算机程序206一般包括：包含含有指令的程序代码以操作腔室及其组件的工艺控制软件、用于监控在腔室102中的执行的工艺的工艺监控软件、安全系统软件以及其它控制软件。计算机程序206可以任何传统的编程语言写入，诸如例如汇编语言、C++、Pascal或Fortran。适合的程序代码使用传统的文本编辑器输入到单一文件或多个文件中，并存储或嵌入到存储器的计算机可用介质中。如果输入的代码文本是高级语言，则编译代码，结果所产生的编辑器代码与预编译库程序的目标代码链接。为了执行此链接，编译目标代码，用户调用目标代码，使得CPU读取并执行代码以完成在程序中所识别的任务。
在图6中示出了根据本发明的计算机程序206的特定实施例的分级控制结构的示例性框图。使用数据输入器件204，例如响应通过工艺选择器210在显示器上所产生的菜单或荧光屏上的信息，用户将工艺集(set)输入到计算机程序206中。计算机程序206包含指令集以控制衬底传递机构(未示出)、衬底支架105、气体分布器132、排气装置144、气体激发器188，和包括于具体工艺中的其他组件，以及监控腔室工艺的指令集。工艺集是需要用于实施具体工艺的工艺参数的预定组。工艺参数是工艺条件，包含但不限于此，衬底位置、气体组成、气流速、温度、压力，以及气体激发器设置，如RF或微波功率级别。
工艺定序器(sequencer)212包含指令集以接收来自计算机程序206或工艺选择器210的一套工艺参数并用于控制其运行。工艺定序器212通过将具体的工艺参数传递到控制腔室102中多个任务的腔管理器218来初始化工艺集的执行。腔室管理器218可以包含指令集，例如衬底定位指令集222、含有气流控制指令集226和气体压力控制指令集228的气体分布器指令集223、温度控制指令集230、气体激发器控制指令集234、气体排放控制指令集238和工艺监控指令集240。
衬底定位指令集222包含，例如，包含控制用于从支架105装载和卸载衬底17的衬底传递机构104的代码的衬底传递机构指令集。衬底定位指令集222还包含衬底支架指令集，其包含的代码用于，提升和降低支架105到在腔102中所需高度以及从衬底支架105的接收表面提升和降低衬底17到距离衬底支架105的接收表面116一高度的提升位置，以及将衬底17降回到能接触或停靠支架105的衬底接收表面116上。
气体分布器指令集223包含气体压力控制指令集228，其包含通过调节节流阀的位置而控制腔102中压力的程序代码。例如，调节节流阀的位置到节流阀打开或关闭状态的程度。气体分布器指令集223还包含气流控制指令集226，其包含控制工艺气体不同成分流速的代码。例如，气流控制指令集226可以调节气流控制阀的打开尺寸以获得所需的气流速度，从而形成穿过管道140传输到通往腔102中的气体出口的工艺。在一个实施例中，气流控制指令集226包含用于设置工艺气体流速在从约100到约500sccm的程序代码。在一个实施例中，气体分布器指令集223包含将含有二氧化碳气体的工艺气体引入到腔102中的代码。在一个实施例中，气体分布器指令集223包含用于运行气体分布器132的程序代码，以引入含有二氧化碳和一种或多种一氧化碳、双原子氧、双原子氮、双原子氢和过氧化氢的工艺气体。
温度控制指令集230包含用于控制在蚀刻期间衬底支架105温度的代码，例如，通过衬底支架105中的充气等或电阻加热器。温度控制指令集230还包含用于控制腔室102的壁的温度的代码，如侧壁106或顶部111的温度。
气体激发器控制指令集234包含将源电压施于天线190的代码。这些指令集还包含运行气体激发器188的代码行以施加到嵌入到衬底支架105中的电极114和顶部电极125，第一偏压具有至少约10MHz的第一频率而第二偏压频率小于约4MHz。第一偏压到第二偏压的功率级别的比率足以获得下层的被蚀刻的电介质部件的边缘削面高度，其为部件15高度的至少约10％。在一个实施例中，指令包含运行气体激发器188以设置第一偏压和第二偏压功率级别的比率至少为约1∶9的程序代码。在一个实施例中，程序代码包含运行气体激发器188以设置第一偏压和第二偏压功率级别的比率小于约11∶1，并且足够低以获得至少为电介质部件15高度的约30％的下层被蚀刻电介质部件15的边缘刻面高度19的指令。在一个实施例中，程序代码包含运行激发器188以设置第一偏压至约50到约1000的功率级别以及第二偏压约50到约1000的功率级别的指令集。在一个实施例中，程序代码包含运行气体激发器188以设置第一频率约13.6MHz和第二频率约2MHz的指令集。
气体排放控制指令集238包含运行排气装置144以从腔102中排出废工艺气体的代码。
工艺监控指令集240可包含用于监控腔102中的工艺的程序代码。例如，工艺监控指令集可包含程序代码以分析与从衬底17反射的辐射或与被激发的气体辐射发射的波长的所探测强度相关的所产生的信号。工艺监控指令集包含程序代码以通过计量检测到的信号中的最小和最大量来确定在所测反射光束中的干涉条纹，以及从衬底17上层的厚度来分析波长强度的信号轨迹。工艺检测指令集240还可包含程序代码以分析信号和并将部分信号波形与已存储的特征波形或其他有代表性的图案相比较，以检测表示蚀刻终点的属性部件。
虽然描述为执行一组任务的单个指令集，但是应该理解指令集中的每一个都能相互集成，或者一组程序代码的任务与另一组任务集成以执行所需的任务。因此，这里所述的控制器200和计算机程序206不局限在此所述的功能话程序的具体实施例；并且执行等价功能集的任何其他程序或结合的程序代码也在本发明的范围内。同时，虽然关于腔102的一个实施例示出控制器200，但是该控制器200也可用于其他腔。
虽然关于本发明的特定优选实施方式详细描述了本发明，但是也可以是其他实施方式。例如，本发明可与蚀刻气体一起使用，除了以上具体提到的之外，也可用于蚀刻除了在此所述的器件的其他半导体和电介质材料。工艺腔102也可以包含对本技术领域普通技术人员显而易见的其他等效配置。此外，应当理解以上所述的装置100不限于ENABLERTM腔，原因在于也可以使用其他类型的衬底处理腔。因此，附属的权利要求不应限于在此所述的优选实施方式的说明。

Claims (14)

1.一种衬底处理方法，其用于移除覆在衬底上的电介质部件上的抗蚀剂层同时控制所述电介质部件的边缘削面高度，在含有天线和第一与第二工艺电极的衬底处理腔中执行该方法，该方法包括：
(a)将具有覆在电介质部件上的抗蚀剂层的衬底放置到所述腔中；
(b)通过以下步骤移除所述抗蚀剂层同时控制下层电介质部件的边缘刻面高度：
(i)将含有CO2的工艺气体引入所述腔中；
(ii)通过以下步骤激发处理气体：
(1)施加源电压到所述天线；以及
(2)施加到所述第一和第二工艺电极，第一偏压具有至少10MHz的第一频率和第二偏压具有小于4MHz的第二频率，所述第一偏压与所述第二偏压的功率级别的比率为至少1∶9，其中，所述被激发气体提供至少为所述电介质部件高度的10％的所述电介质部件边缘刻面高度；以及
(c)从所述腔中排出工艺气体。
2.根据权利要求1所述的方法，其特征在于，所述第一偏压和所述第二偏压的功率级别的比率小于11∶1。
3.根据权利要求1所述的方法，其特征在于，所述第一偏压和所述第二偏压的功率级别的比率小于11∶1，其中被激发气体提供至少为所述电介质部件高度30％的所述电介质部件边缘削面高度。
4.根据权利要求1所述的方法，其特征在于，所述第一或所述第二偏压中至少其中之一应用50到1000瓦的功率级别。
5.根据权利要求1所述的方法，其特征在于，所述第一偏压频率是13.6MHz并且第二偏压频率是2MHz。
6.根据权利要求1所述的方法，其特征在于，所述源频率是从40到200MHz，所述的第一偏压频率是从4到20MHz并且所述的第二偏压频率是1到4MHz。
7.根据权利要求1所述的方法，其特征在于，所述工艺气体还包含CO、O2、N2、H2或H2O中的至少一种。
8.根据权利要求7所述的方法，其特征在于，所述工艺气体中CO2所占百分比至少为10％。
9.根据权利要求1所述的方法，其特征在于，所述工艺气体保持在低于300mT的压力下。
10.衬底处理装置包含：
(a)处理腔，其包含：
(1)衬底支架，其包含衬底接收表面以接收包含叠在电介质部件上的抗蚀剂层的衬底；
(2)用于分配所述腔中工艺气体的气体分布器；
(3)用于激发所述工艺气体的气体激发器，所述气体激发器包含(i)所述腔周围的天线，以及(ii)所述腔中的第一和第二工艺电极；以及
(4)气体排放装置；以及
(b)控制器，其有效地与所述工艺腔、所述气体分布器、所述气体激发器和所述气体排放装置耦合，所述控制器包含程序代码以运行：
(i)所述气体分布器以引入到所述腔中，工艺气体包含CO2；
(ii)所述气体激发器以通过运行气体激发器至以下步骤而激发所述工艺气体：
(1)施加源电压到所述天线；
(2)施加到所述腔中的所述第一和所述第二工艺电极，第一偏压具有至少约10MHz的第一频率和第二偏压具有小于约4MHz的第二频率，所述第一偏压和所述第二偏压的功率级别的比率至少为约1∶9，其中被激发的气体提供约为所述电介质部件的高度的10％的所述下层电介质部件的边缘削面高度；以及
(iii)所述气体排放装置以从所述腔室排出所述工艺气体。
11.根据权利要求10所述的装置，其特征在于，所述程序编码包含运行所述气体激发器以设置所述第一偏压和所述第二偏压的功率级别比率小于约11∶1的指令。
12.根据权利要求10所述的装置，其特征在于，所述程序编码包含运行所述气体激发器以设置所述第一偏压和所述第二偏压功率级别的至少其中之一为从约50到约1000瓦的指令。
13.根据权利要求10所述的装置，其特征在于，所述程序编码包含运行所述气体激发器以设置第一频率约为13.6MHz并且第二频率约为2MHz的指令。
14.根据权利要求10所述的装置，其特征在于，所述程序编码包含运行所述气体分布器以提供包含CO、O2、N2、H2或H2O中的一种或多种的工艺气体。
CNA2007101615484A 2006-10-31 2007-09-29 用于抗蚀剂去除和下层部件刻面控制的等离子体 Pending CN101174108A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/555,017 US7758763B2 (en) 2006-10-31 2006-10-31 Plasma for resist removal and facet control of underlying features
US11/555,017 2006-10-31

Publications (1)

Publication Number Publication Date
CN101174108A true CN101174108A (zh) 2008-05-07

Family

ID=39330774

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101615484A Pending CN101174108A (zh) 2006-10-31 2007-09-29 用于抗蚀剂去除和下层部件刻面控制的等离子体

Country Status (6)

Country Link
US (1) US7758763B2 (zh)
EP (1) EP1942377A3 (zh)
JP (1) JP4800287B2 (zh)
KR (1) KR100947678B1 (zh)
CN (1) CN101174108A (zh)
TW (1) TWI358767B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758763B2 (en) 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
US7968473B2 (en) * 2006-11-03 2011-06-28 Applied Materials, Inc. Low temperature process for depositing a high extinction coefficient non-peeling optical absorber for a scanning laser surface anneal of implanted dopants
US8519724B2 (en) * 2007-10-05 2013-08-27 Lam Research Corporation Electrode for use in measuring dielectric properties of parts
US7637269B1 (en) * 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705597A (en) * 1985-04-15 1987-11-10 Harris Corporation Photoresist tapering process
JPS6267090A (ja) * 1985-09-19 1987-03-26 Shin Etsu Chem Co Ltd ４−クロロメチルフエニルメチルジクロロシラン
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
US5259925A (en) * 1992-06-05 1993-11-09 Mcdonnell Douglas Corporation Method of cleaning a plurality of semiconductor devices
WO1995032315A1 (en) 1994-05-13 1995-11-30 Applied Materials, Inc. Magnetically enhanced multiple capacitive plasma generation apparatus and related method
KR0137841B1 (ko) 1994-06-07 1998-04-27 문정환 식각잔류물 제거방법
US5658829A (en) * 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US6054013A (en) * 1996-02-02 2000-04-25 Applied Materials, Inc. Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density
US6036878A (en) * 1996-02-02 2000-03-14 Applied Materials, Inc. Low density high frequency process for a parallel-plate electrode plasma reactor having an inductive antenna
US6345589B1 (en) * 1996-03-29 2002-02-12 Applied Materials, Inc. Method and apparatus for forming a borophosphosilicate film
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6170428B1 (en) * 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
US5882424A (en) * 1997-01-21 1999-03-16 Applied Materials, Inc. Plasma cleaning of a CVD or etch reactor using a low or mixed frequency excitation field
US6035803A (en) * 1997-09-29 2000-03-14 Applied Materials, Inc. Method and apparatus for controlling the deposition of a fluorinated carbon film
EP0940846A1 (en) * 1998-03-06 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Method for stripping ion implanted photoresist layer
US6387819B1 (en) 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
US6734120B1 (en) 1999-02-19 2004-05-11 Axcelis Technologies, Inc. Method of photoresist ash residue removal
US6767698B2 (en) * 1999-09-29 2004-07-27 Tokyo Electron Limited High speed stripping for damaged photoresist
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US6528751B1 (en) 2000-03-17 2003-03-04 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma
US7030335B2 (en) * 2000-03-17 2006-04-18 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US6894245B2 (en) * 2000-03-17 2005-05-17 Applied Materials, Inc. Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US7196283B2 (en) * 2000-03-17 2007-03-27 Applied Materials, Inc. Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface
US6857387B1 (en) * 2000-05-03 2005-02-22 Applied Materials, Inc. Multiple frequency plasma chamber with grounding capacitor at cathode
JP2004514272A (ja) 2000-06-14 2004-05-13 アプライド　マテリアルズ　インコーポレイテッド 基板のクリーニング装置及び方法
WO2002015231A2 (en) 2000-08-14 2002-02-21 Motorola, Inc. A method for patterning layers of semiconductor devices
US6576564B2 (en) * 2000-12-07 2003-06-10 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6794293B2 (en) * 2001-10-05 2004-09-21 Lam Research Corporation Trench etch process for low-k dielectrics
JP2003017469A (ja) * 2001-06-29 2003-01-17 Tokyo Electron Ltd エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法
US6706138B2 (en) 2001-08-16 2004-03-16 Applied Materials Inc. Adjustable dual frequency voltage dividing plasma reactor
WO2003021659A1 (en) * 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
US6991739B2 (en) 2001-10-15 2006-01-31 Applied Materials, Inc. Method of photoresist removal in the presence of a dielectric layer having a low k-value
US6848455B1 (en) * 2002-04-22 2005-02-01 Novellus Systems, Inc. Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species
US6597964B1 (en) * 2002-05-08 2003-07-22 Taiwan Semiconductor Manufacturing Co., Ltd Thermocoupled lift pin system for etching chamber
US6649532B1 (en) * 2002-05-09 2003-11-18 Applied Materials Inc. Methods for etching an organic anti-reflective coating
JP4109020B2 (ja) * 2002-06-11 2008-06-25 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20040050406A1 (en) 2002-07-17 2004-03-18 Akshey Sehgal Compositions and method for removing photoresist and/or resist residue at pressures ranging from ambient to supercritical
US7134941B2 (en) 2002-07-29 2006-11-14 Nanoclean Technologies, Inc. Methods for residue removal and corrosion prevention in a post-metal etch process
US20040025791A1 (en) * 2002-08-09 2004-02-12 Applied Materials, Inc. Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7510665B2 (en) * 2003-08-15 2009-03-31 Applied Materials, Inc. Plasma generation and control using dual frequency RF signals
US7431857B2 (en) * 2003-08-15 2008-10-07 Applied Materials, Inc. Plasma generation and control using a dual frequency RF source
US7838430B2 (en) * 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
US7879185B2 (en) * 2003-12-18 2011-02-01 Applied Materials, Inc. Dual frequency RF match
US7326872B2 (en) * 2004-04-28 2008-02-05 Applied Materials, Inc. Multi-frequency dynamic dummy load and method for testing plasma reactor multi-frequency impedance match networks
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7396769B2 (en) 2004-08-02 2008-07-08 Lam Research Corporation Method for stripping photoresist from etched wafer
US20060130767A1 (en) * 2004-12-22 2006-06-22 Applied Materials, Inc. Purged vacuum chuck with proximity pins
US20060199370A1 (en) * 2005-03-01 2006-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
US7359177B2 (en) * 2005-05-10 2008-04-15 Applied Materials, Inc. Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output
KR101117450B1 (ko) 2006-03-09 2012-03-13 어플라이드 머티어리얼스, 인코포레이티드 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US20070243714A1 (en) * 2006-04-18 2007-10-18 Applied Materials, Inc. Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step
US7264688B1 (en) * 2006-04-24 2007-09-04 Applied Materials, Inc. Plasma reactor apparatus with independent capacitive and toroidal plasma sources
US7790047B2 (en) * 2006-04-25 2010-09-07 Applied Materials, Inc. Method for removing masking materials with reduced low-k dielectric material damage
US7758763B2 (en) 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
KR20090094368A (ko) * 2006-12-11 2009-09-04 어플라이드 머티어리얼스, 인코포레이티드 건식 포토레지스트 스트립핑 프로세스 및 장치
US7595005B2 (en) * 2006-12-11 2009-09-29 Tokyo Electron Limited Method and apparatus for ashing a substrate using carbon dioxide

Also Published As

Publication number Publication date
TW200836257A (en) 2008-09-01
JP2008124460A (ja) 2008-05-29
EP1942377A3 (en) 2009-11-25
EP1942377A2 (en) 2008-07-09
US7758763B2 (en) 2010-07-20
KR20080039215A (ko) 2008-05-07
US20080102645A1 (en) 2008-05-01
TWI358767B (en) 2012-02-21
KR100947678B1 (ko) 2010-03-16
JP4800287B2 (ja) 2011-10-26

Similar Documents

Publication Publication Date Title
US8083963B2 (en) Removal of process residues on the backside of a substrate
US6802933B2 (en) Apparatus for performing self cleaning method of forming deep trenches in silicon substrates
JP5061231B2 (ja) 水素含有ラジカルによる未変性酸化物の洗浄
US7951262B2 (en) Plasma processing apparatus and method
US7892444B2 (en) Plasma processing apparatus and method for controlling the same
US6776170B2 (en) Method and apparatus for plasma cleaning of workpieces
JP5577532B2 (ja) Ｄｃ／ｒｆハイブリッド処理システム
US6852242B2 (en) Cleaning of multicompositional etchant residues
US20070163617A1 (en) Method for cleaning treatment chamber iIn substrate treating apparatus and method for detecting endpoint of cleaning
US7754615B2 (en) Method and apparatus for detecting endpoint in a dry etching system by monitoring a superimposed DC current
US20110253312A9 (en) Gas modulation to control edge exclusion in a bevel edge etching plasma chamber
KR20010043225A (ko) 티타늄 박막을 증착하기 위한 ｃｖｄ 장치 및 방법
US6783626B2 (en) Treatment and evaluation of a substrate processing chamber
US20040200498A1 (en) Method and apparatus for cleaning a substrate processing chamber
US6784110B2 (en) Method of etching shaped features on a substrate
CN110010466B (zh) 蚀刻方法
CN101174108A (zh) 用于抗蚀剂去除和下层部件刻面控制的等离子体
JPH10312899A (ja) プラズマ処理方法及びプラズマ処理装置
US20040200576A1 (en) Method and apparatus for plasma cleaning of workpieces
Lee et al. Etch Rate Uniformity Monitoring for Photoresist Etch Using Multi-channel Optical Emission Spectroscopy and Scanning Floating Harmonic Probe in an Inductively Coupled Plasma Reactor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080507