JP4800287B2 - レジスト下のフィーチャのファセット制御のための基板処理方法及び基板処理装置 - Google Patents

レジスト下のフィーチャのファセット制御のための基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP4800287B2
JP4800287B2 JP2007281585A JP2007281585A JP4800287B2 JP 4800287 B2 JP4800287 B2 JP 4800287B2 JP 2007281585 A JP2007281585 A JP 2007281585A JP 2007281585 A JP2007281585 A JP 2007281585A JP 4800287 B2 JP4800287 B2 JP 4800287B2
Authority
JP
Japan
Prior art keywords
gas
chamber
substrate
processing
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007281585A
Other languages
English (en)
Other versions
JP2008124460A (ja
Inventor
ゾウ イフェング
リ シイ
レウング テリー
ディー アルマコスト マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008124460A publication Critical patent/JP2008124460A/ja
Application granted granted Critical
Publication of JP4800287B2 publication Critical patent/JP4800287B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32697Electrostatic control
    • H01J37/32706Polarising the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Vapour Deposition (AREA)

Description

背景
本発明の実施形態は、基板上のエッチング中のレジスト下のフィーチャの特性を制御しながら基板からレジストを除去することに関する。
基板の製造工程中、半導体、誘電体及び導体材料を基板上に形成しエッチングすることでゲート、ビア、コンタクトホール及び相互接続フィーチャのパターンを形成する。これらの材料は典型的には化学気相蒸着(CVD)、物理気相蒸着(PVD)、酸化及び窒化処理により形成される。例えば、CVD処理においては、反応ガスを用いて基板上に材料層を堆積し、PVD処理においては、ターゲットをスパッタリングして材料を基板上に堆積する。酸化及び窒化処理では、酸化物又は窒化物、典型的にはそれぞれ二酸化ケイ素又は窒化ケイ素である層を、基板を適切なガス環境に曝露することで形成する。エッチング処理では、フォトレジストのパターン形成済み耐エッチング性マスク及び/又はハードマスクを基板上にフォトリソグラフィ法で形成し、基板の露出部をエネルギー印加されたガスでもってエッチングする。
基板上の誘電体層を誘電体エッチング処理によりエッチングし、コンタクトホール用のビアを形成する。エッチング処理ではレジスト層を誘電体層上に堆積し、リソグラフィでパターン形成してその下の誘電体の一部を露出させる。その後、誘電体層の露出部位をエッチングし、基板上にフィーチャを形成する。エッチング処理後、フィーチャ上に残るレジスト残留物を一般的にはレジスト剥離として知られる処理で基板から除去する。
しかしながら、特にレジストとその下の材料が共に同一の元素を含有している場合、レジスト下の誘電体フィーチャを損傷することなく上層の残存レジストを剥離するのは困難である。酸素又は酸素とアンモニアのエネルギー印加プラズマ中でレジスト内の炭素を灰化することで炭素含有フォトレジストの残留分を除去する慣用のレジスト剥離処理では、同様に炭素を含有する低k誘電体から構成される、レジスト下のエッチングフィーチャを損傷してしまう。慣用のレジスト剥離プラズマ化学反応ではレジスト下のフィーチャからこの炭素を過剰に除去してしまうため、炭素の減少と孔隙率の上昇が生じ、これが材料の誘電率の不本意な上昇を招いてしまう。更に、側壁も水平方向にエッチングされ、変則的な断面及び不本意なワイングラス状プロファイルをした狭小化したフィーチャとなる可能性がある。エッチングした誘電体フィーチャの限界寸法と形状を一貫して維持することが望ましい。
レジスト下の低k誘電体フィーチャの縁部ファセット高さの制御を試みる際には別の問題が生じる。縁部ファセット高さは、この高さが後続して行う金属堆積処理における銅バリア又はシード層のカバレッジを制御していることから重要である。所望の量の縁部ファセットは、通常、集積により決定される。慣用のレジスト剥離処理ではレジスト下の誘電体フィーチャの縁部及び角部が十分にエッチバックされないことがよくあるため誘電体フィーチャの断面プロファイルは望ましくないものとなってしまい、これが後続する誘電体フィーチャ間の空間内への銅バリア又はシード層の均一な堆積を阻む。
従って、エッチングした誘電体フィーチャ上に残存するレジストをその下のエッチング済み誘電体フィーチャを損傷することなく除去することが望ましい。更に、これらのフィーチャの限界寸法を良好に制御維持することが望ましい。また、誘電体フィーチャの縁部ファセット高さを制御することが望ましい。
概要
誘電体フィーチャの縁部ファセット高さを制御しながら基板上の誘電体フィーチャを被覆するレジスト層を除去するための方法を提供する。
本方法は、アンテナ、第1及び第2処理電極を有する処理チャンバ内で行う。処理ガスは電源電圧をアンテナに印加し、又、少なくとも10MHzである周波数を有する第1バイアス電圧及び周波数4MHz未満の第2バイアス電圧を第1及び第2処理電極に印加することでエネルギー印加される。あるバージョンでは、第1バイアス電圧の第2バイアス電圧に対する電力レベル比は少なくとも1:9である。エネルギー印加されたガスにより、誘電体フィーチャの縁部ファセット高さはそれ自身の高さの少なくとも10%となる。
本方法を実行可能な基板処理装置は基板支持体、ガス分布装置、ガス・エネルギー印加装置及びガス排気口を有する処理チャンバを含む。ガス・エネルギー印加装置はチャンバ付近のアンテナ、第1及び第2電極を備える。制御装置は処理チャンバ、ガス分布装置、ガス・エネルギー印加装置及びガス排気口に連動的に連結されている。制御装置はガス分布装置により処理ガスをチャンバ内に導入し、ガス・エネルギー印加装置により処理ガスにエネルギー印加してアンテナに電源電圧を印加し、チャンバ内の第1及び第2処理電極に第1周波数を有する第1バイアス電圧と第2周波数を有する第2電圧バイアスを印加することを管理するプログラムを含む。あるバージョンでは、第1周波数は少なくとも約10MHzであり、第2周波数は約4MHz未満である。第1バイアス電圧の第2バイアス電圧に対する電力レベル比は少なくとも約1:9である。エネルギー印加されたガスにより、レジスト下の誘電体フィーチャの縁部ファセット高さはそれ自身の高さ少なくとも約10%となる。
説明
基板処理方法により、基板17上のエッチング済み誘電体フィーチャ15上に形成されフィーチャを覆っているレジスト層10を除去する。本方法により、フィーチャ15の縁部ファセット高さ19を制御しながらエッチング済みフィーチャ15からレジスト層10が除去される。基板17上のフィーチャ15を覆うレジスト層10は、厚さ約50〜約1000ナノメートルの層を有するフォトレジストを含んでいてもよい。基板17は1つ以上の材料層23を、図1に示すように、レジスト層10下に含んでいてもよい。こういった層23は互いに積層されることが多く、例えば、炭素ドープ酸化ケイ素、多孔性炭素ドープ酸化ケイ素、二酸化ケイ素、非ドープ・ケイ酸塩ガラス、燐ケイ酸ガラス(PSG)、ホウ素燐ケイ酸ガラス(BPSG)、Si、又はTEOS堆積ガラスを含んでいてもよく、半導体層は例えばポリシリコン又はシリコン化合物等のシリコン含有層を含み、金属含有層等の導体層は例えばアルミニウム、銅、又はタングステンシリサイド及び銅シリサイド等の金属シリサイドを含む。一実施形態において、基板17は酸化物ハードマスク上に形成されたフォトレジスト層から成り、窒素ドープ炭化ケイ素バリア膜上に形成された多孔性超低k材料(多孔性炭素ドープ酸化ケイ素)上に在る。層の厚さはそれぞれ約50nm〜約1000nm、20nm〜約200nm、100nm〜約2000nm、及び10nm〜約100nmである。
下記のエッチング方法を例示的な処理条件及び材料にて説明するが、当然ながら本方法は多様な目的のエッチングに適用可能であり、本発明はこれらの例示的な実施形態に限定されるべきではない。
処理中、誘電体フィーチャ15を覆うレジスト層10を除去するためにエッチングする基板17は、アンテナ、第1及び第2処理電極を備えるチャンバを備える基板処理装置内に載置される。その下のエッチング済み誘電体フィーチャ15の縁部ファセット高さ19を制御しながらレジスト層10を除去するために、処理ガスをチャンバ内に導入し、チャンバ内でエネルギー印加する。エネルギー印加された処理ガスは反応性解離種及びラジカル種等のエネルギー印加エッチングガス種を含み、これらは基板17上のレジスト層10をエッチング可能である。
本発明に従って処理した基板の例を図2A及び2Bに示す。図2Aにおいて、基板17は誘電体フィーチャ15を覆うレジスト層10を構成する耐エッチング性材料を含む。レジスト層10は処理ガスによるエッチングに耐性があり、処理ガスは、基板17の層23等のレジスト下の材料をエッチングする及び/又は貫通してエッチングすることで所望のフィーチャ15を形成するために選択した処理条件下で処理領域内に導入される。エッチングに向け、レジスト層10にパターンを形成し、その下の材料の一部を露出させてもよい。こういったパターン形成は慣用のフォトリソグラフィ法又は処理チャンバ内でのレジスト材料10のエッチングにより達成することができる。耐エッチング性材料は重合性又は有機レジスト等のレジスト材料を含んでいてもよい。一実施形態において、耐エッチング性材料は紫外線周波数に対して透明であり、かつ紫外線領域の波長を有する入射光線をブロックしない有機、重合性フォトレジストを含む。或いは又はそれに加え、耐エッチング性材料は、例えば酸化ケイ素、TEOS、窒化ケイ素、又はその同等物等の誘電体材料又はハードマスクを含むマスク材料を含んでいてもよい。一実施形態において、基板17はマスク材料上のパターン形成したレジスト材料を含む耐エッチング性材料を含む。
チャンバ内に導入された処理ガスは、図2Bに図示されるように、エネルギー印加することで基板17上のレジスト層10を貫通してエッチングし、その下のエッチング済み誘電体フィーチャ15を露出することが可能なガス組成物を含む。適切な処理ガスは二酸化炭素ガスを含む。一実施形態において、処理ガスにおける二酸化炭素ガスの比率は少なくとも約10%である。一実施形態において、処理ガスは二酸化炭素と、一酸化炭素又は二原子酸素のいずれかとを含み、処理ガスにおける二酸化炭素の比率は少なくとも約10%である。一実施形態において、処理ガスは二酸化炭素、二原子窒素、及び一酸化炭素又は二原子酸素のいずれかを含む。一実施形態において、処理ガスは二酸化炭素と、一酸化炭素、二原子酸素、二原子窒素、二原子水素、二酸化水素(過酸化水素)の1つ以上とを含む。処理ガスにおける二酸化炭素の比率が高ければ高いほど、基板17上のレジスト層10により多くの二酸化炭素重イオンが衝突すると考えられている。基板17上の誘電体フィーチャ15を覆うレジスト層10に衝突するイオン量が増えると、フィーチャ15の縁部ファセット高さ19が上昇する。
チャンバ内のガス圧が低いと、基板17のレジスト層10により多くのイオンが衝突し、その結果、より高いフィーチャ15縁部ファセット高さ19が得られる。図4A−4Cは処理ガスを10、20及び40mTでそれぞれ作用させた場合に得られる垂直ファセットの割合を示す。これらのフィーチャ15の縁部21についての対応する垂直ファセット割合はそれぞれ63%、48%、44%である。一実施形態において、チャンバ内の処理ガスは約300mT未満の圧力で作用させる。一実施形態において、チャンバ内の処理ガスは約5〜15mTの圧力で作用される。
処理がスは誘導的及び/又は容量的にエネルギーをチャンバ内に結合することでエネルギー印加してもよい。「エネルギー印加された処理ガス」とは、処理ガスが活性化又はエネルギー印加されることで1つ以上の解離種、非解離種、イオン種、中性種がより高いエネルギー状態へと励起され、化学的な反応性が高くなることを意味する。図1に図示の実施形態において、処理ガスは電源電圧を通常はチャンバの天井部に隣接するところのアンテナに印加し、かつ第1及び第2バイアス電圧を例えば高架電極と基板支持体に埋設した各処理電極である処理電極に各自印加することでエネルギー印加される。電源電圧及びバイアス電圧は、例えば、それぞれRF電源電圧及びRFバイアス電圧であってもよい。
各処理電極に印加される第1及び第2バイアス電圧は異なる周波数を有する。第1バイアス電圧の周波数は少なくとも約10MHzであり、第2バイアス電圧の周波数は約4MHz未満である。この電力比での第1バイアス電圧及び第2バイアス電圧の印加は、レジスト下のエッチング済み誘電体フィーチャ15の縁部ファセット高さ19をそれ自身の高さの少なくとも10%とするに十分である。一実施形態において、第1バイアス電圧の第2バイアス電圧に対する電力レベル比は少なくとも約1:9である。第1バイアス電圧の第2バイアス電圧に対する電力レベル比によりフィーチャ15の縁部ファセット高さ19を制御するが、これは第2バイアス電圧がより多くの高エネルギーイオンを発生するからである。一実施形態において、第1バイアス電圧の第2バイアス電圧に対する電力レベル比は約11:1未満であり、レジスト下のエッチング済み誘電体フィーチャ15の縁部ファセット高さ19がそれ自身の高さの少なくとも30%となるに十分なほどに低い。電源電圧の電力レベルの、第1及び第2バイアス電圧の総電力レベルに対する比は約0:1〜約50:1である。
アンテナに印加する適切な電源電力レベルは、例えば、約0〜約1000ワットであってもよく、一実施形態において、約200ワットである。総電源電力が高ければ高いほど、基板のフィーチャ15の縁部21での垂直ファセット高さは小さくなる。一実施形態において、アンテナに印加される電源周波数は約40〜約200MHzの範囲である。
第1電圧バイアスに適切なバイアス電力レベルは約50〜約1000ワットの範囲にあり、第2電圧バイアスに適したバイアス電力レベルは約50〜約1000ワットの範囲にある。総バイアス電力が高ければ高いほどより垂直なファセットが得られる又は基板17上のフィーチャ15の縁部ファセット高さ19が大きくなることが明らかとなっている。図3A及び3Bは基板17の断面の走査型電子顕微鏡写真であり、(i)総バイアス電力200ワットで得られた垂直ファセット率約51%と、(ii)総バイアス電力500ワットで得られた垂直ファセット率約83%を示す。
一実施形態において、第1バイアス周波数は約4〜約20MHzであり、第2バイアス周波数は約1〜約4MHzである。一実施形態において、第1バイアス周波数は約13.6MHzであり、第2バイアス周波数は約2MHzである。
基板17はエネルギー印加された処理ガスに約10〜約600秒に亘って曝露してもよく、曝露時間は除去を要するフォトレジストの量に依存する。エネルギー印加した処理ガスにより基板17上のレジスト層10がエッチングされ、揮発性ガス状種が形成され、ガス種は排気システムによりチャンバから排気される。
エッチング処理の終点は分光法で求めることができる。エッチング段階の終点とは、例えば、基板17のレジスト層10が十分に除去された時点又は貫通してエッチングされることで基板17上のレジスト下の誘電体フィーチャ15が露出した時点、及び/又は特定の縁部ファセット高さ19のフィーチャ15といった所望の寸法が得られた時点であってもよい。レジスト除去におけるエッチング段階の終点を求めることで、基板17のエッチングを一旦終了したら停止することができ、これにより基板17のオーバーエッチングやアンダーエッチングの発生が軽減される。終点は、放射線を発するチャンバ内のプラズマからの放射線放出を監視することで求めることができ、放射線は、例えば上層を貫通するエッチングにより基板17上のその下の層が露出することから生じる組成における変化といった、エネルギー印加したガスの組成における変化に応じてその強度と波長が変わる。放射線放出は、放射線の1つ以上の波長の強度を検出することで監視する。検出した強度と関連して信号が生成され、信号を例えば制御装置により分析することで放射線の1つ以上の波長における上昇・低下といった強度の変化を求め、この強度における変化がエッチング段階の終点を示す。エッチング終点はエッチング処理中に基板17から反射される放射線を監視することでも測定可能である。
本願で記載の装置100の特定の実施形態は、半導体基板等の基板17の処理に適しており、当業者はフラットパネルディスプレイ、高分子パネル又はその他の電気回路搭載構造等のその他の基板17の処理用に本装置を適合させてもよい。従って、装置100でもって本発明又はその同等物の範囲を本願に記載の例示的な実施形態に限定するべきではない。
本願に記載の処理による、基板17の処理に適した装置100の実施形態を図5に示す。図5はカリフォルニア州サンタクララのアプライドマテリアル社から入手可能、かつダニエル・ホフマン(Daniel Hoffman)その他に発行された、米国特許第6528751号で開示のイネーブラ(Enabler、商標名)エッチシステムとして知られる基板処理装置100の断面図であり、その開示は引用により全て本願に組み込まれる。装置100の基板処理チャンバ102は電気関連、配管関連、及びその他の支援機能を提供するプラットフォーム(図示せず)上に搭載される。プラットフォームは典型的にはロードロックチャンバ及び基板搬送チャンバを支持している。ロードロックチャンバは処理対象である基板17のカセットを受け取る。基板搬送チャンバは処理にあたりカセットとプラットフォーム上の別のチャンバとの間での基板17の搬送を行う基板ブレードを備えたロボット等の基板搬送機構104を含む。チャンバは真空環境下で相互接続されているため、基板17の処理は装置100内で中断されることなく進められる。これにより、チャンバ間が真空環境下で相互接続されてないと別の処理段階に向けて異なるチャンバ間で基板17の搬送を行う際に生じ得る基板17の汚染が軽減される。
基板処理装置100は側壁106、底部108、その上に配置された天井部111を含む閉鎖空間壁部を備える処理チャンバ102を備え、閉鎖空間壁部により隔離された処理環境が形成されている。チャンバ102の側壁106は、磁気分離によりチャンバ102内の処理環境から隔離してもよい。或いは、側壁102上に誘電体コーティングを施しても、又は環状誘電体インサート又は取外し式ライナを側壁102に隣接させて配置してもよい。天井部111は平面を備える。
各チャンバ102は、チャンバ102内に基板17を支持するための基板支持体105を更に備える。基板支持体105は通常、ステンレススチール、アルミニウム、又は導電性であり、かつ基板処理に耐えるよう適合されたその他の材料等から形成される。基板支持体105は典型的には少なくとも部分的に電極114を覆う誘電体を備える静電チャックを備え、基板受面116を含む。電極114を処理電極としてもよい。電極114は、基板17を静電チャックに静電的に保持するための静電気を発生可能であってもよい。例えば、電極114は、タングステン、タンタル又はモリブデン等の金属から形成してもよい。チャック電圧供給源はDCチャック電圧を電極114に印加する。プラズマに基板支持体105寄り又は離れて電気的にバイアス印加するには、第1電気バイアス供給源118及び第2電気バイアス供給源122を電極114に連結してもよい。
リングアセンブリ124が基板支持体105の外縁を取り巻いている。リングアセンブリは石英等の誘電体から成る堆積リング126、及びカバーリング128を備える。堆積リング126は接地されたチャンバ本体部127上に支持され、カバーリング128は堆積リング126により支持されている。
動作中、処理ガスはガス分布装置132を含むガス送達システム130を介してチャンバ102内に導入され、処理ガス供給源135は各自導管を備えた複数のガス供給源を備え、各導管は設定した流量の各ガスをその内部を通過させるための質量流量制御装置等のガス制御弁を有している。導管は混合マニホルドへとガスを供給し、そこでガスは混合され、所望の処理ガス組成物となる。混合マニホルドは混合処理ガスを金属ガス管140を通して、チャンバ102内のガス排出口142を有するガス分布装置32へと送る。
使用済みの処理ガス及び副生成物はガス排気口144を通してチャンバ102から排気される。排気口144は使用済み処理ガスを受け取り、使用済みガスを排気導管148へと送る1つ以上の排気ポート146を含み、排気導管148内にはチャンバ102内のガス圧を制御するための絞り弁149が在る。排気導管は1つ以上の排気ポンプ152にガスを供給する。排気ポンプ152はポンピング弁(図示せず)を介して真空供給源154と流体的に連通している。(図示されるように)排気ポンプ152はチャンバ102に連結された別の個体であることも考えられる。ガスパージ又は真空処理において、ポンピング弁は、単一の真空供給源154を用いて排ガスを迅速に除去しながら、真空供給源をポート146へと半導体処理に望ましい圧力で連結している。
同軸スタブ155がチャンバ102の天井部111に取り付けられ、かつ流体的に接続されている。スタブ155は内側円筒形状導体160と外側同心円筒形状導体165を含む。好ましくは相対誘電率が1である絶縁体167が内側及び外側導体160、165間の空間を充填している。内側及び外側導体160、165はニッケルコーティングされたアルミニウムから形成されている。一実施形態において、外側導体165の直径は約4.3インチであり、内側導体160の直径は約1.5インチである。スタブ155の特性インピーダンスは内側及び外側導体160、165の半径と絶縁体167の誘電率により決定される。この実施形態において、スタブ155の特性インピーダンスは65Ωである。より一般的には、スタブ155の特性インピーダンスは電源出力インピーダンスを約20〜40%、好ましくは約30%上回る。スタブ155の軸長は約29インチであり、好ましいVHF電源電力周波数210MHzから若干ずれながらも概して整合する220MHz付近での共振を得るために、約220MHzで1/4波長を有する。
RF発生装置122からスタブ155へとRF電力を印加するために、スタブ155の軸長に沿った特定の位置にはタップ170が設置されている。発生装置122のRF電力端子172及びRF戻り端子174がスタブ155上のタップ170で内側及び外側同心スタブ導体160、165にそれぞれ接続されている。これらの接続は典型的には約50Ωである発生装置122の出力インピーダンスと整合する特性インピーダンスを有する発生装置・スタブ間同軸ケーブル176によりなされる。スタブ155の遠端の終端導体178は内側及び外側導体160、165を短絡するため、スタブ155はその遠端で短絡される。スタブ155の短絡していない側の端部であるスタブの近端で、外側導体165を環状導電性筐体又は支持体175を介してチャンバ本体部へと接続し、その一方で内側導体160を導電性円筒体又は支持体179を介して電極125の中心へと接続する。一実施形態においてはその厚さが約1.3インチ、誘電率が9である誘電性リング180が導電性円筒体179と電極125との間に保持され、これらを隔てている。
内側導体160は処理ガス及び冷却剤用の導管162となる。この構成の主要な利点は、典型的なプラズマ反応装置と異なり、ガス管140及び冷却剤管182が大きな電位差を越えないことである。従って、こういったことを目的として、ガス管140及び冷却剤管182は金属で、より安価、より信頼性の高い材料から構成してもよい。金属ガス管140は高架電極125内又はそれに隣接したガス吸気口142にガスを供給し、金属冷却剤管182は高架電極125内の冷却路又はジャケット184に冷却剤を供給する。
処理ガスは、エネルギーをチャンバ102内の処理ガスに結合するガス・エネルギー印加装置188によりエネルギー印加され、基板17を処理する。ガス・エネルギー印加装置188は天井部111に隣接したアンテナ190を備える。アンテナ190はRFコイル192から構成してもよく、コイルは整合回路(図示せず)を介して電源RF電力発生装置194へと結合され、RFエネルギーをチャンバ102へと誘導結合している。
ガス・エネルギー印加装置188は基板支持体114内に配置された電極と、基板支持体105の受面116から離間された高架電極125も備える。基板支持体105内の電極114及び高架電極125は共にそれぞれバイアスRF電力発生装置122と118へとインピーダンス整合回路(図示せず)と絶縁コンデンサ(図示せず)を介して結合されている。誘電性天井部を構成している高架電極125は天井部111上方のアンテナ190により伝達されたRF誘導電界に低インピーダンスを付与する誘導電界伝達ウィンドウとして機能する。利用可能な適切な誘電体には酸化アルミニウム又は二酸化ケイ素が含まれる。電極114、125はRFバイアス電圧を供給するためのAC電圧供給源を含む電極電圧供給源(図示せず)により互いに電気的にバイアスされている。RFバイアス電圧は約50kHz〜約60MHzの周波数を含んでいてもよく、RFバイアス電流の電力レベルは典型的には約50〜約3000ワットである。
装置100は、チャンバ102内で行われている処理を監視するよう適合された処理モニタ(図示せず)を更に備えていてもよい。処理モニタは干渉計又はプラズマ発光分析装置であってもよい。プラズマ発光分析装置は典型的には処理区域内のプラズマからの放射光を受け止め、発光スペクトルの特定の波長での強度を分析して処理の終点を求める。干渉計は基板17の表面層で干渉的に反射した光等の放射線を検出し、層の処理終点を求める。反射した放射線は放射線源又はチャンバ102内のプラズマからのものであってもよい。一実施形態において、処理モニタは放射線ビームを基板17に指向する放射線源を備える。入射放射線ビームは基板17で反射し、反射ビームとなり、放射線検出装置は反射ビームを受け取り、処理又は基板17の性質を求める。放射線は赤外線、可視光線又は紫外線等の光であってもよい。
チャンバ102は制御装置200により操作してもよく、制御装置はハードウェアインターフェースを介して命令を送り、チャンバコンポーネント、例えば基板支持体105、ガス分布装置132、ガス・エネルギー印加装置188及びガス排気口144を操作するコンピュータを備える。チャンバ102内の異なる検出装置により測定された処理状態及びパラメータはガス流量制御弁、圧力モニタ(図示せず)、絞り弁149等の制御装置及びその他のこういった装置によりフィードバック信号として送られ、制御装置200に電気信号として伝送される。本発明の説明を簡略化するために制御装置200を例示的に単一制御装置として図示したが、当然ながら制御装置200は互いに接続された複数の制御装置であっても、或いはチャンバ102の異なるコンポーネントに接続された複数の制御装置であってもよい。従って、本発明は本願に記載の図示及び例示的な実施形態に限定されるべきではない。
制御装置200はチャンバ102及びその周辺コンポーネントを作動させるのに適切な集積回路を備える電気回路を含む電子ハードウェアを備える。通常、制御装置200はデータ入力を受理し、アルゴリズムを実行し、有用な出力信号を生成し、検出装置及びその他のチャンバコンポーネントからのデータ信号を検出し、チャンバ102内の処理状況を監視又は制御するように適合されている。例えば、制御装置200は(i)例えばインテル社製の慣用のマイクロプロセッサ等の、例えばCD又はフロッピー(商標名)ドライブ等のリムーバブル記憶媒体、例えばハードドライブ又はROM及びRAM等のノンリムーバブル記憶媒体を含むメモリに連結された中央演算処理装置(CPU)と、(ii)チャンバ102からのデータ及びその他の情報の検索、又は特定のチャンバコンポーネントの操作等の特定のタスク用に設計及び事前プログラムされた特定用途向け集積回路(ASIC)、及び(iii)特定の信号処理タスクに使用する、例えばアナログ及びデジタル入力及び出力ボード、通信インターフェースボード及びモータ制御ボードを含むインターフェースボードを備えるコンピュータを備えてもよい。制御装置インターフェースボードは、例えば、処理モニタからの信号を処理し、データ信号をCPUに送信する。コンピュータは例えばコプロセッサ、クロック回路、キャッシュ、電源及びその他のCPUと通信する周知のコンポーネントを含むサポート回路も有する。RAMを用いて、プロセス実行中、本発明のソフトウェアの実装を保存可能である。本発明の命令コードセットは典型的には記憶媒体に保存され、CPUによって実行される際にRAMでの一時的な保存のために呼び出される。オペレータと制御装置200との間のユーザーインターフェースは、例えば、ディスプレイ(図示せず)及びキーボードやライトペン等のデータ入力装置204を介したものである。特定のスクリーン又は機能を選択するために、オペレータはデータ入力装置204を用いて選択物を入力し、ディスプレイ上で選択物を確認することが可能である。
制御装置200により受理及び評価されたデータは工場製造工程自動化ホストコンピュータ(図示せず)に送信してもよい。工場製造工程自動化ホストコンピュータは数種のシステム、プラットフォーム又はチャンバからの、基板17のバッチについての又は長期間に亘ってのデータを評価し、(i)基板17で実行された処理、(ii)単一の基板17内での、統計学的な関係において異なり得る特性、又は(iii)基板17のバッチ全体での、統計学的な関係において異なり得る特性の統計学的処理制御パラメータを特定するホストソフトウェアプログラムを備える。ホストソフトウェアプログラムをデータを継続中のインシチュのプロセス評価又はその他の処理パラメータの制御に用いてもよい。適切なホストソフトウェアプログラムには上記記載のアプライドマテリアル社から入手可能なワークストリーム(WORKSTREAM、商標名)ソフトウェアプログラムが含まれる。工場製造工程自動化ホストコンピュータは命令信号を送ることで(i)例えば基板の特性が不十分又は統計学的に定められた値範囲内にない場合、或いは処理パラメータが許容範囲から逸脱した場合にエッチングシーケンスから特定の基板17を除去する、(ii)特定のチャンバ102内で処理を終了する、又は(iii)基板17又は処理パラメータの特性が不適切だと判定した時点で処理条件を調整するよう更に適合させてもよい。また、工場製造工程自動化ホストコンピュータは、ホストソフトウェアプログラムによるデータ評価に応答して、基板17のエッチングの開始又は終了時に命令信号を送ってもよい。
一実施形態において、制御装置200はコンピュータ可読性であり、例えばノンリムーバブル記憶媒体又はリムーバブル記憶媒体上のメモリに保存し得るコンピュータプログラム206を備える。コンピュータプログラム206は、通常、チャンバ及びそのコンポーネントを作動させるための命令を含むプログラムコード含む処理制御ソフトウェア、チャンバ102内で実行されている処理を監視するための処理監視ソフトウェア、安全システムソフトウェア及びその他の制御ソフトウェアを備える。コンピュータプログラム206は例えばアセンブリ言語、C++、パスカル、フォートラン等のいずれの慣用のプログラム言語で書いてもよい。適切なプログラムコードは単一ファイル又は複数のファイルに慣用のテキストエディタを用いて入力され、メモリのコンピュータ使用可能媒体に保存又は統合される。入力したコードテキストが高水準言語で書かれている場合、コードはコンパイルされ、次に得られたコンパイラコードを事前にコンパイルしたライブラリルーチンのオブジェクトコードとリンクさせる。リンクさせたコンパイル済みオブジェクトコードを実行するために、ユーザはオブジェクトを呼び出し、CPUにコードの読解と実行を行わせ、プログラムにおいて識別されたタスクを行う。
本発明によるコンピュータプログラム206の特定の実施形態の階層的制御構造の説明ブロック図を図6に示す。データ入力装置204を用い、例えば、ユーザはプロセスセレクタ210により生成されたディスプレイ上のメニュー又はスクリーンに応答してプロセスセットをコンピュータプログラム206に入力する。コンピュータプログラム206には、チャンバ処理を監視するための命令セットのみならず、基板搬送機構(図示せず)、基板支持体105、ガス分布装置132、ガス排気口144、ガス・エネルギー印加装置188、及び特定の処理に関係したその他のコンポーネントを制御するための命令セットが含まれる。プロセスセットは特定の処理を実行するのに必要な、所定のグループの処理パラメータである。処理パラメータは処理条件であり、基板位置、ガス組成、ガス流量、温度、圧力、及びRF又はマイクロ波電力レベル等のガス・エネルギー印加装置設定を含むが、これらに制限されない。
プロセスシーケンサ212はコンピュータプログラム206又はプロセスセレクタ210から処理パラメータセットを受け取り、その動作を制御する命令セットを含む。プロセスシーケンサ212がチャンバ102における複数のタスクを制御するチャンバマネージャ218へと特定の処理パラメータを送ることで、プロセスセットの実行が開始される。チャンバマネージャ218は例えば基板位置決め命令セット222、ガス流制御命令セット226及びガス圧制御命令セット228を含むガス分布装置命令セット223、温度制御命令セット230、ガス・エネルギー印加装置制御命令セット234、ガス排気口制御命令セット238及び処理監視命令セット240等の命令セットを含んでいてもよい。
基板位置決め命令セット222は、例えば、基板17の支持体105でのそのローディングとアンローディングに使用する基板搬送機構104を制御するためのコードを含む基板搬送機構命令セットを含む。基板位置決め命令セット222は、支持体105をチャンバ102内の所望の高さにまで昇降し、基板17を基板支持体105の受面から基板支持体105の受面116上方のある高さの位置まで昇降させ、同様に基板17を再度降下させて支持体105の基板受面116に接触させる又は載置するためのコードを含む基板支持体命令セットを更に含む。
ガス分布装置命令セット223は、絞り弁の位置を調整することでチャンバ102内の圧力を制御するためのプログラムコードを含むガス圧制御命令セット228を含む。例えば、絞り弁の位置は絞り弁の開閉程度により調整される。ガス分布命令セット223は、処理ガスの異なる成分の流量を制御するためのコードを含むガス流制御命令セット226を更に含む。例えば、ガス流制御命令セット226はガス流制御弁の開口サイズを調整することで所望のガス流量を得て、管170を通ってチャンバ102内へとガス排出口へと進む処理を作り出す。一実施形態において、ガス流制御命令セット226は処理ガス流量を約100〜約500sccmに設定するためのプログラムコードを含む。一実施形態において、ガス分布装置命令セット223は二酸化炭素ガスを含む処理ガスをチャンバ102内へと導入するためのコードを含む。一実施形態において、ガス分布装置命令セット223は二酸化炭素と、一酸化炭素、二原子酸素、二原子窒素、二原子水素及び二酸化水素の1つ以上を含む処理ガスを導入するようガス分布装置132を作動させるためのプログラムコードを含む。
温度制御命令セット230はエッチング中、例えばガス入り電球又は基板支持体105内の抵抗ヒータにより基板支持体105の温度を制御するためのコードを含む。温度制御命令セット230は、側壁106又は天井部111の温度等のチャンバ102の壁部の温度を制御するためのコードを更に含んでいてもよい。
ガス・エネルギー印加装置制御命令セット234は、電源電圧をアンテナ190に印加するためのコードを含む。これらの命令セットは、ガス・エネルギー印加装置188を作動させて基板支持体105に埋設された電極114と高架電極125の双方に少なくとも約10MHzの第1周波数を有する第1バイアス電圧と約4MHz未満の周波数を有する第2バイアス電圧を印加するためのコード行数を更に含む。第1バイアス電圧の第2バイアス電圧に対する電力レベル比は、フィーチャ15の高さの少なくとも約10%である、レジスト下のエッチング済み誘電体フィーチャの縁部ファセット高さを得るに十分である。一実施形態において、命令には、ガス・エネルギー印加装置188が第1バイアス電圧の第2バイアス電圧に対する電力レベル比を少なくとも約1:9と設定するようにと作動させるためのプログラムコードが含まれる。一実施形態において、プログラムコードは第1バイアス電圧の第2バイアス電圧に対する電力レベル比を約11:1未満、かつレジスト下のエッチング済み誘電体フィーチャ15の縁部ファセット高さ19が誘電体フィーチャ19の高さの少なくとも約30%となるに十分な低さに設定するようガス・エネルギー印加装置188を作動させる命令を含む。一実施形態において、プログラムコードは第1バイアス電圧を電力レベル約50〜約1000に、かつ第2バイアス電圧を電力レベル約50〜約1000に設定するようガス・エネルギー印加装置188を作動させる命令セットを含む。一実施形態において、プログラムコードは第1周波数を約13.6MHz、第2周波数を約2MHzに設定するようガス・エネルギー印加装置188を作動させる命令セットを含む。
ガス排気口制御命令セット238は、排気口144を作動させて使用済み処理ガスをチャンバ102から排気するためのコードを含む。
処理監視命令セット240はチャンバ102内の処理を監視するためのプログラムコードを含んでいてもよい。例えば、処理監視命令セットは基板17から反射した放射線又はエネルギー印加されたガスからの放射光の検出波長強度に関連して生成した信号を分析するためのプログラムコードを含んでいてもよい。処理監視命令セットは信号において検出された最低値及び最高値の数を数えることで波長の強度の信号トレースを分析し、測定した反射光ビームにおける干渉縞と、それにより導き出される基板17上の層の厚さを求めるためのプログラムコードを含む。処理監視命令セット240は信号を分析し、信号波形の一部を保存してある特性波形又はその他の代表的なパターンと比較し、エッチング終点を示す特有のフィーチャを検出するためのプログラムコードも含んでいてもよい。
一連のタスクを実行するための個別の命令セットとして記載したが、当然ながらこれらの命令セットをそれぞれ互いに統合する、又はあるプログラムコードセットのタスクを別のプログラムコードセットと統合することで所望のセットのタスクを実行することが可能である。従って、本願に記載の制御装置200及びコンピュータプログラム206は本願に記載の機能ルーチンの特定の実施形態に限定されるべきではなく、又、同等の機能セットを実行するその他のルーチンセット又はマージプログラムコードもまた本発明の範囲内に含まれる。また、制御装置200をチャンバ102の一実施形態と関連させて説明したが、その他のチャンバと互換性であってもよい。
本発明をその特定の好ましい実施形態に関して極めて詳細に記載したが、その他の実施形態も可能である。例えば、本発明は本願で具体的に記載したもの以外のエッチングガスでも使用可能であり、記載したもの以外の半導体及び誘電体のエッチングにも使用可能である。処理チャンバ102は、当業者に明白であるように、その他の同等の構成も含んでいてもよい。更に、当然ながら、多様なタイプの基板処理チャンバを使用し得ることから、上述したような装置100はイネーブラ(ENABLER、商標名)チャンバに限定されない。従って、特許請求の範囲は本願に含まれる好ましい実施形態の記載に制限されるべきではない。
本発明のこれらの構成、態様、利点は本発明の例示的な構成を説明する説明、特許請求の範囲及び添付図面と関連してより良く理解される。しかしながら、各構成は特定の図面のみとの関連だけでなく本発明全般で使用可能であり、本発明はこれらの構成のいずれの組合せも含む。
複数の層及び所定の縁部ファセット高さを有するフィーチャを有する基板の側部断面概略図である。 (i)エッチング済み誘電体フィーチャを覆う残存レジストと(ii)残存レジストを二酸化炭素を含むエネルギーを印加した処理ガスで除去した後のフィーチャを示す基板断面の走査型電子顕微鏡写真である。 (i)総バイアス電力200ワット及び(ii)総バイアス電力500ワットで得られた垂直ファセットの量を示す基板断面の走査型電子顕微鏡写真である。 (i)10mT、(ii)20mT及び(iii)40mTでエネルギー印加した処理ガスを操作した場合に得られた垂直ファセットの量を示す基板断面の走査型電子顕微鏡写真である。 アンテナ、第1及び第2処理電極を有する基板処理チャンバの断面図である。 図5の処理チャンバの操作及びその内部で行う処理の監視に適したコンピュータプログラムの構造の説明ブロック図である。

Claims (14)

  1. 誘電体フィーチャの縁部ファセット高さを制御しながら基板上の誘電体フィーチャを覆うレジスト層を除去するための基板処理方法であり、アンテナと第1及び第2処理電極を備える基板処理チャンバ内で行うこの方法が
    (a)誘電体フィーチャを覆うレジスト層を有する基板をチャンバ内に配置し、
    (b)その下の誘電体フィーチャの縁部ファセット高さを制御しながらレジスト層を除去することを含み、(b)は
    (i)COを含む処理ガスをチャンバ内に導入し、
    (ii)処理ガスにエネルギーを印加することで行われ、(ii)は
    (1)電源電圧をアンテナに印加し、
    (2)第1及び第2処理電極に少なくとも10MHzの第1周波数を有する第1バイアス電圧と、4MHz未満の第2周波数を有する第2バイアス電圧を印加することで行われ、ここで第1バイアス電圧の第2バイアス電圧に対する電力レベル比が1/9以上であり、エネルギー印加されたガスにより誘電体フィーチャの縁部ファセット高さが誘電体フィーチャの高さの少なくとも10%となり、この方法が更に
    )チャンバから処理ガスを排気することを含む基板処理方法。
  2. 第1バイアス電圧の第2バイアス電圧に対する電力レベル比が11未満である請求項1記載の方法。
  3. 第1バイアス電圧の第2バイアス電圧に対する電力レベル比が11未満であり、エネルギー印加されたガスにより誘電体フィーチャの縁部ファセット高さが誘電体フィーチャの高さの少なくとも30%となる請求項1記載の方法。
  4. 第1又は第2バイアス電圧の少なくとも1つを電力レベル50〜1000ワットで印加する請求項1記載の方法。
  5. 第1バイアス周波数が13.6MHzであり、第2バイアス周波数が2MHzである請求項1記載の方法。
  6. 電源周波数が40〜200MHzであり、第1バイアス周波数が4〜20MHzであり、第2バイアス周波数が1〜4MHzである請求項1記載の方法。
  7. 処理ガスがCO、O、N、H又はHOの少なくとも1つを更に含む請求項1記載の方法。
  8. 処理ガスにおけるCOの比率が少なくとも10%である請求項7記載の方法。
  9. 処理ガスを300mT未満の圧力で維持する請求項1記載の方法。
  10. 基板処理装置であり、
    (a)処理チャンバを備え、処理チャンバが
    (1)誘電体フィーチャを覆うレジスト層を備える基板を受ける基板受面を備える基板支持体と、
    (2)チャンバ内で処理ガスを分散させるガス分布装置と、
    (3)(i)チャンバ付近のアンテナと、(ii)チャンバ内の第1及び第2処理電極を備える、処理ガスにエネルギーを印加するためのガス・エネルギー印加装置と、
    (4)ガス排気口を備え、基板処理装置は
    (b)処理チャンバ、ガス分布装置、ガス・エネルギー印加装置、ガス排気口に連動的に連結された制御装置を備え、制御装置が
    (i)チャンバ内にCOを含む処理ガスを導入するようガス分布装置を作動させ、
    (ii)処理ガスにエネルギーを印加するようガス・エネルギー印加装置を作動させるためのプログラムコードを含み、プログラムコードは、
    (1)アンテナに電源電圧を印加するよう作動させるための命令を含み、
    (2)チャンバ内の第1及び第2処理電極に少なくとも10MHzの第1周波数を有する第1バイアス電圧と、4MHz未満の第2周波数を有する第2バイアス電圧を印加するようガス・エネルギー印加装置を作動させるための命令を含み、ここで第1バイアス電圧の第2バイアス電圧に対する電力レベル比が1/9以上であり、エネルギー印加されたガスによりレジスト下の誘電体フィーチャの縁部ファセット高さが誘電体フィーチャの高さの10%となり、制御装置が更に
    (iii)チャンバから処理ガスを排気するようガス排気口を作動させるためのプログラムコードを含む基板処理装置。
  11. プログラムコードが、ガス・エネルギー印加装置が第1バイアス電圧の第2バイアス電圧に対する電力レベル比を11未満と設定するよう作動させるための命令を含む請求項10記載の装置。
  12. プログラムコードが、ガス・エネルギー印加装置が第1及び第2バイアス電圧の少なくとも1つの電力レベルを50〜1000ワットに設定するよう作動させるための命令を含む請求項10記載の装置。
  13. プログラムコードが、ガス・エネルギー印加装置が第1周波数を13.6MHz、第2周波数を2MHzに設定するよう作動させるための命令を含む請求項10記載の装置。
  14. プログラムコードが、ガス分布装置がCO、O、N、H及びHOの1つ以上を含む処理ガスを供給するよう作動させるための命令を含む請求項10記載の装置。
JP2007281585A 2006-10-31 2007-10-30 レジスト下のフィーチャのファセット制御のための基板処理方法及び基板処理装置 Expired - Fee Related JP4800287B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/555,017 2006-10-31
US11/555,017 US7758763B2 (en) 2006-10-31 2006-10-31 Plasma for resist removal and facet control of underlying features

Publications (2)

Publication Number Publication Date
JP2008124460A JP2008124460A (ja) 2008-05-29
JP4800287B2 true JP4800287B2 (ja) 2011-10-26

Family

ID=39330774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007281585A Expired - Fee Related JP4800287B2 (ja) 2006-10-31 2007-10-30 レジスト下のフィーチャのファセット制御のための基板処理方法及び基板処理装置

Country Status (6)

Country Link
US (1) US7758763B2 (ja)
EP (1) EP1942377A3 (ja)
JP (1) JP4800287B2 (ja)
KR (1) KR100947678B1 (ja)
CN (1) CN101174108A (ja)
TW (1) TWI358767B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758763B2 (en) 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
US7968473B2 (en) * 2006-11-03 2011-06-28 Applied Materials, Inc. Low temperature process for depositing a high extinction coefficient non-peeling optical absorber for a scanning laser surface anneal of implanted dopants
US7777500B2 (en) * 2007-10-05 2010-08-17 Lam Research Corporation Methods for characterizing dielectric properties of parts
US7637269B1 (en) * 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705597A (en) * 1985-04-15 1987-11-10 Harris Corporation Photoresist tapering process
JPS6267090A (ja) * 1985-09-19 1987-03-26 Shin Etsu Chem Co Ltd 4−クロロメチルフエニルメチルジクロロシラン
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
US5259925A (en) * 1992-06-05 1993-11-09 Mcdonnell Douglas Corporation Method of cleaning a plurality of semiconductor devices
WO1995032315A1 (en) 1994-05-13 1995-11-30 Applied Materials, Inc. Magnetically enhanced multiple capacitive plasma generation apparatus and related method
KR0137841B1 (ko) 1994-06-07 1998-04-27 문정환 식각잔류물 제거방법
US5658829A (en) * 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US6036878A (en) * 1996-02-02 2000-03-14 Applied Materials, Inc. Low density high frequency process for a parallel-plate electrode plasma reactor having an inductive antenna
US6054013A (en) * 1996-02-02 2000-04-25 Applied Materials, Inc. Parallel plate electrode plasma reactor having an inductive antenna and adjustable radial distribution of plasma ion density
US6345589B1 (en) * 1996-03-29 2002-02-12 Applied Materials, Inc. Method and apparatus for forming a borophosphosilicate film
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US6170428B1 (en) * 1996-07-15 2001-01-09 Applied Materials, Inc. Symmetric tunable inductively coupled HDP-CVD reactor
US5821169A (en) * 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
US5882424A (en) * 1997-01-21 1999-03-16 Applied Materials, Inc. Plasma cleaning of a CVD or etch reactor using a low or mixed frequency excitation field
US6035803A (en) 1997-09-29 2000-03-14 Applied Materials, Inc. Method and apparatus for controlling the deposition of a fluorinated carbon film
EP0940846A1 (en) * 1998-03-06 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Method for stripping ion implanted photoresist layer
US6387819B1 (en) 1998-04-29 2002-05-14 Applied Materials, Inc. Method for etching low K dielectric layers
US6734120B1 (en) 1999-02-19 2004-05-11 Axcelis Technologies, Inc. Method of photoresist ash residue removal
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
US6767698B2 (en) * 1999-09-29 2004-07-27 Tokyo Electron Limited High speed stripping for damaged photoresist
US6805139B1 (en) * 1999-10-20 2004-10-19 Mattson Technology, Inc. Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing
US7030335B2 (en) * 2000-03-17 2006-04-18 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US7196283B2 (en) * 2000-03-17 2007-03-27 Applied Materials, Inc. Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface
US6528751B1 (en) 2000-03-17 2003-03-04 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma
US6894245B2 (en) * 2000-03-17 2005-05-17 Applied Materials, Inc. Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US6857387B1 (en) * 2000-05-03 2005-02-22 Applied Materials, Inc. Multiple frequency plasma chamber with grounding capacitor at cathode
EP1297566A2 (en) 2000-06-14 2003-04-02 Applied Materials, Inc. Substrate cleaning apparatus and method
WO2002015231A2 (en) 2000-08-14 2002-02-21 Motorola, Inc. A method for patterning layers of semiconductor devices
US6576564B2 (en) * 2000-12-07 2003-06-10 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US6692903B2 (en) 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6794293B2 (en) * 2001-10-05 2004-09-21 Lam Research Corporation Trench etch process for low-k dielectrics
JP2003017469A (ja) * 2001-06-29 2003-01-17 Tokyo Electron Ltd エッチング兼アッシング装置、アッシング装置、アッシング方法及び処理方法
US6706138B2 (en) * 2001-08-16 2004-03-16 Applied Materials Inc. Adjustable dual frequency voltage dividing plasma reactor
WO2003021659A1 (en) * 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
US6991739B2 (en) 2001-10-15 2006-01-31 Applied Materials, Inc. Method of photoresist removal in the presence of a dielectric layer having a low k-value
US6848455B1 (en) * 2002-04-22 2005-02-01 Novellus Systems, Inc. Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species
US6597964B1 (en) * 2002-05-08 2003-07-22 Taiwan Semiconductor Manufacturing Co., Ltd Thermocoupled lift pin system for etching chamber
US6649532B1 (en) * 2002-05-09 2003-11-18 Applied Materials Inc. Methods for etching an organic anti-reflective coating
JP4109020B2 (ja) * 2002-06-11 2008-06-25 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20040050406A1 (en) 2002-07-17 2004-03-18 Akshey Sehgal Compositions and method for removing photoresist and/or resist residue at pressures ranging from ambient to supercritical
US7134941B2 (en) 2002-07-29 2006-11-14 Nanoclean Technologies, Inc. Methods for residue removal and corrosion prevention in a post-metal etch process
US20040025791A1 (en) * 2002-08-09 2004-02-12 Applied Materials, Inc. Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7510665B2 (en) * 2003-08-15 2009-03-31 Applied Materials, Inc. Plasma generation and control using dual frequency RF signals
US7431857B2 (en) * 2003-08-15 2008-10-07 Applied Materials, Inc. Plasma generation and control using a dual frequency RF source
US7838430B2 (en) * 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
US7879185B2 (en) * 2003-12-18 2011-02-01 Applied Materials, Inc. Dual frequency RF match
US7326872B2 (en) * 2004-04-28 2008-02-05 Applied Materials, Inc. Multi-frequency dynamic dummy load and method for testing plasma reactor multi-frequency impedance match networks
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7396769B2 (en) 2004-08-02 2008-07-08 Lam Research Corporation Method for stripping photoresist from etched wafer
US7396412B2 (en) * 2004-12-22 2008-07-08 Sokudo Co., Ltd. Coat/develop module with shared dispense
US20060199370A1 (en) * 2005-03-01 2006-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
US7359177B2 (en) * 2005-05-10 2008-04-15 Applied Materials, Inc. Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output
US7678710B2 (en) * 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
CN101401194B (zh) 2006-03-09 2011-12-28 应用材料股份有限公司 使用低能量等离子体系统制造高介电常数晶体管栅极的方法和装置
US20070243714A1 (en) * 2006-04-18 2007-10-18 Applied Materials, Inc. Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step
US7264688B1 (en) * 2006-04-24 2007-09-04 Applied Materials, Inc. Plasma reactor apparatus with independent capacitive and toroidal plasma sources
US7790047B2 (en) * 2006-04-25 2010-09-07 Applied Materials, Inc. Method for removing masking materials with reduced low-k dielectric material damage
US7758763B2 (en) 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
CN101542693A (zh) * 2006-12-11 2009-09-23 应用材料股份有限公司 干式光阻剥除方法及设备
US7595005B2 (en) * 2006-12-11 2009-09-29 Tokyo Electron Limited Method and apparatus for ashing a substrate using carbon dioxide

Also Published As

Publication number Publication date
US20080102645A1 (en) 2008-05-01
KR20080039215A (ko) 2008-05-07
CN101174108A (zh) 2008-05-07
EP1942377A2 (en) 2008-07-09
US7758763B2 (en) 2010-07-20
EP1942377A3 (en) 2009-11-25
TW200836257A (en) 2008-09-01
KR100947678B1 (ko) 2010-03-16
TWI358767B (en) 2012-02-21
JP2008124460A (ja) 2008-05-29

Similar Documents

Publication Publication Date Title
US7887637B2 (en) Method for cleaning treatment chamber in substrate treating apparatus and method for detecting endpoint of cleaning
US8083963B2 (en) Removal of process residues on the backside of a substrate
US6318384B1 (en) Self cleaning method of forming deep trenches in silicon substrates
JP5061231B2 (ja) 水素含有ラジカルによる未変性酸化物の洗浄
US6852242B2 (en) Cleaning of multicompositional etchant residues
EP1918979A2 (en) Etching oxide with high selectivity to titanium nitride
EP3038142A1 (en) Selective nitride etch
US6793835B2 (en) System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6905800B1 (en) Etching a substrate in a process zone
US6783626B2 (en) Treatment and evaluation of a substrate processing chamber
EP0516043A2 (en) Dry etching method
JPH1171680A (ja) 基板処理装置と共に用いるための改良型遠隔マイクロ波プラズマソース用装置
KR20010021723A (ko) 원격 플라즈마 세정 장치
US6814814B2 (en) Cleaning residues from surfaces in a chamber by sputtering sacrificial substrates
US6784110B2 (en) Method of etching shaped features on a substrate
US11355350B2 (en) Etching method, substrate processing apparatus, and substrate processing system
JP4800287B2 (ja) レジスト下のフィーチャのファセット制御のための基板処理方法及び基板処理装置
US20100270262A1 (en) Etching low-k dielectric or removing resist with a filtered ionized gas
US20220262645A1 (en) Etching method, substrate processing apparatus, and substrate processing system

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees