KR20080035910A - 두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법 - Google Patents

두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법 Download PDF

Info

Publication number
KR20080035910A
KR20080035910A KR1020060102565A KR20060102565A KR20080035910A KR 20080035910 A KR20080035910 A KR 20080035910A KR 1020060102565 A KR1020060102565 A KR 1020060102565A KR 20060102565 A KR20060102565 A KR 20060102565A KR 20080035910 A KR20080035910 A KR 20080035910A
Authority
KR
South Korea
Prior art keywords
sampling
voltage
unit
input voltage
capacitor
Prior art date
Application number
KR1020060102565A
Other languages
English (en)
Other versions
KR100888031B1 (ko
Inventor
임승현
이정환
한건희
함석헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060102565A priority Critical patent/KR100888031B1/ko
Priority to US11/975,018 priority patent/US7629838B2/en
Priority to TW096139292A priority patent/TWI407684B/zh
Priority to JP2007273067A priority patent/JP5108449B2/ja
Priority to CN2007101944180A priority patent/CN101166016B/zh
Publication of KR20080035910A publication Critical patent/KR20080035910A/ko
Application granted granted Critical
Publication of KR100888031B1 publication Critical patent/KR100888031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

여기에 개시된 비율-독립 스위치 커패시터 증폭기는 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하고 상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 제 1 샘플링 회로, 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하고 상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 제 2 샘플링 회로, 그리고 상기 제 1 샘플링 전압 및 상기 제 2 샘플링 전압의 차이를 출력하는 차동 증폭 회로를 포함하는 것을 특징으로 한다.

Description

두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터 증폭기 및 그 동작 방법{RATIO-INDEPENDENT SWITCHED CAPACITOR AMPLIFIER WITH PRECISION GAIN OF TWO AND OPERATION METHOD THEREOF}
도 1은 본 발명의 실시 예에 따른 비율-독립 스위치 커패시터 증폭기의 회로도;
도 2는 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 동작 타이밍도;
도 3은 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 첫 번째 샘플링을 설명하기 위한 스위치상태를 보여주는 도면;
도 4는 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 첫 번째 증폭을 설명하기 위한 스위치상태를 보여주는 도면;
도 5는 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 두 번째 샘플링을 설명하기 위한 스위치상태를 보여주는 도면; 그리고
도 6은 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 두 번째 증폭을 설명하기 위한 스위치상태를 보여주는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 비율-독립 스위치 커패시터 증폭기
10: 차동 증폭 회로 20: 제 1 샘플링 회로
30: 제 2 샘플링 회로 201: 제 1 샘플링부
202: 제 2 샘플링부 203: 제 1 피드백부
301: 제 3 샘플링부 302: 제 4 샘플링부
303: 제 2 피드백부
본 발명은 비율-독립 스위치 커패시터 증폭기(ratio-independent Switched Capacitor(SC) amplifier)에 관한 것으로, 좀더 구체적으로는 고속으로 동작하는 비율-독립 스위치 커패시터 증폭기에 관한 것이다.
비율-독립 기법은 증폭기에서 커패시터의 부정합 비율에 상관없이 독립적으로 두 입력신호의 차이를 2배 증폭하는 방법이다. 즉, 비율-독립 기법은 2배 이득을 갖는다. 예를 들어, 증폭기에 포함된 두 개의 커패시터의 비율이 이상적으로는 1:1의 비율이나, 실질적으로는 약간의 오차율로 인해 1:1의 비율이 되지 않을 수도 있다. 이러한 오차율로 인해 증폭기는 정확한 이득을 갖는 증폭된 신호를 출력할 수 없게 된다. 따라서, 비율-독립 기법은 이러한 오차율에 상관없이 독립적으로 2배 이득을 갖는 증폭된 신호를 출력할 수 있는 방법이다.
비율-독립 스위치 커패시터 증폭기(이하, 비율-독립 SC 증폭기라 칭함)는 비율-독립 기법을 이용한 증폭기로서, 커패시터의 부정합 비율에 상관없이 2배 이득을 갖는다. 이러한 비율-독립 SC 증폭기는 2배 이득을 갖는 증폭기를 필요로 하는 회로에 사용될 수 있다. 예를 들어, 일반적으로 사이클릭 아날로그-디지털 변환기(cyclic A/D converter), 또는 파이프라인 아날로그-디지털 변환기(pipeline A/D converter)는 증폭기를 포함하고, 상기 증폭기를 통해 입력받은 신호를 증폭하게 된다. 사이클릭 아날로그-디지털 변환기(cyclic A/D converter), 또는 파이프라인 아날로그-디지털 변환기(pipeline A/D converter)는 증폭기의 이득을 2배로 하는 경우, 즉 입력신호의 차를 정확히 2배 증폭하기 위해서 비율-독립 SC 증폭기를 사용한다.
일반적인 비율-독립 SC 증폭기는 연산 증폭기, 캐패시터, 및 피드백 캐패시터를 포함한다. 커패시터는 연산증폭기의 반전 단자에 연결되고, 피드백 커패시터는 연산 증폭기의 출력 단자에 연결되어 피드백 루프를 형성한다.
비율-독립 SC 증폭기는 첫 번째 단계에서 입력 전압을 커패시터에 샘플링(sampling)하고, 즉 충전(charge)하고, 두 번째 단계에서 커패시터에 충전된 전하를 피드백 커패시터로 방전한다, 즉 커패시터에 충전된 전하를 피드백 커패시터로 전송한다. 이후, 세 번째 단계에서 입력 전압을 커패시터에 다시 충전하고, 네 번째 단계에서 피드백 커패시터에 충전된 전하를 커패시터에 방전한다. 이러한 방식에 의해, 비율-독립 SC 증폭기는 커패시터에 입력전압의 2배가 되는 전하를 충전하고, 커패시터에 충전된 전하에 의해 2배 이득을 갖는다.
그러나, 비율-독립 SC 증폭기는 2배 이득을 얻기 위해, 2번의 샘플링 과정을 포함하는 4번의 과정(입력신호를 증폭하기 위한 4 번의 단계)을 필요로 하게 된다. 이러한 방식은 고속 동작을 요구하는 환경에서는 부적합한 단점이 있다.
따라서, 본 발명의 목적은 고속으로 동작하는 비율-독립 스위치 커패시터 증폭기 및 그 방법을 제공하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 비율-독립 스위치 커패시터 증폭기는: 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하고, 상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 제 1 샘플링 회로; 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하고, 상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 제 2 샘플링 회로; 그리고, 상기 제 1 샘플링 전압 및 상기 제 2 샘플링 전압의 차이를 출력하는 차동 증폭 회로를 포함한다.
이 실시예에 있어서, 상기 제 2 입력 전압은 상기 제 1 입력 전압과 크기가 갖고 위상이 반대이다.
이 실시예에 있어서,상기 제 1 샘플링 회로 및 상기 제 2 샘플링 회로는 동시에 샘플링 동작을 수행한다.
이 실시예에 있어서, 상기 제 1 샘플링 회로는, 상기 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 제 1 샘플링부; 상기 제 1 샘플링부가 비활성화된 구간 동안 상기 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 제 2 샘플링부; 그리고 상기 제 1 샘플링부 및 상기 제 2 샘플링부 중 어느 하나의 샘플링 동작이 수행되는 동안 상기 제 1 샘플링 전압과 반대 위상을 갖는 동일 크기의 제 1 반전 전압을 샘플링하는 제 1 피드백부를 포함하며, 상기 제 1 피드백부는 상기 제 1 입력 전압이 차단되는 구간 동안 상기 샘플링된 제 1 반전전압을 상기 제 1 샘플링부 및 상기 제 2 샘플링부 중 어느 하나로 제공한다.
이 실시예에 있어서, 상기 제 1 샘플링부는 상기 제 1 피드백부로부터 제공된 상기 제 1 반전 전압에 응답해서, 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시킨다.
이 실시예에 있어서,상기 제 2 샘플링부는 상기 제 1 피드백부로부터 제공된 상기 제 1 반전 전압에 응답해서, 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시킨다.
이 실시예에 있어서, 상기 제 2 샘플링부는, 상기 제 1 샘플링 부가 상기 제 1 피드백부로부터 상기 제 1 반전 전압을 제공받을 경우, 내부의 전하를 접지전압으로 방전시킨다.
이 실시예에 있어서,상기 제 1 샘플링부는, 상기 제 2 샘플링 부가 상기 제 1 피드백부로부터 상기 제 1 반전 전압을 제공받을 경우, 내부의 전하를 접지전압으로 방전시킨다.
이 실시예에 있어서,상기 제 1 샘플링부 및 상기 제 2 샘플링부는 서로 번갈아 활성화된다.
이 실시예에 있어서, 상기 제 2 샘플링 회로는, 상기 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 제 3 샘플링부; 상기 제 3 샘플링부가 비활성화된 구간 동안 상기 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링 하는 제 4 샘플링부; 그리고 상기 제 3 샘플링부 및 상기 제 4 샘플링부 중 어느 하나의 샘플링 동작이 수행되는 동안 상기 제 2 샘플링 전압과 반대 위상을 갖는 동일 크기의 제 2 반전 전압을 샘플링하는 제 2 피드백부를 포함하며, 상기 제 2 피드백부는 상기 제 2 입력 전압이 차단되는 구간 동안 상기 샘플링된 제 2 반전전압을 상기 제 3 샘플링부 및 상기 제 4 샘플링부 중 어느 하나로 제공한다.
이 실시예에 있어서, 상기 제 3 샘플링부는 상기 제 2 피드백부로부터 제공된 상기 제 2 반전 전압에 응답해서, 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시킨다.
이 실시예에 있어서, 상기 제 4 샘플링부는 상기 제 2 피드백부로부터 제공된 상기 제 2 반전 전압에 응답해서, 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시킨다.
이 실시예에 있어서, 상기 제 4 샘플링부는, 활성화된 상기 제 3 샘플링 부가 상기 제 2 피드백부로부터 상기 제 2 반전 전압을 제공받을 경우, 내부의 전하를 접지전압으로 방전시킨다.
이 실시예에 있어서, 상기 제 3 샘플링부는, 활성화된 상기 제 4 샘플링 부가 상기 제 2 피드백부로부터 상기 제 2 반전 전압을 제공받을 경우, 내부의 전하를 접지전압으로 방전시킨다.
이 실시예에 있어서, 상기 제 3 샘플링부 및 상기 제 4 샘플링부는 서로 번갈아 활성화된다.
본 발명의 다른 특징에 따른 비율-독립 스위치 커패시터 증폭기는: 제 1 입 력 전압을 제 1 샘플링 전압과 제 1 반전 전압으로 샘플링하고, 상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 반전 전압을 피드백하여 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 제 1 샘플링 회로; 제 2 입력 전압을 제 2 샘플링 전압과 제 2 반전 전압으로 샘플링하고, 상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 반전 전압을 피드백하여 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 제 2 샘플링 회로; 그리고 상기 제 1 및 제 2 샘플링 전압의 차이를 출력하는 차동증폭회로를 포함한다.
이 실시예에 있어서, 상기 제 2 입력 전압은 상기 제 1 입력 전압과 크기가 갖고 위상이 반대이다.이 실시예에 있어서, 상기 제 1 샘플링 전압은 제 1 반전 전압과 크기는 갖고 위상이 반대이며, 상기 제 2 샘플링 전압은 제 2 반전 전압과 크기는 갖고 위상이 반대이다.
이 실시예에 있어서, 상기 제 1 샘플링 회로 및 상기 제 2 샘플링 회로는 동시에 샘플링 동작을 수행한다.
본 발명의 다른 특징에 따른 비율-독립 스위치 커패시터 증폭기의 동작 방법은: 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 단계; 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 단계; 상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계; 상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계; 그리고, 상기 제 1 샘플링 전압 및 상기 제 2 샘플링 전압의 차이를 출력하는 단계를 포함한다.
이 실시예에 있어서, 상기 제 2 입력 전압은 상기 제 1 입력 전압과 크기가 갖고 위상이 반대이다.
이 실시예에 있어서, 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 단계와 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 단계는 동시에 수행되고, 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계와 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계는 동시에 수행된다.
이 실시예에 있어서, 상기 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 단계는 제 1 샘플링 전압과 반대 위상을 갖는 동일 크기의 제 1 반전 전압을 샘플링하는 단계를 포함한다.
이 실시예에 있어서, 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계는 상기 제 1 반전전압을 피드백하여 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계를 포함한다.
이 실시예에 있어서, 상기 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 단계는 서로 번갈아 활성화되는 제 1 및 제 2 샘플링부를 통해 번갈아 수행된다.
이 실시예에 있어서, 비활성화된 제 1 샘플링부 또는 제 2 샘플링부의 전하는 접지 전압으로 방전된다.
이 실시예에 있어서, 상기 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 단계는 제 2 샘플링 전압과 반대 위상을 갖는 동일 크기의 제 2 반전 전압을 샘플링하는 단계를 포함한다.
이 실시예에 있어서, 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계는 상기 제 2 반전전압을 피드백하여 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계를 포함한다.
이 실시예에 있어서, 상기 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 단계는 서로 번갈아 활성화되는 제 3 및 제 4 샘플링부를 통해 번갈아 수행된다.
이 실시예에 있어서, 비활성화된 제 3 샘플링부 또는 제 4 샘플링부의 전하는 접지 전압으로 방전된다.
본 발명의 다른 특징에 따른 비율-독립 스위치 커패시터 증폭기의 동작 방법은: 제 1 입력 전압을 제 1 샘플링 전압과 제 1 반전 전압으로 샘플링하는 단계; 제 2 입력 전압을 제 2 샘플링 전압과 제 2 반전 전압으로 샘플링하는 단계; 상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 반전 전압을 피드백하여 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계; 상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 반전 전압을 피드백하여 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계; 그리고 상기 제 1 및 제 2 샘플링 전압의 차이를 출력하는 단계를 포함한다.
이 실시예에 있어서, 상기 제 2 입력 전압은 상기 제 1 입력 전압과 크기가 갖고 위상이 반대이다.
이 실시예에 있어서, 상기 제 1 샘플링 전압은 제 1 반전 전압과 크기는 갖고 위상이 반대이며, 상기 제 2 샘플링 전압은 제 2 반전 전압과 크기는 갖고 위상 이 반대이다.
이 실시예에 있어서, 제 1 입력 전압을 제 1 샘플링 전압과 제 1 반전 전압으로 샘플링하는 단계와 제 2 입력 전압을 제 2 샘플링 전압과 제 2 반전 전압으로 샘플링하는 단계는 동시에 수행된다.
이 실시예에 있어서, 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계와 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계는 동시에 수행된다.
이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
본 발명에 따른 비율-독립 스위치 커패시터 증폭기는 입력 신호들의 차이를 두 배 증폭하기 위해, 한 번의 샘플링 과정과 한번의 증폭 과정을 필요로 하게 된다. 따라서 비율-독립 SC 증폭기는 2 배 이득을 얻기 위해 두 번의 단계(한 번의 증폭과정, 및 한 번의 샘플링 과정)이면 충분하므로 입력 신호를 고속으로 처리할 수 있다.
도 1은 본 발명의 실시 예에 따른 비율-독립 스위치 커패시터 증폭기의 회로도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 비율-독립 SC 증폭기(100)는 차동 증폭회로(10), 제 1 샘플링 회로(20), 제 2 샘플링 회로(30)를 포함한다.
제 1 샘플링 회로(20)는 제 1 샘플링부(201), 제 2 샘플링부(202), 그리고 제 1 피드백부(203)를 포함하고, 제 2 샘플링 회로(30)는 제 3 샘플링 부(301), 제 4 샘플링 부(302), 그리고 제 2 피드백 부(303)를 포함한다. 제 1 샘플링부(201) 및 제 2 샘플링부(202)는 입력 전압(VINP)에 의해서 활성화되고, 각각 접지전압(GND)에 연결되어 있고, 제 3 샘플링부(301) 및 제 4 샘플링부(302)는 입력 전압(VINM)에 의해서 활성화되고, 각각 접지전압(GND)에 연결되어 있다. 입력 전압들(VINP,VINM)은 크기가 같고 위상이 반대(differential)이다.
제 1 샘플링부(201)는 제 1 샘플링 커패시터(C1A)(이하, 제 1 커패시터라 칭함) 및 스위치들(SA,S1A,S2B)을 포함하고, 제 3 샘플링부(301)는 제 3 샘플링 커패시터(C1A')(이하, 제 1 커패시터라 칭함) 및 스위치들(SA',S1A',S2B')을 포함한다. 제 2 샘플링부(202)는 제 2 샘플링 커패시터(C1B)(이하, 제 1 커패시터라 칭함) 및 스위치들(SB,S1B,S2A)을 포함하고, 제 4 샘플링부(302)는 제 4 샘플링 커패시터(C1B')(이하, 제 1 커패시터라 칭함) 및 스위치들(SB',S1B',S2A')을 포함한다.
제 1 피드백부(203)는 제 1 피드백 커패시터(C2)(이하, 제 2 커패시터라 칭함), 및 스위치들(S1,S2)을 포함하고, 제 2 피드백 부(303)는 제 2 피드백 커패시터(C2')(이하, 제 2 커패시터라 칭함), 및 스위치들(S1',S2')을 포함한다.
제 1 샘플링 회로(20), 및 제 2 샘플링 회로(30)의 각 커패시터들(C1A,C1A',C1B,C1B',C2, C2')은 같은 용량이다.
제 1 샘플링 회로(20) 및 제 2 샘플링 회로(30)는 각각 대응하는 입력 전압들(VINP,VINM)에 응답해서 동시에 동작한다. 따라서, 제 1 샘플링부(201)와 제 3 샘플링부(301), 제 2 샘플링부(202)와 제 4 샘플링부(302), 그리고 제 1 피드백부(203) 와 제 2 피드백부(303)는 각각 동시에 동작한다. 제 1 샘플링 회로(20), 및 제 2 샘플링 회로(30)가 동시에 동작하므로, 스위치들(S1,S2,SA,SB,S1A,S1B,S2A,S2B)은 각각 대응하는 스위치들(S1',S2',SA',SB',S1A',S1B',S2A',S2B')과 동시에 동작한다. 구체적으로, 스위치들(S1,S1'), 스위치들(S2,S2'), 스위치들(SA,SA'), 스위치들(SB,SB'), 스위치들(S1A,S1A), 스위치들(S1B,S1B'), 스위치들(S2A,S2A), 스위치들(S2B,S2B')은 각각 동시에 동작한다. 스위치(S1), 스위치(S2), 스위치(S1'), 및 스위치(S2')는 각각 두 개를 사용한다. 스위치(S2A), 스위치(S2B), 스위치(S2A'), 및 스위치(S2B')는 각각 세 개를 사용한다.
제 1 샘플링부(201) 및 제 3 샘플링부(301)가 각각 대응하는 입력전압들(VINP,VINM)에 응답해서 활성화될 경우, 제 2 샘플링부(202) 및 제 4 샘플링부(302)는 비활성화된다. 입력전압들(VINP,VINM)에 의해 활성화된 제 1 샘플링부(201) 및 제 3 샘플링부(301)는 각각 대응하는 입력전압들(VINP,VINM)을 샘플링(sampling) 한다. 즉, 제 1 샘플링부(201) 및 제 3 샘플링부(301)는 각각 대응하는 입력전압들(VINP,VINM)을 충전한다. 이때 제 1 피드백부(203) 및 제 2 피드백부(303)는 제 1 및 제 3 샘플링부들(201,301)에 충전된 전하와 같은 양이면서, 반대 극성을 갖는 유도 전하가 각각 충전된다. 제 1 샘플링부(201) 및 제 3 샘플링부(301)에 충전된 전하에 의한 전압은 제 1 샘플링 전압이라 할 수 있다. 또한, 이때, 제 1 피드백부(203) 및 제 2 피드백부(303)에 충전된 전하에 의한 전압은 제 1 반전전압이라 할 수 있다.
이후, 입력 전압들(VINP,VINM)은 차단되고, 제 1 피드백부(203), 및 제 2 피드백부(303)에 충전된 전하는 각각 대응하는 제 1 샘플링부(201), 및 제 3 샘플링부(301)로 방전된다. 즉, 제 1 피드백부(203), 및 제 2 피드백부(303)에 충전된 전하는 각각 대응하는 제 1 샘플링부(201), 및 제 3 샘플링부(301)로 제공된다. 이때, 샘플링 동작을 수행하지 않는 제 2 샘플링부(202), 및 제 4 샘플링부(302)는 내부의 전하를 각각 접지 전압(GND)으로 방전시킨다.
따라서, 제 1 샘플링 부(201), 및 제 3 샘플링 부(301)는 각각 대응하는 제 1 및 제 2 피드백부(203,303)로부터 제공된 전하에 의해, 입력전압들(VINP,VINM)에 의해 충전된 전하량의 두 배가 충전된다. 즉, 제 1 샘플링 전압의 레벨은 두 배가 된다.
차동 증폭 회로(10)는 제 1 샘플링 부(201), 및 제 3 샘플링 부(301)에 충전된 전압의 차이를 비 반전 출력 단자와 반전 출력단자로 각각 출력하게 된다. 이때 차동 증폭 회로로부터 출력되는 전압은 입력 전압들(VINP,VINM)의 차이의 두 배가 된다. 즉, 비율-독립 SC 증폭기(100)는 입력 전압들(VINP,VINM)의 차이를 두 배 증폭하고, 증폭한 신호를 비 반전 출력 단자와 반전 출력단자로 출력하게 된다. 따라서, 비율-독립 SC 증폭기(100)는 2배 이득을 갖게 된다. 차동 증폭 회로(10)의 비 반전 단자에서 출력되는 신호(VOP)와 반전 단자에서 출력되는 신호(VOM)는 크기는 같고, 위상은 반대이다.
제 2 샘플링부(202) 및 제 4 샘플링부(302)가 각각 대응하는 입력전압들(VINP,VINM)에 응답해서 활성화될 경우, 제 1 샘플링부(201) 및 제 3 샘플링부(301)는 비활성화된다. 활성화된 제 2 샘플링부(202), 및 제 4 샘플링부(302)는 각각 대응하는 입력전압들(VINP,VINM)을 샘플링(sampling) 하여 대응하는 입력전압들(VINP,VINM)을 충전한다. 이때 제 1 피드백부(203) 및 제 2 피드백부(303)는 대응하는 제 2 및 제 4 샘플링부들(202,302)에 각각 응답해서 제 2, 및 제 4 샘플링 부들(202,302)에 충전된 전하와 같은 양이고, 반대 극성을 갖는 유도 전하를 각각 충전한다. 제 2 샘플링부(202) 및 제 4 샘플링부(302)에 충전된 전하에 의한 전압은 제 2 샘플링 전압이라 할 수 있다. 또한, 이때, 제 1 피드백 부(203) 및 제 2 피드백 부(303)에 충전된 전하에 의한 전압은 제 2 반전전압이라 할 수 있다.
이후, 입력 전압들(VINP,VINM)은 차단되고, 제 1 피드백부(203) 및 제 2 피드백부(303)에 충전된 전하는 각각 대응하는 제 2 샘플링부(202) 및 제 4 샘플링부(302)로 방전된다. 즉, 제 1 피드백부(203) 및 제 2 피드백부(303)에 충전된 전하는 각각 대응하는 제 2 샘플링부(202) 및 제 4 샘플링부(302)로 전송된다. 그 결과, 제 2 샘플링부(201) 및 제 4 샘플링부(301)는 각각 대응하는 입력전압들(VINP,VINM)에 의해 충전된 전하량의 두 배가 충전된다. 즉, 제 2 샘플링 전압의 레벨은 두 배가 된다. 이때, 비 활성화된 제 1 샘플링부(202) 및 제 3 샘플링부(302)는 내부의 전하를 각각 접지 전압(GND)으로 방전시킨다.
차동 증폭 회로(10)는 제 2 샘플링 부(202), 및 제 4 샘플링 부(302)에 충전된 전압의 차이를 비 반전 출력 단자와 반전 출력단자로 출력하게 된다. 이때 차동 증폭 회로로부터 출력되는 전압은 입력 전압들(VINP,VINM)의 차이의 두 배가 된다. 즉, 비율-독립 SC 증폭기(100)는 입력 전압들(VINP,VINM)의 차이를 두 배 증폭하고, 증폭한 신호를 비 반전 출력 단자와 반전 출력단자로 출력하게 된다. 따라서, 비율-독립 SC 증폭기(100)는 2배 이득을 갖게 된다. 차동 증폭 회로(10)의 비 반전 단자에서 출력되는 신호(VOP)와 반전 단자에서 출력되는 신호(VOM)는 크기는 같고, 위상은 반대이다.
앞에서 설명한 바와 같이, 본 발명에 따른 비율-독립 SC 증폭기(100)는 제 1 및 제 2 입력전압에 응답해서, 제 1 및 제 3 샘플링 회로들(201,301), 그리고, 제 1 피드백부 및 제 2 피드백부(203,303)를 이용하여 샘플링동작과 증폭 동작을 수행하여 2배 이득을 얻는다. 이때, 비 활성화된 제 2 및 제 4 샘플링 회로(202,302)의 내부 전하는 증폭 동작 동안 접지 전압(GND)으로 방전된다. 이후, 비율-독립 SC 증폭기(100)는 다음 단계에서 제 1 및 제 2 입력전압에 응답해서, 방전된 제 2 및 제 4 샘플링 회로(202,302), 그리고 제 1 피드백부 및 제 3 피드백부(203,303)를 이용하여 샘플링 동작과 증폭 동작을 수행하여 2배 이득을 얻는다. 이때, 비 활성화된 제 1 및 제 3 샘플링 회로(201,301)의 내부 전하는 증폭 동작 동안 접지 전압(GND)으로 방전된다. 비율-독립 SC 증폭기(100)는 앞에서 설명한 샘플링 동작 및 증폭 동작을 반복하게 된다.
따라서, 비율-독립 SC 증폭기(100)는 한 번의 샘플링 동작 과정과, 한 번의 증폭 동작 과정을 통해 입력신호들의 차이를 두 배 증폭한다. 비율-독립 SC 증폭기(100)는 입력 신호들의 차이를 두 배 증폭하기 위해, 한 번의 샘플링 과정과 한번의 증폭 과정을 필요로 한다. 따라서, 본 발명에 따른 비율-독립 SC 증폭기(100)는 2 배 이득을 얻기 위해 두 번의 단계(한 번의 증폭과정, 및 한 번의 샘플링 과정)이면 충분하므로 입력 신호를 고속으로 처리할 수 있다.
이하, 도 2 내지 도 6에서 각 스위치의 온/오프에 따른 비율-독립 SC 증폭기(100)의 상세한 동작을 설명한다.
도 2는 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 동작 타이밍도 이다.
도 3은 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 첫 번째 샘플링을 설명하기 위한 스위치상태를 보여주는 도면이다.
도 2 및 도 3을 참조하여 비율-독립 SC 증폭기(100)의 첫 번째 샘플링 동작(samplingA)을 설명하면 다음과 같다.
도 2에 도시된 타이밍 도의 A구간에서 샘플링 동작(smaplingA)을 수행하는 경우, 비율-독립 SC 증폭기(100)의 스위치들(S1,S1A,SA)은 턴 온(turn on) 되고, 스위치들(S2,SB,S1B,S2A,S2B)은 턴 오프(turn off) 된다.
따라서, 제 1 샘플링부(201)의 제 1 커패시터(C1A)의 한쪽 단은 스위치(S1A)를 통해 입력전압(VINP)에 연결되고, 다른 쪽 단은 스위치(SA)를 통해 차동 증폭 기(10)의 반전 입력 단자에 연결된다. 또한 제 1 커패시터(C1A)의 다른 쪽 단은 스위치들(SA, S1)을 통해 제 1 피드백부(203)의 제 2 커패시터(C2)의 다른 쪽 단에 연결된다. 제 1 피드백부(203)의 두 개의 스위치(S1)는 제 2 커패시터(C2)의 양쪽 단에 한 개씩 연결되어 있다. 제 2 커패시터(C2)의 한쪽 단은 스위치(S1)를 통해 차동 증폭 회로(10)의 비 반전 출력단자에 연결되고, 다른 쪽 단은 스위치(S1)를 통해 차동 증폭 회로(10)의 반전 입력단자에 연결되므로, 차동 증폭 회로(10)는 제 2 커패시터(C2)를 통해 피드백 루프를 형성하고, N1노드는 가상 접지가 된다. 이러한 연결 구성에 의해, 제 1 샘플링부(201)가 입력전압(VINP)에 응답해서 활성화될 경우, 제 1 샘플링부(201)의 제 1 커패시터(C1A)는 입력전압(VINP)에 의해 전하(Q1)가 충전되고, 제 1 피드백부(203)의 제 2 커패시터(C2)에는 제 1 샘플링부(201)의 제 1 커패시터(C1A)와 극성이 반대인 유도 전하가 충전된다. 제 1 피드백부(203)의 제 2 커패시터(C2)에 충전된 유도 전하는 제 1 샘플링부(201)의 제 1 커패시터(C1A)에 충전된 전하(Q1)에 의해 형성되는 것이므로, 제 2 커패시터(C2)에는 입력 전압(VINP)에 의해 제 1 커패시터(C1A)에 형성된 전하(Q1)와 같은 양의 전하(Q2)가 충전된다.
입력전압(VINP)이 양극(positive)일 경우, 전하(Q1)가 충전된 제 1 샘플링부(201)의 제 1 커패시터(C1A)의 한쪽 단은 양극이고, 다른 쪽 단은 음극(negative)이 된다. 커패시터(C1A)의 다른 쪽 단이 음극이므로 제 1 피드백부(203)의 제 2 피드백 커패시터(C2)의 다른 쪽 단은 제 1 커패시터(C1A)의 다른 쪽 단과 극성이 반대인 양극이 된다. 제 1 피드백부(203)의 제 2 커패시터(C2)의 다른 쪽 단이 양극이므로, 제 2 커패시터(C2)의 한쪽 단은 음극이 된다. 따라서, 제 1 샘플링부(201)의 제 1 커패시터(C1A)와 제 1 피드백부(203)의 제 2 커패시터(C2)에 충전된 전하는 동일한 양이고 극성만 반대이다.
제 1 샘플링 부(201)와 제 3 샘플링 부(301), 제 2 샘플링 부(202)와 제 4 샘플링 부(302), 그리고 제 1 피드백 부(203)와 제 2 피드백 부(303)는 각각 동시에 동작한다. 따라서, 비율-독립 SC 증폭기(100)의 첫 번째 샘플링 동작(samplingA)동안 제 2 샘플링 회로(30)의 스위치들(S1',S1A',SA')은 턴 온(turn on) 되고, 스위치들(S2',SB',S1B',S2A',S2B')은 턴 오프(turn off) 된다.
제 2 샘플링 회로(30)의 스위치들(S1',S2',SA',SB',S1A',S1B',S2A',S2B')의 턴 온/오프에 따라서, 입력전압(VINM)에 의해 제 3 샘플링부(301)의 제 1 커패시터(C1A')와 제 2 피드백부(303) 제 2 커패시터(C2')에 전하가 충전되는 과정은 상기 기술된, 제 1 샘플링 회로(20)의 스위치들(S1,S2,SA,SB,S1A,S1B,S2A,S2B)의 턴 온/오프에 따라서, 입력 전압(VINP)에 의해 제 1 샘플링부(201)의 제 1 커패시터(C1A)와 제 1 피드백부(203)의 제 2 커패시터(C2)에 전하가 충전되는 과정과 동일하다. 다만, 입력 전압들(VINP,VINM)은 크기가 같고 위상이 반대이므로, 입력 전압(VINP)이 양극일 경우, 입력전압(VINM)은 음극이 된다. 입력전압(VINM)이 음극일 경우, 전하(Q1)가 충전된 제 3 샘플링 부(301)의 제 1 커패시터(C1A')의 한쪽 단은 음극이고, 다른 쪽 단은 양극이 된다. 커패시터(C1A')의 다른 쪽 단이 양극이므로 제 2 피드백 부(303)의 제 2 피드백 커패시터(C2')의 다른 쪽 단은 제 1 커패시터(C1A')의 다른 쪽 단과 극성이 반대인 음극이 된다. 제 2 피드백 부(303)의 제 2 커패시터(C2')의 다른 쪽 단이 음극이므로, 제 2 커패시터(C2')의 한쪽 단은 양극이 된다.
따라서, 제 3 샘플링 부(301)의 제 1 커패시터(C1A')는 입력전압(VINM)에 의해 전하(Q1')가 충전되고, 제 2 피드백 부(303) 제 2 커패시터(C2')는 제 1 커패시터(C1A')에 충전된 전하(Q1')와 위상이 반대이고, 같은 양의 전하(Q2')가 충전된다.
도 4는 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 첫 번째 증폭을 설명하기 위한 스위치상태를 보여주는 도면이다.
도 2 및 도 4을 참조하여 비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifyingA)을 설명하면 다음과 같다.
도 2에 도시된 타이밍 도의 A구간에서 증폭 동작(amplifyingA)을 수행하는 경우, 비율-독립 SC 증폭기(100)의 스위치들(S2,S2A,SA)은 턴 온(turn on) 되고, 스위치들(S1,SB,S1A,S2B,S1B)은 턴 오프(turn off) 된다.
따라서, 제 1 피드백부(203)의 두 개의 스위치(S2)는 제 2 커패시터(C2)의 양쪽 단에 한 개씩 연결되어 있고, 제 2 커패시터(C2)의 다른 쪽 단은 스위치(S2)를 통해 접지 전압(GND)에 연결되고, 한쪽 단은 스위치(S2)를 통해 차동 증폭기(10)의 반전 입력단자에 연결된다. 또한 제 2 커패시터(C2)의 한쪽 단은 스위치 들(S2,SA)를 통해 제 1 샘플링 부(201)의 제 1 커패시터(C1A)의 다른 쪽 단에 연결된다. 제 1 커패시터(C1A)의 다른 쪽 단은 스위치(SA)를 통해 차동 증폭기(10)의 반전 입력 단자에 연결되고, 한쪽 단은 스위치(S2A)를 통해 차동 증폭기(10)의 비 반전 출력 단자에 연결되므로 차동 증폭기(10)는 제 1 커패시터(C1A)를 통해 피드백 루프를 형성한다. 이때, 제 2 샘플링부(202)의 두 개의 스위치(S2A)는 커패시터(C1B)의 양쪽 단에 한 개씩 연결되어 있고, 커패시터(C1B)의 양쪽 단은 스위치들(S2A)을 통해 각각 접지 전압(GND)에 연결된다.
제 1 샘플링부(201)의 제 1 커패시터(C1A)와 제 1 피드백 부(203)의 제 2 커패시터(C2)는 같은 양이고 극성이 반대인 전하가 충전되어 있다. 입력전압(VINP)이 양극일 경우, 제 1 샘플링부(201)의 제 1 커패시터(C1A)의 한쪽 단은 양극(positive) 이고, 다른 쪽 단은 음극(negative)이 된다. 따라서, 제 1 피드백부(203)의 제 2 커패시터(C2)의 다른 쪽 단은 제 1 커패시터(C1A)의 다른 쪽 단과 극성이 반대인 양극이 되고, 제 2 커패시터(C2)의 한쪽 단은 음극이 된다. 이러한 경우, 비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifyingA)에서, 제 2 커패시터(C2)의 다른 쪽 단의 양의 전하는 스위치(S2)를 통해 접지 전압(GND)으로 방전된다. 제 2 커패시터(C2)의 다른 쪽 단의 양의 전하는 스위치(S2)를 통해 접지 전압(GND)으로 방전되므로, 제 2 커패시터(C2)의 한쪽 단의 음의 전하는 전하량 보존 법칙에 의해 스위치들(S2,SA)을 통해 제 1 샘플링부(201)의 제 1 커패시터(C1A)로 방전된다. 즉, 제 2 커패시터(C2)의 한쪽 단의 음의 전하는 스위치들(S2,SA)을 통해 제 1 샘플링부(201)의 제 1 커패시터(C1A) 전송된다. 제 1 커패시터(C1A)는 음극인 다른 쪽 단으로 제 2 커패시터(C2)의 음의 전하를 전송받으므로, 제 1 커패시터(C1A)에 충전되는 전하(Q1+Q2)량은 비율-독립 SC 증폭기(100)의 첫 번째 샘플링 동작(samplingA)에서 제 1 커패시터(C1A)에 충전된 전하(Q1)량의 두 배가 된다.
제 1 샘플링 부(201)와 제 3 샘플링 부(301), 제 2 샘플링 부(202)와 제 4 샘플링 부(302), 그리고 제 1 피드백 부(203)와 제 2 피드백 부(303)는 각각 동시에 동작한다. 따라서, 비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifylingA)동안 제 2 샘플링 회로(30)의 스위치들(S2',S2A',SA')은 턴 온(turn on) 되고, 스위치들(S1',SB',S1A',S2B',S1B')은 턴 오프(turn off) 된다.
제 2 샘플링 회로(30)의 스위치들(S1',S2',SA',SB',S1A',S1B',S2A',S2B')의 턴 온/오프에 따라서, 제 2 피드백 부(203)의 제 2 커패시터(C2')에서 방전되는 전하가 제 3 샘플링 부(301)의 제 1 커패시터(C1A')에 충전되는 과정은 상기 기술된, 제 1 샘플링 회로(20)의 스위치들(S1,S2,SA,SB,S1A,S1B,S2A,S2B)의 턴 온/오프에 따라서, 제 1 피드백부(203)의 제 2 커패시터(C2)에서 방전되는 전하가 제 1 샘플링부(201)의 제 1 커패시터(C1A)에 충전되는 과정과 동일하고, 위상만 반대이다.
따라서, 제 3 샘플링부(301)의 제 1 커패시터(C1A')는 제 2 피드백부(303)의 제 2 커패시터(C2')에 방전되는 전하(Q2')가 충전되므로, 제 2 샘플링부(301)의 커패시터(C1A')에 충전된 전하(Q1'+Q2')량은 비율-독립 SC 증폭기(100)의 첫 번째 샘플링 동작에서 제 2 샘플링 부(301)의 커패시터(C1A')에 충전된 전하(Q1')량의 두 배가 된다.
결과적으로, 비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifyingA)에서 커패시터(C1A), 및 커패시터(C1A')에 충전되는 전하량은 비율-독립 SC 증폭기(100)의 첫 번째 샘플링 동작(samplingA)에서 커패시터(C1A), 및 커패시터(C1A')에 충전된 전하량의 두 배가 된다.
비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifyingA)동안 차동 증폭 회로(10)의 반전 입력단자와 비반전 출력단자는 제 1 샘플링 부(201)의 커패시터(C1A)를 통해 피드백 루프를 형성하고, 비반전 입력단자와 반전 출력단자는 제 3 샘플링 부(301)의 커패시터(C1A')를 통해 피드백 루프를 형성한다. 따라서, 차동 증폭 회로(10)는 제 1 샘플링부(201)의 커패시터(C1A) 및 제 3 샘플링부(301)의 커패시터(C1A')에 충전된 전압의 차이를 비 반전 출력 단자와 반전 출력단자로 출력하게 된다. 이때 차동 증폭 회로로부터 출력되는 전압은 입력 전압들(VINP,VINM)의 차이의 두 배가 된다. 즉, 비율-독립 SC 증폭기(100)는 입력 전압들(VINP,VINM)의 차이를 두 배 증폭하고, 증폭한 신호를 비 반전 출력 단자와 반전 출력단자로 출력하게 된다. 따라서, 비율-독립 SC 증폭기(100)는 2배 이득을 갖게 된다. 차동 증폭 회로(10)의 비 반전 단자에서 출력되는 신호(VOP)와 반전 단자에서 출력되는 신호(VOM)는 크기는 같고, 위상은 반대이다.
비율-독립 SC 증폭기(100)는 도 2에 도시된 A구간에서 한 번의 샘플링 동작 과정과, 한 번의 증폭 동작 과정을 통해 입력신호들의 차이를 두 배 증폭한다. 따라서, 입력 신호들의 차이를 두 배 증폭하기 위해, 한 번의 샘플링 과정과 한 번의 증폭 과정을 필요로 하게 된다. 따라서 비율-독립 SC 증폭기(100) 2 배 이득을 얻기 위해 두 번의 단계(한 번의 증폭과정, 및 한 번의 샘플링 과정)면 충분하므로 입력 신호를 고속으로 처리할 수 있다.
비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifyingA) 이후, 비율-독립 SC 증폭기(100)는 앞에서 설명한 샘플링 동작과 증폭 동작을 반복해서 수행한다. 그러나, 첫 번째 증폭 동작(amplifyingA) 이후, 제 1 커패시터들(C1A,C1A')은 전하가 충전된 상태이므로, 제 1 커패시터들(C1A,C1A')을 이용하여 다시 샘플링동작과 증폭 동작을 진행하게 되면, 제 1 커패시터들 (C1A,C1A')에 충전되는 전하량은 계속 증가하게 된다.
따라서, 비율-독립 SC 증폭기(100)는 비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifyingA) 동안, 제 2 샘플링 부(202)의 제 1 커패시터(C1B)의 전하를 스위치(S2A)를 통해 접지 전압(GND)으로 방전시키고, 제 4 샘플링 부(302)의 제 1 커패시터(C1B')의 전하를 스위치(S2A')를 통해 접지 전압(GND)으로 방전시킨다. 이후, 비율-독립 SC 증폭기(100)의 두 번째 샘플링 동작(smaplingB)에서 비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifyingA) 동안 방전된 커패시터들(C1B,C1B')을 이용하게 된다.(이하, 상세히 설명함)
도 5는 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 두 번째 샘플링을 설명하기 위한 스위치상태를 보여주는 도면이다.
도 2 및 도 5을 참조하여 비율-독립 SC 증폭기(100)의 두 번째 샘플링 동작(samplingB)을 설명하면 다음과 같다.
도 2에 도시된 타이밍 도의 B구간에서 샘플링(smaplingB)을 수행하는 경우, 비율-독립 SC 증폭기(100)의 스위치들(S1,S1B,SB)은 턴 온(turn on) 되고, 스위치들(S2,SA,S1A,S2A,S2B)은 턴 오프(turn off) 된다.
따라서, 제 2 샘플링 부(202)의 제 1 커패시터(C1B)의 한쪽 단은 스위치(S1B)를 통해 입력전압(VINP)에 연결되고, 다른 쪽 단은 스위치(SB)를 통해 차동 증폭 회로(10)의 반전 입력 단자에 연결된다. 또한 제 1 커패시터(C1B)의 다른 쪽 단은 스위치들(SB, S1)을 통해 제 1 피드백부(203)의 제 2 커패시터(C2)의 다른 쪽 단에 연결된다. 제 1 피드백부(203)의 두 개의 스위치(S1)는 제 2 커패시터(C2)의 양쪽 단에 한 개씩 연결되어 있다. 제 2 커패시터(C2)의 한쪽 단은 스위치(S1)를 통해 차동 증폭기(10)의 비 반전 출력단자에 연결되고, 다른 쪽 단은 스위치(S1)를 통해 차동 증폭기(10)의 반전 입력단자에 연결되므로, 차동 증폭 회로(10)는 제 2 커패시터(C2)를 통해 피드백 루프를 형성하고, N1노드는 가상 접지가 된다. 이러한 연결 구성에 의해, 제 2 샘플링부(202)가 입력전압(VINP)에 응답해서 활성화될 경우, 제 2 샘플링부(201)의 제 1 커패시터(C1B)는 입력전압(VINP)에 의해 전하(Q1)이 충전되고, 제 1 피드백부(203)의 제 2 커패시터(C2)에는 제 1 커패시터(C1B)와 극성이 반대인 유도 전하가 흐르게 된다. 제 1 피드백 부(203)의 제 2 커패시터(C2)에 흐르는 유도 전하는 커패시터(C1B)에 충전된 전하(Q1)에 의해 형성되는 것이므로, 제 2 커패시터(C2)에는 입력 전압(VINP)에 의해 제 1 커패시터(C1B)에 형성된 전 하(Q1)와 같은 양의 전하(Q2)가 충전된다.
입력전압(VINP)이 양극(positive)일 경우, 전하(Q1)가 충전된 제 2 샘플링 부(202)의 제 1 커패시터(C1B)의 한쪽 단은 양극(positive) 이고, 다른 쪽 단은 음극(negative)이 된다. 커패시터(C1B)의 다른 쪽 단이 음극이므로 제 1 피드백부(203)의 제 2 커패시터(C2)의 다른 쪽 단은 커패시터(C1B)의 다른 쪽 단과 극성이 반대인 양극이 되고, 제 2 커패시터(C2)의 다른 쪽 단이 양극이므로, 제 2 커패시터(C2)의 한쪽 단은 음극이 된다. 따라서 제 2 샘플링 부(202)의 제 1 커패시터(C1B)와 제 1 피드백 부(203)의 제 2 커패시터(C2)에 충전된 전하는 동일한 양이고 극성만 반대이다.
제 1 샘플링 부(201)와 제 3 샘플링 부(301), 제 2 샘플링 부(202)와 제 4 샘플링 부(302), 그리고 제 1 피드백 부(203)와 제 2 피드백 부(303)는 각각 동시에 동작한다. 따라서, 비율-독립 SC 증폭기(100)의 두 번째 샘플링 동작(samplingB)동안 스위치들(S1',S1B',SB')은 턴 온(turn on) 되고, 스위치들(S2',SA',S1A',S2A',S2B')은 턴 오프(turn off) 된다.
제 2 샘플링 회로(30)의 스위치들(S1',S2',SA',SB',S1A',S1B',S2A',S2B')의 턴 온/오프에 따라서, 입력전압(VINM)에 의해 제 4 샘플링 부(302)의 제 1 커패시터(C1B')와 제 2 피드백 부(303)의 제 2 커패시터(C2')에 전하가 충전되는 과정은 상기 기술된, 제 1 샘플링 회로(20)의 스위치들(S1,S2,SA,SB,S1A,S1B,S2A,S2B)의 턴 온/오프에 따라서, 입력 전압(VINP)에 의해 제 2 샘플링 부(202)의 제 1 커패시 터(C1B)와 제 2 피드백 부(203)의 제 2 커패시터(C2)에 전하가 충전되는 과정과 동일하다. 다만, 입력 전압들(VINP,VINM)은 크기가 같고 위상이 반대이므로, 입력 전압(VINP)이 양극일 경우, 입력전압(VINM)은 음극이 된다. 입력전압(VINM)이 음극일 경우, 전하(Q1)가 충전된 제 4 샘플링부(302)의 제 1 커패시터(C1A')의 한쪽 단은 음극이고, 다른 쪽 단은 양극이 된다. 제 1 커패시터(C1A')의 다른 쪽 단이 양극이므로 제 2 피드백 부(303)의 제 2 피드백 커패시터(C2')의 다른 쪽 단은 제 1 커패시터(C1A')의 다른 쪽 단과 극성이 반대인 음극이 된다. 제 2 피드백 부(303)의 제 2 커패시터(C2')의 다른 쪽 단이 음극이므로, 제 2 커패시터(C2')의 한쪽 단은 양극이 된다.
따라서, 제 4 샘플링부(302)의 제 1 커패시터(C1B')는 입력전압(VINM)에 의해 전하(Q1') 가 충전되고, 제 2 피드백부(303)의 제 2 커패시터(C2')는 커패시터(C1B')에 충전된 전하(Q1')와 위상이 반대이고, 같은 양의 전하(Q2')가 충전된다.
도 6은 도 1에 도시된 비율-독립 스위치 커패시터 증폭기의 두 번째 증폭을 설명하기 위한 스위치상태를 보여주는 도면이다.
도 2 및 도 6을 참조하여 비율-독립 SC 증폭기(100)의 두 번째 증폭 동작(amplifyingB)을 설명하면 다음과 같다.
도 2에 도시된 타이밍 도의 B구간에서 증폭(amplifyingB)을 수행하는 경우, 비율-독립 SC 증폭기(100)의 스위치들(S2,S2B,SB)은 턴 온(turn on) 되고, 스위치 들(S1,SA,S1A,S2A,S1B)은 턴 오프(turn off) 된다.
따라서, 제 1 피드백부(203)의 두 개의 스위치(S2)는 제 2 커패시터(C2)의 양쪽 단에 한 개씩 연결되어 있고, 제 2 커패시터(C2)의 다른 쪽 단은 스위치(S2)를 통해 접지에 연결되고, 한쪽 단은 스위치(S2)를 통해 차동 증폭 회로(10)의 반전 입력단자에 연결된다. 또한 제 2 커패시터(C2)의 한쪽 단은 스위치들(S2,SB)에 의해 제 2 샘플링부(202)의 커패시터(C1B)의 다른 쪽 단에 연결된다. 제 2 샘플링부(202)의 커패시터(C1B)의 다른 쪽 단은 스위치(SB)를 통해 차동 증폭 회로(10)의 반전 입력 단자에 연결되고, 한쪽 단은 스위치(S2B)를 통해 차동 증폭 회로(10)의 비 반전 출력 단자에 연결되므로 차동 증폭 회로(10)는 커패시터(C1B)를 통해 피드백 루프를 형성한다. 이때, 제 1 샘플링부(201)의 두 개의 스위치(S2B)는 커패시터(C1A)의 양쪽 단에 한 개씩 연결되어 있고, 커패시터(C1A)의 양쪽 단은 스위치들(S2B)을 통해 각각 접지 전압(GND)에 연결된다.
비율-독립 SC 증폭기(100)의 두 번째 샘플링 동작(samplingB)에서, 제 2 샘플링 부(202)의 제 1 커패시터(C1B)와 제 1 피드백 부(203)의 제 2 커패시터(C2)는 같은 양이고 극성이 반대인 전하가 충전되어 있다. 입력전압(VINP)이 양극일 경우, 커패시터(C1B)의 한쪽 단은 양극(positive) 이고, 다른 쪽 단은 음극(negative)이 된다. 따라서, 제 1 피드백부(203)의 제 2 커패시터(C2)의 다른 쪽 단은 제 2 샘플링 부(202)의 제 1 커패시터(C1B)의 다른 쪽 단과 극성이 반대인 양극이 되고, 제 2 커패시터(C2)의 한쪽 단은 음극이 된다.
이러한 경우, 비율-독립 SC 증폭기(100)의 두 번째 증폭 동작(amplifyingB)에서, 제 1 피드백부(203)의 제 2 커패시터(C2)의 다른 쪽 단의 양의 전하는 스위치(S2)를 통해 접지 전압(GND)으로 방전된다. 제 2 커패시터(C2)의 다른 쪽 단의 양의 전하는 스위치(S2)를 통해 접지 전압(GND)으로 방전되므로, 제 2 커패시터(C2)의 한쪽 단의 음의 전하는 전하량 보존 법칙에 의해 스위치들(S2,SB)을 통해 제 2 샘플링 부(202)의 제 2 커패시터(C1B)로 방전된다. 즉, 제 2 커패시터(C2)의 한쪽 단의 음의 전하는 스위치들(S2,SB)을 통해 제 2 샘플링 부(202)의 제 1 커패시터(C1B) 전송된다. 제 2 샘플링부(202)의 제 1 커패시터(C1B)는 음극인 다른 쪽 단으로 제 2 커패시터(C2)의 음의 전하를 전송받으므로, 제 1 커패시터(C1B)에 충전되는 전하(Q1+Q2)량은 비율-독립 SC 증폭기(100)의 두 번째 샘플링 동작에서 제 1 커패시터(C1B)에 충전된 전하(Q1)량의 두 배가 된다.
제 1 샘플링 부(201)와 제 3 샘플링 부(301), 제 2 샘플링 부(202)와 제 4 샘플링 부(302), 그리고 제 1 피드백 부(203)와 제 2 피드백 부(303)는 각각 동시에 동작한다. 따라서, 비율-독립 SC 증폭기(100)의 두 번째 증폭 동작(amplifylingB)동안, 스위치들(S2',S2A',SA')은 턴 온(turn on) 되고, 스위치들(S1',SB',S1A',S2B',S1B')은 턴 오프(turn off) 된다.
제 2 샘플링 회로(30)의 스위치들(S1',S2',SA',SB',S1A',S1B',S2A',S2B')의 턴 온/오프에 따라서, 제 2 피드백부(303)의 제 2 커패시터(C2')에서 방전되는 전하(Q2')가 제 4 샘플링부(302)의 제 1 커패시터(C1B')에 충전되는 과정은 상기 기술된, 제 1 샘플링 회로(20)의 스위치들(S1,S2,SA,SB,S1A,S1B,S2A,S2B)의 턴 온/오 프에 따라서, 제 1 피드백부(203)의 제 2 커패시터(C2)에서 방전되는 전하(Q2)가 제 2 샘플링부(202)의 제 1 커패시터(C1B)에 충전되는 과정과 동일하고, 위상만 반대이다. 따라서, 제 4 샘플링부(302)의 제 1 커패시터(C1B')는 제 2 피드백부(303)의 제 2 커패시터(C2')에 방전되는 전하(Q2')가 충전되므로, 제 1 커패시터(C1B')에 충전된 전하(Q1'+Q2')량은 비율-독립 SC 증폭기(100)의 두 번째 샘플링 동작(samplingB)에서 제 1 커패시터(C1B')에 충전된 전하(Q1')량의 두 배가 된다.
비율-독립 SC 증폭기(100)의 두 번째 증폭 동작(amplifyingB)에서 제 1 커패시터(C1B), 및 제 1 커패시터(C1B')에 충전되는 전하량은 비율-독립 SC 증폭기(100)의 두 번째 샘플링 동작(samplingB)에서 제 1 커패시터(C1B), 및 커패시터(C1B')에 충전된 전하량의 두 배가 된다.
비율-독립 SC 증폭기(100)의 첫 번째 증폭 동작(amplifyingA)동안 차동 증폭 회로(10)의 반전 입력단자와 비반전 출력단자는 제 2 샘플링 부(202)의 커패시터(C1B)를 통해 피드백 루프를 형성하고, 비반전 입력단자와 반전 출력단자는 제 4 샘플링 부(302)의 커패시터(C1B')를 통해 피드백 루프를 형성한다. 따라서, 차동 증폭 회로(10)는 커패시터(C1B), 및 커패시터(C1B')에 충전된 전압의 차이를 비 반전 출력 단자와 반전 출력단자로 출력하게 된다. 이때 차동 증폭 회로(10)로부터 출력되는 전압은 입력 전압들(VINP,VINM)의 차이의 두 배가 된다. 즉, 비율-독립 SC 증폭기(100)는 입력 전압들(VINP,VINM)의 차이를 두 배 증폭하고, 증폭한 신호를 비 반전 출력 단자와 반전 출력단자로 출력하게 된다. 따라서, 비율-독립 SC 증폭 기(100)는 2배 이득을 갖게 된다. 차동 증폭 회로(10)의 비 반전 단자에서 출력되는 신호(VOP)와 반전 단자에서 출력되는 신호(VOM)는 크기는 같고, 위상은 반대이다.
이때, 비율-독립 SC 증폭기(100)는 비율-독립 SC 증폭기(100)의 두 번째 증폭 동작(amplifyingB) 동안, 제 1 샘플링 부(201)의 제 1 커패시터(C1A)에 충전되어 있는 전하를 스위치들(S2B)을 통해 접지 전압(GND)으로 방전시키고, 제 3 샘플링 부(301)의 제 1 커패시터(C1A')에 충전되어 있는 전하를 스위치들(S2A')을 통해 접지 전압(GND)으로 방전시킨다. 이후, 비율-독립 SC 증폭기(100)는 첫 번째 증폭 동작(amplifyingA)을 수행하게 되고, 두 번째 증폭 동작 동안 방전된 커패시터들(C1A,C1A')을 이용하여 2배 이득을 얻기 위해 샘플링 동작과 증폭 동작을 반복해서 수행하게 된다.
비율-독립 SC 증폭기(100)는 도 2에 도시된 B구간에서 한 번의 샘플링 동작 과정과, 한 번의 증폭 동작 과정을 통해 입력신호들의 차이를 두 배 증폭한다. 따라서, 입력 신호들의 차이를 두 배 증폭하기 위해, 한 번의 샘플링 과정과 한번의 증폭 과정을 필요로 하게 된다. 따라서 비율-독립 SC 증폭기(100)는 2 배 이득을 얻기 위해 두 번의 단계(한 번의 증폭과정, 및 한 번의 샘플링 과정)이면 충분하므로 입력 신호를 고속으로 처리할 수 있다.
결과적으로, 비율-독립 SC 증폭기(100)는 제 1 커패시터들(C1A, C1A'), 및 제 2 커패시터들(C2,C2')을 이용하여 샘플링동작과 증폭 동작을 수행하여 2배 이득을 얻고, 제 1 커패시터들(C1A, C1A') 및 제 2 커패시터들(C2,C2')을 이용하여 증 폭 동작을 수행하는 동안, 제 1 커패시터들(C2B,C2B')을 접지 전압(GND)으로 방전시킨다. 비율-독립 SC 증폭기(100)는 다음 단계에서 방전된 제 1 커패시터들(C2B,C2B') 및 제 2 커패시터들(C2,C2')을 이용하여 샘플링 동작과 증폭 동작을 수행하여 2배 이득을 얻고, 제 1 커패시터들(C2B,C2B') 및 제 2 커패시터들(C2,C2')을 이용하여 증폭 동작을 수행하는 동안 제 1 커패시터들(C1A, C1A')을 접지 전압(GND)으로 방전시킨다. 이후, 비율-독립 SC 증폭기(100)는 도 2에 도시된 바와 같이, 샘플링 동작(smaplingA), 증폭 동작(amplifyingA), 샘플링 동작(smaplingB), 그리고 증폭 동작(amplifyingB)을 반복해서 수행하게 된다.
따라서, 비율-독립 SC 증폭기(100)는 한 번의 샘플링 동작 과정과, 한 번의 증폭 동작 과정을 통해 입력신호들의 차이를 두 배 증폭한다. 즉, 비율-독립 SC 증폭기(100)는 입력 신호들의 차이를 두 배 증폭하기 위해, 한 번의 샘플링 과정과 한번의 증폭 과정을 필요로 하게 된다. 따라서 비율-독립 SC 증폭기(100)는 2 배 이득을 얻기 위해 두 번의 단계(한 번의 증폭과정, 및 한 번의 샘플링 과정)이면 충분하므로 입력 신호를 고속으로 처리할 수 있다.
예시적인 바람직한 실시 예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시 예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이상과 같은 본 발명에 의하면, 비율-독립 SC 증폭기는 한 번의 증폭과정과 한 번의 샘플링 과정을 통해 2 배 이득을 얻을 수 있게 된다. 따라서, 입력 신호를 고속으로 처리할 수 있다.

Claims (35)

  1. 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하고, 상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 제 1 샘플링 회로;
    제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하고, 상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 제 2 샘플링 회로; 그리고,
    상기 제 1 샘플링 전압 및 상기 제 2 샘플링 전압의 차이를 출력하는 차동 증폭 회로를 포함하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  2. 제 1 항에 있어서,
    상기 제 2 입력 전압은 상기 제 1 입력 전압과 크기가 갖고 위상이 반대인 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  3. 제 1 항에 있어서,
    상기 제 1 샘플링 회로 및 상기 제 2 샘플링 회로는 동시에 샘플링 동작을 수행하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  4. 제 1 항에 있어서,
    상기 제 1 샘플링 회로는,
    상기 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 제 1 샘플링부;
    상기 제 1 샘플링부가 비활성화된 구간 동안 상기 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 제 2 샘플링부; 그리고
    상기 제 1 샘플링부 및 상기 제 2 샘플링부 중 어느 하나의 샘플링 동작이 수행되는 동안 상기 제 1 샘플링 전압과 반대 위상을 갖는 동일 크기의 제 1 반전 전압을 샘플링하는 제 1 피드백부를 포함하며,
    상기 제 1 피드백부는 상기 제 1 입력 전압이 차단되는 구간 동안 상기 샘플링된 제 1 반전전압을 상기 제 1 샘플링부 및 상기 제 2 샘플링부 중 어느 하나로 제공하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  5. 제 4 항에 있어서,
    상기 제 1 샘플링부는 상기 제 1 피드백부로부터 제공된 상기 제 1 반전 전압에 응답해서, 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  6. 제 4 항에 있어서,
    상기 제 2 샘플링부는 상기 제 1 피드백부로부터 제공된 상기 제 1 반전 전압에 응답해서, 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  7. 제 4 항에 있어서,
    상기 제 2 샘플링부는, 상기 제 1 샘플링 부가 상기 제 1 피드백부로부터 상기 제 1 반전 전압을 제공받을 경우, 내부의 전하를 접지전압으로 방전시키는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  8. 제 4 항에 있어서,
    상기 제 1 샘플링부는, 상기 제 2 샘플링 부가 상기 제 1 피드백부로부터 상기 제 1 반전 전압을 제공받을 경우, 내부의 전하를 접지전압으로 방전시키는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  9. 제 4 항에 있어서,
    상기 제 1 샘플링부 및 상기 제 2 샘플링부는 서로 번갈아 활성화되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  10. 제 1 항에 있어서,
    상기 제 2 샘플링 회로는,
    상기 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 제 3 샘플링부;
    상기 제 3 샘플링부가 비활성화된 구간 동안 상기 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링 하는 제 4 샘플링부; 그리고
    상기 제 3 샘플링부 및 상기 제 4 샘플링부 중 어느 하나의 샘플링 동작이 수행되는 동안 상기 제 2 샘플링 전압과 반대 위상을 갖는 동일 크기의 제 2 반전 전압을 샘플링하는 제 2 피드백부를 포함하며,
    상기 제 2 피드백부는 상기 제 2 입력 전압이 차단되는 구간 동안 상기 샘플링된 제 2 반전전압을 상기 제 3 샘플링부 및 상기 제 4 샘플링부 중 어느 하나로 제공하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  11. 제 10 항에 있어서,
    상기 제 3 샘플링부는 상기 제 2 피드백부로부터 제공된 상기 제 2 반전 전압에 응답해서, 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  12. 제 10 항에 있어서,
    상기 제 4 샘플링부는 상기 제 2 피드백부로부터 제공된 상기 제 2 반전 전압에 응답해서, 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  13. 제 10 항에 있어서,
    상기 제 4 샘플링부는, 활성화된 상기 제 3 샘플링 부가 상기 제 2 피드백부로부터 상기 제 2 반전 전압을 제공받을 경우, 내부의 전하를 접지전압으로 방전시 키는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  14. 제 10 항에 있어서,
    상기 제 3 샘플링부는, 활성화된 상기 제 4 샘플링 부가 상기 제 2 피드백부로부터 상기 제 2 반전 전압을 제공받을 경우, 내부의 전하를 접지전압으로 방전시키는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  15. 제 10 항에 있어서,
    상기 제 3 샘플링부 및 상기 제 4 샘플링부는 서로 번갈아 활성화되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  16. 제 1 입력 전압을 제 1 샘플링 전압과 제 1 반전 전압으로 샘플링하고, 상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 반전 전압을 피드백하여 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 제 1 샘플링 회로;
    제 2 입력 전압을 제 2 샘플링 전압과 제 2 반전 전압으로 샘플링하고, 상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 반전 전압을 피드백하여 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 제 2 샘플링 회로; 그리고
    상기 제 1 및 제 2 샘플링 전압의 차이를 출력하는 차동증폭회로를 포함하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  17. 제 16 항에 있어서,
    상기 제 2 입력 전압은 상기 제 1 입력 전압과 크기가 갖고 위상이 반대인 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  18. 제 16 항에 있어서,
    상기 제 1 샘플링 전압은 제 1 반전 전압과 크기는 갖고 위상이 반대이며, 상기 제 2 샘플링 전압은 제 2 반전 전압과 크기는 갖고 위상이 반대인 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  19. 제 16 항에 있어서,
    상기 제 1 샘플링 회로 및 상기 제 2 샘플링 회로는 동시에 샘플링 동작을 수행하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기.
  20. 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 단계;
    제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 단계;
    상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계;
    상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계; 그리고,
    상기 제 1 샘플링 전압 및 상기 제 2 샘플링 전압의 차이를 출력하는 단계를 포함하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  21. 제 20 항에 있어서,
    상기 제 2 입력 전압은 상기 제 1 입력 전압과 크기가 갖고 위상이 반대인 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  22. 제 20 항에 있어서,
    제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 단계와 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 단계는 동시에 수행되고, 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계와 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계는 동시에 수행되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  23. 제 20 항에 있어서,
    상기 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 단계는
    제 1 샘플링 전압과 반대 위상을 갖는 동일 크기의 제 1 반전 전압을 샘플링하는 단계를 포함하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  24. 제 23 항에 있어서,
    상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계는 상기 제 1 반전전압을 피드백하여 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계를 포함하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  25. 제 20 항에 있어서,
    상기 제 1 입력 전압을 제 1 샘플링 전압으로 샘플링하는 단계는 서로 번갈아 활성화되는 제 1 및 제 2 샘플링부를 통해 번갈아 수행되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  26. 제 25 항에 있어서,
    비활성화된 제 1 샘플링부 또는 제 2 샘플링부의 전하는 접지 전압으로 방전되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  27. 제 20 항에 있어서,
    상기 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 단계는
    제 2 샘플링 전압과 반대 위상을 갖는 동일 크기의 제 2 반전 전압을 샘플링하는 단계를 포함하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  28. 제 20 항에 있어서,
    제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계는 상기 제 2 반전전압을 피드백하여 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계를 포함하는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  29. 제 20 항에 있어서,
    상기 제 2 입력 전압을 제 2 샘플링 전압으로 샘플링하는 단계는 서로 번갈아 활성화되는 제 3 및 제 4 샘플링부를 통해 번갈아 수행되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  30. 제 29 항에 있어서,
    비활성화된 제 3 샘플링부 또는 제 4 샘플링부의 전하는 접지 전압으로 방전되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  31. 제 1 입력 전압을 제 1 샘플링 전압과 제 1 반전 전압으로 샘플링하는 단계;
    제 2 입력 전압을 제 2 샘플링 전압과 제 2 반전 전압으로 샘플링하는 단계;
    상기 제 1 입력 전압이 차단되는 구간 동안 상기 제 1 반전 전압을 피드백하여 상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계;
    상기 제 2 입력 전압이 차단되는 구간 동안 상기 제 2 반전 전압을 피드백하여 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계; 그리고
    상기 제 1 및 제 2 샘플링 전압의 차이를 출력하는 단계를 포함하는 것을 특 징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  32. 제 31 항에 있어서,
    상기 제 2 입력 전압은 상기 제 1 입력 전압과 크기가 갖고 위상이 반대인 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  33. 제 31 항에 있어서,
    상기 제 1 샘플링 전압은 제 1 반전 전압과 크기는 갖고 위상이 반대이며, 상기 제 2 샘플링 전압은 제 2 반전 전압과 크기는 갖고 위상이 반대인 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  34. 제 31 항에 있어서,
    제 1 입력 전압을 제 1 샘플링 전압과 제 1 반전 전압으로 샘플링하는 단계와 제 2 입력 전압을 제 2 샘플링 전압과 제 2 반전 전압으로 샘플링하는 단계는 동시에 수행되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
  35. 제 31 항에 있어서,
    상기 제 1 샘플링 전압의 레벨을 두 배로 증가시키는 단계와 상기 제 2 샘플링 전압의 레벨을 두 배로 증가시키는 단계는 동시에 수행되는 것을 특징으로 하는 비율-독립 스위치 커패시터 증폭기 동작 방법.
KR1020060102565A 2006-10-20 2006-10-20 두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법 KR100888031B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060102565A KR100888031B1 (ko) 2006-10-20 2006-10-20 두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법
US11/975,018 US7629838B2 (en) 2006-10-20 2007-10-17 Ratio-independent switched capacitor amplifiers and methods of operating ratio-independent switched capacitor amplifiers
TW096139292A TWI407684B (zh) 2006-10-20 2007-10-19 比率無關切換電容放大器以及操作該放大器的方法
JP2007273067A JP5108449B2 (ja) 2006-10-20 2007-10-19 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法
CN2007101944180A CN101166016B (zh) 2006-10-20 2007-10-22 比率独立的开关电容放大器和其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102565A KR100888031B1 (ko) 2006-10-20 2006-10-20 두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20080035910A true KR20080035910A (ko) 2008-04-24
KR100888031B1 KR100888031B1 (ko) 2009-03-09

Family

ID=39317343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060102565A KR100888031B1 (ko) 2006-10-20 2006-10-20 두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법

Country Status (5)

Country Link
US (1) US7629838B2 (ko)
JP (1) JP5108449B2 (ko)
KR (1) KR100888031B1 (ko)
CN (1) CN101166016B (ko)
TW (1) TWI407684B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150052613A (ko) * 2013-11-06 2015-05-14 삼성전자주식회사 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들
WO2016056821A1 (ko) * 2014-10-08 2016-04-14 엘지전자 주식회사 3d 비디오 코딩을 위한 움직임 정보 압축 방법 및 장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184027B2 (en) * 2008-01-08 2012-05-22 Freescale Semiconductor, Inc. Semiconductor device and differential amplifier circuit therefor
EP2141802A1 (en) * 2008-07-03 2010-01-06 Stmicroelectronics SA Switched capacitor amplifier
US7982526B2 (en) * 2008-09-17 2011-07-19 Qualcomm, Incorporated Active-time dependent bias current generation for switched-capacitor circuits
JP5441765B2 (ja) * 2010-03-05 2014-03-12 セイコーインスツル株式会社 スイッチトキャパシタアンプ
US8018274B1 (en) * 2010-03-12 2011-09-13 Maxim Integrated Products, Inc. Switched capacitor amplifier circuit with clamping
CN102624337B (zh) * 2012-03-29 2013-07-24 天津大学 对电容失配和采样信号共模不敏感的2倍开关电容放大器
US10177781B2 (en) * 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
CN105490649B (zh) * 2014-09-15 2018-11-02 杭州万高科技股份有限公司 仪表放大器
WO2016169626A1 (en) * 2015-04-24 2016-10-27 U-Blox Ag Method and apparatus for mixing signals using charge canceller circuit
JP2017216669A (ja) * 2016-05-26 2017-12-07 パナソニックＩｐマネジメント株式会社 増幅回路及び脈波計測装置
CN108233932B (zh) * 2018-02-01 2020-05-26 中国电子科技集团公司第二十四研究所 适用于高速流水线adc的比较器电路
US10333529B1 (en) 2018-08-24 2019-06-25 Semiconductor Components Industries, Llc Method of forming a conversion circuit and structure therefor
KR102570760B1 (ko) * 2018-12-12 2023-08-25 삼성전자주식회사 고전압 센싱 회로, 이를 포함하는 디스플레이 구동 집적 회로 및 디스플레이 장치
CN114661081B (zh) * 2020-12-22 2024-05-03 深圳英集芯科技股份有限公司 电源软启动控制电路、控制芯片及控制装置
TWI768965B (zh) * 2021-06-11 2022-06-21 瑞昱半導體股份有限公司 用以改進準位提升的切換電容放大裝置及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574457A (en) * 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
US5796300A (en) * 1996-02-14 1998-08-18 Pacesetter, Inc. Switched-capacitor amplifier offset voltage compensation circuit
JP3621385B2 (ja) * 2002-02-20 2005-02-16 シャープ株式会社 スイッチトキャパシタ増幅器、および、それを用いた電荷結合素子用アナログインターフェース回路
JP4094436B2 (ja) * 2003-01-16 2008-06-04 セイコーインスツル株式会社 スイッチトキャパシタ増幅回路および電子機器
JP2005303427A (ja) 2004-04-07 2005-10-27 Olympus Corp 増幅回路
JP2006096981A (ja) * 2004-09-01 2006-04-13 Unitika Ltd 防湿性コート液、防湿性複合材料およびその製造方法
JP2006086981A (ja) 2004-09-17 2006-03-30 Fujitsu Ltd スイッチトキャパシタ回路およびパイプラインａ／ｄ変換回路
US7449923B2 (en) * 2005-08-17 2008-11-11 Freescale Semiconductor, Inc. Amplifier circuit for double sampled architectures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150052613A (ko) * 2013-11-06 2015-05-14 삼성전자주식회사 스위치드-커패시터 적분기, 이의 동작 방법, 및 이를 포함하는 장치들
WO2016056821A1 (ko) * 2014-10-08 2016-04-14 엘지전자 주식회사 3d 비디오 코딩을 위한 움직임 정보 압축 방법 및 장치

Also Published As

Publication number Publication date
CN101166016B (zh) 2012-05-02
KR100888031B1 (ko) 2009-03-09
JP5108449B2 (ja) 2012-12-26
TWI407684B (zh) 2013-09-01
CN101166016A (zh) 2008-04-23
JP2008104197A (ja) 2008-05-01
US20080094140A1 (en) 2008-04-24
US7629838B2 (en) 2009-12-08
TW200832890A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
KR100888031B1 (ko) 두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법
US9473088B2 (en) Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier
US7741910B2 (en) Capacitor gain-boost circuit
JP3839027B2 (ja) Ａｄ変換器
US8324968B2 (en) Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device
US7477087B2 (en) Switch-capacitor techniques for level-shifting
US6954169B1 (en) 1/f noise, offset-voltage charge injection induced error cancelled op-amp sharing technique
CN101635560A (zh) 高速两级运算放大器
JP5473525B2 (ja) コンパレータベース／ゼロクロスベーススイッチドキャパシタ回路において非直線性を除去すると共にオフセット誤差をキャンセルするためのシステム及び方法
US10630245B2 (en) Capacitively coupled chopper amplifier
EP2141802A1 (en) Switched capacitor amplifier
CN111030610A (zh) 一种消除直流失调电压全差分运算放大器电路
JP2010226234A (ja) 増幅回路及び磁気センサ
KR20020095446A (ko) 전압 비교 회로
US20230188105A1 (en) Analog signal processing circuit and method for eliminating dc offset voltage
JP4545116B2 (ja) 電圧比較回路
KR20200081238A (ko) 연산 증폭기의 이득-대역폭을 제어하기 위한 증폭기 회로 및 방법
CN112600521B (zh) 用于放大器失调电压修调的开关电路、修调电路和放大器
JP5585465B2 (ja) アナログデジタル変換器
CN111082767B (zh) 一种可配置信号增益的放大电路
RU2688223C1 (ru) Дифференциальный операционный усилитель
JP4461480B2 (ja) 増幅器
RU2309528C1 (ru) Выходной каскад быстродействующего операционного усилителя
JP2001274638A (ja) 受光回路
JP2005150982A (ja) 多素子センサ微小検知信号増幅装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 12