KR20080023116A - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR20080023116A
KR20080023116A KR1020070084788A KR20070084788A KR20080023116A KR 20080023116 A KR20080023116 A KR 20080023116A KR 1020070084788 A KR1020070084788 A KR 1020070084788A KR 20070084788 A KR20070084788 A KR 20070084788A KR 20080023116 A KR20080023116 A KR 20080023116A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
semiconductor layer
virtual straight
semiconductor
Prior art date
Application number
KR1020070084788A
Other languages
English (en)
Other versions
KR100914110B1 (ko
Inventor
코지 오츠카
요시히코 우치다
Original Assignee
산켄덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산켄덴키 가부시키가이샤 filed Critical 산켄덴키 가부시키가이샤
Publication of KR20080023116A publication Critical patent/KR20080023116A/ko
Application granted granted Critical
Publication of KR100914110B1 publication Critical patent/KR100914110B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

발광 효율이 높은 반도체 발광 소자는, 발광 반도체 영역과, 전류 분산 반도체층(3)과, 제 1 전극(4)과, 제 2 전극을 구비한다. 평면적으로 보아 제 1 전극(4)의 주변 가장자리로부터 전류 분산 반도체층(3)의 주면(主面)(12)의 주변 가장자리로 향하여 연장되어 있는 복수의 제 1 가상 직선(A)상에 복수의 오목부(13)가 형성되고, 제 1 전극(4)의 주변 가장자리로부터 전류 분산 반도체층(3)의 주면(12)의 주변 가장자리를 향해 연장되어 있는 복수의 제 2 가상 직선(B)상에 오목부가 형성되어 있지 않다. 전류 분산 반도체층(3)의 제 2 가상 직선(B)에 대응하는 부분은 전류 분산 반도체층(3)의 외주 방향으로 전류를 흘리기 위한 통로로서 기능하여, 발광 효율이 향상한다.

Description

반도체 발광 소자{A SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은, 예컨대 AlGaAs계, AlGaInP계, GaN계 등의 반도체로 이루어지는 발광 반도체 영역을 포함하는 반도체 발광 소자에 관한 것이다.
최근, 발광 반도체 영역을 구성하는 AlGaInP계 등의 결정을 유기 금속 기상 성장법, 즉 MOVPE(Metal Organic Vapor Phase Epitaxy)로 성장시킬 수 있게 되고, 고휘도의 반도체 발광 소자를 제조할 수 있게 되었다. 그런데, 반도체 발광 소자의 광 출력은, 내부 양자(量子) 효율(내부 발광 효율)과, 반도체 발광 소자 내로부터 몰드 수지를 통해 대기 중에 취출(取出)되는 광의 효율을 나타내는 광 취출 효율의 곱으로 결정된다. 따라서, 반도체 발광 소자의 광 출력을 높이기 위해서 광 취출 효율을 높이는 것도 중요하다. 광 취출 효율의 향상을 방해하는 요인 중 하나로서, 광 취출면에서의 전반사에 의한 광의 외부 취출량의 감소가 있다. 예를 들어, 반도체 발광 소자에 있어서 공지된 전류 분산 반도체층(또는 윈도우(window)층)의 광 취출면을 에폭시 수지 등의 투명 수지로 봉지(封止)한 경우, 전류 분산 반도체층과 투명 수지와의 굴절률 차이에 의해 전반사가 발생하면, 광의 외부 취출량이 감소하고, 원하는 만큼의 발광 효율을 얻을 수 없다.
이러한 문제를 해결하기 위해, 반도체 발광 소자의 광 취출면에 미소 요철(凹凸)(거친 면)을 형성하고, 전반사를 방지하는 것이 예를 들어, 일본 특허 공개 공보 H10-200162호(특허문헌 1)에 개시되어 있다. 그러나, 특허문헌 1의 광 취출면에서의 미소 요철은 랜덤하게 형성되어 있기 때문에, 반도체 발광 소자의 총합 효율을 충분히 높일 수 없었다. 다시 말해, 반도체 발광 소자의 캐소드(cathode) 또는 애노드(anode)로서 기능하는 본딩 패드(bonding pad) 전극은 광 취출 방해를 적게 하기 위해 반도체 발광 소자의 광 취출면의 일부(예를 들면 중앙)에만 형성되어 있어, 본딩 패드 전극으로부터의 전류는 전류 분산 반도체층(윈도우층)을 통해 활성층의 전 영역에 분산된다. 그러나, 전류 분산 반도체층(윈도우층)에 형성된 오목부는 절연체로서 기능한다는 것과, 오목부를 형성했기 때문에 전류 분산 반도체층의 오목부 아래 부분이 얇아지는 것에 의해, 전류 분산 반도체층의 가로방향의 저항이 커지고, 전류의 가로방향의 확대(분산)가 나빠지고, 전류가 본딩 패드 전극의 근방에 집중하여 흐르고, 활성층의 전 영역에 분산하여 흐르지 않으므로, 원하는 만큼의 발광 효율을 얻을 수 없다. 이 문제를 해결하기 위해 전류 분산 반도체층(윈도우층)을 두껍게 형성하는 것을 고려할 수 있지만, 전류 분산 반도체층(윈도우층)을 두껍게 형성하면, 이것의 성장 시간이 길어져, 비용이 대폭 상승한다. 또한, 전류 분산 반도체층(윈도우층)의 저항률을 0으로 하는 것과, 광 투과율을 100퍼센트로 하는 것은 불가능하므로, 전류 분산 반도체층(윈도우층)을 두껍게 하면 필연적으로 전류 분산 반도체층(윈도우층)의 저항의 증대에 의한 전력 손실의 증가 및 광 취출 효율의 저하를 초래한다.
전류 분산 반도체층과 투명 수지와의 굴절률 차이에 의한 전반사를 방지함과 동시에 전류의 가로방향의 확대를 양호하게 하기 위해, 전류 분산 반도체층의 표면에 오목부를 형성함과 동시에, 예를 들어 일본 특허 공개 공보 H1-225178호(특허문헌 2)에 개시되어 있는 공지의 ITO(Indium Tin Oxide) 등의 투명 도전막을 전류 분산 반도체층의 표면에 형성하는 것을 고려할 수 있다. 그러나, 투명 도전막은 극도로 얇은 막이므로, 오목부의 단차(段差)로 단선(斷線)하기 쉽고, 전류 확산 효과를 양호하게 얻기가 곤란하다.
특허문헌 1 일본 특허 공개 공보 H10-200162호
특허문헌 2 일본 특허 공개 공보 H1-225178호
본 발명이 해결하려고 하는 과제는, 전류 분산 반도체층(윈도우층)에 전반사 방지용의 오목부를 랜덤하게 형성하면 전류의 가로방향의 확대가 방해되어, 발광 효율이 저하하는 것이다. 따라서, 본 발명의 목적은 전반사 방지용의 오목부를 형성했는데도 불구하고, 전류의 가로방향의 확대를 비교적 양호하게 유지할 수 있는 반도체 발광 소자를 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명은, 발광 기능을 갖는 발광 반도체 영역과, 상기 발광 반도체 영역 위에 배치되고 또한 광 취출면을 갖는 전류 분산 반도체층과, 상기 전류 분산 반도체층의 상기 광 취출면의 일부 위에 배치된 제 1 전극과, 상기 주(主) 반도체 영역의 타방의 주면에 전기적으로 접속된 제 2 전극을 구비한 반도체 발광 소자로서,
평면적으로 보아 상기 제 1 전극의 주변 가장자리로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리로 향하여 연장되어 있는 복수의 제 1 가상 직선상에 오목부가 형성되고, 상기 제 1 전극의 주변 가장자리로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리로 향하여 연장되어 있는 복수의 제 2 가상 직선상에 오목부가 형성되어 있지 않는 것을 특징으로 하는 반도체 발광 소자에 관계되는 것이다.
한편, 청구항 2에 나타낸 바와 같이, 상기 제 1 전극은 평면적으로 보아 원 형의 주변 가장자리를 갖고, 상기 복수의 제 1 가상 직선 및 상기 복수의 제 2 가상 직선은 상기 제 1 전극의 원형 주변 가장자리로부터 방사상으로 연장되어 있는 것이 바람직하다.
또한, 청구항 3에 나타낸 바와 같이, 상기 제 1 전극은 평면적으로 보아 원형 중앙부와 상기 원형 중앙부로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 돌출부로 이루어지고, 상기 복수의 제 1 가상 직선 및 상기 복수의 제 2 가상 직선은 상기 제 1 전극의 상기 원형 중앙부의 주변 가장자리로부터 방사상으로 연장되어 있고, 더욱이, 평면적으로 보아 상기 제 1 전극의 상기 돌출부의 주변 가장자리로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 제 3 가상 직선상에 오목부가 형성되며, 상기 제 1 전극의 상기 돌출부의 주변 가장자리로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 제 4 가상 직선상에 오목부가 형성되어 있지 않는 것이 바람직하다.
또한, 청구항 4에 나타낸 바와 같이, 상기 제 1 전극은 상기 전류 분산 반도체층의 상기 광 취출면에 서로 분리하여 배치된 복수의 전극부분으로 이루어지고, 상기 복수의 제 1 가상 직선 및 상기 복수의 제 2 가상 직선은, 상기 제 1 전극의 상기 복수의 전극부분의 주변 가장자리로부터 상기 복수의 전극부분의 상호 간의 중간위치를 나타내는 가상 직선을 향하여 방사상으로 연장되어 있는 것이 바람직하다.
또한, 청구항 5에 나타낸 바와 같이, 상기 복수의 제 1 가상 직선상에 복수 의 오목부가 각각 배치되며, 상기 복수의 오목부는 상기 제 1 전극을 기준으로 하여 동심원 형상으로 배치되어 있는 것이 바람직하다.
또한, 청구항 6에 나타낸 바와 같이, 상기 전류 분산 반도체층의 상기 제 1 전극으로부터 가까운 영역에서의 상기 오목부의 분포 밀도, 즉 단위면적에서의 오목부의 면적의 비율이, 상기 제 1 전극으로부터 상기 가까운 영역보다 먼 영역에서의 상기 오목부의 분포 밀도보다 낮아지도록 상기 오목부가 배치되어 있는 것이 바람직하다.
또한, 청구항 7에 나타낸 바와 같이, 상기 오목부의 깊이는 0.2 ~ 4㎛인 것이 바람직하다.
또한, 청구항 8에 나타낸 바와 같이, 상기 오목부의 폭은 0.2 ~ 4㎛인 것이 바람직하다.
또한, 청구항 9에 나타낸 바와 같이, 상기 전류 분산 반도체층의 상기 광 취출면상에 배치된 광 투과성 전도막을 갖는 것이 더 바람직하다.
또한, 청구항 10에 나타낸 바와 같이, 상기 발광 반도체영역의 상기 광 취출면과 반대의 주면에 배치된 광 반사 도체층을 갖는 것이 바람직하다.
본원의 각 청구항의 발명에 따른 반도체 발광 소자에서는, 평면적으로 보아 상기 제 1 전극의 주변 가장자리로부터 전류 분산 반도체층의 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 제 1 가상 직선상에 오목부가 형성되고, 제 1 전극의 주변 가장자리로부터 전류 분산 반도체층의 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 제 2 가상 직선상에 오목부가 형성되어 있지 않다. 제 1 가상 직선상에서 복수의 오목부는 전류 분산 반도체층의 광 취출면에서의 전반사의 방지에 기여한다. 그러나, 제 2 가상 직선상에 오목부가 형성되지 않기 때문에, 전류는 오목부에 방해되지 않고 제 2 가상 직선을 따라 제 1 전극의 주변으로부터 전류 분산 반도체층의 주변 가장자리 방향(가로방향)으로 흐른다. 따라서, 전류의 가로방향으로의 확대를 비교적 양호하게 유지하여 광 취출면에서의 전반사를 방지할 수 있고, 내부 양자 효율(내부 발광 효율)과 광의 외부 취출 효율과의 양쪽을 비교적 크게 할 수 있고, 비교적 큰 광 출력을 갖는 반도체 발광 소자를 제공할 수 있다.
그 다음에, 본 발명의 실시 형태를 도 1 ~ 도 7을 참조해서 설명한다.
(실시예 1)
도 1 ~ 도 3에 나타난 본 발명의 실시예 1에 따른 이중 헤테로(double hetero) 접합형 반도체 발광 소자는, 대별하여, 전도성을 갖는 반도체 기판(1)과, 발광 반도체영역(2)과, 전류 분산 반도체층(3)과, 전류 분산 반도체층(3) 위에 형성된 본딩 패드(bonding pad) 기능을 갖는 제 1 전극(4)과, 반도체 기판(1)의 하면(下面)에 형성된 제 2 전극(5)과, 쇄선(鎖線)으로 나타낸 광 투과성 피복체(被覆體)(6)를 구비한다. 다음에 도 1 ~ 도 3의 각 부분을 상세하게 설명한다.
전도성을 갖는 반도체 기판(1)은, 발광 반도체영역(2)의 성장(成長) 기판 및 기계적 지지 기판으로서의 기능을 갖는 것으로서, ｎ형 불순물이 첨가된 GaAs로 이루어지고, 일방의 주면(7)과 타방의 주면(8)을 갖는다. 본 실시예에서는 반도체 기판(1)이 GaAs로 이루어지지만, 이 대신에 다른 3-5족 화합물 반도체 또는 실리콘(Si), 또는 탄화 규소(SiC) 등을 사용할 수도 있다.
전도성을 갖는 반도체 기판(1)의 일방의 주면(7) 위에 배치된 발광 반도체 영역(2)은, ｎ형 클래드(clad)층이라 칭할 수 있는 ｎ형 반도체층(9)과 활성층(10)과 ｐ형 클래드층이라 칭할 수 있는 ｐ형 반도체층(11)으로 이루어진다. 발광 반도체 영역(2)의 각 층(9, 10, 11) 및 이 위의 전류 분산 반도체층(3)은 공지된 기상 에피택셜(epitaxial) 성장법(예컨대, 유기금속 기상성장법 즉 MOVPE법)으로 연속적으로 형성되어 있다. 한편, 반도체 기판(1)과 발광 반도체영역(2)과의 사이에 버퍼(buffer)층을 개재(介在)시킬 수 있다.
ｎ형 반도체층(9)은, 예컨대 ｎ형 불순물이 5x1017㎝- 3정도의 농도로 첨가된 AlGaInP(알루미늄-갈륨-인듐-인)로 이루어지고, 예컨대 2㎛ 정도의 두께를 갖고, 전도성을 갖는 반도체 기판(1)에 전기적 및 기계적으로 결합되어 있다.
ｎ형 반도체층(9) 상에 배치된 활성층(10)은, 여기에 주입된 정공과 전자와의 재결합에 의해 발광하는 부분이며, 예컨대 언도프(undope)의 AlGaInP로 구성되어, 예컨대 0.5㎛ 정도의 두께를 갖는다. 또한, 활성층(10)을 단일 언도프 반도체층으로 구성하는 대신에, 장벽층과 우물층을 교호로 복수회 반복하여 배치한 공지된 다중 양자 우물(MQW:Multi-Quantum-Well) 구조, 또는 장벽층을 한 쌍의 우물층 사이에 끼운 구성의 공지된 단일 양자 우물 구조로 할 수 있다. 또한, 활성층(10) 을 생략하여 ｎ형 반도체층(9)과 ｐ형 반도체층(11)을 직접 접촉시킬 수도 있다.
활성층(10) 상에 배치된 ｐ형 반도체층(ｐ형 클래드층)(11)은, 예컨대 ｐ형 불순물이 5x1017㎝-3 정도로 첨가된 AlGaInP로 이루어지고, 예컨대 2㎛ 정도의 두께를 갖는다. 또한, ｎ형 반도체층(ｎ형 클래드층)(9) 및 ｐ형 반도체층(ｐ형 클래드층)(11)을 각각 구성하는 AlGaInP 중의 Al 조성비는, 활성층(10)을 구성하는 AlGaInP 중의 Al 조성비보다도 크게 설정되어 있다.
ｐ형 반도체층(ｐ형 클래드층)(11) 상에 배치된 전류 분산 반도체층(윈도우층)(3)은, 예컨대 ｐ형 불순물이 1x1018㎝- 3정도의 농도로 첨가된 GaP(갈륨-인)로 이루어지고, 1㎛ 정도 이상의 두께를 갖는다. 또한, 전류 분산 반도체층(3)의 바람직한 두께의 범위는 1㎛ ~ 10㎛, 보다 바람직한 두께의 범위는 1 ~ 5㎛이다. 전류 분산 반도체층(3)의 두께가 1㎛보다 얇아지면 전류 분산을 양호하게 얻을 수 없게 되고, 10㎛보다 두꺼워지면 전류 분산 반도체층(3)의 성장 시간이 길어져, 반도체 발광 소자의 가격이 높아진다.
전류 분산 반도체층(3)의 광 취출면으로서 기능하는 일방의 주면(12)에, 광 취출면에서의 광의 전반사를 방지하기 위한 다수의 오목부(13)가 형성되어 있다. 다수의 오목부(13)는 랜덤하게 배치되지 않고, 본 발명에 따른 특정 패턴으로 배치되어 있다. 다수의 오목부(13)의 상세 부분은 후술한다.
본딩 패드 기능을 갖는 제 1 전극(4)은, 도 1로부터 명확한 바와 같이 평면적으로 보아 4각형으로 형성된 전류 분산 반도체층(3)의 일방의 주면(12)의 중앙에 배치되고, 평면적으로 보아 원형의 외주 가장자리를 갖는다. 제 1 전극(4)은 애노드 전극으로서 기능하는 것으로서, 예컨대 금-베릴륨-티탄(Au-Be-Ti)층 또는 금-크롬(Au-Cr)층과 금(Au)층으로 이루어지는 금속 다층막으로 구성되어 있다. 이 본딩 패드 기능을 갖는 제 1 전극(4)은, 광 불투과성을 갖는다. 또한, 제 1 전극(4)을 상기 금속 다층막으로 형성하는 대신, 전류 분산 반도체층(3)에 저저항(低抵抗) 접촉하는 또 다른 금속으로 형성할 수 있다. 제 1 전극(4)에는, 도시되지 않은 금속 와이어 또는 접속 도체가 본딩된다.
전도성을 갖는 반도체 기판(1)의 타방의 주면(8)에 형성된 제 2 전극(5)은, 반도체 발광 소자의 캐소드 전극으로서 기능한다. 발광 반도체영역(2)의 외주 부분에의 전류의 분산을 양호하게 하기 위해 반도체 기판(1)의 타방의 주면(8)의 전체 또는 반도체 기판(1)의 타방의 주면(8)의 적어도 외주 부분에 형성하는 것이 바람직하다. 제 2 전극(5)은 금-게르마늄 합금(Au-Ge)막으로 형성되어 있다. 그러나, 제 2 전극(5)을 Au-Ge 이외의 반도체 기판(1)에 저저항 접촉하는 것이 가능한, 예컨대 Au-Ge, 니켈(Ni), 금(Au)으로 이루어지는 금속 다층막 등의 다른 금속으로 형성할 수도 있다.
광 투과성 피복체(6)는 발광 반도체영역(2) 및 전류 분산 반도체층(3)을 보호하는 것이며, 광 투과성의 몰드 수지로 이루어지고, 전류 분산 반도체층(3)의 일방의 주면(12)을 덮도록 형성되어 있다.
그 다음에, 전류 분산 반도체층(3)의 일방 주면(12)에 형성된 전반사 방지용의 오목부(13)를 상세하게 설명한다. 또한, 도 1에서 쇄선으로 도시하는 복수의 제 1 가상 직선(A)과 복수의 제 2 가상 직선(B)을 사용하여 오목부(13)의 패턴을 설명한다.
복수의 제 1 가상 직선(A)은, 평면적으로 보아 원형의 제 1 전극(4)의 주변 가장자리로부터 전류 분산 반도체층(3)의 일방의 주면(광 취출면)(12)의 주변 가장자리를 향해 방사상으로 연장되어 있다. 복수의 제 2 가상 직선(B)도 제 1 가상 직선(A)과 동일하게 평면적으로 보아 원형의 제 1 전극(4)의 주변 가장자리로부터 전류 분산 반도체층(3)의 일방의 주면(12)의 주변 가장자리를 향해 방사상으로 연장되어 있고, 제 1 가상 직선(A)의 상호 간에 위치하고 있다. 복수의 오목부(13)는 제 1 가상 직선(A)상에 형성되어 있지만, 제 2 가상 직선(B)상에는 형성되어 있지 않다. 제 1 가상 직선(A)상의 전반사 방지용의 오목부(13)는 도 2에서 화살표(14)로 나타낸 바와 같이 제 1 전극(4)으로부터 전류 분산 반도체층(3)의 외주 가장자리를 향해 흐르는 전류를 방해한다. 이에 대하여, 제 2 가상 직선(B)상에는 오목부(13)가 형성되지 않기 때문에, 도 3에서 화살표(14)로 나타낸 바와 같이 제 1 전극(4)으로부터 전류 분산 반도체층(3)의 외주 가장자리를 향해 흐르는 전류가 오목부(13)에 의해 방해되지 않고, 전류의 확대가 양호하게 발생한다.
도 1의 실시예 1에서 제 1 가상 직선(A)의 합계 수는 72이다. 72개의 제 1 가상 직선(A)상에 오목부(13)가 각각 형성되어 있지만, 모든 제 1 가상 직선(A)에 동일한 수의 오목부(13)가 형성되는 것은 아니다. 제 1 가상 직선(A)상의 가장 적은 오목부(13)의 수는 2개이며, 가장 많은 오목부(13)의 수는 9개이다. 다수의 오목부(13)는 복수의 가상 동심원 상에 배치되어 있다. 즉, 6개의 가상 동심원 위 와, 6개의 가상 동심원 외측의 3개의 가상 원호(圓弧) 위에 오목부(13)가 배치되어 있다. 제 1 전극(4)에 가장 가깝고, 또한 가장 지름이 작은 제 1 가상 동심원 및 외측의 제 2 가상 동심원에 배치된 오목부(13)의 수는 18개이며, 제 2 가상 동심원의 외측의 제 3 가상 동심원 및 제 4 가상 동심원에 배치된 오목부(13)의 수는 36개이며, 제 4 가상 동심원의 외측의 제 5 가상 동심원 및 가장 지름이 큰 제 6 가상 동심원에 배치된 오목부(13)의 수는 72개이다. 따라서, 제 1 ~ 제 6 가상 동심원상의 오목부(13)의 수는 제 1 전극(4)으로부터 벗어남에 따라서 단계적으로 증대한다. 전류 분산 반도체층(3)의 일방의 주면(광 취출면)(12)의 주변 가장자리는 평면형상 4각형이기 때문에, 가장 지름이 큰 동심원보다 외측에서는 동심원을 그릴 수 없다. 따라서, 가장 지름이 큰 제 6 가상 동심원보다 외측에서는 가상 동심원의 일부를 잘라낸 가상 원호 상에 오목부(13)가 배치되어 있다. 가상 원호에서는, 이것을 횡단하는 모든 제 1 가상 직선(A)상에 오목부(13)가 배치되어 있다.
도 1의 실시예에서는 모든 오목부(13)가 동일형상을 갖는다. 따라서, 제 1 ~ 제 6 가상 동심원의 영역 내에서, 전류 분산 반도체층(3)의 제 1 전극(4)으로부터 먼 영역(제 5 및 제 6 가상 동심원의 영역)에서의 오목부(13)의 분포 밀도가, 제 1 전극(4)에 가까운 영역(제 1 및 제 2 가상 동심원의 영역)에서의 오목부(13)의 분포 밀도보다도 높다. 즉, 도 1에서 쇄선으로 둘러싸여 나타난 단위면적(ΔS)에 포함되는 오목부(13)의 면적의 비율은, 제 1 전극(4)에 가까운 영역으로부터 먼 영역을 향함에 따라 단계적으로 커진다. 또한, 단위면적(ΔS)에 포함되는 오목부(13)의 수도 제 1 전극(4)에 가까운 영역으로부터 먼 영역을 향함에 따라 단계적 으로 커진다. 제 1 전극(4)에 가까운 영역, 즉 전류밀도가 높은 영역에서 오목부(13)의 분포 밀도가 작으면, 제 1 전극(4)으로부터 전류 분산 반도체층(3)의 일방의 주면(광 취출면)(12)의 주변 가장자리 방향으로 흐르는 전류에 대한 오목부(13)의 방해가 작아져, 전류 분산 반도체층(3)의 일방의 주면(광 취출면)(12)의 주변 가장자리 방향으로의 전류의 확대가 양호하게 되어, 광의 취출 효율이 향상한다.
오목부(13)의 수, 배치 및 제 1 가상 직선(A)의 수는 도 1에 한정되는 것이 아니고, 다양하게 변경가능하다. 예컨대, 제 1 가상 동심원의 오목부(13)와 제 2 가상 동심원의 오목부(13)를 연속(일체화)시킬 수 있고, 제 3 가상 동심원의 오목부(13)와 제 4 가상 동심원의 오목부(13)를 연속(일체화)시킬 수 있으며, 제 5 가상 동심원의 오목부(13)와 제 6 가상 동심원의 오목부(13)를 연속(일체화)시킬 수 있다.
또한, 제 1 ~ 제 6 가상 동심원의 외측의 가상 원호에서의 오목부(13)의 분포 밀도를 더 높이기 위해 제 1 가상 직선(A)의 수를 더 증가시키고, 이 증가한 제 1 가상 직선(A) 상에 오목부(13)를 배치할 수 있다. 즉, 가상 원호에서의 오목부(13)의 수를 제 1 ~ 제 6 가상 동심원에서의 오목부(13)의 수와 동일하게 제 1 전극(4)으로부터 벗어남에 따라 단계적으로 많게 할 수 있다.
또한, 도 1의 오목부(13)는 평면형상 직사각형(4각형)이지만, 정사각형, 원형, 타원형, 4각형 이외의 다각형(예를 들면 삼각형) 등으로 변형할 수 있다.
또한, 오목부(13)를 제 1 전극(4) 아래에 형성하지 않는 것이 바람직하다.
오목부(13)는, 그 바닥부가 활성층(10)에 도달하지 않도록 할 것이고, 그 깊이(D)는, 예컨대 0.2 ~ 4㎛인 것이 바람직하다. 또한, 오목부(13)의 깊이(D)는, 전류 분산 반도체층(3)의 두께의 20∼100퍼센트인 것이 바람직하다. 이 오목부(13)의 깊이(D)는, 전반사 방지에 의한 광의 취출 효율의 향상과 광 투과성 피복체(6)의 오목부(13)에 대한 충전성을 고려하여 결정된다.
오목부(13)의 깊이(D)와 발광 출력의 상대값과의 관계는 다음과 같다.
오목부 깊이(D)가 0㎛인 경우의 발광 출력은 1.00이고,
오목부 깊이(D)가 0.21㎛인 경우의 발광 출력은 1.05이고,
오목부 깊이(D)가 0.44㎛인 경우의 발광 출력은 1.08이고,
오목부 깊이(D)가 0.57㎛인 경우의 발광 출력은 1.11이며,
오목부 깊이(D)가 1.60㎛인 경우의 발광 출력은 1.20이다.
또한, 오목부(13)를 형성함으로써 발광 출력이 1.00 이상이 되는 것이 확인되어 있지만, 오목부(13)의 깊이(D)가 지나치게 깊어지면, 오목부(13) 전부에 광 투과성 피복체(6)를 충전할 수 없게 될 우려가 있다.
전류 분산 반도체층(3)의 오목부(13)의 폭(W)은, 0.2 ~ 4.0㎛인 것이 바람직하다. 좁은 쪽이 더 많은 오목부(13)를 형성할 수 있고, 밝기를 더 향상시킬 수 있다. 그러나, 포토리소그래피 기술 등에 의해 패턴을 형성할 경우, 오목부(13)의 폭(W)을 지나치게 좁게 하면, 오목부(13)의 제조가 곤란해지고, 가격의 증대를 초래한다. 또한, 오목부(13)에 광 투과성 피복체(6)를 충전할 수 없게 될 우려가 있다. 따라서, 가격을 고려한 오목부(13)의 보다 바람직한 폭(W)은 1 ~ 4㎛이다.
그 다음에, 도 1 ~ 도 3에 나타낸 본 발명의 실시예 1에 따른 반도체 발광 소자의 제조 방법의 일례를 설명한다. 또한, 이하에 나타낸 제조 방법은 하나의 예이며, 이외의 방법으로도 도 1 ~ 도 3에 나타낸 반도체 발광 소자를 제조할 수 있음은 물론이다.
우선, ｎ형의 불순물이 도입된 GaAs로 구성되는 반도체 기판(1) 상에, 에피택셜 성장법에 의해, ｎ형 반도체층(9)과 활성층(10)과 ｐ형 반도체층(11)과 ｐ형 전류 분산 반도체층(3)을 유기금속 기상성장(MOCVD)법에 의해 순차적으로 에피택셜 성장시킨다. 이들의 에피택셜 성장을 유기금속 기상성장(MOVCD)법 이외의 분자선 에피택셜(MBE)법, 화학 빔 에피택시(epitaxy)(CBE)법, 분자층 에피택시(MLE)법 등으로 행할 수도 있다.
더 상세하게 설명하면, TMA(trimethylaluminum)과, TEG(triethylgallium)과, TMIn(trimethylindium)과, PH3(phosphine)를 원료로서 이용하고, 예컨대 (AlXGa1 -X)yIn1-yP(0.3≤x≤1, 0.3≤y≤0.6)의 조성을 갖는 ｎ형 반도체층(9)을 형성한다. 여기에서, ｎ형의 도펀트 가스(dopant gas)로서는, 예컨대, SiH4(monosilane), Si2H6(disilane), DESe(diethylselenium), DETe(diethyltellurium) 등을 이용할 수 있다. 그 다음에, ｎ형 반도체층(9)보다도 알루미늄 조성이 낮은 (AlXGa1 -X)yIn1 -yP(0.2≤x<1, 0.3≤y≤0.6)의 조성을 갖는 활성층(10)을 형성한다. 이 활성층(10)의 형성시에는, 도펀트 가스는 사용하지 않는다. 그 다음에, 활성층(10)보다도 알 루미늄 조성이 높은 (AlXGa1 -X)yIn1 -yP(0.3≤x≤1, 0.3≤y≤ 0.6)의 조성을 갖는 ｐ형 반도체층(11)을 형성한다. 여기에서, ｐ형 불순물을 도입하기 위해, 예컨대 DEZn(diethylzinc), CP2Mg(biscyclopentadienyl magnesium) 등의 도펀트 가스를 이용하는가, 또는 고체의 베릴륨(Be)을 이용한다. 그 다음에, TEG 및 PH3을 도입하여 ｐ형의 불순물이 첨가된 GaP로 이루어지는 전류 분산 반도체층(윈도우층)(3)을 형성한다. 여기에서, PH3 대신에 TBP(Tertiary Butyl Phosphine)을 사용할 수도 있다.
그 다음에, 전류 분산 반도체층(윈도우층)(3)상에, 포토레지스트(photoresist) 등을 도포하고, 공지의 포토리소그래피(photolithography)법이나 나노임프린트(nanoimprint)법 등에 의해 오목부(13)의 배치에 대응한 방사상의 패턴을 형성하고, 드라이 에칭 또는 웨트 에칭(wet etching) 등에 의해, 오목부(13)를 형성한다.
그 다음에, 전류 분산 반도체층(윈도우층)(3) 상에, 전술한 금속 다층막을 진공 증착법 또는 스퍼터링(sputtering)법에 의해 형성한 후에, 금속 다층막을 포토리소그래피법 및 에칭법 등을 이용하여 선택적으로 제거하여 전류 분산 반도체층(윈도우층)(3)의 중앙에 제 1 전극(4)을 형성한다. 그 다음에, ｎ형 반도체 기판(1)의 타방의 주면에, 진공증착법 또는 스퍼터링법으로 제 2 전극(5)을 형성한다.
그 다음에, 도시되지 않은 지지체 상에 반도체 발광 소자를 배치하고, 제 1 및 제 2 전극(4, 5)에 대하여 도체(도시되지 않음)를 접속한 후에, 광 투과성 수지에 의한 몰드에 의해 광 투과성 피복체(6)를 형성한다.
실시예 1은 다음의 효과를 갖는다.
(1) 평면적으로 보아 제 1 전극(4)의 주변 가장자리로부터 전류 분산 반도체층 3의 광 취출면으로서의 일방의 주면(12)의 주변 가장자리를 향해 연장되어 있는 복수의 제 1 가상 직선(A)상에 오목부(13)가 형성되고, 제 1 전극(4)의 주변 가장자리로부터 전류 분산 반도체층(3)의 광 취출면으로서의 일방의 주면(12)의 주변 가장자리를 향해 연장되어 있는 복수의 제 2 가상 직선(B)상에 오목부(13)가 형성되어 있지 않다. 제 1 가상 직선(A) 상의 오목부(13)는 전류 분산 반도체층(3)의 광 취출면으로서의 일방의 주면(12)에서의 전반사의 방지에 기여한다. 전류 분산 반도체층(3)에서의 오목부(13)가 형성되어 있지 않은 제 2 가상 직선(B)에 대응하는 부분은, 오목부(13)에 의한 전류 저지(沮止)를 수반하지 않는 전류통로로서 기능하고, 제 1 전극(4)의 주변 가장자리로부터 전류 분산 반도체층(3)의 주변 가장자리 방향(가로방향)으로의 전류의 흐름을 양호하게 발생시킨다. 따라서, 전류의 가로방향으로의 확대를 비교적 양호하게 유지하여 광 취출면에서의 전반사를 방지할 수 있고, 내부 양자 효율(내부 발광 효율)과 광의 외부 취출 효율 양쪽을 비교적 크게 할 수 있고, 비교적 큰 광 출력을 얻을 수 있다.
(2) 전류 분산 반도체층(3)의 일방의 주면(12)의 단위면적에 포함되는 오목부(13)의 면적의 합계가, 제 1 전극(4)에 가까운 영역에서 작고, 제 1 전극(4)으로부터 먼 영역에서 커지도록 오목부(13)가 분포하기 때문에, 전류밀도가 높은 제 1 전극(4)에 가까운 영역에서의 오목부(13)에 의한 전류의 가로방향으로의 확대의 방해가 저감되어, 전류의 가로방향으로의 확대가 양호해진다.
(3) 오목부(13)가 제 1 전극(4)을 중심으로 한 복수의 동심원 상에 배치되고, 또한 제 1 전극(4)으로부터 서로 등각도(等角度) 간격을 갖고 방사상으로 연장되는 복수의 제 1 가상 직선(A)상에 오목부(13)가 배치되어 있으므로, 전류 분산 반도체층(3)의 일방의 주면(12)에서의 광 강도의 균일성이 양호하다.
(4) 오목부(13)의 깊이(D)가, 0.2 ~ 4.0㎛로 설정되고, 또한 오목부(13)의 폭(W)이 0.2 ~ 4.0㎛로 설정되어 있기 때문에, 광 투과성 피복체(6)를 오목부(13)에 비교적 양호하게 충전할 수 있다.
(실시예 2)
그 다음에, 도 4에 나타낸 본 발명의 실시예 2에 따른 반도체 발광 소자를 설명한다. 단, 도 4 및 후술하는 도 4 ~ 도 7에 있어서, 도 1 ~ 도 3과 실질적으로 동일한 부분에는 동일한 부호를 첨부하고, 그 설명을 생략한다.
도 4에 나타낸 본 발명의 실시예 2에 따른 반도체 발광 소자는, 변형된 제 1 전극(4a)과 오목부(13)의 변형된 배치 패턴을 갖는 것 외에는, 도 1 ~ 도 3의 반도체 발광 소자와 동일하게 구성되어 있다.
제 1 전극(4a)은 평면적으로 보아 원형 중앙부(20)와 이 원형 중앙부(20)로부터 전류 분산 반도체층(3)의 평면적 형상 4각형의 일방의 주면(12)의 주변 가장자리를 향해 연장되어 있는 4개의 돌출부(21)로 이루어진다. 원형 중앙부(20)로부터 전류 분산 반도체층(3)의 일방의 주면(12)의 주변 가장자리를 향해 연장되어 있 는 복수의 제 1 가상 직선(A1) 및 복수의 제 2 가상 직선(B1)은 도 1의 복수의 제 1 가상 직선(A) 및 복수의 제 2 가상 직선(B)의 일부와 동일하게 도시되어 있다. 또한, 도 4의 복수의 제 1 가상 직선(A1)상에는 도 1의 제 1 ~ 제 6 가상 동심원에서의 오목부(13)의 배열의 일부와 동일한 배열로 오목부(13)가 형성되어 있다. 즉, 오목부(13)의 수가 제 1 전극(4a)으로부터 벗어남에 따라 단계적으로 많아지도록 오목부(13)가 가상 원호 상에 배치되어 있다.
도 4에는 제 1 전극(4a) 각 돌출부(21)의 직선적으로 연장되는 주변 가장자리에 대해 직각으로 연장되어 있는 복수의 제 3 가상 직선(C1) 및 복수의 제 4 가상 직선(D1)이 도시되어 있다. 제 3 가상 직선(C1)상에는 오목부(13)가 형성되어 있지만, 제 4 가상 직선(D1) 상에는 오목부(13)가 형성되어 있지 않다. 따라서, 전류 분산 반도체층(3)의 제 4 가상 직선(D1)에 따르는 부분은 제 1 전극(4a)으로부터 전류 분산 반도체층(3)의 외주 가장자리 방향으로의 전류통로로서 기능한다.
제 1 전극(4a) 각 돌출부(21)의 선단(先端)은 반원형 주변 가장자리를 가지고 있기 때문에, 여기서부터 방사선 형상으로 연장하는 패턴에 오목부(13)가 형성되어 있다.
도 4의 제 1 및 제 3 가상 직선(A1, C1) 상의 오목부(13)는 도 1의 제 1 가상 직선(A)상의 오목부(13)와 동일하게 기능하고, 도 4의 제 2 및 제 4 가상 직선(B1, D1)에 따르는 부분은 도 1의 제 2 가상 직선(B)에 따르는 부분과 동일하게 기능한다. 따라서, 도 4의 실시예 2에 의해서도 도 1의 실시예 1과 같은 효과를 얻을 수 있다.
(실시예 3)
도 5에 나타낸 본 발명의 실시예 3에 따른 반도체 발광 소자는, 변형된 제 1 전극(4b)과, 오목부(13)의 변형된 배치 패턴을 갖는 것 외에는 도 1 ~ 도 3의 반도체 발광 소자와 동일하게 구성되어 있다.
도 5의 제 1 전극(4b)은, 전류 분산 반도체층(3)의 광 취출면으로서의 일방의 주면(12)에 서로 분리하여 배치된 제 1 및 제 2 전극부분(4b1, 4b2)으로 이루어진다. 제 1 및 제 2 전극부분(4b1, 4b2)은 평면적으로 보아 1/4의 원호 형상으로 각각 형성되어, 전류 분산 반도체층(3)의 4각형의 일방의 주면(12)의 대각선상의 2개의 모서리의 근방에 배치되어 있다. 또한, 제 1 및 제 2 전극부분(4b1, 4b2)의 원호 형상의 외주 가장자리가 서로 대향하도록 제 1 및 제 2 전극부분(4b1, 4b2)이 배치되어 있다. 즉, 도 5의 전류 분산 반도체층(3)의 일방의 주면(12)에 도시되어 있는 대각선(30)을 기준으로 하여 제 1 및 제 2 전극부분(4b1, 4b2)은 대칭으로 배치되어 있다. 제 1 및 제 2 전극부분(4b1, 4b2)은 도시되지 않은 도체에 의해 서로 접속되어, 반도체 발광 소자의 일방의 전극(애노드)으로서 기능한다.
도 5에 있어서, 복수의 제 1 가상 직선(A2) 및 복수의 제 2 가상 직선(B2)은 제 1 전극부분(4b1)으로부터 대각선(30)을 향해 방사선 형상으로 연장되어 있다. 복수의 제 3 가상 직선(C2) 및 복수의 제 4 가상 직선(D2)은 제 2 전극부분(4b2)으로부터 대각선(30)을 향해 방사선 형상으로 연장되어 있다. 제 1 및 제 3 가상 직선(A2, C2)상에는 도 1과 동일한 패턴으로 오목부(13)가 형성되어 있다. 즉, 제 1 및 제 2 전극부분(4b1, 4b2)으로부터 대각선(30)을 향해 오목부(13)의 분포 밀도가 단계적으로 높아진다. 더 상세하게는, 제 1 전극부분(4b1)과 대각선(30)과의 사이, 및 제 2 전극부분(4b2)과 대각선(30)과의 사이에서의 1/4의 원주(90도의 원주)를 갖는 첫 번째 ~ 일곱 번째의 가상 원호 상에 오목부(13)가 배치되어 있다. 제 1 및 제 2 전극부분(4b1, 4b2)에 가까운 제 1 ~ 제 2 가상 원호 상에는 9개의 오목부(13)가 배치되고, 제 3 ~ 제 5 가상 원호 상에는 19개의 오목부(13)가 배치되고, 대각선(30)에 가까운 제 6 ~ 제 7 가상 원호 상에는 37개의 오목부(13)가 배치되어 있다. 또한, 제 7 가상 원호와 대각선(30)과의 사이에서의 1/4의 원주 (90도의 원주)보다도 작은 가상 원호 상에도 오목부(13)가 배치되어 있다.
도 5에서의 오목부(13)의 배치 원리는 도 1과 기본적으로 동일하므로, 도 5의 실시예 3의 반도체 발광 소자에 의해서도 도 1의 실시예 1과 같은 효과를 얻을 수 있다.
(실시예 4)
도 6에 나타낸 본 발명의 실시예 4에 따른 반도체 발광 소자는, 추가된 광 투과성 전도막(41)을 갖는 것 외에는, 도 1 ~ 도 3의 반도체 발광 소자와 동일하게 구성되어 있다.
광 투과성 전도막(41)은 전류 분산 반도체층(3)의 광 취출면으로서의 일방의 주면(12) 상에 배치되고, 전류 분산 반도체층(3)에 대하여 전기적으로 접속됨과 동시에 제 1 전극(4)에도 접속되어 있다. 광 투과성 전도막(41)은, 예컨대, 인듐·주석·옥사이드, 즉 ITO(Indium Tin Oxide)에서 지극히 얇게(예컨대 0.1㎛) 형성되어 있다. 오목부(13)를 갖는 전류 분산 반도체층(3)의 일방의 주면(12)에 광 투과 성 전도막(41)을 형성하면, 오목부(13)의 단차에서 광 투과성 전도막(41)이 절단될 우려가 있다. 그러나, 도 1의 제 2 가상 직선(B)에는 오목부가 형성되지 않기 때문에, 제 2 가상 직선(B) 상에서의 광 투과성 전도막(41)의 단선은 생기지 않는다. 따라서, 제 2 가상 직선(B) 상의 광 투과성 전도막(41)에 의해 제 1 전극(4)으로부터 전류 분산 반도체층(3)의 외주 가장자리 방향으로 전류를 양호하게 흘릴 수 있게 된다. 또한, 도 6에 나타낸 실시예 4는 도 1과 동일하게 형성된 오목부(13)를 갖기 때문에 도 1의 실시예와 동일한 효과도 갖는다.
도 6의 광 투과성 전도막(41)과 동일한 것을 도 4 및 도 5의 반도체 발광 소자 및 후술하는 도 7의 반도체 발광 소자에 형성할 수도 있다. 또한, 광 투과성 전도막 (41)을 ＩＴＯ이외의, 예컨대 산화 인듐(In2O3)또는 산화 주석(SnO2)또는 ZnO 등으로 형성할 수도 있다.
(실시예 5)
도 7에 나타낸 본 발명의 실시예 5에 따른 반도체 발광 소자는, 추가된 광 반사 전도층(50)과 접착 금속층(51)을 갖는 것 외에는, 도 1 ~ 도 3의 반도체 발광 소자와 동일하게 구성되어 있다.
광 반사 전도층(50)은 Ag(은) 또는 Al(알루미늄) 등의 금속으로 이루어지고, 발광 반도체영역(2)의 타방의 주면(52)에 배치되어 있다. 발광 반도체영역(2)은 전도성을 갖는 반도체 기판(1)과는 다른 성장 기판(도시하지 않음)을 사용하여 형성한 것이다. 광 반사 전도층(50)을 수반한 발광 반도체영역(2)은 접착 금속 층(51)을 통해 반도체 기판(1)에 기계적 및 전기적으로 결합되어 있다. 성장 기판(도시하지 않음)은 발광 반도체영역(2)과 반도체 기판(1)과의 접착 후에 제거된다.
도 7의 실시예 5는, 도 1의 실시예 1과 동일한 효과를 갖는 것 외에, 활성층(10)으로부터 광 반사 전도층(50) 측에 방사된 광을 전류 분산 반도체층(3)의 일방의 주면(12) 측에 되돌려서 광의 취출 효율을 향상시킬 수 있다는 효과도 갖는다.
본 발명은, 상기의 실시예에 한정되는 것이 아니고, 예컨대 다음의 변형이 가능한 것이다.
(1) 도 2, 도 3 및 도 6에 나타낸 반도체 기판(1)을 생략하여, 발광 반도체영역(2)의 타방의 주면에 제 2 전극(5)을 직접 형성할 수 있다. 또한, 도 7의 광 반사 전도층(50) 또는 접착 금속층(51)을 제 2 전극(5)으로서 사용할 수도 있다.
(2) 발광 반도체영역(2)의 각 층(9, 11) 및 전류 분산 반도체층(3)의 전도형을 각 실시예와 반대로 할 수 있다.
(3) 도 1에서 오목부(13)를 동심원 형상이 되지 않도록 배치할 수도 있다.
(4) 본 발명에서의 반도체 발광 소자는, 완성된 발광 소자뿐만 아니라, 중간 제품으로서의 발광 칩(chip)이어도 된다.
(5) 본 발명을 발광 다이오드 이외의 구조를 갖는 전계 발광형의 반도체 발광 소자에도 적용가능하다.
(6) 본딩 패드 기능을 갖는 제 1 전극(4)은, 일반적으로 광 불투과성이므로, 활성층(10)의 제 1 전극(4)에 대향하는 부분에 전류를 흘리고, 여기로부터 광을 발생시켜도, 이 광이 제 1 전극(4)에서 저지되어 외부로 취출할 수 없다. 따라서, 도 1 ~ 도 6의 실시예에서, 제 2 전극(5)의 제 1 전극(4)에 대향하는 부분을 비전극 부분, 즉 잘라내는 부분으로 하고, 활성층(10)의 제 1 전극(4)에 대향하는 부분에 전류가 흐르는 것을 저지 또는 억제하여 효율을 높일 수 있다.
(7) 도 7의 실시예에서, 광 반사 전도층(50) 또는 광 반사 전도층(50)과 접착 금속층(51)에서의 제 1 전극(4)에 대향하는 부분을 잘라내고, 여기에 절연체를 충전하여 전류 블록층을 형성하고, 활성층(10)의 제 1 전극(4)에 대향하는 부분에 전류가 흐르는 것을 저지 또는 억제하여 효율을 높일 수 있다.
(8) 전류 분산 반도체층(3)을 독립하여 형성하지 않고, ｐ형 반도체층(11)을 두껍게 형성하고, ｐ형 반도체층(11)의 상부를 전류 분산 반도체층(3)으로서 겸용할 수 있다.
(9) 전류 분산 반도체층(3)을 복수의 반도체층의 복합층으로 할 수 있다. 복합층의 경우에는, 가장 상위층을 제 1 전극(4)이 저저항 접촉할 수 있는 층으로 하는 것이 바람직하다.
(10) 발광 반도체영역(2) 및 전류 분산 반도체층(3)을 질화물 반도체 등의 다른 반도체로 형성할 수 있다.
(11) 오목부(13)를 방사상으로 연장하는 직사각형의 홈으로 할 수 있다. 이 경우, 1개의 제 1 가상 직선에 1개의 직사각형의 오목부(홈)(13)만을 배치할 수 있다.
(12) 도 4의 제 1 가상 직선(A1) 상의 오목부(13)의 배치를, 도 1의 제 1 가상 직선(A) 상의 오목부(13)의 배치의 전술한 변형예와 동일하게 바꿀 수 있다. 또한, 도 5의 제 1 및 제 3 가상 직선(A2, C2) 상의 오목부(13)의 배치를, 도 1의 제 1 가상 직선(A)상의 오목부(13)의 배치의 전술한 변형예와 동일하게 바꿀 수 있다.
도 1은 본 발명의 실시예 1에 따른 반도체 발광 소자를 나타내는 평면도이다.
도 2는 도 1의 반도체 발광 소자의 A-A선 단면도이다.
도 3은 도 1의 반도체 발광 소자의 B-B선 단면도이다.
도 4는 본 발명의 실시예 2에 따른 반도체 발광 소자를 나타내는 평면도이다.
도 5는 본 발명의 실시예 3에 따른 반도체 발광 소자를 나타내는 평면도이다.
도 6은 본 발명의 실시예 4에 따른 반도체 발광 소자를 도 3과 동일한 형태로 나타내는 단면도이다.
도 7은 본 발명의 실시예 5에 따른 반도체 발광 소자를 도 2와 동일한 형태로 나타내는 단면도이다.
* 도면 부호의 설명
2 발광 반도체 영역
3 전류 분산 반도체층
4 제 1 전극
5 제 2 전극
13 오목부

Claims (10)

  1. 발광 기능을 갖는 발광 반도체영역과,
    상기 발광 반도체영역 상에 배치되고 또한 광 취출(取出)면을 갖는 전류 분산 반도체층과,
    상기 전류 분산 반도체층의 상기 광 취출면의 일부 위에 배치된 제 1 전극과,
    상기 주 반도체영역의 다른 쪽의 주면(主面)에 전기적으로 접속된 제 2 전극을 구비한 반도체 발광 소자로서,
    평면적으로 보아 상기 제 1 전극의 주변 가장자리로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 제 1 가상 직선 상에 오목부가 형성되고, 상기 제 1 전극의 주변 가장자리로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 제 2 가상 직선 상에 오목부가 형성되어 있지 않은 것을 특징으로 하는 반도체 발광 소자.
  2. 제 1 항에 있어서,
    상기 제 1 전극은 평면적으로 보아 원형의 주변 가장자리를 갖고, 상기 복수의 제 1 가상 직선 및 상기 복수의 제 2 가상 직선은 상기 제 1 전극의 원형의 주변 가장자리로부터 방사상으로 연장되어 있는 것을 특징으로 하는 반도체 발광 소 자.
  3. 제 1 항에 있어서,
    상기 제 1 전극은 평면적으로 보아 원형 중앙부와 상기 원형 중앙부로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 돌출부로 이루어지고, 상기 복수의 제 1 가상 직선 및 상기 복수의 제 2 가상 직선은 상기 제 1 전극의 상기 원형 중앙부의 주변 가장자리로부터 방사상으로 연장되어 있고, 더욱이, 평면적으로 보아 상기 제 1 전극의 상기 돌출부의 주변 가장자리로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 제 3 가상 직선상에 오목부가 형성되며, 상기 제 1 전극의 상기 돌출부의 주변 가장자리로부터 상기 전류 분산 반도체층의 상기 광 취출면의 주변 가장자리를 향해 연장되어 있는 복수의 제 4 가상 직선상에 오목부가 형성되어 있지 않은 것을 특징으로 하는 반도체 발광 소자.
  4. 제 1 항에 있어서,
    상기 제 1 전극은 상기 전류 분산 반도체층의 상기 광 취출면에 서로 분리하여 배치된 복수의 전극부분으로 이루어지고,
    상기 복수의 제 1 가상 직선 및 상기 복수의 제 2 가상 직선은, 상기 제 1 전극의 상기 복수의 전극부분의 주변 가장자리로부터 상기 복수의 전극부분 상호 간의 중간위치를 나타내는 가상 직선을 향해 방사상으로 연장되어 있는 것을 특징 으로 하는 반도체 발광 소자.
  5. 제 2 항에 있어서,
    상기 복수의 제 1 가상 직선상에 복수의 오목부가 각각 배치되고, 상기 복수의 오목부는 상기 제 1 전극을 기준으로 하여 동심원 형상으로 배치되어 있는 것을 특징으로 하는 반도체 발광 소자.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 전류 분산 반도체층의 상기 제 1 전극으로부터 가까운 영역에서의 상기 오목부의 분포 밀도가, 상기 제 1 전극으로부터 상기 가까운 영역보다도 먼 영역에서의 상기 오목부의 분포 밀도보다도 낮아지도록 상기 오목부가 배치되어 있는 것을 특징으로 하는 반도체 발광 소자.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 오목부의 깊이는 0.2 ~ 4㎛인 것을 특징으로 하는 반도체 발광 소자.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 오목부의 폭은 0.2 ~ 4㎛인 것을 특징으로 하는 반도체 발광 소자.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 전류 분산 반도체층의 상기 광 취출면상에 배치된 광 투과성 전도막을 더 구비하는 것을 특징으로 하는 반도체 발광 소자.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 발광 반도체 영역의 상기 광 취출면과 반대의 주면에 배치된 광 반사 도체층을 더 구비하는 것을 특징으로 하는 반도체 발광 소자.
KR1020070084788A 2006-09-08 2007-08-23 반도체 발광 소자 KR100914110B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00243691 2006-09-08
JP2006243691A JP2008066554A (ja) 2006-09-08 2006-09-08 半導体発光素子

Publications (2)

Publication Number Publication Date
KR20080023116A true KR20080023116A (ko) 2008-03-12
KR100914110B1 KR100914110B1 (ko) 2009-08-27

Family

ID=39288981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070084788A KR100914110B1 (ko) 2006-09-08 2007-08-23 반도체 발광 소자

Country Status (3)

Country Link
JP (1) JP2008066554A (ko)
KR (1) KR100914110B1 (ko)
TW (1) TW200824151A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234182B1 (en) 2007-12-28 2016-11-09 Nichia Corporation Semiconductor light emitting element and method for manufacturing the same
JP5150367B2 (ja) * 2008-05-27 2013-02-20 東芝ディスクリートテクノロジー株式会社 発光装置及びその製造方法
TWI424587B (zh) * 2008-06-30 2014-01-21 Luxtaltek Corp Light emitting diodes with nanoscale surface structure and embossing molds forming nanometer scale surface structures
JP5687858B2 (ja) * 2010-07-30 2015-03-25 スタンレー電気株式会社 半導体発光装置
JP5736930B2 (ja) * 2011-04-19 2015-06-17 日亜化学工業株式会社 半導体発光素子
JP2013183032A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体発光素子
CN103887418B (zh) * 2012-12-22 2017-06-30 赛恩倍吉科技顾问（深圳）有限公司 发光芯片组合
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
JP2014229648A (ja) * 2013-05-20 2014-12-08 シャープ株式会社 半導体発光素子
WO2015156123A1 (ja) * 2014-04-07 2015-10-15 旭化成イーマテリアルズ株式会社 光学基材及びその製造方法、並びに、積層体、レジスト剥離液

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818100A (ja) * 1994-06-24 1996-01-19 Showa Denko Kk 化合物半導体発光ダイオード
DE19943406C2 (de) 1999-09-10 2001-07-19 Osram Opto Semiconductors Gmbh Lichtemissionsdiode mit Oberflächenstrukturierung
US7102175B2 (en) * 2003-04-15 2006-09-05 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and method for fabricating the same
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP4371029B2 (ja) * 2004-09-29 2009-11-25 サンケン電気株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
KR100914110B1 (ko) 2009-08-27
JP2008066554A (ja) 2008-03-21
TW200824151A (en) 2008-06-01
TWI357162B (ko) 2012-01-21

Similar Documents

Publication Publication Date Title
KR100914110B1 (ko) 반도체 발광 소자
JP6722221B2 (ja) 発光ダイオード
US9705043B2 (en) Light-emitting diode, light-emitting diode lamp, and illumination device
EP2339654B1 (en) Light emitting diode
US7560737B2 (en) Semiconductor light emitting element and fabrication method thereof
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
JP2008066554A5 (ko)
US8120051B2 (en) Semiconductor light emitting element
KR101763072B1 (ko) 광 추출 효율 및 전류 주입 효율 개선을 위한 led 소자
KR20140078977A (ko) 고효율 발광 다이오드
KR101209163B1 (ko) 반도체 발광소자
US20220285593A1 (en) Micro LED Display Element
KR20200065872A (ko) 발광 소자
US9508900B2 (en) Light-emitting device
KR101239849B1 (ko) 고효율 발광 다이오드
KR101773582B1 (ko) 고효율 발광 다이오드
US10177279B2 (en) Light-emitting diode with multiple N contact structure
KR101895227B1 (ko) 반도체 발광소자
KR101643688B1 (ko) 반도체 발광소자
CN115799413A (zh) 微型发光二极管及发光装置
KR20200010805A (ko) 발광소자
KR101744933B1 (ko) 고효율 발광 다이오드
KR20210009211A (ko) 공정 여유도가 큰 발광 다이오드
KR20170108327A (ko) 발광 다이오드
KR20130125609A (ko) 광추출 효율이 향상된 발광다이오드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee