KR20080020325A - 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터 - Google Patents

쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터 Download PDF

Info

Publication number
KR20080020325A
KR20080020325A KR1020060083678A KR20060083678A KR20080020325A KR 20080020325 A KR20080020325 A KR 20080020325A KR 1020060083678 A KR1020060083678 A KR 1020060083678A KR 20060083678 A KR20060083678 A KR 20060083678A KR 20080020325 A KR20080020325 A KR 20080020325A
Authority
KR
South Korea
Prior art keywords
gate
drain
source
shift register
thin film
Prior art date
Application number
KR1020060083678A
Other languages
English (en)
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060083678A priority Critical patent/KR20080020325A/ko
Publication of KR20080020325A publication Critical patent/KR20080020325A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Abstract

복구가 용이한 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는 쉬프트 레지스터가 제공된다. 쉬프트 레지스터용 박막 트랜지스터는, 절연 기판 상에 제1 방향으로 뻗은 게이트 배선 및 게이트 배선에 연결된 다수의 게이트 전극으로 이루어진 게이트 패턴과, 게이트 전극 상에 형성된 반도체층과, 게이트 패턴과 중첩하지 않으며 게이트 패턴의 일측에서 제1 방향으로 뻗은 드레인 배선과, 드레인 배선으로부터 분지되어 반도체층 상부까지 연장된 다수의 드레인 전극으로 이루어진 드레인 패턴과, 게이트 패턴과 중첩하지 않으며 게이트 패턴의 타측에서 제1 방향으로 뻗은 소스 배선과, 소스 배선으로부터 분지되어 반도체층 상부까지 연장된 다수의 소스 전극으로 이루어진 소스 패턴을 포함한다.
쉬프트 레지스터, 박막 트랜지스터, 복구

Description

쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는 쉬프트 레지스터{Thin film transistor of shift register and shift register having the same}
도 1은 본 발명의 실시예들에 따른 쉬프트 레지스터를 나타낸 블록도의 한 예이다.
도 2는 도 1의 한 스테이지의 내부 회로도의 한 예이다.
도 3은 본 발명의 제1 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터의 배치도이다.
도 4는 도 3의 쉬프트 레지스터용 박막 트랜지스터를 A-A'선으로 자른 단면도이다.
도 5는 도 3의 쉬프트 레지스터용 박막 트랜지스터에서 드레인 전극과 소스 전극이 단락된 경우를 나타내는 배치도이다.
도 6은 도 3의 쉬프트 레지스터용 박막 트랜지스터에서 게이트선이 단선된 경우를 나타내는 배치도이다.
도 7은 도 3의 쉬프트 레지스터용 박막 트랜지스터에서 게이트 전극과 소스 전극이 단락된 경우를 나타내는 배치도이다.
도 8은 본 발명의 제2 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터의 배치도이다.
도 9는 본 발명의 제3 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터의 배치도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 쉬프트 레지스터 12: 절연 기판
22: 게이트 배선 22a: 제1 게이트선
22b: 제2 게이트선 26a, 26b, 26c: 게이트 전극
27: 플로팅 복구 배선 30: 게이트 절연막
40a, 40b, 40c: 반도체층 55, 56: 오믹 콘택층
62: 소스 배선 65a, 65b, 65c: 소스 전극
66a, 66b, 66c: 드레인 전극 67: 드레인 배선
68: 브릿지 전극 70: 보호막
100: 입력부 200: 출력부
300: 풀업 구동부 400: 풀다운 구동부
본 발명은 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는 쉬프트 레지스터에 관한 것이다.
액정 표시 장치는 게이트 구동 IC를 TCP(tape carrier package) 또는 COG(chip on the glass) 등의 방법으로 실장하였으나, 제조 원가 또는 제품의 크 기, 설계적인 측면에서 다른 방법이 모색되고 있다. 즉, 게이트 구동 IC를 채택하지 않고, 비정질-실리콘 박막 트랜지스터(Thin Film Transistor, 이하 'TFT'라 함)를 이용하여 게이트 온/오프 신호를 발생시키는 쉬프트 레지스터를 액정패널의 유리 기판에 집적하고 있다.
이러한 액정 표시 장치에 있어서 게이트선과 연결되는 게이트 온/오프 신호를 출력하는 쉬프트 레지스터용 TFT의 경우, 채널 폭(width)을 넓히기 위하여 다수의 단위 TFT를 병렬로 연결한 구조를 채택하고 있다. 즉 단위 TFT의 소스 전극, 드레인 전극 및 게이트 전극을 전극별로 연결하게 되는데, 전극끼리 단락(short)이 발생하거나 단선(open)되는 경우 복구하기 어려운 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 복구가 용이한 쉬프트 레지스터용 박막 트랜지스터를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 복구가 용이한 쉬프트 레지스터를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터는, 절연 기판 상에 제1 방향으로 뻗은 게이트 배선 및 상 기 게이트 배선에 연결된 다수의 게이트 전극으로 이루어진 게이트 패턴과, 상기 게이트 전극 상에 형성된 반도체층과, 상기 게이트 패턴과 중첩하지 않으며 상기 게이트 패턴의 일측에서 상기 제1 방향으로 뻗은 드레인 배선과, 상기 드레인 배선으로부터 분지되어 상기 반도체층 상부까지 연장된 다수의 드레인 전극으로 이루어진 드레인 패턴과, 상기 게이트 패턴과 중첩하지 않으며 상기 게이트 패턴의 타측에서 상기 제1 방향으로 뻗은 소스 배선과, 상기 소스 배선으로부터 분지되어 상기 반도체층 상부까지 연장된 다수의 소스 전극으로 이루어진 소스 패턴을 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 쉬프트 레지스터는, 게이트 온/오프 신호를 순차적으로 출력하는 다수의 스테이지를 포함하는 쉬프트 레지스터로서, 상기 각 스테이지는, 제1 캐리 신호를 입력받아 제어 신호를 출력하는 입력부와, 상기 입력부에 연결되고, 제1 클럭 신호 및 상기 제어 신호에 따라 상기 게이트 온/오프 신호 및 제2 캐리 신호를 출력하는 출력부로서, 상기 쉬프트 레지스터용 박막 트랜지스터를 포함하는 출력부와, 상기 제1 클럭 신호에 동작하는 풀업 구동부와, 상기 입력부, 상기 풀업 구동부 및 상기 출력부에 연결되고, 상기 제1 클럭 신호, 제2 클럭 신호 및 다음 스테이지의 게이트 온/오프 신호에 따라 동작하는 풀다운 구동부를 포함한다.
기타 본 발명의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태 로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 도 1 및 도 2를 참조하여 본 발명의 실시예들에 따른 쉬프트 레지스터를 상세히 설명한다. 도 1은 본 발명의 실시예들에 따른 쉬프트 레지스터를 나타낸 블록도의 한 예이고, 도 2는 도 1의 한 스테이지의 내부 회로도의 한 예이다.
도 1을 참조하면, 쉬프트 레지스터(10)는 서로 종속적으로 연결되어 있으며, 순차적으로 게이트 온/오프 신호(Gout1,…, Gout(n+1))를 출력하는 다수의 스테이지(ST1,…, STn +1)를 포함하며, 게이트 오프 전압(Voff), 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB), 초기화 신호(INT)가 입력된다. 마지막 스테이지(STn +1)를 제외한 모든 스테이지는 액정 패널(미도시)의 게이트 라인(미도시)과 일대일로 연결되어 있다.
각 스테이지(ST1,…, STn +1)는 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 셋 단자(S), 리셋 단자(R), 전원 전압 단자(GV), 프레임 리셋 단자(FR), 게이트 출력 단자(OUT1) 및 캐리 출력 단자(OUT2)를 가지고 있다.
각 스테이지(ST1,…, STn +1), 예를 들면, j번째 스테이지(STj)의 셋 단자(S)에는 전단 스테이지(STj -1)의 캐리 신호(Cout(j-1))가, 리셋 단자(R)에는 후단 스테이지(STj +1)의 게이트 온/오프 신호(Gout(j+1))가 입력되고, 제1 클럭 단자(CK1) 및 제2 클럭 단자(CK2)에는 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)가 입력되며, 전원 전압 단자(GV)에는 게이트 오프 전압(Voff)이 입력되며, 프레임 리셋 단자(FR)에는 최기화 신호(INT)가 입력된다. 게이트 출력 단자(OUT1)는 게이트 온/오프 신호(Gout1)를 출력하고, 캐리 출력 단자(OUT2)는 캐리 신호(Cout(j))를 출력한다. 마지막 스테이지(STn +1)의 캐리 신호(Cout(n+1))는 초기화 신호로서 각 스테이지(ST1,…, STn +1)에 제공된다.
단, 첫 번째 스테이지(ST1)에는 전단 캐리 신호 대신 주사 시작 신호(STV)가 입력되며, 마지막 스테이지(STn +1)에는 후단 게이트 온/오프 신호 대신 주사 시작 신호(STV)가 입력된다.
여기서 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)는 액정 패널(미도시)의 화소(미도시)를 구성하는 TFT(미도시)를 구동할 수 있도록, 하이 레벨인 경우는 게이트 온 전압과 같고, 로우 레벨인 경우에는 게이트 오프 전압(Voff)과 같을 수 있으며, 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)의 듀티비가 50%이고, 그 위상차 는 180°일 수 있다.
도 2를 참조하면, j번째 스테이지(STj)는 입력부(100), 출력부(200), 풀업 구동부(300) 및 풀다운 구동부(400)를 포함한다.
입력부(100)는 드레인과 게이트가 공통 연결되어 이전 스테이지의 캐리 신호(Cout(j-1))를 입력받는 제4 TFT(T4)를 포함하며, 전단 캐리 신호(Cout(j-1))를 입력받아 소스를 통하여 제어 신호(CONT)를 출력한다. 제4 TFT(T4)의 게이트와 드레인은 셋 단자(S)에 공통으로 연결되어 있으며 소스는 제1 노드(N1)에 연결되어 있다.
출력부(200)는 입력부(100)에 연결되고, 제1 클럭 신호(CKV) 및 제어 신호(CONT)에 따라 게이트 온/오프 신호(Gout(j)) 및 캐리 신호(Cout(j))를 출력한다.
이러한 출력부(200)는, 드레인이 제1 클럭 단자(CK1)에 연결되고 소스가 게이트 출력 단자(OUT1)에 연결되고 게이트가 제1 노드(N1)에 연결되는 제1 TFT(T1)와, 드레인이 제1 클럭 단자(CK1)에 연결되고 소스가 캐리 출력 단자(OUT2)에 연결되고 게이트가 제1 노드(N1)에 연결되는 제15 TFT(T15)와, 제1 TFT(T1)의 게이트와 소스 사이에 연결되어 있는 제1 커패시터(C1)와, 제15 TFT(T15)의 게이트와 소스 사이에 연결되어 있는 제2 커패시터(C2)를 포함한다.
풀업 구동부(300)는 제1 클럭 신호(CKV)에 동작하는데, 풀다운 구동부(400)가 출력부(200)를 풀다운시키는 것을 방지한다.
이러한 풀업 구동부(300)는, 제1 클럭 단자(CK1)와 제3 노드(N3) 사이에 연결되어 있는 제12 TFT(T12), 제1 클럭 단자(CK1)와 제4 노드(N4) 사이에 연결되어 있는 제7 TFT(T7)를 포함한다. 제12 TFT(T12)의 게이트와 드레인은 제1 클럭 단자(CK1)에 공통으로 연결되어 있고 소스는 제3 노드(N3)에 연결되어 있다. 제7 TFT(T7)의 게이트는 제3 노드(N3)에 연결됨과 동시에 제3 커패시터(C3)를 통하여 제1 클럭 단자(CK1)에 연결되어 있고, 드레인은 제1 클럭 단자(CK1)에, 소스는 제4 노드(N4)에 연결되어 있으며, 제3 노드(N3)와 제4 노드(N4) 사이에 제4 커패시터(C4)가 연결되어 있다.
풀다운 구동부(400)는 입력부(100), 풀업 구동부(300) 및 출력부(200)에 연결되고, 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB) 및 다음 스테이지의 게이트 온/오프 신호(Gout(j+1))에 따라 동작하여, 출력부(200)를 풀다운 시킨다.
이러한 풀다운 구동부(400)는, 셋 단자(S)와 전원 전압 단자(GV) 사이에 직렬로 연결되어 있는 세 개의 TFT(T5, T10, T11)와, 제1 노드(N1)와 전원 전압 단자(GV) 사이에 병렬로 연결되어 있는 한 쌍의 TFT(T6, T9)와, 풀업 구동부(300)의 제3 노드(N3) 및 제4 노드(N4)와 전원 전압 단자(GV) 사이에 각각 연결되어 있는 한 쌍의 TFT(T13, T8)와, 제2 노드(N2)와 전원 전압 단자(GV) 사이에 병렬로 연결되어 있는 한 쌍의 TFT(T2, T3)를 포함한다.
제11 TFT(T11)의 드레인은 셋 단자(S)에 연결되고, 게이트는 제2 클럭 단자(CK2)에 연결되고, 소스는 제1 노드(N1)에 연결되어 있다. 제10 TFT(T10)의 드레인은 제11 TFT(T11)의 소스 및 제1 노드(N1)에 연결되고, 게이트는 제1 클럭 단자(CK1)에 연결되고, 소소는 게이트 출력단자(OUT1)에 연결되어 있다. 제5 TFT(T5) 의 드레인은 게이트 출력 단자(OUT1)에 연결되고, 게이트는 제2 클럭 단자(CK2)에 연결되고, 소스는 전원 전압 단자(GV)에 연결되어 있다.
제6 및 제9 TFT(T6, T9)의 드레인은 제1 노드(N1)에 연결되고, 소소는 전원 전압 단자(GV)에 연결되고, 게이트는 각각 프레임 리셋 단자(FR) 및 리셋 단자(R)에 연결되어 있다.
제13 및 제8 TFT(T13, T8)의 게이트는 게이트 출력 단자(OUT1)에 연결되고, 소스는 전원 전압 단자(GV)에 연결되고, 드레인은 각각 제3 노드(N3) 및 제4 노드(N4)에 연결되어 있다.
제2 및 제3 TFT(T2, T3)의 소스는 게이트 출력 단자(OUT1)에 연결되고, 드레인은 전원 전압 단자(GV)에 연결되고, 게이트는 각각 리셋 단자(R) 및 제4 노드(N4)에 연결되어 있다.
이와 같은 구조의 쉬프트 레지스터에 있어서, 출력부(200)의 제1 TFT(T1)은 제1 클럭 단자(CK1)에 연결된 드레인으로부터 제1 클럭 신호(CKV)를 입력받아서 게이트 출력 단자(OUT1)에 연결된 소스로 게이트 온/오프 신호(Gout(j))를 출력한다. 제1 TFT(T1)의 채널을 이루는 비정질 실리콘은 상대적으로 낮은 전하의 이동도(mobility)을 가지기 때문에, 제1 TFT(T1)은 다수의 단위 TFT를 병렬로 연결한 구조로 형성하여 채널 폭(W)을 넓혀서 낮은 이동도를 보상한다.
이하 도 3 및 도 4를 참조하여 제1 TFT(T1)의 구조에 대하여 자세히 설명한다. 여기서 도 3은 본 발명의 제1 실시예에 따른 쉬프트 레지스터용 박막 트랜지스 터의 배치도이고, 도 4는 도 3의 쉬프트 레지스터용 박막 트랜지스터를 A-A'선으로 자른 단면도이다.
도 3 및 도 4를 참조하면, 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(12) 위에 가로 방향으로 게이트 배선(22)이 형성되어 있다. 게이트 배선(22)은 가로 방향으로 나란히 배열된 제1 게이트선(22a) 및 제2 게이트선(22b)과, 제1 및 제2 게이트선(22a, 22b)을 연결하며 소정의 면적을 가지는 다수의 게이트 전극(26a, 26b, 26c)을 포함한다. 본 실시예에서는 게이트 배선(22)이 가로 방향으로 뻗은 한 쌍의 제1 및 제2 게이트선(22a, 22b)으로 이루어진 경우를 예로 들어 설명하고 있으나, 본 발명은 이에 한정되지 않으며 하나의 게이트선으로 이루어질 수도 있다. 이 경우 게이트 전극은 게이트선으로부터 돌기 형태로 형성될 수 있다. 이와 같은 게이트 배선(22) 및 게이트 전극(26a, 26b, 26c)을 게이트 패턴이라 한다.
게이트 패턴(22, 26a, 26b, 26c)은 알루미늄(Al)과 알루미늄 합금 등의 알루미늄 계열 금속, 은(Ag)과 은 합금 등의 은 계열 금속, 구리(Cu)와 구리 합금 등의 구리 계열 금속, 몰리브덴(Mo)과 몰리브덴 합금 등의 몰리브덴 계열 금속, 크롬(Cr), 티타늄(Ti), 또는 탄탈륨(Ta) 등으로 이루어질 수 있다. 또한, 게이트 패턴(22, 26a, 26b, 26c)은 물리적 성질이 다른 두 개의 도전막(미도시)을 포함하는 다중막 구조를 가질 수 있다.
게이트 패턴(22, 26a, 26b, 26c) 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 또는 다결정 규소 등의 반도체로 이루어진 반도체층(40a, 40b, 40c)이 형성되어 있다. 반도체층(40a, 40b, 40c)은 채널 영역에서 게이트 전극(26a, 26b, 26c)과 중첩한다. 반도체층(40a, 40b, 40c)은 TFT의 채널 영역을 제외하고는 후술할 드레인 배선(67), 드레인 전극(66a, 66b, 66c), 소스 배선(62) 및 소스 전극(65a, 65b, 65c)과 실질적으로 동일한 형상으로 패터닝되어 있다. 이는 반도체층(40a, 40b, 40c), 드레인 배선(67), 드레인 전극(66a, 66b, 66c), 소스 배선(62) 및 소스 전극(65a, 65b, 65c)을 하나의 식각 마스크를 이용하여 패터닝하기 때문이다. 다만 본 발명은 이에 한정되지 않으며 반도체층(40a, 40b, 40c)을 별도의 식각 마스크를 사용하여 패터닝할 수도 있다.
반도체층(40a, 40b, 40c)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 등의 물질로 만들어진 오믹 콘택층(55, 56)이 형성되어 있다. 이러한 오믹 콘택층(55, 56)은 채널 영역을 제외하고는 반도체층(40a, 40b, 40c)과 실질적으로 동일한 형상으로 패터닝되어 있다.
오믹 콘택층(55, 56) 및 게이트 절연막(30) 위에는 드레인 배선(67), 드레인 전극(66a, 66b, 66c), 소스 배선(62) 및 소스 전극(65a, 65b, 65c)이 형성되어 있다.
여기서 드레인 배선(67)은 가로 방향으로 뻗어 있고, 기생 커패시턴스를 줄이기 위하여 게이트 패턴(22, 26a, 26b, 26c)과 중첩되지 않도록 형성된다. 드레인 전극(66a, 66b, 66c)은 드레인 배선(67)으로부터 다수의 가지(branch) 형태로 분지되어 게이트 전극(26a, 26b, 26c) 및 오믹 콘택층(56)의 상부까지 연장되어 있다. 드레인 전극(66a, 66b, 66c)은 게이트 패턴(22, 26a, 26b, 26c)과 중첩하는 부분과, 중첩하지 않는 부분으로 이루어진다. 이러한 드레인 배선(67) 및 드레인 전극(66a, 66b, 66c)을 드레인 패턴이라 한다.
소스 배선(62)은 가로 방향으로 뻗어 있고, 기생 커패시턴스를 줄이기 위하여 게이트 패턴(22, 26a, 26b, 26c)과 중첩되지 않도록 형성된다. 소스 전극(65a, 65b, 65c)은 소스 배선(62)으로부터 다수의 가지 형태로 분지되어 게이트 전극(26a, 26b, 26c) 및 오믹 콘택층(55)의 상부까지 연장되어 있다. 소스 전극(65a, 65b, 65c)은 게이트 패턴(22, 26a, 26b, 26c)과 중첩하는 부분과, 중첩하지 않는 부분으로 이루어진다. 이러한 소스 배선(62) 및 소스 전극(65a, 65b, 65c)을 소스 패턴이라 한다.
드레인 배선(67)을 통하여 외부로부터 제1 클럭 신호(CKV)가 제공되고, 드레인 전극(66a, 66b, 66c)에 제1 클럭 신호(CKV)가 전달된다.
그리고 소스 전극(65a, 65b, 65c)은 드레인 전극(66a, 66b, 66c)과 분리되어 있으며 게이트 전극(26a, 26b, 26c) 또는 TFT의 채널부를 중심으로 드레인 전극(66a, 66b, 66c)과 대향한다. 다수의 소스 전극(65a, 65b, 65c)은 다수의 드레인 전극(66a, 66b, 66c)과 크로스 핑거(cross finger) 형상을 이룬다. 소스 배선(62)을 통하여 게이트 온/오프 신호(Gout(j))가 액정 패널의 게이트 라인(미도시)에 전달된다.
드레인 패턴(67, 66a, 66b, 66c) 및 소스 패턴(62, 65a, 65b, 65c)은 예컨대 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등을 포함하는 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어 몰리브덴, 티타늄 등의 단일층, 티타늄/알루미늄의 이중층 또는 티타늄/알루미늄/티타늄, 티타늄/알루미늄/질화티타늄, 몰리브덴/알루미늄/몰리브덴 등의 삼중층 등으로 이루어질 수 있으며, 이상의 예시에 제한되지 않음은 물론이다.
오믹 콘택층(55, 56)은 그 하부의 반도체층(40a, 40b, 40c)과 그 상부의 드레인 전극(66a, 66b, 66c) 및 소스 전극(65a, 65b, 65c)의 접촉 저항을 낮추어 주는 역할을 한다.
한편 반도체층(40a, 40b, 40c)은 TFT의 채널부를 제외하면 드레인 패턴(67, 66a, 66b, 66c) 및 소스 패턴(62, 65a, 65b, 65c)과 실질적으로 동일한 형상을 가진다. 즉 TFT의 채널부에서 소스 전극(65a, 65b, 65c)과 드레인 전극(66a, 66b, 66c)이 분리되어 있고 소스 전극(65a, 65b, 65c) 하부의 오믹 콘택층(55)과 드레인 전극(66a, 66b, 66c) 하부의 오믹 콘택층(56)도 분리되어 있으나, 반도체층(40a, 40b, 40c)은 이곳에서 끊어지지 않고 연결되어 TFT의 채널을 형성한다.
드레인 패턴(67, 66a, 66b, 66c) 및 소스 패턴(62, 65a, 65b, 65c) 및 이에 의해 노출된 반도체층(40a, 40b, 40c) 상부에는 보호막(70)이 형성되어 있다. 보호막(70)은 질화규소 또는 산화규소 등으로 이루어진 무기 물질, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 형성될 수 있다. 또한 보호막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40a, 40b, 40c)을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
본 발명의 쉬프트 레지스터용 박막 트랜지스터는 병렬로 연결된 다수의 단위 TFT로 구성되어 있다. 예를 들어 본 실시예에서와 같이 쉬프트 레지스터용 박막 트랜지스터가 3개의 단위 TFT로 구성되는 경우, 제1 단위 TFT는 게이트 전극(26a), 드레인 전극(66a) 및 소스 전극(65a)을 3단자로 하며, 제2 단위 TFT는 게이트 전극(26b), 드레인 전극(66b) 및 소스 전극(65b)을 3단자로 하며, 제3 단위 TFT는 게이트 전극(26c), 드레인 전극(66c) 및 소스 전극(65c)을 3단자로 한다. 각 단위 TFT의 드레인 전극(66a, 66b, 66c)은 드레인 배선(67)에, 소스 전극(65a, 65b, 65c)은 소스 배선(62)에, 게이트 전극(26a, 26b, 26c)은 게이트 배선(22)에 연결되어 있다.
이하 도 5 내지 도 7을 참조하여 본 발명의 제1 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터의 복구 방법에 대하여 자세히 설명한다.
도 5는 도 3의 쉬프트 레지스터용 박막 트랜지스터에서 드레인 전극과 소스 전극이 단락된 경우를 나타내는 배치도이다.
도 5에 도시된 바와 같이, 예를 들어 제1 단위 TFT의 드레인 전극(66a)과 소스 전극(65a)이 단락된 경우(B 부분), 레이저 빔을 C-C'선에 해당하는 부분에 조사하여 드레인 전극(66a)을 드레인 배선(67)으로부터 단선시킨다. 이때 드레인 전극(66a) 중 게이트 전극(26a)의 중첩하지 않는 부분에 레이저 빔을 조사하는 것이 바람직하다. 이와 같은 방법을 이용하여 드레인 전극과 소스 전극이 단락된 쉬프트 레지스터용 박막 트랜지스터를 복구할 수 있다.
도 6은 도 3의 쉬프트 레지스터용 박막 트랜지스터에서 게이트선이 단선된 경우를 나타내는 배치도이다.
도 6에 도시된 바와 같이, 예를 들어 제1 단위 TFT의 게이트 전극(26a)과 제2 단위 TFT의 게이트 전극(26b)을 연결하는 제2 게이트선(22b)이 단선된 경우(D 부분), 이들 게이트 전극(26a, 26b, 26c)은 제2 게이트선(22b) 이외에 제1 게이트선(22a)에 의해서도 연결되어 있으므로 오류가 발생하지 않는다. 이와 같이 다수의 단위 TFT의 게이트 전극(26a, 26b, 26c)을 2개의 게이트선(22a, 22b)으로 연결함으로써, 하나의 게이트선이 단선되더라도 쉬프트 레지스터용 박막 트랜지스터는 오동작을 하지 않는다.
도 7은 도 3의 쉬프트 레지스터용 박막 트랜지스터에서 게이트 전극과 소스 전극이 단락된 경우를 나타내는 배치도이다.
도 7에 도시된 바와 같이, 예를 들어 제1 단위 TFT의 게이트 전극(26a)과 소스 전극(65a)이 단락된 경우(E 부분), 레이저 빔을 F-F'선 및 G-G'선에 해당하는 부분에 조사하여 드레인 전극(66a) 및 소소 전극(65a)을 각각 드레인 배선(67) 및 소스 배선(62)으로부터 단선시킨다. 이때 드레인 전극(66a)과 소스 전극(65a) 각각에서 게이트 전극(26a)과 중첩하지 않는 부분에 레이저 빔을 조사하는 것이 바람직하다. 이와 같은 방법을 이용하여 게이트 전극과 소스 전극이 단락된 쉬프트 레지스터용 박막 트랜지스터를 복구할 수 있다.
이하 도 8을 참조하여 본 발명의 제2 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터를 설명한다. 여기서 도 8은 본 발명의 제2 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터의 배치도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 쉬프트 레지스터용 박막 트랜지스터는, 도 8에 나타낸 바와 같이, 제1 실시예의 쉬프트 레지스터용 박막 트랜지스터와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다.
즉, 도 8에 도시된 바와 같이, 드레인 배선(67) 아래에 주위와 전기적으로 절연된 플로팅 복구 배선(27)을 형성한다. 즉 플로팅 복구 배선(27)은 드레인 배선(67)과 중첩하여 드레인 배선(67)을 따라 가로 방향으로 뻗어 있다. 플로팅 복구 배선(27)은 게이트 배선(22)과 동일한 층에 동일한 물질로 형성되는 것이 바람직하다.
만약 드레인 배선(67)이 단선되는 경우, 단선되는 지점을 사이에 두고 양쪽에서 레이저 빔을 이용하여 플로팅 복구 배선(27)과 드레인 배선(67)을 단락시킴으로써 쉬프트 레지스터용 박막 트랜지스터를 복구할 수 있다.
이하 도 9를 참조하여 본 발명의 제3 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터를 설명한다. 여기서 도 9는 본 발명의 제3 실시예에 따른 쉬프트 레지스터용 박막 트랜지스터의 배치도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다. 본 실시예의 쉬프트 레지스터용 박막 트랜지스터는, 도 9에 나타낸 바와 같이, 제1 실시예의 쉬프트 레지스터용 박막 트랜지스터와 다음을 제외하고는 기본적으로 동일한 구조를 갖는다.
즉, 도 9에 도시된 바와 같이, 각 단위 TFT의 소스 전극(65a, 65b, 65c)은 브릿지 전극(68)에 의해 전기적으로 연결된다. 브릿지 전극(68)은 소스 전극(65a, 65b, 65c)과 동일한 층에 동일한 물질로 이루어지며, 소스 전극(65a, 65b, 65c)의 패터닝 시에 함께 형성될 수 있다. 브릿지 전극(68)은 게이트 패턴(22, 26a, 26b, 26c)과 중첩하며, 제1 게이트선(22a)과 제2 게이트선(22b) 사이에 가로 방향으로 연장되어 형성되어 있다.
만약 소스 배선(62)이 단선되는 경우, 소스 전극(65a, 65b, 65c)들은 브릿지 전극(68)에 의해 전기적으로 연결되어 있으므로 오류가 발생하지 않는다. 이와 같이 다수의 단위 TFT의 소스 전극(65a, 65b, 65c)을 소스 배선(62) 이외에 브릿지 전극(68)에 의해 연결함으로써, 소스 배선(62)이 단선되더라도 쉬프트 레지스터용 박막 트랜지스터는 오동작을 하지 않는다.
이상의 실시예들은 서로 독립적으로 설명되고 있으나, 본 발명은 이러한 실시예들을 하나 이상 조합한 형태로 구현될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같은 본 발명에 실시예들에 따른 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는 쉬프트 레지스터에 의하면, 배선 또는 전극이 단선 또는 단락되었을 때 복구가 용이하다.

Claims (11)

  1. 절연 기판 상에 제1 방향으로 뻗은 게이트 배선 및 상기 게이트 배선에 연결된 다수의 게이트 전극으로 이루어진 게이트 패턴;
    상기 게이트 전극 상에 형성된 반도체층;
    상기 게이트 패턴과 중첩하지 않으며 상기 게이트 패턴의 일측에서 상기 제1 방향으로 뻗은 드레인 배선과, 상기 드레인 배선으로부터 분지되어 상기 반도체층 상부까지 연장된 다수의 드레인 전극으로 이루어진 드레인 패턴; 및
    상기 게이트 패턴과 중첩하지 않으며 상기 게이트 패턴의 타측에서 상기 제1 방향으로 뻗은 소스 배선과, 상기 소스 배선으로부터 분지되어 상기 반도체층 상부까지 연장된 다수의 소스 전극으로 이루어진 소스 패턴을 포함하는 쉬프트 레지스터용 박막 트랜지스터.
  2. 제1 항에 있어서,
    상기 게이트 배선은 상기 제1 방향으로 나란히 뻗은 한 쌍의 게이트선으로 이루어지고,
    상기 게이트 전극은 상기 한 쌍의 게이트선을 연결하는 쉬프트 레지스터용 박막 트랜지스터.
  3. 제1 항에 있어서,
    상기 드레인 전극과 상기 소스 전극은 크로스 핑거 형상을 이루는 쉬프트 레지스터용 박막 트랜지스터.
  4. 제1 항에 있어서,
    상기 드레인 배선에는 외부로부터 클럭 신호가 제공되고,
    상기 소스 배선은 게이트 온/오프 신호를 출력하는 쉬프트 레지스터용 박막 트랜지스터.
  5. 제1 항에 있어서,
    상기 드레인 배선 아래에 주위와 전기적으로 절연되어 형성된 플로팅 복구 배선을 더 포함하는 쉬프트 레지스터용 박막 트랜지스터.
  6. 제5 항에 있어서,
    상기 플로팅 복구 배선은 상기 게이트 패턴과 동일한 층에 동일한 물질로 형성된 쉬프트 레지스터용 박막 트랜지스터.
  7. 제1 항에 있어서,
    상기 다수의 소스 전극을 서로 연결하는 브릿지 전극을 더 포함하는 쉬프트 레지스터용 박막 트랜지스터.
  8. 제7 항에 있어서,
    상기 브릿지 전극은 상기 소스 전극과 동일한 층에 동일한 물질로 형성된 쉬프트 레지스터용 박막 트랜지스터.
  9. 제7 항에 있어서,
    상기 브릿지 전극은 상기 게이트 패턴과 중첩하는 쉬프트 레지스터용 박막 트랜지스터.
  10. 제9 항에 있어서,
    상기 게이트 배선은 상기 제1 방향으로 나란히 뻗은 한 쌍의 게이트선으로 이루어지고,
    상기 브릿지 전극은 상기 한 쌍의 게이트선 사이에 상기 제1 방향으로 연장된 쉬프트 레지스터용 박막 트랜지스터.
  11. 게이트 온/오프 신호를 순차적으로 출력하는 다수의 스테이지를 포함하는 쉬프트 레지스터로서,
    상기 각 스테이지는,
    제1 캐리 신호를 입력받아 제어 신호를 출력하는 입력부;
    상기 입력부에 연결되고, 제1 클럭 신호 및 상기 제어 신호에 따라 상기 게이트 온/오프 신호 및 제2 캐리 신호를 출력하는 출력부로서, 제1 항 내지 제10 항 중 어느 한 항의 상기 쉬프트 레지스터용 박막 트랜지스터를 포함하는 출력부;
    상기 제1 클럭 신호에 동작하는 풀업 구동부; 및
    상기 입력부, 상기 풀업 구동부 및 상기 출력부에 연결되고, 상기 제1 클럭 신호, 제2 클럭 신호 및 다음 스테이지의 게이트 온/오프 신호에 따라 동작하는 풀다운 구동부를 포함하는 쉬프트 레지스터.
KR1020060083678A 2006-08-31 2006-08-31 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터 KR20080020325A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083678A KR20080020325A (ko) 2006-08-31 2006-08-31 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083678A KR20080020325A (ko) 2006-08-31 2006-08-31 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터

Publications (1)

Publication Number Publication Date
KR20080020325A true KR20080020325A (ko) 2008-03-05

Family

ID=39395365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083678A KR20080020325A (ko) 2006-08-31 2006-08-31 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR20080020325A (ko)

Similar Documents

Publication Publication Date Title
US10025149B2 (en) Thin film transistor array panel and display device including the same
KR101758783B1 (ko) 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
KR101891590B1 (ko) 게이트 구동회로, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR101160822B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
CN109661696B (zh) 有源矩阵基板及其制造方法
KR20040078422A (ko) 비정질-실리콘 박막 트랜지스터와 이를 갖는 쉬프트레지스터
WO2015122393A1 (ja) アクティブマトリクス基板
KR101329288B1 (ko) 게이트 구동용 박막 트랜지스터 및 이를 포함하는 액정표시 장치
KR101696393B1 (ko) 표시 패널
KR101960076B1 (ko) 표시 장치
US10725352B2 (en) Active matrix substrate and display device using same
KR101209048B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20210105326A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026391A (ko) 쉬프트 레지스트용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터
KR20080033773A (ko) 쉬프트 레지스터
JP2021097126A (ja) アクティブマトリクス基板およびその製造方法
KR20170126054A (ko) 표시 장치 및 그 제조 방법
CN104716194A (zh) 薄膜晶体管和使用该薄膜晶体管的显示装置
CN112054031B (zh) 有源矩阵基板及其制造方法
KR20080020325A (ko) 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터
KR101090251B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR20080019146A (ko) 쉬프트 레지스터용 박막 트랜지스터 및 이를 포함하는쉬프트 레지스터
KR101874038B1 (ko) 어레이 기판 및 이의 제조 방법
KR20070081255A (ko) 시프트 레지스터
KR101531853B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination