KR20080012310A - 연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 방법 - Google Patents

연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 방법 Download PDF

Info

Publication number
KR20080012310A
KR20080012310A KR1020077027388A KR20077027388A KR20080012310A KR 20080012310 A KR20080012310 A KR 20080012310A KR 1020077027388 A KR1020077027388 A KR 1020077027388A KR 20077027388 A KR20077027388 A KR 20077027388A KR 20080012310 A KR20080012310 A KR 20080012310A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
printed circuit
flexible printed
film layer
Prior art date
Application number
KR1020077027388A
Other languages
English (en)
Inventor
가즈오 사또
히데오 야마자끼
Original Assignee
쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쓰리엠 이노베이티브 프로퍼티즈 컴파니 filed Critical 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Publication of KR20080012310A publication Critical patent/KR20080012310A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

연성 인쇄 회로 보드용 기판(10)에 비아 홀(2)을 형성하는 방법이 제공되는데, 이 방법에 따르면 개구부의 우수한 원형도 및 높은 신뢰도를 갖는 비아 홀을 간단하게 형성할 수 있다. 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법에 있어서, 본 방법은 금속 또는 합금을 함유하고 두께가 2 ㎛ 미만인 제1 박막층(11)을 기판의 일 표면(15) 상에 형성하는 단계, 제1 박막층(11) 위에 제2 박막층(12)을 배치하는 단계, 비아 홀(2)이 형성되는 영역에 대응하는 제2 박막층(12)의 일 부분을 선택적으로 제거하는 단계, 제1 박막층(11)을 에칭하는 단계, 및 기판(10)에 화학적 밀링을 행하여 비아 홀(2)을 형성하는 단계를 포함한다.
비아 홀, 인쇄 회로 보드, 박막층, 수지, 레지스트 마스크

Description

연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 방법{Method for Forming Via Hole in Substrate for Flexible Printed Circuit Board}
본 발명은 연성 인쇄 회로 보드(flexible printed circuit board)용 기판(substrate)에 비아 홀(via hole)을 형성하는 방법에 관한 것이다. 보다 상세하게는, 본 발명은 개구부의 우수한 원형도(circularness) 및 높은 신뢰도를 갖는 비아 홀을 간단하게 형성할 수 있는 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 관한 것이다.
최근 전자 부품의 고밀도 실장이 가능한 회로 보드로서 둘 이상의 층을 갖는 인쇄 회로를 포함하는 연성 인쇄 회로 보드가 채용되어 왔다(예를 들어, 일본 특허 출원 공개 제2004-528725호). 연성 인쇄 회로 보드에서, 인쇄 회로는 중합체 함유 시트형 기판 상에 배치된다.
이러한 연성 인쇄 회로 보드용 기판에는 전형적으로 재료의 일 표면으로부터 다른 면으로 연장하는 비아 홀이 형성된다. 비아 홀은 전형적으로 솔더(solder)와 같은 전도성 물질로 충전되어 인쇄 회로의 둘 이상의 층 사이의 상호간 전기 접속을 보장한다.
연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 종래의 방법으로서, 예를 들어 우선 구리박과 같은 금속박을 연성 인쇄 회로 보드용 기판의 일 표면 상에 배 치하고, 이어서 비아 홀이 형성되는 영역에 대응하는 부분을 에칭에 의해 제거하여 레지스트 마스크(resist mask)가 되게 한다. 금속박을 에칭하기 위한 방법으로서, 감광성 드라이 필름과 같은 수지 박막을 금속박의 일 표면 상에 배치하고, 수지 박막의 소정 영역을 노광 또는 현상하여 마스크로 하고, 기판을 염화 제2구리(cupric chloride) 용액과 같은 공지된 에칭제에 침지시킴으로써 상기 구리박의 노광된 부분을 에칭하는 방법이 채용될 수 있다. 마스크 형성을 위한 금속박으로서, 일반적으로 8 내지 18 ㎛의 두께를 갖는 구리박이 채용된다. 이러한 방식으로 레지스트 마스크가 형성된 후에, 레지스트 마스크가 형성되지 않은 영역, 즉 비아 홀이 형성되는 영역에 대하여, 예를 들어 UV 레이저 빔 또는 전자 빔과 같은 레이저 빔을 조사함으로써 에칭을 행하여 연성 인쇄 회로 보드용 시트형 기판의 두께 방향으로 연장하는 비아 홀을 형성한다.
발명의 개요
그러나, 연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 전술한 종래의 방법에 의해 비아 홀을 형성할 때, 타원형(oval) 개구부를 갖게 되는 문제점이 발생한다. 비아 홀의 개구부가 타원형인 경우에는, 회로의 치밀화(densification)에 따라 비아 홀의 피치를 감소시키고 비아 홀의 직경을 최소화하는 것이 어렵게 된다. 또한, 솔더 볼(solder ball)의 볼 피치가 편차(deviation)를 가질 수 있거나, 또는 각 비아 홀에 각각 배치된 솔더 볼이 용융될 때 인접 볼이 서로 접촉하여 결함을 갖게 될 수도 있다.
본 발명은 상기의 문제점을 해결하기 위해 이루어진 것으로, 개구부의 우수 한 원형도 및 높은 신뢰도를 갖는 비아 홀을 간단하게 형성할 수 있는 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면, 연성 인쇄 회로 보드용 중합체 함유 시트형 기판에 연성 인쇄 회로 보드용 기판의 두께 방향으로 연장하는 비아 홀을 형성하는 방법이 제공되는데, 본 방법은
금속 또는 합금을 함유하는 두께가 2 ㎛ 미만인 제1 박막층을 연성 인쇄 회로 보드용 기판의 일 표면 상에 형성하여 제1 박막층을 갖는 기판을 얻는 단계,
제1 박막층을 갖는 기판의 제1 박막층을 덮는 방식으로 광경화성 또는 열경화성 수지를 함유하는 제2 박막층을 배치하여 제2 박막층을 갖는 기판을 얻는 단계,
비아 홀이 형성되는 영역에 대응하는 부분으로부터 제2 박막층을 선택적으로 제거하여 제2 박막층을 제2 레지스트 마스크로 하는 단계,
제2 레지스트 마스크를 통해 제1 박막층을 에칭하여 제1 박막층을 제1 레지스트 마스크로 하여, 제1 및 제2 레지스트 마스크가 연성 인쇄 회로 보드용 기판 상에 배치되어 있는 레지스트 마스크를 갖는 기판을 얻는 단계, 및
레지스트 마스크를 갖는 기판에 화학적 밀링을 행하여 연성 인쇄 회로 보드용 기판의 두께 방향으로 연장하는 비아 홀을 형성하는 단계를 포함한다.
본 발명에 있어서, 전도성 재료의 회로가 연성 인쇄 회로 보드용 기판의 다른 표면 상에 형성되는 것이 바람직하다.
본 발명에서, "에칭"(etching)은 산성 또는 알칼리성 용액을 사용하여 원하 는 부분으로부터 금속 또는 합금을 제거하는 것을 의미한다. 또한, "화학적 밀링"(chemical milling)은 화학 용액, 예를 들어 알칼리성 용액 및 하이드라진 용액을 이용하여 연성 인쇄 회로 보드용 기판을 가수분해함으로써 원하는 부분을 제거하는 것을 의미한다.
본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법에 따르면, 개구부의 우수한 원형도 및 높은 신뢰도를 갖는 비아 홀을 간단하게 형성할 수 있다.
도 1은 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태에 따라 형성된 비아 홀을 개략적으로 도시하는 평면도.
도 2a는 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태의 일부를 개략적으로 도시하는 설명도.
도 2b는 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태의 일부를 개략적으로 도시하는 설명도.
도 2c는 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태의 일부를 개략적으로 도시하는 설명도.
도 2d는 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태의 일부를 개략적으로 도시하는 설명도.
도 2e는 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태의 일부를 개략적으로 도시하는 설명도.
도 2f는 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태의 일부를 개략적으로 도시하는 설명도.
도 2g는 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태의 일부를 개략적으로 도시하는 설명도.
이하, 도면을 참조하여 실시 형태에 기초하여 본 발명을 설명한다. 그러나, 본 발명은 이하의 실시 형태에 한정되지 않으며, 본 발명의 요지에서 벗어나지 않는 범위 내에서 당업자의 일반적인 지식에 기초하여 본 발명에 대한 변형 또는 개선 등이 본 발명에 적절하게 추가될 수 있음을 이해하여야 한다.
도 1은 비아 홀을 갖는 연성 인쇄 회로 보드(1)용 기판을 도시하는 평면도이다. 도 2a 내지 도 2g는 본 발명의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법의 일 실시 형태의 일부를 각각 개략적으로 도시하는 설명도들이다. 도 1에 도시된 바와 같이, 본 실시 형태의 연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 방법에 있어서, 비아 홀(2)은 연성 인쇄 회로 보드용 기판(10)의 두께 방향으로 연장하도록 연성 인쇄 회로용 중합체 함유 시트형 기판(10)에 형성된다. 여기서, 중합체의 예로는 폴리이미드 및 폴리에스테르가 있고, 폴리이미드가 바람직하다. 구체적으로는, 도 2a 및 도 2b에 도시된 바와 같이, 금속 또는 합금을 함유하고 두께가 2 ㎛ 미만인 제1 박막층(11)을 연성 인쇄 회로 보드용 기판(10)의 일 표면(15) 상에 형성하여 제1 박막층을 갖는 기판(17)을 얻고; 도 2c에 도시된 바와 같이, 제1 박막층을 갖는 기판(17)의 제1 박막층(11)을 덮는 방식으로 광경화성 또는 열경화성 수지를 함유하는 제2 박막층(12)을 배치하여 제2 박막층을 갖는 기판(18)을 얻고; 도 2d에 도시된 바와 같이, 비아 홀(2; 도 1 참조)이 형성되는 영역에 대응하는 제2 박막층(12)의 일부를 선택적으로 제거하여 제2 박막층(12)을 제2 레지스트 마스크(14)로 하고; 도 2e에 도시된 바와 같이, 제1 박막층(11)에 제2 레지스트 마스크(14)를 통한 에칭을 행하여 제1 박막층(11)이 제1 레지스트 마스크(13)가 되게 하여, 레지스트 마스크를 갖는 기판(19), 즉 제1 및 제2 레지스트 마스크(13, 14)가 배치된 연성 인쇄 회로 보드용 기판(10)을 얻고; 도 2f에 도시된 바와 같이, 레지스트 마스크를 갖는 기판(19)의 연성 인쇄 회로 보드(10)용 기판(10)에 화학적 밀링을 행하여 연성 인쇄 회로 보드에 대한 제2 표면(16)으로 기판의 두께 방향으로 연장하는 비아 홀(2)을 형성한다. 도 2g는 제1 및 제2 레지스트 마스크(13, 14)가 제거된 연성 인쇄 회로 보드용 기판(10)을 도시하고 있다.
연성 인쇄 회로 보드용 기판에 비아 홀이 형성될 때, 종래에는 레지스트 마스크를 두께가 약 8 ㎛ 이상인 구리 박막을 사용하여 형성하였다. 그러나, 본 실시 형태의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법에 있어서, 도 2a 내지 도 2g에 도시된 바와 같이 금속 또는 합금을 함유하고 두께가 2 ㎛ 미만이고 연성 인쇄 회로 보드용 기판(10)의 일 표면(15) 상에 형성되는 제1 박막층(11), 및 제1 박막층(11)을 덮는 방식으로 배치되는 제2 박막층(12)을 사용하여 제1 및 제2 레지스트 마스크(13, 14)를 형성하고, 연성 인쇄 회로 보드용 기판(10)에 화학적 밀링을 행한다.
연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 종래의 방법에서는 전술한 바와 같이 두께가 약 8 내지 18 ㎛인 구리박으로 형성된 레지스트 마스크를 사용하기 때문에 타원형 개구부를 갖는 비아 홀을 갖게 되는 문제점이 있게 된다. 본 실시 형태의 연성 인쇄 회로 보드용 기판에서 비아 홀을 형성하는 방법에 따르면, 개구부의 우수한 원형도 및 높은 신뢰도를 갖는 비아 홀을 간단하게 형성할 수 있다.
연성 인쇄 회로 보드용 기판에 대해 비아 홀을 형성하는 종래의 방법은 레지스트 마스크의 높은 강성으로 인해 레지스트 마스크로부터 들어가는 화학 용액이 유리하게 흐르는 것을 방지하기 때문에 타원형 개구부를 갖는 비아 홀을 제공하는 것으로 추정된다. 본 실시 형태의 연성 인쇄 회로 보드용 기판에 대해 비아 홀을 형성하는 방법에서는 도 2f 및 도 2g에 도시된 바와 같이 두께가 2 ㎛ 미만인 제1 박막층(11)을 제1 레지스트 마스크(13)로서 사용하기 때문에, 연성 인쇄 회로 보드용 기판(10)에 화학적 밀링을 행할 때 제1 레지스트 마스크(13)의 낮은 강성으로 인해 제1 레지스트 마스크(13)로부터 들어가는 화학 용액이 유리하게 흐르고, 그로 인해 비아 홀(2)의 개구부에 우수한 원형도를 부여하게 된다.
부수적으로, "원형도"는 형성되는 개구부 형상의 완전한 원형으로부터의 편차를 나타내는 지표이고, 최대 직경과 최소 직경 사이의 차이가 보다 작은 개구부의 형상은 완전한 원형에 더욱 가까워진다. 명확하게는, 원형도는 다음과 같이 얻을 수 있다:
원형도 (%) = (최대 직경 - 최소 직경) / (평균 직경) x 100
완전한 원형 개구인 경우에는, 최대 직경이 최소 직경과 동일하기 때문에 그 원형도가 0%이다. 본 실시 형태의 연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 방법으로 형성되는 비아 홀은 바람직하게 6% 이하의 원형도를 갖는다.
또한, 본 실시 형태의 연성 인쇄 회로 보드용 기판의 비아 홀 형성 방법에서는, 도 2g에서 연성 인쇄 회로 보드용 기판(10)의 일 표면(16)에 대한 비아 홀의 경사진 측면의 각도(이하 "경사각 A"로 칭함)가 35 내지 40 도인 비아 홀(2)이 형성될 수 있다. 예를 들어, 금속 또는 합금을 함유하는 박막의 레지스트 마스크 대신에 수지 등의 박막만으로 형성된 레지스트 마스크를 사용하는 경우에는, 비아 홀의 경사각이 약 32 도로 작아지며, 비아 홀은 원형도가 향상된 개구를 가질 수 있지만 보다 넓어진 개구부를 갖게 된다. 복수 개의 비아 홀이 형성되기 때문에, 넓어진 개구부를 각각 갖는 비아 홀에 실장되는 솔더 볼을 용융시키는 경우 인접 솔더 볼이 서로 접촉하여 배선 결함을 야기한다. 또한, 솔더 볼의 볼 피치를 감소시키는 경우에는, 접촉 영역을 얻을 수 없어 접속에 대한 어려움을 야기하게 된다.
본 발명의 일 실시 형태의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법을 도 2a 내지 도 2g에 도시된 각각의 단계에 의해 보다 구체적으로 설명한다.
먼저, 도 2a 및 도 2b에 도시된 바와 같이, 금속 또는 합금을 함유하고 두께가 2 ㎛ 미만인 제1 박막층(11)을 연성 인쇄 회로 보드용 기판(10)의 일 표면(15) 상에 형성하여 제1 박막층을 갖는 기판(17)을 얻는다. 연성 인쇄 회로 보드용 기판(10)은 중합체 함유 시트형 기판이고, 종래의 공지된 연성 인쇄 회로 보드용 기판을 적절하게 사용할 수도 있다. 특히, 본 실시 형태의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 적절하게 사용할 수 있는 연성 인쇄 회로 보드용 기판으로서, 화학적 밀링을 행할 수 있는 기판, 예를 들어 PMDA(pyromellitic dianhydride) 및 ODA(oxydianiline)를 합성함으로써 얻어지는 중합체에 의해 구성된 기판이 채용될 수 있다. 기판의 예로는 듀폰(Du Pont)에 의해 제조된 캡톤 폴리이미드 필름(Kapton Polyimide Film) 및 가네카(Kaneka)에 의해 제조된 애피컬 폴리이미드 필름(Apical Polyimide Film)을 포함한다.
부수적으로, 본 실시 형태의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 있어서, 금속 또는 합금을 함유하며 연성 인쇄 회로 보드용 기판(10)의 일 표면(15) 상에 형성되는 제1 박막층(11)은 바람직하게는 두께가 1.5 ㎛ 이하이고, 더 바람직하게는 두께가 1.0 ㎛ 이하이지만, 그 두께가 특별히 한정되는 것은 아니다. 이러한 구성에 의하여, 개구부의 우수한 원형도 및 높은 신뢰도를 갖는 비아 홀을 형성할 수 있다.
연성 인쇄 회로 보드용 기판(10)의 두께에 관하여 제한이 있는 것은 아니지만, 일반적으로 채용되는 연성 인쇄 회로 보드용 기판은 그 두께가 일반적으로 7 내지 200 ㎛이다.
본 실시 형태의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 있어서, 제1 박막층(11)이 형성되는 연성 인쇄 회로 보드용 기판(10)의 일 표면(15)은 연성 인쇄 회로 보드(1; 도 1 참조) 상에 회로가 형성되는 표면[다른 표면(16)]의 반대 편의 표면이다.
제1 박막층(11)을 형성하는 방법에 관하여 두께가 2 ㎛ 미만인 박막을 형성할 수 있는 방법인 한에는 특별한 제한이 없으며, 이러한 방법의 적절한 예로는 도금, 화학 기상 증착, 인쇄 및 스퍼터링이 있다. 이들 방법은 두께가 균일한 박막을 형성할 수 있고 아주 정확히 박막의 두께를 제어할 수 있다.
본 실시 형태의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 있어서, 연성 인쇄 회로 보드용 기판(10)의 일 표면(15) 상에 형성되는 제1 박막층(11)의 재료 등에 관하여 그 박막이 금속 또는 합금을 함유하고 두께가 2 ㎛ 미만이 되는 한에는 특별한 제한이 없다. 그러나, 제1 박막층(11)이 금속을 함유하는 경우, 제1 박막층(11)에 함유되는 금속은 구리, 알루미늄, 니켈, 크롬, 주석 및 아연으로 이루어진 군으로부터 선택된 적어도 하나인 것이 바람직하다. 제1 박막층(11)이 합금을 함유하는 경우, 제1 박막층(11)에 함유되는 합금은 주성분으로서 구리, 알루미늄, 니켈, 크롬, 주석 및 아연으로 이루어진 군으로부터 선택된 적어도 하나를 함유하는 합금인 것이 바람직하다. 이들 금속 및 합금은 저렴하고, 용이하게 얻을 수 있으며, 박막의 형성을 간단하게 한다.
다음으로, 도 2c에 도시된 바와 같이, 제1 박막층을 갖는 기판(17)의 제1 박막층(11)을 덮도록 광경화성 또는 열경화성 수지를 함유하는 제2 박막층(12)을 배치하여 제2 박막층을 갖는 기판(18)을 얻는다. 제2 박막층(12)은 제1 박막층(11)에 에칭을 행하기 위한 제2 레지스트 마스크(14; 도 2d 참조)를 형성하기 위한 것이다.
제2 박막층(12)을 배치하는 방법에는 특별한 제한이 없다. 종래 공지된 감광성 드라이 필름과 같은 박막이 제1 박막층(11)을 덮도록 배치될 수 있거나, 또는 제2 박막층(12)이 감광성 드라이 필름 또는 감광성 액상 레지스트를 사용하여 인쇄 및 포토리소그래피와 같은 방법에 의해 배치될 수 있다.
제2 박막층(12)은 광경화성 또는 열경화성 수지를 함유한다. 예를 들어, 아크릴 수지 또는 에폭시 수지 등이 적절하게 사용될 수 있다. 제2 박막층(12)의 두께에 대해서는 제한이 없으며, 예를 들어 1 내지 50 ㎛이다.
다음으로, 도 2d에 도시된 바와 같이, 제2 박막층을 갖는 기판(18)에 있어서, 비아 홀(2; 도 1 참조)이 형성되는 영역에 대응하는 제2 박막층(12)의 일부를 선택적으로 제거하여 제2 박막층(12)을 제2 레지스트 마스크(14)로 하고; 도 2e에 도시된 바와 같이, 제1 박막층(11)에 제2 레지스트 마스크(14)를 통한 에칭을 행하여 제1 박막층(11)이 제1 레지스트 마스크(13)가 되게 하여, 레지스트 마스크를 갖는 기판(19), 즉 제1 및 제2 레지스트 마스크(13, 14)가 배치된 연성 인쇄 회로 보드용 기판(10)을 얻는다.
제2 박막층(12)을 도 2d에 도시된 제2 레지스트 마스크(14)가 되게 하는 방법은 종래의 공지된 포토리소그래피 등에 의해 실현될 수 있다. 대안적으로, 광경화성 수지를 함유하는 제2 박막층(12)의 소정 부분[비아 홀(2; 도 1 참조)이 형성되는 영역에 대응하는 부분]에 레이저 빔을 조사하여 제2 박막층(12)을 노광한다.
또한, 도 2e에 도시된 에칭은 종래의 공지된 에칭에 따라 실현할 수 있다. 도 2e에서 금속 또는 합금을 함유하는 제1 박막층(11)에 에칭을 행하기 때문에, 염화구리 용액, 염화철 용액, 또는 과산화수소/황산과 같은 산성 에칭 용액이 채용된다.
다음으로, 도 2f 및 도 2g에 도시된 바와 같이, 상기 얻어진 레지스트 마스크를 갖춘 베이스(19)의 연성 인쇄 회로 보드용 기판(10)에 화학적 밀링을 행하여 연성 인쇄 회로 보드용 기판(10)의 두께 방향으로 연장하는 비아 홀을 형성한다. 연성 인쇄 회로 보드용 기판(10)의 화학적 밀링에 관해서는, 연성 인쇄 회로 보드용 중합체 함유 기판(10)에 화학적 밀링을 행하기 때문에 알칼리성 용액 및 하이드라진 용액과 같은 화학 용액이 사용된다. 화학적 밀링에 걸리는 시간은 연성 인쇄 회로 보드용 기판(10)의 두께 및 형성될 비아 홀(2)의 크기에 따라 적절하게 결정될 수 있다. 이러한 방식으로 비아 홀(2)을 형성한 후에, 제1 및 제2 레지스트 마스크(13, 14)를 제거한다.
상기 설명한 바와 같이, 본 실시 형태의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 따르면, 개구부의 우수한 원형도 및 높은 신뢰도를 갖는 비아 홀을 간단하게 형성할 수 있다.
또한, 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 있어서, 비아 홀의 형성과 병행하여 연성 인쇄 회로 보드용 기판의 다른 표면 상에 전도성 재료로 구성되는 회로를 형성하는 것이 바람직하다. 예를 들어, 연성 인쇄 회로 보드용 기판의 다른 표면 상에 박막형 전도성 재료를 도포하고 소정 형상을 갖는 회로를 얻기 위해 박막형 전도성 재료에 에칭을 행함으로써 연성 인쇄 회로 보드용 회로를 형성할 수 있다. 도 2a 내지 도 2g에 도시된 본 실시 형태의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 있어서, 에칭 등의 단계가 회로 형성과 동시에 수행될 수 있고, 그로 인해 단계들을 단순화할 수 있다.
이하, 본 실시 형태에서 연성 인쇄 회로 보드용 기판의 다른 표면 상의 연성 인쇄 회로 보드용 회로 형성과 동시에 비아 홀을 형성하는 방법에 대하여 구체적으로 설명할 것이다.
먼저, 금속 또는 합금을 함유하고 두께가 2 ㎛ 미만인 제1 박막층을 연성 인쇄 회로 보드용 기판의 일 표면 상에 형성하는 것과 동시에, 연성 인쇄 회로 보드용 기판 상에 회로를 형성하기 위한 전도성 금속 박막을 다른 표면 상에 배치하여 제1 박막 마스크층을 갖는 금속화 기판을 얻는다. 금속 박막은 예를 들어 구리 등을 도금함으로써 배치될 수 있다. 금속 박막의 두께에 대한 특별한 제한은 없지만, 예를 들어 2 내지 50 ㎛이다.
다음으로, 제1 박막층을 덮도록 제2 박막층을 배치하여 제2 박막층을 갖는 기판을 얻을 때, 광경화성 또는 열경화성 수지를 함유하는 수지 박막을 다른 표면 상에 배치된 금속 박막 상에 배치할 수 있다. 이 수지 박막은 금속 박막에 에칭을 행함으로써 회로를 얻기 위한 레지스트 마스크로서 역할하고, 제2 박막층과 유사한 재료로 구성된 막을 적절하게 사용할 수 있다.
다음으로, 위에서 얻은 제2 박막층을 갖는 기판에, 비아 홀이 형성되는 영역에 대응하는 제2 박막층의 일 부분을 선택적으로 제거하여 제2 박막층을 제2 레지스트 마스크로 하고, 또한 연성 인쇄 회로 보드 상의 회로 패턴을 가질 영역에 대응하는 다른 표면 상에 배치된 수지 박막의 영역을 선택적으로 제거하여 그 수지 박막을 회로용 레지스트 마스크로 한다. 부수적으로, 제2 레지스트 마스크 및 회로용 레지스트 마스크는 개별적으로 형성할 수도 있지만, 제조 공정 단순화의 관점에서 보면 포토리소그라피에 의해 동시에 형성하는 것이 바람직하다.
다음으로, 추가 공정으로, 연성 인쇄 회로 보드의 다른 표면 상에 도금 작업을 수행한다. 도금이 벗겨지지 않도록 제2 레지스트 마스크를 덮기 위해 도금 전에 제2 레지스트 마스크 상에 보호막을 배치한다. 회로가 형성된 후에 보호 시트를 쉽게 벗길 수 있도록 보호 시트로서 일 표면에 접착제가 있는 마이크로 접착 시트를 사용하는 것이 가능하다.
이와 같이 보호막을 배치한 후, 다른 표면 측(회로용 레지스트 마스크 측)에 회로 패턴에 대응하는 도금을 수행하여 회로 패턴에 대응하는 도금층을 금속 박막의 표면 상에 형성한다. 도금층이 형성되는 금속 박막의 일 부분은 최종적으로 회로로 역할한다. 도금은 연성 인쇄 회로 보드용 기판 상에 회로를 형성할 때 종래에 실행되는 방법에 따라 수행될 수 있다. 도금은 금속 박막과 동일한 종류의 금속으로 수행되는 것이 바람직하다. 금속 박막에 구리가 사용되는 경우에는 구리 도금이 바람직하다.
다음으로, 도금이 수행된 다른 표면 측(회로용 레지스트 마스크 측)의 제2 레지스트 마스크를 덮기 위해 보호막의 재료와 유사한 재료로 구성되는 보호막을 배치한다. 이 보호막은 일 표면 측의 제1 박막층에 에칭을 행하여 이를 제1 레지스트 마스크로 할 때 회로를 형성하기 위한 상기의 도금이 벗겨지는 것을 막기 위한 것이다.
다음으로, 상기 제2 레지스트 마스크 측의 보호막을 제거한 후, 제1 박막층에 제2 레지스트 마스크를 통한 에칭을 행하여 제1 박막층을 제1 레지스트 마스크로 하여, 레지스트 마스크를 갖는 기판, 즉 제1 및 제2 레지스트 마스크가 배치된 연성 인쇄 회로 보드용 기판을 얻는다. 제1 박막층의 에칭은 도 2e에 도시된 방법과 유사한 방법으로 수행될 수 있다.
다음으로, 레지스트 마스크를 갖는 이와 같이 얻어진 기판의 연성 인쇄 회로 보드용 베이스에 화학적 밀링을 행하여 연성 인쇄 회로 보드용 기판의 두께 방향으로 연장하는 비아 홀을 형성한다. 연성 인쇄 회로 보드용 기판의 화학적 밀링은 도 2f에 도시된 바와 동일한 방법으로 수행될 수 있다.
다음으로, 일 표면 측의 제2 레지스트 마스크, 다른 표면 측(회로용 레지스트 마스크 측)의 보호막, 및 회로용 레지스트 마스크를 제거한다. 다음으로, 도금층이 형성되는 영역에 대응하는 금속 박막의 일 부분을 회로로서 남도록 금속 박막 및 도금층에 에칭을 행하여, 연성 인쇄 회로 보드용 기판의 다른 표면 상에 회로를 형성한다. 이 때, 금속 또는 합금으로 구성된 제1 레지스트 마스크도 에칭에 의해 제거한다. 이러한 구성에 의해, 비아 홀이 연성 인쇄 회로 보드용 기판에 형성된 상태로 소정의 형상을 갖는 회로를 형성할 수 있다.
전술한 바와 같이 회로를 형성할 때, 형성된 회로를 니켈 또는 금으로 도금하는 것이 바람직하다. 부수적으로, 전술한 본 실시 형태의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법의 에칭은 종래의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에서 수행된 에칭 방법과 동일한 방법으로 수행될 수 있다.
이하, 실시예에 의하여 본 발명을 보다 구체적으로 설명한다. 그러나, 본 발명은 이들 실시예로 한정되는 것은 아니다.
실시예 1
두께가 75 ㎛인 폴리이미드 막(상품명: 가네카에 의해 제조된 애피칼 NPI 필름(Apical NPI Film))을 연성 인쇄 회로 보드용 기판으로 채용하고, 연성 인쇄 회로 보드에 비아 홀을 형성하였다.
본 실시예에서, 우선 연성 인쇄 회로 보드용 기판의 일 표면을 도금함으로써 두께가 1 ㎛인 구리 박막을 제1 박막층으로 형성하였고, 다른 표면 상에 회로를 형성하기 위해 두께가 3 ㎛인 구리 박막을 금속 박막으로 형성하였다. 다음으로, 제1 박막층을 덮도록 감광성 드라이 필름을 제2 박막층으로서 배치하였다. 제2 박막과 유사한 감광성 드라이 필름을 금속 박막을 덮도록 회로용 레지스트 마스크로서 역할하는 수지 박막으로서 배치하였다.
다음으로, 포토리소그라피에 의해 제2 박막층에 비아 홀의 패턴을 형성하였고, 수지 박막 상에 회로 패턴을 형성하여 회로용 레지스트 마스크로 하였다. 다음으로, 제2 레지스트 마스크 상에 보호막을 배치하고, 이어서 다른 표면을 구리로 도금하여 금속 박막의 표면 상에 회로 패턴에 대응하는 도금층을 형성하였다. 다음으로, 다른 표면 측에 보호막을 배치하였고 제2 레지스트 마스크 측의 보호막을 벗겨 냈다. 제1 박막층에 제2 레지스트 마스크를 통한 에칭을 행하여 제1 박막층을 제1 레지스트 마스크로 하였다. 다음으로, 연성 인쇄 회로 보드용 기판에 제1 및 제2 레지스트 마스크를 통한 화학적 밀링을 행하여 연성 인쇄 회로 보드의 기판의 두께 방향으로 연장하는 비아 홀을 형성하였다. 마지막으로, 일 표면 측의 제2 레지스트 마스크와, 다른 표면 측(회로용 레지스트 마스크 측)의 보호막 및 회로용 레지스트 마스크를 벗겨 냈고, 도금층이 형성된 영역에 대응하는 금속 박막의 일 부분이 남도록 금속 박막 및 금속 박막의 표면 상의 도금층에 에칭을 행하여 연성 인쇄 회로 보드용 기판의 다른 표면 상에 회로를 형성하였다.
본 실시예에 의해 형성된 비아 홀은 각각 개구부의 우수한 원형도 및 높은 신뢰도를 갖는다. 또한, 비아 홀은 40도의 경사각을 갖고, 솔더 볼이 용융될 때 인접 솔더 볼은 서로 전혀 접촉하지 않는다.
비교예 1
연성 인쇄 회로 보드용 기판이 제1 박막층으로서 두께가 2 ㎛인 구리 박막으로 도금되는 것을 제외하고는 실시예 1과 동일한 방식으로 비아 홀을 형성하였다. 비교예 1에서 형성된 비아 홀은 각각 타원형 개구부를 가졌고, 비아 홀로서 사용하기는 불가능하였다.
비교예 2
연성 인쇄 회로 보드용 기판에 제1 박막층으로서 구리 박막을 형성하지 않고 제2 박막층만을 사용하여 제2 레지스트 마스크에 의한 화학적 밀링을 행함으로써 연성 인쇄 회로 보드용 기판에 비아 홀을 형성하였다. 비교예 2에서 형성된 비아 홀은 상대적으로 거의 원형인 개구부를 가졌고, 비아 홀로서 사용하는 것이 가능하였다. 그러나, 비아 홀은 32도의 경사각을 가지며, 솔더 볼이 용융될 때, 형성된 비아 홀의 총 개수에 대하여 약 1%의 인접 솔더볼이 서로 접촉하여 배선 결함을 야기하게 된다.
실시예 2
실시예 1과 동일한 방식으로 두께가 1 ㎛인 제1 박막층을 제공하여 비아 홀을 형성하였다. 본 실시예에서는, 크기가 10 ㎜ x 10 ㎜인 연성 인쇄 회로 보드용 기판에 289개의 비아 홀을 형성하였다. 2개의 상호 인접한 비아 홀의 중심간 간격은 약 0.5 ㎜이었다. 미뚜또요 코포레이션(Mitutoyo Corporation)에 의해 제조된 3차원 측정 장치(상품명: Quick Vision QV404)를 사용하여 비접촉식으로 비아 홀이 형성된 연성 인쇄 회로 보드용 기판의 이미지를 얻었다. 측정될 비아 홀 중에서, 10개의 비아 홀(비아 홀 1 내지 10)을 무작위로 선택하였고, 3차원 측정 장치에 의해 10개의 비아 홀의 각각에 대하여 계산을 위한 평균 직경 및 최대 직경과 최소 직경 사이의 차이를 측정하였다. 이 계산에 기초하여, 각 비아 홀의 원형도를 계산하였다. 표 1은 10개의 비아 홀의 각각의 값을 나타내고 있다. 10개의 비아 홀 모두 6% 이하의 원형도를 갖는다.
Figure 112007084479766-PCT00001
비교예 3
비교예 1과 동일한 방식으로 두께가 2 ㎛인 제1 박막층을 제공하여 비아 홀을 형성하였다. 본 비교예에서는, 크기가 10 ㎜ x 10 ㎜인 연성 인쇄 회로 보드용 기판에 289개의 비아 홀을 형성하였다. 2개의 상호 인접한 비아 홀의 중심간 간격은 약 0.5 ㎜이었다. 실시예 2에 사용된 3차원 측정 장치를 사용하여 비접촉식으로 비아 홀이 형성된 연성 인쇄 회로 보드용 기판의 이미지를 얻었다. 측정될 비아 홀 중에서, 10개의 비아 홀(비아 홀 1 내지 10)을 무작위로 선택하였고, 3차원 측정 장치에 의해 10개의 비아 홀의 각각에 대하여 계산을 위한 평균 직경 및 최대 직경과 최소 직경 사이의 차이를 측정하였다. 이 계산에 기초하여, 각 비아 홀의 원형도를 계산하였다. 표 2는 10개의 비아 홀의 각각의 값을 나타내고 있다. 10개의 비아 홀 모두 6% 초과의 원형도를 갖는다.
Figure 112007084479766-PCT00002
비교예 4
비교예 2와 동일한 방식으로 제1 박막층을 제공하지 않고서 비아 홀을 형성하였다. 비교예 1과 동일한 방식으로 두께가 2 ㎛인 제1 박막층을 제공하여 비아 홀을 형성하였다. 본 비교예에서는, 크기가 10 ㎜ x 10 ㎜인 연성 인쇄 회로 보드용 기판에 289개의 비아 홀을 형성하였다. 2개의 상호 인접한 비아 홀의 중심간 간격은 약 0.5 ㎜이었다. 실시예 2에 사용된 3차원 측정 장치를 사용하여 비접촉식으로 비아 홀이 형성된 연성 인쇄 회로 보드용 기판의 이미지를 얻었다. 측정될 비아 홀 중에서, 10개의 비아 홀(비아 홀 1 내지 10)을 무작위로 선택하였고, 3차원 측정 장치에 의해 10개의 비아 홀의 각각에 대하여 계산을 위한 평균 직경 및 최대 직경과 최소 직경 사이의 차이를 측정하였다. 이 계산에 기초하여, 각 비아 홀의 원형도를 계산하였다. 표 3은 10개의 비아 홀의 각각의 값을 나타내고 있다. 10개의 비아 홀 모두 6% 이하의 원형도를 갖는다.
Figure 112007084479766-PCT00003
본 발명의 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법에 따르면, 전자 부품의 고밀도 실장이 가능한 연성 인쇄 회로 보드용 기판에 개구부의 우수한 원형도 및 높은 신뢰도를 갖는 비아 홀을 간단하게 형성할 수 있다.

Claims (4)

  1. 연성 인쇄 회로 보드용 중합체 함유 시트형 기판에 연성 인쇄 회로 보드용 기판의 두께 방향으로 연장하는 비아 홀을 형성하는 방법으로서,
    금속 또는 합금을 함유하는 두께가 2 ㎛ 미만인 제1 박막층을 연성 인쇄 회로 보드용 기판의 일 표면 상에 형성하여 제1 박막층을 갖는 기판을 얻는 단계,
    제1 박막층을 갖는 기판의 제1 박막층을 덮는 방식으로 광경화성 또는 열경화성 수지를 함유하는 제2 박막층을 배치하여 제2 박막층을 갖는 기판을 얻는 단계,
    비아 홀이 형성되는 영역에 대응하는 부분으로부터 제2 박막층을 선택적으로 제거하여 제2 박막층을 제2 레지스트 마스크로 하는 단계,
    제2 레지스트 마스크를 통해 제1 박막층을 에칭하여 제1 박막층을 제1 레지스트 마스크로 하여, 제1 및 제2 레지스트 마스크가 연성 인쇄 회로 보드용 기판 상에 배치되어 있는 레지스트 마스크를 갖는 기판을 얻는 단계; 및
    레지스트 마스크를 갖는 기판에 화학적 밀링을 행하여 연성 인쇄 회로 보드용 기판의 두께 방향으로 연장하는 비아 홀을 형성하는 단계를 포함하는 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법.
  2. 제1항에 있어서, 전도성 재료의 회로가 연성 인쇄 회로 보드용 기판의 다른 표면 상에 형성되는 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법.
  3. 제1항에 있어서, 비아 홀의 측면은 35 내지 40도의 경사각을 갖는 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법.
  4. 제1항에 있어서,
    제1 박막층은 구리, 알루미늄, 니켈, 크롬, 주석, 아연 및 이의 합금으로 이루어진 군으로부터 선택된 금속을 함유하는 연성 인쇄 회로 보드용 기판에서의 비아 홀 형성 방법.
KR1020077027388A 2005-05-26 2006-05-23 연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 방법 KR20080012310A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00153525 2005-05-26
JP2005153525A JP2006332312A (ja) 2005-05-26 2005-05-26 可撓性プリント回路基板用基材のビアホール形成方法

Publications (1)

Publication Number Publication Date
KR20080012310A true KR20080012310A (ko) 2008-02-11

Family

ID=36959039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027388A KR20080012310A (ko) 2005-05-26 2006-05-23 연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 방법

Country Status (7)

Country Link
US (1) US20080210661A1 (ko)
EP (1) EP1884147A1 (ko)
JP (1) JP2006332312A (ko)
KR (1) KR20080012310A (ko)
CN (1) CN101185380A (ko)
TW (1) TW200704306A (ko)
WO (1) WO2006127721A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102091965B (zh) * 2010-12-09 2014-07-16 北大方正集团有限公司 铝基或铝合金基的印制线路板的加工方法以及加工装置
KR102329838B1 (ko) * 2019-04-30 2021-11-22 도레이첨단소재 주식회사 연성 금속박 적층 필름, 이를 포함하는 물품 및 상기 연성 금속박 적층 필름의 제조방법
EP3996802A4 (en) * 2019-07-12 2023-10-25 Neuralink Corp. SANDWICH ASSEMBLY DIAGRAM FOR THIN FILM ELECTRODE ARRAY AND INTEGRATED CIRCUITS
CN113126792A (zh) * 2019-12-31 2021-07-16 瀚宇彩晶股份有限公司 柔性面板的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01321682A (ja) * 1988-06-24 1989-12-27 Sumitomo Metal Mining Co Ltd ポリイミド樹脂のエッチング方法
JPH0287590A (ja) * 1988-09-22 1990-03-28 Shindo Denshi Kogyo Kk フイルム回路基板の貫通穴形成方法
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JPH0629634A (ja) * 1992-07-10 1994-02-04 Mitsui Toatsu Chem Inc フレキシブル回路基板
JPH06140739A (ja) * 1992-10-22 1994-05-20 Dainippon Printing Co Ltd 小径スルーホールおよび小径バイヤホールの形成法
US6071597A (en) * 1997-08-28 2000-06-06 3M Innovative Properties Company Flexible circuits and carriers and process for manufacture
US6518160B1 (en) * 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
US6611046B2 (en) * 2001-06-05 2003-08-26 3M Innovative Properties Company Flexible polyimide circuits having predetermined via angles
JP4187465B2 (ja) * 2002-05-29 2008-11-26 三井化学株式会社 極薄銅箔を用いたポリイミド銅張積層板及びその製造方法
JP4271974B2 (ja) * 2003-03-27 2009-06-03 新日鐵化学株式会社 配線基板用積層体及びそのエッチング加工方法
JP3641632B1 (ja) * 2003-10-06 2005-04-27 Fcm株式会社 導電性シート、それを用いた製品およびその製造方法

Also Published As

Publication number Publication date
CN101185380A (zh) 2008-05-21
WO2006127721A1 (en) 2006-11-30
JP2006332312A (ja) 2006-12-07
EP1884147A1 (en) 2008-02-06
TW200704306A (en) 2007-01-16
US20080210661A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
US8124880B2 (en) Circuit board and method for manufacturing thereof
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US20120055698A1 (en) Single layer printed circuit board and method for manufacturning the same
US8677618B2 (en) Method of manufacturing substrate using a carrier
CN102098883A (zh) 用于制造基板的载体以及使用该载体制造基板的方法
JP2004207650A (ja) フレキシブルプリント配線用基板
KR20120047826A (ko) 다층 배선기판
KR20080012310A (ko) 연성 인쇄 회로 보드용 기판에 비아 홀을 형성하는 방법
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
US6800816B2 (en) Wiring circuit board having bumps and method of producing same
JPH1032371A (ja) 複合回路基板およびその製造方法
KR20060066971A (ko) 양면 연성회로기판 제조방법
JPH08107263A (ja) プリント配線板の製造方法
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
US20100122842A1 (en) Printed circuit board and manufacturing method thereof
KR20140039921A (ko) 인쇄회로기판의 제조 방법
JP7278114B2 (ja) プリント配線板の製造方法
JP2003017852A (ja) リジッドフレックスプリント配線板及びその製造方法
KR20070080988A (ko) 리지드-플렉서블 기판의 제조 방법
JP2622848B2 (ja) プリント配線板の製造方法
CN114554705A (zh) 线路板及其制备方法
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid