KR20080007129A - 반도체 처리용 성막 장치 및 그 사용 방법 - Google Patents

반도체 처리용 성막 장치 및 그 사용 방법 Download PDF

Info

Publication number
KR20080007129A
KR20080007129A KR1020070070009A KR20070070009A KR20080007129A KR 20080007129 A KR20080007129 A KR 20080007129A KR 1020070070009 A KR1020070070009 A KR 1020070070009A KR 20070070009 A KR20070070009 A KR 20070070009A KR 20080007129 A KR20080007129 A KR 20080007129A
Authority
KR
South Korea
Prior art keywords
gas
processing
film forming
plasma
processing region
Prior art date
Application number
KR1020070070009A
Other languages
English (en)
Other versions
KR101141913B1 (ko
Inventor
파오화 주
가즈히데 하세베
Original Assignee
도쿄 엘렉트론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 엘렉트론 가부시키가이샤 filed Critical 도쿄 엘렉트론 가부시키가이샤
Publication of KR20080007129A publication Critical patent/KR20080007129A/ko
Application granted granted Critical
Publication of KR101141913B1 publication Critical patent/KR101141913B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

성막 장치의 사용 방법은, 처리 용기의 처리 영역 내에 제1 성막 가스를 공급하는 제1 성막 처리에 의해, 처리 영역 내에서 제1 피처리 기판 상에 제1 박막을 형성한다. 제1 피처리 기판을 처리 용기로부터 언로드 후, 처리 용기 내의 클리닝 처리를 행한다. 클리닝 처리는, 처리 영역 내에 클리닝 가스를 공급하는 동시에, 여기 기구에 의해 클리닝 가스의 플라즈마를 발생시키는 공정을 포함한다. 다음에, 처리 영역 내에 제2 성막 가스를 공급하는 제2 성막 처리에 의해, 처리 영역 내에서 피처리 기판 상에 제2 박막을 형성한다. 제2 성막 처리는 여기 기구에 의해 제2 성막 가스의 플라즈마를 발생시키면서 행하는 플라즈마 성막 처리이다.
성막 장치, 처리 용기, 클리닝 가스, 박막, 여기 기구

Description

반도체 처리용 성막 장치 및 그 사용 방법{FILM FORMATION APPARATUS FOR SEMICONDUCTOR PROCESS AND METHOD FOR USING THE SAME}
본 발명은 반도체 웨이퍼 등의 피처리 기판 상에 막을 형성하기 위한 반도체 처리용 성막 장치와 상기 장치의 사용 방법에 관한 것이다. 여기서, 반도체 처리라 함은, 반도체 웨이퍼나 LCD(Liquid Crystal Display)와 같은 FPD(Flat Panel Display)용 글래스 기판 등의 피처리 기판 상에 반도체층, 절연층, 도전층 등을 소정의 패턴으로 형성함으로써, 상기 피처리 기판 상에 반도체 디바이스나, 반도체 디바이스에 접속되는 배선, 전극 등을 포함하는 구조물을 제조하기 위해 실시되는 다양한 처리를 의미한다.
반도체 집적 회로를 구성하는 반도체 디바이스의 제조에 있어서는, 피처리 기판, 예를 들어 반도체(예를 들어, 실리콘) 웨이퍼에, 성막, 에칭, 산화, 확산, 개질, 어닐링, 자연 산화막의 제거 등의 각종 처리가 실시된다. US 2003/0224618 A1은, 종형의[이른바 뱃치(batch)식의] 열 처리 장치에 있어서의 이러한 종류의 반도체 처리 방법을 개시한다. 이 방법에서는, 우선 반도체 웨이퍼가 웨이퍼 카세트로부터 종형의 웨이퍼 보트 상에 이동 적재되고, 다단으로 지지된다. 웨이퍼 카세 트에는, 예를 들어 25매의 웨이퍼를 수용할 수 있고, 웨이퍼 보트에는 30 내지 150매의 웨이퍼를 적재할 수 있다. 다음에, 웨이퍼 보트가 처리 용기의 하방으로부터 그 내부에 로드되는 동시에, 처리 용기가 기밀하게 폐쇄된다. 다음에, 처리 가스의 유량, 처리 압력, 처리 온도 등의 각종 처리 조건이 제어된 상태에서, 소정의 열 처리가 행해진다.
최근, 반도체 집적 회로의 가일층의 고집적화 및 고미세화의 요구에 수반하여, 반도체 디바이스의 제조 공정에 있어서의 열 이력을 경감하고, 디바이스의 특성을 향상시키는 것이 요망되고 있다. 종형의 처리 장치에 있어서도, 이러한 요구에 따른 반도체 처리 방법의 개량이 이루어지는 것이 요망되고 있다. 예를 들어, 성막 처리의 일종인 CVD(Chemical Vapor Deposition)에 있어서, 원료 가스 등을 간헐적으로 공급하면서, 원자 혹은 분자 레벨의 두께의 층을, 1층 혹은 수층씩 반복하여 성막하는 방법이 있다(예를 들어, 일본 특허 출원 공개 평6-45256호 공보, 일본 특허 출원 공개 평11-87341호 공보). 이러한 성막 방법은, 일반적으로는 ALD(Atomic Layer Deposition) 혹은 MLD(Molecular Layer Deposition)라 칭해지고, 이에 의해 웨이퍼를 그렇게 고온에 노출시키지 않아도 목적으로 하는 처리를 행하는 것이 가능해진다.
또한, WO 2004/066377(Dec. 15, 2004)(US 7,094,708 B2에 대응)은, ALD를 행하는 종형의 처리 장치에 있어서, 플라즈마의 어시스트를 이용하여 처리 온도를 더욱 낮추기 위한 구조를 개시한다. 이 장치에 따르면, 예를 들어 실란계 가스인 디 클로로실란(DCS)과 질화 가스인 NH3을 이용하여 실리콘 질화막(SiN)을 형성하는 경우, 이하와 같은 처리가 행해진다. 즉, 처리 용기 내에, DCS와 NH3 가스가, 퍼지 기간을 두고 교대로 간헐적으로 공급된다. NH3 가스를 공급할 때에 RF(고주파)가 인가됨으로써, 플라즈마가 생성되어 질화 반응이 촉진된다. 여기서, 우선 DCS가 처리 용기 내로 공급됨으로써, 웨이퍼 표면 상에 DCS가 분자 레벨로 1층 혹은 복수층 흡착된다. 여분의 DCS는, 퍼지 기간 중에 배제된다. 다음에, NH3이 공급되어 플라즈마가 생성됨으로써, 저온에서의 질화에 의해 실리콘 질화막이 형성된다. 이러한 일련의 공정이 반복하여 행해지고, 소정의 두께의 막이 완성된다. 이러한 타입의 장치는, 일본 특허 출원 공개 제2005-340787호 공보, 일본 특허 출원 공개 제2006-49808호 공보, 및 일본 특허 출원 공개 제2005-167027호 공보에도 개시된다.
본 발명은, 후술하는 바와 같이 본 발명자들에 의해 발견되었으며, 플라즈마의 어시스트를 이용하는 성막 장치의 응용 범위를 넓힐 때에 발생하는 파티클 오염의 문제를 억제하는 것이 가능한 반도체 처리용 성막 장치 및 상기 장치의 사용 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 시점은, 반도체 처리용 성막 장치의 사용 방법이며,
상기 장치는,
피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
상기 처리 영역 내에서 피처리 기판을 지지하는 지지 부재와,
상기 처리 영역 내의 피처리 기판을 가열하는 히터와,
상기 처리 영역과 연통하는 공간 내에 배치된 플라즈마 발생 영역을 갖는 여기 기구와,
상기 처리 영역에 처리 가스를 공급하는 가스 공급계와,
상기 처리 영역 내를 배기하는 배기계를 구비하고,
상기 방법은,
상기 처리 영역 내에 제1 성막 가스를 공급하는 제1 성막 처리에 의해, 상기 처리 영역 내에서 제1 피처리 기판 상에 제1 박막을 형성하는 공정과,
상기 제1 피처리 기판을 상기 처리 용기로부터 언로드 후, 상기 처리 용기 내의 클리닝 처리를 행하는 공정과,
상기 처리 영역 내에 제2 성막 가스를 공급하는 제2 성막 처리에 의해, 상기 처리 영역 내에서 피처리 기판 상에 제2 박막을 형성하는 공정을 구비하고,
상기 클리닝 처리는, 상기 처리 영역 내에 클리닝 가스를 공급하는 동시에, 상기 여기 기구에 의해 상기 클리닝 가스의 플라즈마를 발생시키는 공정을 포함하고,
상기 제2 성막 처리는, 상기 여기 기구에 의해 상기 제2 성막 가스의 플라즈마를 발생시키면서 행하는 플라즈마 처리 장치이다.
본 발명의 제2 시점은, 반도체 처리용 성막 장치이며,
피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
상기 처리 영역 내에서 피처리 기판을 지지하는 지지 부재와,
상기 처리 영역 내의 피처리 기판을 가열하는 히터와,
상기 처리 영역과 연통하는 공간 내에 배치된 플라즈마 발생 영역을 갖는 여기 기구와,
상기 처리 영역에 처리 가스를 공급하는 가스 공급계와,
상기 처리 영역 내를 배기하는 배기계와,
상기 장치의 동작을 제어하는 제어부를 구비하고,
상기 제어부는,
상기 처리 영역 내에 제1 성막 가스를 공급하는 제1 성막 처리에 의해, 상기 처리 영역 내에서 제1 피처리 기판 상에 제1 박막을 형성하는 공정과,
상기 제1 피처리 기판을 상기 처리 용기로부터 언로드 후, 상기 처리 용기 내의 클리닝 처리를 행하는 공정과,
상기 처리 영역 내에 제2 성막 가스를 공급하는 제2 성막 처리에 의해, 상기 처리 영역 내에서 피처리 기판 상에 제2 박막을 형성하는 공정을 실행하고,
상기 클리닝 처리는, 상기 처리 영역 내에 클리닝 가스를 공급하는 동시에, 상기 여기 기구에 의해 상기 클리닝 가스의 플라즈마를 발생시키는 공정을 포함하고,
상기 제2 성막 처리는, 상기 여기 기구에 의해 상기 제2 성막 가스의 플라즈마를 발생시키면서 행하는 플라즈마 성막 처리이다.
본 발명의 제3 시점은, 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 기억 매체이며,
상기 프로그램 지령은, 프로세서에 의해 실행될 때, 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와, 상기 처리 영역 내에서 피처리 기판을 지지하는 지지 부재와, 상기 처리 영역 내의 피처리 기판을 가열하는 히터와, 상기 처리 영역과 연통하는 공간 내에 배치된 플라즈마 발생 영역을 갖는 여기 기구와, 상기 처리 영역에 처리 가스를 공급하는 가스 공급계와, 상기 처리 영역 내를 배기하는 배기계를 구비하는 반도체 처리용 성막 장치에,
상기 처리 영역 내에 제1 성막 가스를 공급하는 제1 성막 처리에 의해, 상기 처리 영역 내에서 제1 피처리 기판 상에 제1 박막을 형성하는 공정과,
상기 제1 피처리 기판을 상기 처리 용기로부터 언로드 후, 상기 처리 용기 내의 클리닝 처리를 행하는 공정과,
상기 처리 영역 내에 제2 성막 가스를 공급하는 제2 성막 처리에 의해, 상기 처리 영역 내에서 피처리 기판 상에 제2 박막을 형성하는 공정을 실행시키고,
상기 클리닝 처리는, 상기 처리 영역 내에 클리닝 가스를 공급하는 동시에, 상기 여기 기구에 의해 상기 클리닝 가스의 플라즈마를 발생시키는 공정을 포함하고,
상기 제2 성막 처리는, 상기 여기 기구에 의해 상기 제2 성막 가스의 플라즈마를 발생시키면서 행하는 플라즈마 성막 처리이다.
본 발명의 추가 목적 및 이점들은 다음의 상세한 설명에 개시될 것이며, 부분적으로는 상세한 설명으로부터 명백할 것이고 또는 본 발명의 실시에 의해 학습될 수도 있다. 본 발명의 목적 및 이점들은 특별히 이후에 지시되는 수단들 및 조합들에 의해 인식되고 얻어질 수도 있다.
본 명세서에 합체되고 일부로 구성되는 첨부 도면들은 본 발명의 실시예들을 나타내고 있고, 상기한 일반적인 설명과 함께 하기되는 실시예들의 상세한 설명은 본 발명의 원리들을 설명하는 것으로 제공된다.
본 발명에 따르면, 플라즈마의 어시스트를 이용하는 성막 장치의 응용 범위를 넓힐 때에 발생하는 파티클 오염의 문제를 억제하는 것이 가능한 반도체 처리용 성막 장치 및 상기 장치의 사용 방법을 제공할 수 있다.
본 발명자들은, 본 발명의 개발 과정에서 플라즈마의 어시스트를 이용하는 성막 장치의 응용 범위를 넓힐 때에 발생하는 문제점에 대해 연구하였다. 그 결과, 본 발명자들은 이하 서술하는 바와 같은 지견을 얻었다.
즉, 플라즈마의 어시스트를 이용하는 성막 장치는, 플라즈마를 발생시키기 위한 기구를 갖고 있으므로, 매우 고가가 된다. 따라서, 이러한 종류의 성막 장치는 플라즈마를 이용하지 않는 처리, 예를 들어 플라즈마리스(plasma-less) 성막 처리를 행할 필요가 있는 경우에도 사용할 수 있는 것이 요망된다. 이러한 종류의 성막 장치에서는 플라즈마리스 성막 처리, 예를 들어 열 CVD 처리나 열 ALD 혹은 MLD 처리에 의해 성막을 행하는 경우에는, 플라즈마 생성용 고주파 전원을 오프(OFF) 상태로 한다. 그리고, 히터에 의해 처리 용기 내의 웨이퍼를 소정의 온도로 가열 유지하고, 이 상태에서 처리 용기에 필요한 가스를 공급한다.
그러나, 플라즈마리스 성막 처리를 행한 경우, 처리 용기 내벽이나 플라즈마실의 내벽에 불필요한 부생성물막이 퇴적된다. 부생성물막은, 플라즈마리스 성막 처리 후에 플라즈마 성막 처리를 행할 때에, 플라즈마의 발생시의 충격이나 플라즈마의 스퍼터링 작용에 의해 내벽면으로부터 부분적으로 박리되어 떨어진다. 그 결과, 파티클이 발생되어 웨이퍼에 부착된다. 이 파티클의 발생은, 동일한 성막 처리를 반복하여 행한 경우에는 문제가 되지 않을 정도의 누적 막 두께에 의해 발생한다. 또한, 일반적으로 플라즈마리스 성막 처리에 의해 발생하는 부생성물막의 양은, 플라즈마 성막 처리에 의해 발생되는 부생성물막의 양보다도 많다.
종래, NF3 가스나 ClF3 가스 등의 F계, 혹은 Cl계 등의 할로겐계의 에칭 가스를 이용하여 처리 용기 내의 클리닝 처리를 행하는 기술이 있다. 이러한 할로겐계 가스를 이용하여 클리닝 처리를 행한 경우, 용기 내부에 잔류하는 F나 Cl계의 성분을 처리 용기 내로부터 충분히 배제하는 데 시간이 걸린다. 또한, 처리 용기 내의 벽면을 소정의 컨디션으로 하기 위한 프리코트 처리도 행할 필요가 있다. 이로 인해, 클리닝 처리 작업에 많은 시간을 필요로 해 버려, 전체적으로 성막 장치의 가동률이 저하되어 버린다.
이하에, 이러한 지견을 기초로 하여 구성된 본 발명의 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성 요소에 대해서는 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
도1은 본 발명의 실시 형태에 관한 종형 플라즈마 성막 장치를 도시하는 단면도이다. 도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도이다. 이 성막 장치(2)는 실란계 가스인 디클로로실란(DCS) 가스를 포함하는 제1 처리 가스와, 질화 가스인 암모니아(NH3) 가스를 포함하는 제2 처리 가스와, N2 가스 등의 불활성 가스로 이루어지는 보조 가스를 선택적으로 공급 가능한 처리 영역을 구비한다. 성막 장치(2)는, 이러한 처리 영역 내에서 피처리 기판 상에 CVD에 의해 실리콘 질화막을 형성하도록 구성된다.
성막 장치(2)는 간격을 두고 적층된 복수의 반도체 웨이퍼(피처리 기판)를 수납하여 처리하는 처리 영역(5)을 내부에 규정하는, 하단이 개방된 천장이 있는 원통체 형상의 처리 용기(반응실)(4)를 갖는다. 처리 용기(4)의 전체는, 예를 들어 석영에 의해 형성된다. 처리 용기(4) 내의 천장에는, 석영제 천장판(6)이 배치되어 밀봉된다. 처리 용기(4)의 하단 개구에는, 원통체 형상으로 성형된 매니폴드(8)가 O링 등의 밀봉 부재(10)를 통해 연결된다. 또한, 매니폴드(8)를 별도 설치하지 않고, 전체를 원통체 형상의 석영제 처리 용기로 구성할 수도 있다.
매니폴드(8)는 예를 들어 스테인레스 스틸로 이루어지고, 처리 용기(4)의 하단을 지지한다. 매니폴드(8)의 하단 개구를 통과하여, 석영제의 웨이퍼 보트(12)가 승강하고, 이에 의해 처리 용기(4)에 대해 웨이퍼 보트(12)가 로드/언로드된다. 웨이퍼 보트(12)에는, 피처리 기판으로서 다수매의 반도체 웨이퍼(W)가 다단으로 적재된다. 예를 들어, 본 실시 형태의 경우에 있어서, 웨이퍼 보트(12)의 지지 기둥(12A)에는, 예를 들어 50 내지 100매 정도의 직경이 300 mm인 웨이퍼(W)가 대략 등피치로 다단으로 지지 가능해진다.
웨이퍼 보트(12)는, 석영제의 보온 통(14)을 통해 테이블(16) 상에 적재된다. 테이블(16)은 매니폴드(8)의 하단 개구를 개폐하는, 예를 들어 스테인레스 스틸제의 덮개(18)를 관통하는 회전축(20) 상에 지지된다.
회전축(20)의 관통부에는, 예를 들어 자성 유체 시일(22)이 개재 설치되어, 회전축(20)을 기밀하게 밀봉하면서 회전 가능하게 지지한다. 덮개(18)의 주변부와 매니폴드(8)의 하단부에는, 예를 들어 O링 등으로 이루어지는 밀봉 부재(24)가 개재 설치되어, 용기 내의 밀봉성을 유지한다.
회전축(20)은, 예를 들어 보트 엘리베이터 등의 승강 기구(25)에 지지된 아암(26)의 선단에 장착된다. 승강 기구(25)에 의해, 웨이퍼 보트(12) 및 덮개(18) 등이 일체적으로 승강된다. 또한, 테이블(16)을 덮개(18)측에 고정하여 설치하여, 웨이퍼 보트(12)를 회전시키는 일 없이 웨이퍼(W)의 처리를 행하도록 해도 좋다.
매니폴드(8)의 측부에는, 처리 용기(4) 내의 처리 영역(5)에 소정의 처리 가스를 공급하기 위한 가스 공급부가 접속된다. 가스 공급부는, 제2 처리 가스 공급계(28), 제1 처리 가스 공급계(30), 및 보조 가스 공급계(32)를 포함한다. 제1 처리 가스 공급계(30)는 실란계 가스로서 DCS(디클로로실란 : SiH2Cl2) 가스를 포함하는 제1 처리 가스를 공급한다. 제2 처리 가스 공급계(28)는 질화 가스로서 암모니아(NH3) 가스를 포함하는 제2 처리 가스를 공급한다. 또한, 암모니아 가스는 클리닝시에 플라즈마를 발생시키기 위한 클리닝 가스로서도 사용된다. 보조 가스 공급계(32)는 퍼지용 혹은 압력 제어용 보조 가스로서 불활성 가스, 예를 들어 N2 가스를 공급한다. 제1 처리 가스 및 제2 처리 가스에는, 필요에 따라서 적당한 양의 캐리어 가스(예를 들어, N2 가스)가 혼합되지만, 이하에서는 설명을 용이하게 하기 위해 캐리어 가스에 대해서는 언급하지 않는다.
구체적으로는, 제2 처리 가스 공급계(28), 제1 처리 가스 공급계(30), 및 보조 가스 공급계(32)는 매니폴드(8)의 측벽을 내측으로 관통하여 상방향으로 굴곡되어 연장되는 석영관으로 이루어지는 가스 분산 노즐(34, 36, 38)을 각각 갖는다(도2 참조). 각 가스 분산 노즐(34, 36, 38)에는, 그 길이 방향(상하 방향)을 따라 또한 웨이퍼 보트(12) 상의 웨이퍼(W)의 전체에 걸치도록 복수의 가스 분사 구멍(34A, 36A, 38A)이 소정의 간격을 두고 형성된다.
노즐(34, 36, 38)은, 가스 공급 라인(가스 통로)(42, 44, 46)을 통해 NH3 가스, DCS 가스, 및 N2 가스의 가스원(28S, 30S, 32S)에 각각 접속된다. 가스 공급 라인(42, 44, 46) 상에는, 개폐 밸브(42A, 44A, 46A)와 매스 플로우 컨트롤러와 같은 유량 제어기(42B, 44B, 46B)가 배치된다. 이에 의해, NH3 가스, DCS 가스, 및 N2 가스가 각각 유량 제어하면서 공급 가능해진다. 또한, N2 가스로 이루어지는 보조 가스의 가스 공급 라인(46)은, 개폐 밸브(47A)가 배치된 라인(47)을 통해 제2 처리 가스의 가스 공급 라인(42)과 접속된다. 따라서, 개폐 밸브(47A) 등을 제어함으로써, 필요에 따라서 N2 가스를 가스 분산 노즐(34)로부터 분사할 수 있다.
처리 용기(4)의 측벽의 일부에는, 그 높이 방향을 따라 가스 여기부(50)가 배치된다. 가스 여기부(50)에 대향하는 처리 용기(4)의 반대측에는, 이 내부 분위기를 진공 배기하기 위해, 처리 용기(4)의 측벽을, 예를 들어 상하 방향으로 깎아냄으로써 형성한 가늘고 긴 배기구(52)가 배치된다.
구체적으로는, 가스 여기부(50)는 처리 용기(4)의 측벽을 상하 방향을 따라 소정의 폭으로 깎아냄으로써 형성한 상하로 가늘고 긴 개구를 갖는다. 이 개구는 가스 유로(55)를 갖는 구획판(54)에 의해 폐쇄되는 동시에, 처리 용기(4)의 외벽에 기밀하게 접합된 석영제의 커버(56)에 의해 덮인다. 커버(56)는 처리 용기(4)의 외 측으로 돌출하도록 단면 오목부 형상을 이루고, 또한 상하로 가늘고 긴 형상을 갖는다.
이 구성에 의해, 처리 용기(4)의 측벽으로부터 돌출하고 또한 일측이 처리 용기(4) 내에 접속된 가스 여기부(50)가 형성된다. 즉, 가스 여기부(50)의 내부 공간은 구획판(54)의 가스 유로(55)를 통해 처리 용기(4) 내의 처리 영역(5)에 연통한다. 구획판(54)은 웨이퍼 보트(12)에 보유 지지되는 모든 웨이퍼(W)를 높이 방향에 있어서 커버할 수 있도록 상하 방향으로 충분히 길게 형성된다. 구획판(54)에 의해 가스 여기부(50)와 처리 영역(5)과의 사이의 가스류 컨덕턴스가 낮아진다. 이에 의해, 처리 영역(5)에 대해 압력에 관한 악영향을 미치는 일 없이, 가스 여기부(50)의 압력을 높게 설정할 수 있다.
커버(56)의 양 측벽의 외측면에는, 그 길이 방향(상하 방향)을 따라 서로 대향하도록 하여 가늘고 긴 한 쌍의 전극(58)이 배치된다. 전극(58)에는 플라즈마 발생용 고주파 전원(60)이 급전 라인(62)을 통해 접속된다. 전극(58)에 예를 들어 13.56 MHz의 고주파 전압을 인가함으로써, 한 쌍의 전극(58) 사이에 플라즈마를 여기하기 위한 고주파 전계가 형성된다. 또한, 고주파 전압의 주파수는 13.56 MHz에 한정되지 않으며, 다른 주파수, 예를 들어 400 kHz 등을 이용해도 좋다.
제2 처리 가스의 가스 분산 노즐(34)은, 웨이퍼 보트(12) 상의 최하 레벨의 웨이퍼(W)보다도 아래 위치에서, 처리 용기(4)의 반경 방향 외측으로 굴곡되어, 구획판(54)을 관통한다. 그 후, 가스 분산 노즐(34)은 가스 여기부(50) 내의 가장 안쪽[처리 용기(4)의 중심으로부터 가장 떨어진 부분]의 위치에서, 수직으로 기립 한다. 가스 분산 노즐(34)은, 도2에도 도시하는 바와 같이 한 쌍의 대향하는 전극(58)에 끼워진 영역(고주파 전계가 가장 강한 위치), 즉 주된 플라즈마가 실제로 발생하는 플라즈마 발생 영역(PS)보다도 외측으로 떨어진 위치에 설치된다. 가스 분산 노즐(34)의 가스 분사 구멍(34A)으로부터 분사된 NH3 가스를 포함하는 제2 처리 가스는, 플라즈마 발생 영역(PS)을 향해 분사되고, 여기서 여기(분해 혹은 활성화)되어, 그 상태에서 구획판(54)의 가스 유로(55)를 통해 웨이퍼 보트(12) 상의 웨이퍼(W)에 공급된다.
커버(56)의 외측에는, 이것을 덮도록 하여 예를 들어 석영으로 이루어지는 절연 보호 커버(64)가 장착된다. 절연 보호 커버(64)의 내측이며 전극(58)과 대향하는 부분에는, 냉매 통로로 이루어지는 냉각 기구(도시하지 않음)가 배치된다. 냉매 통로에, 냉매로서 예를 들어 냉각된 질소 가스를 흘림으로써 전극(58)이 냉각된다. 또한, 절연 보호 커버(64)의 외측에는, 이것을 덮어 고주파의 누설을 방지하기 위해 실드(도시하지 않음)가 배치된다.
가스 여기부(50)의 구획판(54)의 외측 근방, 즉 구획판(54)의 외측[처리 용기(4) 내]의 양측에, 제1 처리 가스 및 보조 가스의 가스 분산 노즐(36, 38)이 서로 대향하도록 수직으로 기립시켜 배치된다. 가스 분산 노즐(36, 38)에 형성된 가스 분사 구멍(36A, 38A)으로부터 처리 용기(4)의 중심 방향을 향해 DCS 가스를 포함하는 제1 처리 가스 및 N2 가스로 이루어지는 보조 가스가 각각 분사된다. 가스 분사 구멍(36A, 38A)은, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)의 각 사이에 배치 되고, 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 수평 방향으로 대략 균일하게, 제1 처리 가스(DCS를 포함함) 및 보조 가스(N2)를 각각 공급한다.
한편, 가스 여기부(50)에 대향시켜 마련한 배기구(52)에는, 이것을 덮도록 하여 석영으로 이루어지는 단면 역ㄷ자 형상으로 성형된 배기구 커버 부재(66)가 용접에 의해 장착된다. 배기구 커버 부재(66)는 처리 용기(4)의 측벽을 따라 상방으로 연장되고, 처리 용기(4)의 상방에 가스 출구(68)가 형성된다. 가스 출구(68)에는, 진공 펌프 등을 배치한 진공 배기계(GE)가 접속된다. 진공 배기계(GE)는 가스 출구(68)에 연결된 배기 통로(84)를 갖고, 그 상류측으로부터 차례로 밸브 유닛(개방도 조정용 밸브)(86), 진공 펌프(88), 불필요 물질을 제거하는 제해(除害) 유닛(89)이 배치된다.
처리 용기(4)를 대강 기밀하게 포위하도록, 단열성 케이싱(70)이 배치된다. 케이싱(70)의 내면 상에는, 처리 용기(4) 내의 분위기 및 웨이퍼(W)를 가열하는 히터(72)가 배치된다. 히터(72)로서는, 콘타미네이션(contamination)이 없고 승강온 특성이 우수한 카본 와이어 등이 이용된다. 처리 용기(4) 내의 배기구(52)의 근방에는, 히터(72)를 제어하기 위한 열전대(熱電對)(도시하지 않음)가 배치된다.
도3은 도1에 도시한 장치의 변형예의 일부를 도시하는 횡단 평면도이다. 이 변형예에 있어서는, 보조 가스의 가스 분산 노즐(38)이 가스 여기부(50) 내의 가장 안쪽에 배치되고, 제2 처리 가스의 가스 분산 노즐(34)과 나란히 수직으로 기립한다.
또한 성막 장치(2)는, 장치 전체의 동작을 제어하는 컴퓨터 등으로 이루어지는 주 제어부(48)를 구비한다. 주 제어부(48)는 이에 부수되는 기억부에 미리 기억된, 성막 처리의 처리 레시피, 예를 들어, 형성되는 막의 막 두께나 조성에 따라서 후술하는 성막 처리를 행한다. 이 기억부에는 또한, 처리 가스 유량과 막의 막 두께나 조성과의 관계가 미리 제어 데이터로서 기억된다. 따라서, 주 제어부(48)는 이들 기억된 처리 레시피나 제어 데이터를 기초로 하여 승강 기구(25), 가스 공급계(28, 30, 32), 배기계(GE)[밸브 유닛(86)을 포함함], 가스 여기부(50), 히터(72) 등을 제어할 수 있다.
도7은 도1에 도시한 장치의 주 제어부(48)의 구성의 개략을 도시하는 블록도이다. 주 제어부(48)는 CPU(210)를 갖고, 여기에 기억부(212), 입력부(214), 출력부(216) 등이 접속된다. 기억부(212)에는, 처리 프로그램이나 처리 레시피가 기억된다. 입력부(214)는 사용자와 대화하기 위한 입력 장치, 예를 들어 키보드나 포인팅 디바이스, 및 기억 매체의 드라이브 등을 포함한다. 출력부(216)는 처리 장치의 각 기기를 제어하기 위한 제어 신호를 출력한다. 도7은 또한, 컴퓨터에 착탈 가능한 기억 매체(218)도 아울러 도시한다.
하기의 성막 방법은, 프로세서상에서 실행하기 위한 프로그램 지령으로서, 컴퓨터로 판독 가능한 기억 매체에 기입한 각종 반도체 처리 장치에 적용할 수 있다. 혹은, 이러한 종류의 프로그램 지령은, 통신 매체에 의해 전송하여 각종 반도체 처리 장치에 적용할 수 있다. 기억 매체는, 예를 들어 자기 디스크[가요성 디스크, 하드 디스크(일예는 기억부(212)에 포함되는 하드 디스크) 등], 광 디스 크(CD, DVD 등), 마그네토 옵티컬 디스크(MO 등), 반도체 메모리 등이다. 반도체 처리 장치의 동작을 제어하는 컴퓨터는, 기억 매체에 기억된 프로그램 지령을 판독하여, 이것을 프로세서상에서 실행함으로써, 하기의 방법을 실행한다.
다음에, 도1에 도시하는 성막 장치(2)의 사용 방법에 대해 설명한다. 도4는, 본 발명의 실시 형태에 관한 장치의 사용 방법의 개요를 나타내는 흐름도이다.
도1에 도시한 성막 장치(2)에서는, 플라즈마 성막 처리와 플라즈마리스 성막 처리를 선택적으로 행할 수 있다. 플라즈마리스 성막 처리에는, 예를 들어 열 CVD 처리나 열 ALD 혹은 MLD 처리가 대응된다. 이러한 플라즈마리스 성막 처리를 행하면(도4 중의 공정 S1), 처리 용기(4) 내의 내벽면이나 가스 여기부(5O)를 구획하는 커버(56)의 내면 등에 부생성물막이 퇴적된다.
부생성물막은, 이러한 플라즈마리스 성막 처리를 복수 뱃치에 걸쳐 연속적으로 행하는 경우에는, 성막 처리의 누적 막 두께가 소정치를 넘었을 때에, 통상과 같이 건식 클리닝이나 습식 클리닝 처리를 행하면 된다. 그러나, 플라즈마리스 성막 처리 후에 플라즈마 성막 처리(도4 중의 공정 S3)를 행하면, 부생성물막이 얇은 경우라도, 플라즈마의 발생시의 충격이나 플라즈마의 스퍼터링 작용에 의해 내벽면으로부터 부분적으로 박리되어 떨어진다[특히 커버(56)의 내면]. 그 결과, 파티클이 발생되어 웨이퍼에 부착된다. 플라즈마 성막 처리에는, 예를 들어 플라즈마 CVD 처리나 플라즈마 ALD 혹은 MLD 처리가 대응된다.
그로 인해, 도4에 나타내는 바와 같이 특히 플라즈마리스 성막 처리(공정 S1)로부터, 플라즈마 성막 처리(공정 S3)로 이행할 때에, 그 직전에 플라즈마를 이 용한 클리닝 처리(공정 S2)를 실행한다. 이 클리닝 처리에 의해 약간의 부생성물막이라도 미리 제거하도록 한다. 이에 의해, 공정 S3에서 행하는 플라즈마 성막 처리를 행할 때에, 파티클이 발생하지 않도록 한다.
구체적으로는, 우선 플라즈마리스 성막 처리(공정 S1)로서 통상의 열 CVD 처리를 행하는 경우에는, 다음과 같은 조작을 행한다. 즉, 복수매, 예를 들어 50 내지 100매의 300 mm 사이즈의 웨이퍼(W)를 보유 지지한 상온의 웨이퍼 보트(12)를, 소정의 온도로 설정된 처리 용기(4) 내에 로드한다. 다음에, 처리 용기(4) 내를 진공 배기하여 소정의 처리 압력으로 유지하는 동시에, 히터(72)에 의해 웨이퍼 온도를 상승시켜 성막용 처리 온도 650 내지 800 ℃, 예를 들어 750 ℃로 안정될 때까지 대기한다. 다음에, DCS 가스를 포함하는 제1 처리 가스와 NH3 가스를 포함하는 제2 처리 가스를, 각각 유량 제어하면서 가스 분산 노즐(36, 34)로부터 동시에 연속적으로 공급한다. 이때, 웨이퍼 보트(32)는 웨이퍼(W)를 지지한 상태에서 회전된다. 열 CVD 처리에서는, RF 전원(60)은 오프 상태로 되어 있어 플라즈마는 생성되지 않는다.
DCS 가스를 포함하는 제1 처리 가스는 가스 분산 노즐(36)의 가스 분사 구멍(36A)으로부터, 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 한편, NH3 가스를 포함하는 제2 처리 가스는 가스 분산 노즐(34)의 가스 분사 구멍(34A)으로부터 구획판(54)의 가스 유로(55)를 통과하여, 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. DCS 가스 및 NH3 가스는 웨이퍼(W) 사이를 흐르는 동안 에, 히터(72)에 의해 부여된 열 에너지에 의해 분해되는 동시에 반응을 발생하여 성막 재료를 제공하고, 이에 의해 웨이퍼(W)의 표면에 실리콘 질화막이 형성된다. 사용 후의 가스는, 구획판(54)의 반대측에 형성된 배기구(52)로부터 배기된다.
또한, 플라즈마리스 성막 처리(공정 S1)로서 열 ALD 혹은 MLD 처리를 행하는 경우에는, 다음과 같은 조작을 행한다. 즉, 상기와 마찬가지로 웨이퍼 보트(12)를 이것에 지지되는 웨이퍼(W)와 함께 처리 용기(4) 내에 로드한다. 다음에, 처리 용기(4) 내를 진공 배기하여 소정의 처리 압력으로 유지하는 동시에, 히터(72)에 의해 웨이퍼 온도를 상승시켜 성막용 처리 온도 550 내지 650 ℃, 예를 들어 600 ℃로 안정될 때까지 대기한다. 다음에, DCS 가스를 포함하는 제1 처리 가스와 NH3 가스를 포함하는 제2 처리 가스를, 각각 유량 제어하면서 가스 분산 노즐(36, 34)로부터 교대로 간헐적으로 공급한다. 이때, 웨이퍼 보트(32)는 웨이퍼(W)를 지지한 상태에서 회전된다. 열 ALD 혹은 MLD 처리에서는, RF 전원(60)은 오프 상태로 되어 있어 플라즈마는 생성되지 않는다.
DCS 가스를 포함하는 제1 처리 가스는 가스 분산 노즐(36)의 가스 분사 구멍(36A)으로부터, 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 이 동안에, DCS 가스의 분자 혹은, 그 분해[히터(72)에 의해 부여된 열 에너지에 의해]에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼 상에 흡착된다. 한편, NH3 가스를 포함하는 제2 처리 가스는 가스 분산 노즐(34)의 가스 분사 구멍(34A)으로부터, 구획판(54)의 가스 유로(55)를 통과하여 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 이 동안에, NH3 가스의 분자 혹은, 그 분해[히터(72)에 의해 부여된 열 에너지에 의해]에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼(W)의 표면에 부착되어 있는 DCS 가스의 분자 등과 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 질화막이 형성된다.
또한, DCS 가스를 포함하는 제1 처리 가스를 공급하는 공정 직후, 및 NH3 가스를 포함하는 제2 처리 가스를 공급하는 공정 직후에, N2 가스로 이루어지는 보조 가스가 퍼지 가스로서 처리 영역(5) 내에 공급된다. 보조 가스는 가스 분산 노즐(38)의 가스 분사 구멍(38A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 이 보조 가스류에 의해, 처리 영역(5) 내에 잔류하는 DCS 가스나 그 분해 성분, 혹은 NH3 가스나 그 분해 성분이 제거된다. 이러한 공정으로 이루어지는 사이클을 다수회 반복하여, 사이클마다 형성되는 실리콘 질화막의 박막을 적층함으로써, 최종적인 두께의 실리콘 질화막이 얻어진다.
플라즈마리스 성막 처리 후에, 웨이퍼 보트(32)를 이것에 지지되는 웨이퍼(W)와 함께 언로드한다. 다음에, 이후에 상세하게 서술하는 클리닝 처리(공정 S2)를 행하고, 그 후 플라즈마 성막 처리(공정 S3)를 행한다. 또한, 클리닝 처리는 앞의 처리에서 사용한 웨이퍼 보트(12)를, 웨이퍼(W)를 탑재하고 있지 않은 빈 상태로 처리 용기(4) 내에 로드하여 행할 수도 있고, 빈 웨이퍼 보트(12)를 처리 용기(4) 내에 로드하지 않고 행할 수도 있다.
플라즈마 성막 처리(공정 S3)로서 플라즈마 ALD 혹은 MLD 처리를 행하는 경우는, 다음과 같은 조작을 행한다. 즉, 상기와 마찬가지로 웨이퍼 보트(12)를 이것에 지지되는 웨이퍼(W)와 함께 처리 용기(4) 내에 로드한다. 다음에, 처리 용기(4) 내를 진공 배기하여 소정의 처리 압력으로 유지하는 동시에, 히터(72)에 의해 웨이퍼 온도를 상승시켜 성막용 처리 온도 300 내지 650 ℃, 예를 들어 600 ℃로 안정될 때까지 대기한다. 다음에, DCS 가스를 포함하는 제1 처리 가스와 NH3 가스를 포함하는 제2 처리 가스를, 각각 유량 제어하면서 가스 분산 노즐(36, 34)로부터 교대로 간헐적으로 공급한다. 이때, 웨이퍼 보트(32)는 웨이퍼(W)를 지지한 상태에서 회전된다.
DCS 가스를 포함하는 제1 처리 가스는 가스 분산 노즐(36)의 가스 분사 구멍(36A)으로부터, 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 이 동안에, DCS 가스의 분자 혹은, 그 분해에 의해 발생한 분해 생성물의 분자 혹은 원자가 웨이퍼 상에 흡착된다. 한편, NH3 가스를 포함하는 제2 처리 가스는 가스 분산 노즐(34)의 가스 분사 구멍(34A)으로부터, 구획판(54)의 가스 유로(55)를 향해 수평한 가스류를 형성하도록 공급된다. 제2 처리 가스는, 한 쌍의 전극(58) 사이의 플라즈마 발생 영역(PS)을 통과할 때에 선택적으로 여기되어 일부가 플라즈마화된다. 이때, 예를 들어 N*, NH*, NH2*, NH3* 등의 래디컬(활성종)이 생성된다(기호 「*」는 래디컬인 것을 나타냄). 이들 래디컬은, 가스 여기부(50)의 가스 유로(55)로부터 처리 용기(4)의 중심을 향해 유출되고, 웨이퍼(W) 상호간에 층류 상 태로 공급된다. 상기 래디컬은, 웨이퍼(W)의 표면에 부착되어 있는 DCS 가스의 분자 등과 반응하고, 이에 의해 웨이퍼(W) 상에 실리콘 질화막이 형성된다.
또한, DCS 가스를 포함하는 제1 처리 가스를 공급하는 공정 직후, 및 NH3 가스를 포함하는 제2 처리 가스를 공급하는 공정 직후에, N2 가스로 이루어지는 보조 가스가 퍼지 가스로서 처리 영역(5) 내에 공급된다. 보조 가스는 가스 분산 노즐(38)의 가스 분사 구멍(33A)으로부터, 웨이퍼 보트(12) 상의 복수의 웨이퍼(W)에 대해 평행한 가스류를 형성하도록 공급된다. 이 보조 가스류에 의해, 처리 영역(5) 내에 잔류하는 DCS 가스나 그 분해 성분, 혹은 NH3 가스나 그 분해 성분이 제거된다. 이러한 공정으로 이루어지는 사이클을 다수회 반복하여, 사이클마다 형성되는 실리콘 질화막의 박막을 적층함으로써, 최종적인 두께의 실리콘 질화막이 얻어진다.
플라즈마 ALD 혹은 MLD 처리에서는, 플라즈마의 어시스트에 의해 실리콘 질화막이 형성되므로, 앞의 열 ALD 혹은 MLD 처리시의 처리 온도보다도 낮은 온도에서 성막을 행할 수 있다. NH3 가스를 포함하는 제2 처리 가스의 플라즈마를 생성할 때에 RF 전원(60) 인가되는 전력은, 예를 들어 300와트 정도이다.
플라즈마 성막 처리(공정 S3)로서 플라즈마 ALD 혹은 MLD 처리 대신에 플라즈마 CVD 처리를 행할 수 있다. 이 경우에는, DCS 가스를 포함하는 제1 처리 가스와 NH3 가스를 포함하는 제2 처리 가스를 동시에 연속적으로 공급하고, 이와 동시에 플라즈마도 연속적으로 생성하여 NH3 가스의 활성종을 형성한다. 이 경우에도, RF 전원(60) 인가되는 전력은 예를 들어 300와트 정도이다. 또한, 플라즈마 ALD 혹은 MLD 처리나 플라즈마 CVD 처리에서는, 처리 온도는 예를 들어 650 ℃보다 낮게 설정할 수 있다.
다음에, 클리닝 처리(공정 S2)에 대해 설명한다. 도5는 본 발명의 실시 형태에 관한 클리닝 처리에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 나타내는 타이밍 차트이다.
클리닝 처리를 행하는 경우는, 플라즈마리스 성막 처리(공정 S1)에서 처리한 웨이퍼(W)의 언로드에 이어서, 앞의 처리에서 사용한 웨이퍼 보트(12)를, 웨이퍼(W)를 탑재하고 있지 않은 빈 상태로 처리 용기(4) 내에 로드한다. 또한, 이 클리닝 처리는 빈 웨이퍼 보트(12)를 처리 용기(4) 내에 로드하지 않고 행할 수도 있다. 이 경우는, 공지의 태양에서 처리 용기(4)의 노구(爐口)[매니폴드(8)의 하단 개구]에 인접하여 배치된 셔터에 의해 노구를 폐쇄한다.
다음에, 처리 용기(4) 내를 소정의 진공도로 한 후, 플라즈마화가 가능한 클리닝 가스로서 NH3 가스를 분산 노즐(34)로부터 소정의 사이클로 간헐적으로 공급한다[도5의 (a)]. 또한, NH3 가스를 공급하지 않을 때(간헐 기간)에는 가스 분산 노즐(34)로부터 불활성 가스로서, 예를 들어 N2 가스를 공급한다[도5의 (b)]. 이 N2 가스의 공급에 의해, 박리된 박막의 배출을 촉진시킨다. 이 노즐(34)로부터의 N2 가스의 공급은, 도1에 있어서 라인(47)에 배치한 개폐 밸브(47A)를 개방 상태로 설정함으로써 행한다. 이와 동시에, 처리 용기(4) 내의 분산 노즐(38)로부터는, 불활성 가스로서 예를 들어 N2 가스를 연속적으로 공급한다[도5의 (c)]. 이에 의해, 앞서 박리된 박막의 배출을 촉진시킨다.
다음에, 상기 NH3 가스의 공급의 타이밍에 동기시켜, RF 전원(60)을 온·오프 제어하여, NH3 가스의 공급시에 동시에 플라즈마가 여기되도록 제어한다[도5의 (d)]. 이에 의해, 플라즈마가 펄스 형상으로 발생함으로써, 이 플라즈마의 착화시의 큰 충격력이나 플라즈마의 스퍼터링 작용에 의해 커버(56)의 내면에 퇴적되는 부생성물막이 효율적으로 박리된다.
이와 같이 박리되어 떨어진 박막은, 노즐(34, 38)로부터 공급되는 N2 가스에 의해 강제적으로 흘러, 배출구(52)를 통해 배출된다. 또한, 이때 N2 가스는 2개의 노즐(34, 38) 중 적어도 한쪽의 노즐로부터 공급하면 좋다. 이와 같이, 플라즈마화가 가능한 클리닝 가스를 공급하면서 플라즈마를 발생시키고, 이 플라즈마의 스퍼터링 작용 등으로 내벽에 부착되어 있는 부생성물막을 제거하도록 하였으므로, 이후에 행해지는 플라즈마 성막시에 파티클이 발생하는 것을 대폭 억제할 수 있다.
클리닝 처리에 있어서, 플라즈마의 온(ON)시의 펄스 폭(T1)은 1초 내지 10분, 예를 들어 5초 정도이다. NH3 가스의 펄스 형상의 공급 개시로부터 다음 펄스 형상의 공급 개시까지의 1 사이클의 기간(T2)은, 예를 들어 25초 정도이다. 이 클 리닝 처리 시간은 누적 막 두께에도 의하지만, 예를 들어 수 시간 정도이다. NH3 가스의 공급량은 0.1 내지 10 리터/분, 예를 들어 5 리터/분 정도, 노즐(34)로부터의 N2 가스의 공급량은 0.1 내지 10 리터/분, 예를 들어 3 리터/분 정도, 노즐(38)로부터의 N2 가스의 공급량은 0.1 내지 10 리터/분, 예를 들어 3 리터/분 정도이다. 가스 여기부(50) 내의 압력은, 플라즈마가 발생할 수 있는 압력 범위 내로 설정하고, 예를 들어 NH3 가스를 이용한 경우에는 10 Torr(1333 Pa) 이하, 예를 들어 0.5 Torr로 설정하는 것이 좋다. 또한, 이때의 처리 용기(4) 내의 온도는 300 내지 800 ℃, 예를 들어 650 ℃ 정도로 설정한다.
클리닝 처리에 있어서, 플라즈마를 발생시킬 때의 RF 전원(60)에 있어서의 전력은, 직후에 행해지는 플라즈마 성막 처리(공정 S3)에 있어서, 플라즈마를 발생시킬 때의 RF 전원(60)에 있어서의 전력의 100 내지 1000 ％, 바람직하게는 120 내지 500 ％가 되도록 설정한다. 예를 들어, 플라즈마 성막 처리시의 플라즈마 전력은 전술한 바와 같이 예를 들어 300와트인 것에 대해, 클리닝 처리시에는 350와트 정도로 설정한다. 이에 의해, 플라즈마 성막 처리시에 박리되어 떨어질 가능성이 있는 박막은, 이 큰 전력에 의한 충격력이 수반된 클리닝 처리에서는 거의 박리시켜 제거할 수 있다. 따라서, 플라즈마 성막 처리시에 파티클이 발생하는 것을 한층 억제할 수 있다.
환언하면, 플라즈마 CVD 처리시에 있어서 플라즈마를 발생시켜도, 이때의 전력은 클리닝 처리시의 전력보다도 작다. 플라즈마 CVD 처리시의 작은 전력에 의한 작은 충격력으로 박리되는 불필요한 박막은, 이미 클리닝 처리시의 큰 전력에 의한 큰 충격력에 의해 박리되어 제거되어 있다. 이로 인해, 플라즈마 CVD 처리시에 있어서 파티클이 발생하는 것을 한층 억제할 수 있다.
클리닝 가스로서, 플라즈마화가 가능하며 또한 후공정의 플라즈마 성막 처리에 있어서도 이용하는 가스, 즉 여기서는 NH3 가스가 사용된다. 이로 인해, 플라즈마 성막 처리시에 막 중에 바람직하지 않은 불순물이 혼입될 우려가 없다. 또한, 이 클리닝 가스는, F 원자, Cl 원자 등의 할로겐 원자를 포함하지 않는 가스로 플라즈마화가 가능한 가스이면 어떠한 가스종을 이용해도 좋다. 예를 들어 NH3 가스 대신에, 불활성 가스로서 He, Ar, Ne, Xe 가스 등을 이용해도 좋고, 이 경우에도 후공정의 플라즈마 성막 처리시에 막 중에 바람직하지 않은 불순물이 혼입될 우려가 없다.
따라서, 클리닝 처리를 단시간에 행하고, 또한 바로 다음 플라즈마 성막 처리로 이행할 수 있으므로, 장치의 가동률을 향상시킬 수 있다. 이 점에 관하여, F계나 Cl계의 할로겐계 가스를 클리닝 가스로서 이용하면, 클리닝 처리 후에 F나 Cl계의 성분을 용기 내에서 배제하는 데 많은 시간을 필요로 한다. 또한, 용기 내면의 컨디션을 조정하는 프리코트 처리도 필요하므로, 장치 가동률을 대폭 저하시켜 버린다. 따라서, 할로겐계 가스는 클리닝 가스로서는 적합하지 않다.
<실험>
도1에 도시하는 성막 장치를 이용하여, 클리닝 처리와 후공정의 플라즈마 성 막 처리시에 발생하는 파티클 수와의 관계에 대해 실험을 행하였다. 비교예로서, 열 CVD 처리(플라즈마리스)[누적 성막량 : 0.65 ㎛] → 플라즈마 ALD 처리 → 플라즈마 ALD 처리 → 열 CVD 처리(플라즈마리스)[누적 성막량 : 0.65 ㎛] → 플라즈마 ALD 처리 → 플라즈마 ALD 처리의 순서로 처리를 행하였다. 실시예로서, 열 CVD 처리(플라즈마리스)[누적 성막량 : 0.65 ㎛] → 플라즈마를 이용한 클리닝 처리 → 플라즈마 ALD 처리 → 플라즈마 ALD 처리 → 플라즈마 ALD 처리의 순서로 처리를 행하였다. 각 처리 후에 언로드한 웨이퍼(W)를 샘플링하고, 그 표면에 광을 조사하여 웨이퍼의 표면에 부착되어 있는 0.18 ㎛ 이상의 파티클의 수를 카운트하였다. 샘플링 웨이퍼(W)로서, 웨이퍼 보트(12)의 상부(TOP), 중앙부(CTR), 및 하부(BTM)를 각각 1매씩 선택하였다.
도6a는 실험에 있어서 비교예에 의해 얻어진 파티클 수의 결과를 나타내는 그래프이다. 도6b는 실험에 있어서 실시예에 의해 얻어진 파티클 수의 결과를 나타내는 그래프이다. 도6a 및 도6b에 있어서,「T-CVD」는 열 CVD 처리를,「P-ALD」는 플라즈마 ALD 처리를 나타낸다.
도6a에 나타내는 비교예의 경우, 열 CVD 처리를 행한 후에, 플라즈마 ALD 처리를 행하였을 때, 파티클 수가 10000개 정도, 혹은 그 이상으로, 다량의 파티클이 발생하였다. 이것은, 열 CVD 처리에 의해 가스 여기부(50)의 내벽에 부착된 불필요한 막이, 플라즈마 ALD 처리를 행하였을 때에 플라즈마의 충격력에 의해 박리되어 떨어져 파티클이 되었기 때문이라 생각된다.
도6b에 나타내는 실시예의 경우, 클리닝 처리 후, 3회 연속으로 플라즈마 ALD 처리를 행해도, 발생되는 파티클 수는 최고라도 5O개 정도로, 발생되는 파티클 수를 대폭 억제할 수 있었다. 또한, 플라즈마 ALD 처리 중에서는, 가스 여기부(50)를 구획하는 벽면이 플라즈마에 의해 항상 스퍼터되어 있으므로, 여기에 불필요한 막이 부착되는 일은 매우 적은 것도 확인할 수 있었다.
상술한 실시 형태에 있어서는, 클리닝 처리시에, 도5의 (d)로 나타낸 바와 같이 플라즈마를, NH3 가스의 간헐 공급에 동기시켜 펄스 형상으로 온시킨다. 그러나, 도5의 (e)로 나타내는 변형예와 같이, 플라즈마를 연속적으로 형성하도록 해도 좋다. 이에 따르면, 플라즈마가 착화할 때의 큰 충격력은 1회뿐이므로, 도5의 (d)로 나타내는 경우보다도 불필요한 박막의 박리 효과는 약간 떨어진다. 그러나, 이 경우라도 플라즈마의 스퍼터링 작용으로 불필요한 박막을 충분히 박리시켜 떨어뜨릴 수 있다. 또한, 도5의 (a)에 있어서, 가스의 사용량이 대량이 되지만, 이 NH3 가스를 펄스 형상이 아닌, 연속적으로 공급하도록 해도 좋다.
도3에 도시하는 바와 같이, 가스 분산 노즐(38)을 가스 여기부(50) 내에 수용한 경우에는, 이 노즐(38)로부터 도5의 (c)에 나타내는 바와 같이 연속적으로 N2 가스를 공급하여, 박리시킨 부생성물막의 가스 여기부(50)로부터의 배출을 촉진시킬 수 있다. 이 경우, 도5의 (b)에 나타내는 다른 쪽의 노즐(34)로부터의 N2 가스의 공급을 불필요하게 할 수 있다.
상술한 실시 형태에 있어서는, 도4에 나타내는 바와 같이 열 CVD 처리나 열 ALD 혹은 MLD 처리와 같은 플라즈마리스 성막 처리(공정 S1)로부터, 플라즈마 CVD 처리나 플라즈마 ALD 혹은 MLD 처리와 같은 플라즈마 성막 처리(공정 S3)로 성막 방법을 절환할 때에, 클리닝 처리(공정 S2)를 행하고 있다. 그러나, 성막에 플라즈마를 이용하거나 혹은 이용하지 않는 것에 상관없이, 어느 정도의 부생성물막이 퇴적되었으면, 상술한 실시 형태에 관계되는 플라즈마를 이용한 클리닝 처리를 행할 수 있다. 따라서, 어느 정도의 매수의 웨이퍼에 대해, 플라즈마를 이용하거나 혹은 이용하지 않는 성막 처리를 행한 후에, 상술한 실시 형태에 관계되는 클리닝 처리를 행하고, 그 후에 플라즈마를 이용하거나 혹은 이용하지 않는 성막 처리를 행하도록 해도 좋다.
상술한 실시 형태에 있어서는, 제1 처리 가스 중의 실란계 가스로서 DCS 가스가 예시된다. 이 점에 관하여, 실란계 가스로서는 디클로로실란(DCS), 헥사클로로디실란(HCD), 모노실란(SiH4), 디실란(Si2H6), 헥사메틸디실라잔(HMDS), 테트라클로로실란(TCS), 디실릴아민(DSA), 트리실릴아민(TSA), 비스터셜부틸아미노실란(BTBAS)로 이루어지는 군으로부터 선택되는 1개 이상의 가스를 이용할 수 있다.
상술한 실시 형태에 있어서는, 제2 처리 가스 중의 질화 가스로서는 암모니아(NH3) 가스, 질소(N2) 가스를 이용할 수 있다. 또한, 본 발명을 실리콘 산질화막의 형성에 적용하는 경우는, 질화 가스 대신에, 일산화이질소(N2O), 일산화질소(NO)와 같은 산질화 가스를 이용할 수 있다. 또한, 본 발명을 실리콘 산화막의 형성에 적용하는 경우는, 질화 가스 대신에, 산소(02), 오존(O3)과 같은 산화 가스를 이용할 수 있다. 또한, 불순물로서 인이나 붕소 등을 도프하기 위해, 도프 가스를 사 용할 수 있다. 또한, 퍼지용의 불활성 가스로서, N2 가스 대신에 다른 불활성 가스, 예를 들어 He, Ar, Ne, Xe 등을 이용해도 좋다.
또한 본 발명은, 실리콘 질화막, 실리콘 산질화막, 및 실리콘산막 이외의 막을 형성하는 경우에도 적용할 수 있다. 또한, 플라즈마를 이용한 클리닝 처리 전후에 행해지는 성막의 막 종류도 동일한 것에 한정되지 않고, 다른 막 종류라도 좋다. 피처리 기판으로서는, 반도체 웨이퍼에 한정되지 않고, LCD 기판, 글래스 기판, 세라믹 기판 등의 다른 기판이라도 좋다.
추가적인 이점 및 변경들은 해당 기술 분야의 숙련자들에게 용이하게 발생할 것이다. 따라서, 보다 넓은 관점에서의 본 발명은 본 명세서에 도시되고 설명된 특정 설명 및 대표적인 실시 형태들로 한정되지 않는다. 따라서, 첨부된 청구범위 및 그와 균등한 것에 의해 한정된 바와 같은 개괄적인 발명의 개념의 기술 사상 또는 범위를 벗어나지 않고 다양한 변경들이 이루어질 수 있다.
도1은 본 발명의 실시 형태에 관한 종형 플라즈마 성막 장치를 도시하는 단면도.
도2는 도1에 도시한 장치의 일부를 도시하는 횡단 평면도.
도3은 도1에 도시한 장치의 변형예의 일부를 도시하는 횡단 평면도.
도4는 본 발명의 실시 형태에 관한 장치의 사용 방법의 개요를 나타내는 흐름도.
도5는 본 발명의 실시 형태에 관한 클리닝 처리에 있어서의, 가스 공급 및 RF(고주파) 인가의 태양을 나타내는 타이밍 차트.
도6a는 실험에 있어서 비교예에 의해 얻어진 파티클 수의 결과를 나타내는 그래프.
도6b는 실험에 있어서 실시예에 의해 얻어진 파티클 수의 결과를 나타내는 그래프.
도7은 도1에 도시한 장치의 주 제어부의 구성의 개략을 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
2 : 성막 장치
4 : 처리 용기
5 : 처리 영역
6 : 천장판
8 : 매니폴드
10 : 밀봉 부재
12 : 웨이퍼 보트
14 : 보온 통
16 : 테이블
18 : 덮개
20 : 회전축
22 : 자성 유체 시일
25 : 승강 기구
26 : 아암
28, 30, 32 : 가스 공급계
34, 36, 38 : 가스 분산 노즐
42, 46 : 가스 공급 라인
48 : 주 제어부
50 : 가스 여기부
52 : 배기구
54 : 구획판
55 : 가스 유로
56 : 커버
58 : 전극
60 : RF 전원
212 : 기억부
214 : 입력부
216 : 출력부
218 : 기억 매체

Claims (20)

  1. 반도체 처리용 성막 장치의 사용 방법이며,
    상기 장치는,
    피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역 내에서 피처리 기판을 지지하는 지지 부재와,
    상기 처리 영역 내의 피처리 기판을 가열하는 히터와,
    상기 처리 영역과 연통하는 공간 내에 배치된 플라즈마 발생 영역을 갖는 여기 기구와,
    상기 처리 영역에 처리 가스를 공급하는 가스 공급계와,
    상기 처리 영역 내를 배기하는 배기계를 구비하고,
    상기 방법은,
    상기 처리 영역 내에 제1 성막 가스를 공급하는 제1 성막 처리에 의해, 상기 처리 영역 내에서 제1 피처리 기판 상에 제1 박막을 형성하는 공정과,
    상기 제1 피처리 기판을 상기 처리 용기로부터 언로드 후, 상기 처리 용기 내의 클리닝 처리를 행하는 공정과,
    상기 처리 영역 내에 제2 성막 가스를 공급하는 제2 성막 처리에 의해, 상기 처리 영역 내에서 피처리 기판 상에 제2 박막을 형성하는 공정을 구비하고,
    상기 클리닝 처리는, 상기 처리 영역 내에 클리닝 가스를 공급하는 동시에, 상기 여기 기구에 의해 상기 클리닝 가스의 플라즈마를 발생시키는 공정을 포함하 고,
    상기 제2 성막 처리는, 상기 여기 기구에 의해 상기 제2 성막 가스의 플라즈마를 발생시키면서 행하는 플라즈마 성막 처리인 반도체 처리용 성막 장치의 사용 방법.
  2. 제1항에 있어서, 상기 클리닝 처리는 상기 플라즈마를 펄스 형상으로 간헐적으로 발생시키는 반도체 처리용 성막 장치의 사용 방법.
  3. 제1항에 있어서, 상기 클리닝 처리는 상기 플라즈마를 연속적으로 발생시키는 반도체 처리용 성막 장치의 사용 방법.
  4. 제2항에 있어서, 상기 클리닝 처리는 상기 클리닝 가스의 공급과, 상기 여기 기구의 턴 온(turn on)을 동기시키는 반도체 처리용 성막 장치의 사용 방법.
  5. 제4항에 있어서, 상기 클리닝 처리는 상기 처리 영역 내에 상기 클리닝 가스와 불활성 가스를 교대로 공급하는 반도체 처리용 성막 장치의 사용 방법.
  6. 제5항에 있어서, 상기 클리닝 처리는 상기 클리닝 가스와 상기 불활성 가스를 공통의 노즐로부터 교대로 공급하는 반도체 처리용 성막 장치의 사용 방법.
  7. 제1항에 있어서, 상기 클리닝 처리는 상기 클리닝 가스를 연속적으로 공급하는 반도체 처리용 성막 장치의 사용 방법.
  8. 제1항에 있어서, 상기 클리닝 처리는 상기 처리 영역 내에 불활성 가스를 연속적으로 공급하는 반도체 처리용 성막 장치의 사용 방법.
  9. 제1항에 있어서, 상기 제1 성막 처리는 플라즈마를 발생시키는 일 없이, 상기 히터에 의해 상기 제1 성막 가스를 가열하면서 행하는 열 성막 처리인 반도체 처리용 성막 장치의 사용 방법.
  10. 제1항에 있어서, 상기 클리닝 가스는 상기 제2 성막 처리에 있어서 상기 처리 영역에 공급되는 가스 및 불활성 가스로 이루어지는 군으로부터 선택되는 가스인 반도체 처리용 성막 장치의 사용 방법.
  11. 제10항에 있어서, 상기 클리닝 처리에 있어서 상기 클리닝 가스의 플라즈마를 생성시키기 위해 상기 여기 기구에 공급되는 제1 전력은, 상기 제2 성막 처리에 있어서 상기 제2 성막 가스의 플라즈마를 발생시키기 위해 상기 여기 기구에 공급되는 제2 전력보다도 크게 설정되는 반도체 처리용 성막 장치의 사용 방법.
  12. 제11항에 있어서, 상기 제1 전력은 상기 제2 전력의 100 내지 1000 ％로 설 정되는 반도체 처리용 성막 장치의 사용 방법.
  13. 제11항에 있어서, 상기 클리닝 가스는 상기 제2 성막 가스와 실질적으로 동일한 반도체 처리용 성막 장치의 사용 방법.
  14. 제10항에 있어서, 상기 클리닝 가스는 F 원자도 Cl 원자도 포함하지 않는 반도체 처리용 성막 장치의 사용 방법.
  15. 제1항에 있어서, 상기 처리 영역은 상기 지지 부재 상에 간격을 두고 적층된 복수의 피처리 기판을 수납하도록 구성되는 반도체 처리용 성막 장치의 사용 방법.
  16. 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와,
    상기 처리 영역 내에서 피처리 기판을 지지하는 지지 부재와,
    상기 처리 영역 내의 피처리 기판을 가열하는 히터와,
    상기 처리 영역과 연통하는 공간 내에 배치된 플라즈마 발생 영역을 갖는 여기 기구와,
    상기 처리 영역에 처리 가스를 공급하는 가스 공급계와,
    상기 처리 영역 내를 배기하는 배기계와,
    상기 장치의 동작을 제어하는 제어부를 구비하는 반도체 처리용 성막 장치이며,
    상기 제어부는,
    상기 처리 영역 내에 제1 성막 가스를 공급하는 제1 성막 처리에 의해, 상기 처리 영역 내에서 제1 피처리 기판 상에 제1 박막을 형성하는 공정과,
    상기 제1 피처리 기판을 상기 처리 용기로부터 언로드 후, 상기 처리 용기 내의 클리닝 처리를 행하는 공정과,
    상기 처리 영역 내에 제2 성막 가스를 공급하는 제2 성막 처리에 의해, 상기 처리 영역 내에서 피처리 기판 상에 제2 박막을 형성하는 공정을 실행하고,
    상기 클리닝 처리는, 상기 처리 영역 내에 클리닝 가스를 공급하는 동시에, 상기 여기 기구에 의해 상기 클리닝 가스의 플라즈마를 발생시키는 공정을 포함하고,
    상기 제2 성막 처리는, 상기 여기 기구에 의해 상기 제2 성막 가스의 플라즈마를 발생시키면서 행하는 플라즈마 성막 처리인 반도체 처리용 성막 장치.
  17. 제16항에 있어서, 상기 클리닝 처리는 상기 플라즈마를 펄스 형상으로 간헐적으로 발생시키는 반도체 처리용 성막 장치.
  18. 제16항에 있어서, 상기 제1 성막 처리는 플라즈마를 발생시키는 일 없이, 상기 히터에 의해 상기 제1 성막 가스를 가열하면서 행하는 열 성막 처리인 반도체 처리용 성막 장치.
  19. 제16항에 있어서, 상기 클리닝 처리에 있어서 상기 클리닝 가스의 플라즈마를 생성시키기 위해 상기 여기 기구에 공급되는 제1 전력은, 상기 제2 성막 처리에 있어서 상기 제2 성막 가스의 플라즈마를 발생시키기 위해 상기 여기 기구에 공급되는 제2 전력보다도 크게 설정되는 반도체 처리용 성막 장치.
  20. 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 기억 매체이며,
    상기 프로그램 지령은, 프로세서에 의해 실행될 때, 피처리 기판을 수납하는 처리 영역을 갖는 처리 용기와, 상기 처리 영역 내에서 피처리 기판을 지지하는 지지 부재와, 상기 처리 영역 내의 피처리 기판을 가열하는 히터와, 상기 처리 영역과 연통하는 공간 내에 배치된 플라즈마 발생 영역을 갖는 여기 기구와, 상기 처리 영역에 처리 가스를 공급하는 가스 공급계와, 상기 처리 영역 내를 배기하는 배기계를 구비하는 반도체 처리용 성막 장치에,
    상기 처리 영역 내에 제1 성막 가스를 공급하는 제1 성막 처리에 의해, 상기 처리 영역 내에서 제1 피처리 기판 상에 제1 박막을 형성하는 공정과,
    상기 제1 피처리 기판을 상기 처리 용기로부터 언로드 후, 상기 처리 용기 내의 클리닝 처리를 행하는 공정과,
    상기 처리 영역 내에 제2 성막 가스를 공급하는 제2 성막 처리에 의해, 상기 처리 영역 내에서 피처리 기판 상에 제2 박막을 형성하는 공정을 실행시키고,
    상기 클리닝 처리는, 상기 처리 영역 내에 클리닝 가스를 공급하는 동시에, 상기 여기 기구에 의해 상기 클리닝 가스의 플라즈마를 발생시키는 공정을 포함하고,
    상기 제2 성막 처리는, 상기 여기 기구에 의해 상기 제2 성막 가스의 플라즈마를 발생시키면서 행하는 플라즈마 성막 처리인 프로세서상에서 실행하기 위한 프로그램 지령을 포함하는 컴퓨터로 판독 가능한 기억 매체.
KR1020070070009A 2006-07-13 2007-07-12 반도체 처리용 성막 장치 및 그 사용 방법 KR101141913B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006192991A JP4245012B2 (ja) 2006-07-13 2006-07-13 処理装置及びこのクリーニング方法
JPJP-P-2006-00192991 2006-07-13

Publications (2)

Publication Number Publication Date
KR20080007129A true KR20080007129A (ko) 2008-01-17
KR101141913B1 KR101141913B1 (ko) 2012-05-03

Family

ID=38949795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070070009A KR101141913B1 (ko) 2006-07-13 2007-07-12 반도체 처리용 성막 장치 및 그 사용 방법

Country Status (5)

Country Link
US (1) US8025931B2 (ko)
JP (1) JP4245012B2 (ko)
KR (1) KR101141913B1 (ko)
CN (1) CN101106075B (ko)
TW (1) TWI413182B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384191B1 (ko) * 2012-03-21 2014-04-10 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101476550B1 (ko) * 2012-08-23 2014-12-24 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
JP5284182B2 (ja) * 2008-07-23 2013-09-11 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP5390846B2 (ja) 2008-12-09 2014-01-15 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマクリーニング方法
JP2010283145A (ja) * 2009-06-04 2010-12-16 Sony Corp 固体撮像素子及びその製造方法、電子機器
JP5478725B2 (ja) * 2010-06-25 2014-04-23 株式会社アルバック 成膜装置、成膜装置のメンテナンス方法
CN102485953B (zh) * 2010-12-01 2014-07-30 北京北方微电子基地设备工艺研究中心有限责任公司 托盘装置及结晶膜生长设备
CN102586759B (zh) * 2011-01-11 2014-07-16 北京北方微电子基地设备工艺研究中心有限责任公司 一种气体输送系统及应用该系统的半导体处理设备
CN102787303B (zh) * 2011-05-16 2015-02-25 北京北方微电子基地设备工艺研究中心有限责任公司 托盘装置及结晶膜生长设备
US9059101B2 (en) * 2011-07-07 2015-06-16 Lam Research Corporation Radiofrequency adjustment for instability management in semiconductor processing
CN102953046B (zh) * 2011-08-26 2015-04-15 北京北方微电子基地设备工艺研究中心有限责任公司 Cvd反应腔及cvd设备
JP5993154B2 (ja) * 2012-01-20 2016-09-14 東京エレクトロン株式会社 パーティクル低減方法
JP6038959B2 (ja) * 2012-02-15 2016-12-07 ザ マスワークス， インクＴｈｅ Ｍａｔｈｗｏｒｋｓ， Ｉｎｃ． 状態機械モデルを記述する統合状態遷移表
US9662688B2 (en) * 2012-07-09 2017-05-30 Kla-Tencor Corporation Apparatus and method for cross-flow purge for optical components in a chamber
JP6248707B2 (ja) * 2014-03-03 2017-12-20 東京エレクトロン株式会社 半導体製造装置、成膜処理方法及び記憶媒体
JP6428466B2 (ja) * 2014-06-23 2018-11-28 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
US20160070791A1 (en) * 2014-09-05 2016-03-10 Chegg, Inc. Generating Search Engine-Optimized Media Question and Answer Web Pages
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
CN108885993B (zh) * 2016-03-24 2019-12-10 株式会社国际电气 基板处理装置、半导体装置的制造方法以及存储介质
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
JP6863107B2 (ja) * 2017-06-13 2021-04-21 東京エレクトロン株式会社 成膜装置、成膜装置のクリーニング方法及び記憶媒体
CN110581050A (zh) * 2018-06-07 2019-12-17 东京毅力科创株式会社 处理方法和等离子体处理装置
JP7079686B2 (ja) * 2018-07-27 2022-06-02 東京エレクトロン株式会社 成膜方法及び成膜装置
TW202229613A (zh) * 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383984A (en) * 1992-06-17 1995-01-24 Tokyo Electron Limited Plasma processing apparatus etching tunnel-type
JPH0645256A (ja) 1992-07-21 1994-02-18 Rikagaku Kenkyusho ガスパルスの供給方法およびこれを用いた成膜方法
JP3078707B2 (ja) 1994-07-07 2000-08-21 株式会社半導体エネルギー研究所 減圧ｃｖｄ装置のクリーニング方法
JP3529989B2 (ja) 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
KR100560867B1 (ko) * 2000-05-02 2006-03-13 동경 엘렉트론 주식회사 산화방법 및 산화시스템
JP2003347674A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JP4382750B2 (ja) * 2003-01-24 2009-12-16 東京エレクトロン株式会社 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
JP4430918B2 (ja) * 2003-03-25 2010-03-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法及び薄膜形成方法
JP4329403B2 (ja) 2003-05-19 2009-09-09 東京エレクトロン株式会社 プラズマ処理装置
JP4450664B2 (ja) * 2003-06-02 2010-04-14 東京エレクトロン株式会社 基板処理装置及び基板搬送方法
JP4413084B2 (ja) * 2003-07-30 2010-02-10 シャープ株式会社 プラズマプロセス装置及びそのクリーニング方法
JP4272486B2 (ja) * 2003-08-29 2009-06-03 東京エレクトロン株式会社 薄膜形成装置及び薄膜形成装置の洗浄方法
JP2005167027A (ja) 2003-12-03 2005-06-23 Hitachi Kokusai Electric Inc 基板処理装置
US7695763B2 (en) * 2004-01-28 2010-04-13 Tokyo Electron Limited Method for cleaning process chamber of substrate processing apparatus, substrate processing apparatus, and method for processing substrate
US7604841B2 (en) * 2004-03-31 2009-10-20 Tokyo Electron Limited Method for extending time between chamber cleaning processes
KR100580584B1 (ko) 2004-05-21 2006-05-16 삼성전자주식회사 리모트 플라즈마 발생 튜브의 표면 세정 방법과 이를이용하는 기판 처리 방법 및 기판 처리 장치
JP4032058B2 (ja) 2004-07-06 2008-01-16 富士通株式会社 半導体装置および半導体装置の製造方法
JP2006066540A (ja) * 2004-08-25 2006-03-09 Tokyo Electron Ltd 薄膜形成装置の洗浄方法及び薄膜形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384191B1 (ko) * 2012-03-21 2014-04-10 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101440449B1 (ko) * 2012-03-21 2014-09-17 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
US9218959B2 (en) 2012-03-21 2015-12-22 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
US9460916B2 (en) 2012-03-21 2016-10-04 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
KR101476550B1 (ko) * 2012-08-23 2014-12-24 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Also Published As

Publication number Publication date
JP2008021860A (ja) 2008-01-31
TW200822219A (en) 2008-05-16
US8025931B2 (en) 2011-09-27
JP4245012B2 (ja) 2009-03-25
CN101106075A (zh) 2008-01-16
TWI413182B (zh) 2013-10-21
KR101141913B1 (ko) 2012-05-03
CN101106075B (zh) 2010-11-10
US20080014758A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
KR101141913B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법
KR101122964B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치 및 처리 방법과 반도체 처리용 종형 플라즈마 성막 장치
KR100954243B1 (ko) 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체
KR101141870B1 (ko) 반도체 처리용 성막 방법 및 성막 장치
TWI443714B (zh) 成膜裝置及使用其之方法
KR100890684B1 (ko) 반도체 처리용 성막 방법
US7351668B2 (en) Film formation method and apparatus for semiconductor process
TWI518780B (zh) 半導體製程用薄膜形成方法與裝置
KR101086588B1 (ko) 반도체 처리용의 성막 방법 및 장치와, 컴퓨터에서 판독가능한 매체
KR101160788B1 (ko) 반도체 처리용 종형 플라즈마 처리 장치
KR100983452B1 (ko) 실리콘 질화막의 형성 방법
JPWO2004066377A1 (ja) 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
JP2007281082A (ja) 成膜方法及び成膜装置並びに記憶媒体
US20090114156A1 (en) Film formation apparatus for semiconductor process
KR101077695B1 (ko) 종형 플라즈마 처리 장치 및 그 사용 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee