KR20080002571A - 쉬프트 레지스터 - Google Patents

쉬프트 레지스터 Download PDF

Info

Publication number
KR20080002571A
KR20080002571A KR1020060061464A KR20060061464A KR20080002571A KR 20080002571 A KR20080002571 A KR 20080002571A KR 1020060061464 A KR1020060061464 A KR 1020060061464A KR 20060061464 A KR20060061464 A KR 20060061464A KR 20080002571 A KR20080002571 A KR 20080002571A
Authority
KR
South Korea
Prior art keywords
stage
pull
node
output
switching element
Prior art date
Application number
KR1020060061464A
Other languages
English (en)
Other versions
KR101232171B1 (ko
Inventor
장용호
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060061464A priority Critical patent/KR101232171B1/ko
Publication of KR20080002571A publication Critical patent/KR20080002571A/ko
Application granted granted Critical
Publication of KR101232171B1 publication Critical patent/KR101232171B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 커플링현상에 의한 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 차례로 출력펄스를 출력하는 다수의 스테이지를 포함하며; 각 스테이지가, 외부로부터의 스타트 펄스 또는 전단 스테이지로부터의 출력펄스에 응답하여 충전용 전압원을 노드에 공급하는 충전용 스위칭소자; 상기 스타트 펄스 또는 다음단 스테이지로부터의 출력펄스에 응답하여 방전용 전압원을 상기 노드에 공급하는 방전용 스위칭소자; 상기 노드에 공급된 전압원에 따라 제어되어, 출력펄스를 출력하는 제 1 풀업 스위칭소자; 및, 서로 다른 기간에 동작하며, 동작시 상기 노드와 상기 충전용 스위칭소자간의 출력단자간을 단락시키는 적어도 두 개의 노이즈 제거용 스위칭소자들을 포함하는 것이다.
액정표시장치, 쉬프트 레지스터, 스테이지, 커플링

Description

쉬프트 레지스터{A shift register}
도 1은 종래의 스테이지에 구비된 회로구성을 나타낸 도면
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 3a 및 도 3b는 도 2의 쉬프트 레지스터에 공급되는 각종 신호 및 상기 쉬프트 레지스터로부터 출력되는 출력펄스의 타이밍도를 나타낸 도면
도 4는 A클럭펄스와 B클럭펄스를 비교설명하기 위한 도면
도 5는 도 2의 제 3 스테이지에 구비된 회로 구성을 나타낸 도면
도 6은 도 5의 회로 구성을 갖는 제 1 내지 제 3 스테이지를 나타낸 도면
도 7은 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면
도 8a 및 도 8b는 도 7의 쉬프트 레지스터에 공급되는 각종 신호 및 상기 쉬프트 레지스터로부터 출력되는 출력펄스의 타이밍도를 나타낸 도면
도 9는 도 7의 제 3 스테이지에 구비된 회로 구성을 나타낸 도면
도 10은 도 9의 회로 구성을 갖는 제 1 내지 제 3 스테이지를 나타낸 도면
＊도면의 주요부에 대한 부호 설명
ST : 스테이지 clk : 클럭펄스
Aclk : A클럭펄스 Bclk : B클럭펄스
VDD : 충전용 전압원 VSS : 방전용 전압원
Vst : 스타트 펄스 Vout : 출력펄스
STn+1 : 더미 스테이지
본 발명은 액정표시장치의 쉬프트 레지스터에 관한 것으로, 특히 커플링현상에 의한 멀티 출력을 방지할 수 있는 쉬프트 레지스터에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 화소전극들 각각은 스위칭소자인 박막트랜지스터(TFT; Thin Film Transistor)의 소스단자 및 드레인단자를 경유하여 상기 데이터 라인에 접속된다. 상기 박막트랜지스터는 상기 게이트 라인을 경유하여 게이트단자에 인가되는 출력펄스에 의해 턴-온되어, 상기 데이터 라인의 데이터 신호가 상기 화소전압에 충전되도록 한다.
한편, 상기 구동회로는 상기 게이트 라인들을 구동하기 위한 게이트 드라이 버와, 상기 데이터 라인들을 구동하기 위한 데이터 드라이버와, 상기 게이트 드라이버와 데이터 드라이버를 제어하기 위한 제어신호를 공급하는 타이밍 콘트롤러와, 액정표시장치에서 사용되는 여러 가지의 구동전압들을 공급하는 전원공급부를 구비한다.
상기 타이밍 콘트롤러는 상기 게이트 드라이버 및 상기 데이터 드라이버의 구동 타이밍을 제어함과 아울러 상기 데이터 드라이버에 화소데이터 신호를 공급한다. 그리고, 상기 전원공급부는 입력 전원을 승압 또는 감압하여 액정표시장치에서 필요로 하는 공통전압, 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGL) 등과 같은 구동전압들을 생성한다. 그리고, 상기 게이트 드라이버는 출력펄스를 게이트 라인들에 순차적으로 공급하여 액정패널상의 액정셀들을 1라인분씩 순차적으로 구동한다. 그리고, 상기 데이터 드라이버는 게이트 라인들 중 어느 하나에 출력펄스가 공급될 때마다 데이터 라인들 각각에 화소 전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
여기서, 상기 게이트 드라이버는 상술한 바와 같은 출력펄스들을 순차적으로 출력할 수 있도록 쉬프트 레지스터를 구비한다.
종래의 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들로 구성된다. 여기서, 각 스테이지들은 하나씩의 출력펄스를 출력한다. 이 출력펄스들은 액정패널(도시되지 않음)의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
도 1은 종래의 스테이지에 구비된 회로구성을 나타낸 도면이다.
각 스테이지는 제 1 노드(n1) 및 제 2 노드(n2)의 충전 및 방전 상태를 제어하기 위한 노드 제어부(101)와, 상기 제 1 노드(n1)의 신호상태에 따라 출력펄스(Vout)를 출력하는 풀업 스위칭소자(Trup)와, 그리고, 상기 제 2 노드(n2)의 신호상태에 따라 방전용 전압원(VSS)을 출력하는 풀다운 스위칭소자(Trdw)를 구비한다.
여기서, 상기 제 1 노드(n1)와 제 2 노드(n2)는 서로 교번적으로 충전 및 방전되는데, 구체적으로 상기 제 1 노드(n1)가 충전된 상태일 때에는 상기 제 2 노드(n2)가 방전된 상태를 유지하며, 상기 제 2 노드(n2)가 충전된 상태일 때에는 상기 제 1 노드(n1)가 방전된 상태를 유지하게 된다.
이때, 상기 제 1 노드(n1)가 충전상태일때는 상기 풀업 스위칭소자(Trup)로부터는 출력펄스(Vout)가 출력되고, 상기 제 2 노드(n2)가 충전상태일때는 상기 출력부의 풀다운 스위칭소자(Trdw)로부터 방전용 전압원(VSS)이 출력된다.
상기 풀업 스위칭소자(Trup)로부터 출력된 출력펄스(Vout) 및 풀다운 스위칭소자(Trdw)로부터 출력된 방전용 전압원(VSS)은 해당 게이트 라인에 공급된다.
여기서, 상기 풀업 스위칭소자(Trup)의 게이트단자는 상기 제 1 노드(n1)에 접속되며, 드레인단자는 클럭펄스(clk)가 인가되는 클럭전송라인에 접속되며, 소스단자는 상기 게이트 라인에 접속된다. 상기 클럭펄스(clk)는 주기적으로 하이 상태 및 로우 상태를 가지며 상기 풀업 스위칭소자(Trup)의 드레인단자에 공급된다. 이때, 상기 풀업 스위칭소자(Trup)는 상기 매 주기마다 입력되는 하이 상태의 클럭펄 스(clk)들 중 어느 하나를 특정 시점에서 출력하게 된다. 이 특정 시점에 출력된 클럭펄스(clk)가 게이트 라인을 구동하기 위한 출력펄스(Vout)이다.
이 특정 시점이란, 상기 제 1 노드(n1)가 충전된 이후의 시점을 말한다. 즉, 상기 풀업 스위칭소자(Trup)는 자신의 드레인단자에 주기적으로 계속해서 입력되는 클럭펄스(clk)들 중, 상기 특정 시점(즉, 상기 제 1 노드(n1)가 충전된 상태의 시점)에 입력된 하이 상태의 클럭펄스(clk)를 출력펄스(Vout)로서 출력하게 된다. 그리고, 상기 출력펄스(Vout)의 출력 이후 상기 제 1 노드(n1)가 다음 프레임 기간이 시작될 때까지 방전상태로 유지됨에 따라, 상기 풀업 스위칭소자(Trup)는 한 프레임에 한번의 출력펄스(Vout)를 출력하게 된다. 그런데, 상기 클럭펄스(clk)는 한 프레임 기간동안 여러 번 출력되기 때문에, 상기 풀업 스위칭소자(Trup)가 턴-오프된 상태에서도, 즉 상기 제 1 노드(n1)가 방전된 상태에서도 상기 클럭펄스(clk)는 상기 풀업 스위칭소자(Trup)의 드레인단자에 계속해서 입력되게 된다.
다시말하면, 상기 풀업 스위칭소자(Trup)는 한 프레임동안 단 한 번 턴-온되며, 이 턴-온되는 기간에 자신의 드레인단자에 입력되는 클럭펄스(clk)를 출력펄스(Vout)로 출력한다.
이후, 상기 풀업 스위칭소자(Trup)는 다음 프레임 기간이 시작될 때까지 턴-오프되며, 이에 따라, 상기 풀업 스위칭소자(Trup)는 이 턴-오프된 기간에는 아무리 자신의 드레인단자에 클럭펄스(clk)가 입력되어도, 이를 출력펄스(Vout)로 출력할 수 없다. 그런데, 이와 같이, 상기 풀업 스위칭소자(Trup)의 드레인단자에 주기적으로 클럭펄스(clk)가 인가됨에 따라, 상기 풀업 스위칭소자(Trup)의 게이트단자 가 접속된 제 1 노드(n1)와 상기 풀업 스위칭소자(Trup)의 드레인단자간에 커플링현상이 발생된다. 이와 같은 커플링현상에 의해, 상기 제 1 노드(n1)에는 상기 클럭펄스(clk)에 따른 소정의 전압이 계속해서 충전되게 된다.
그러면, 상기 제 1 노드(n1)가 어느 순간 충전상태로 유지될 수 있다. 즉, 상기 제 1 노드(n1)가 원치 않는 타이밍에 충전상태로 유지될 수 있다. 이럴 경우, 상기 제 1 노드(n1)가 한 프레임 기간동안에 두 번 이상 충전상태로 유지될 수 있으며, 이에 의해 상기 풀업 스위칭소자(Trup)가 한 프레임 기간동안에 두 번 이상 턴-온될 수 있다. 결국, 상기와 같은 커플링현상에 의해 하나의 스테이지가 한 프레임 기간동안 두 번 이상의 출력펄스(Vout) 출력하는 멀티 출력현상이 발생할 수 있다.
이와 같이, 상기 하나의 스테이지가 한 프레임 기간동안 두 번 이상의 출력펄스(Vout)를 출력하게 되면, 액정패널에 표시되는 화상의 품질이 떨어지게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 노드를 주기적으로 방전시킬 수 있는 노이즈 제거용 스위칭소자를 구비하여 멀티 출력을 방지할 수 있는 쉬프트 레지스터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 쉬프트 레지스터는, 차례로 출력펄스를 출력하는 다수의 스테이지를 포함하며; 각 스테이지가, 외부로부터의 스타트 펄스 또는 전단 스테이지로부터의 출력펄스에 응답하여 충전용 전압원을 노드에 공급하는 충전용 스위칭소자; 상기 스타트 펄스 또는 다음단 스테이지로부터의 출력펄스에 응답하여 방전용 전압원을 상기 노드에 공급하는 방전용 스위칭소자; 상기 노드에 공급된 전압원에 따라 제어되어, 출력펄스를 출력하는 제 1 풀업 스위칭소자; 및, 서로 다른 기간에 동작하며, 동작시 상기 노드와 상기 충전용 스위칭소자간의 출력단자간을 단락시키는 적어도 두 개의 노이즈 제거용 스위칭소자들을 포함하여 구성됨을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 쉬프트 레지스터를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 3a 및 도 3b는 도 2의 쉬프트 레지스터에 공급되는 각종 신호 및 상기 쉬프트 레지스터로부터 출력되는 출력펄스의 타이밍도를 나타낸 도면이다.
본 발명의 제 1 실시예에 따른 쉬프트 레지스터는, 도 2에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn) 및 더미 스테이지(STn+1)를 포함한다.
여기서, 상기 스테이지들(ST1 내지 STn) 및 더미 스테이지(STn+1)는 한 프레임 기간동안 차례로 출력펄스들(Vout1 내지 Voutn+1)을 출력한다. 즉, 상기 제 1 스테이지(ST1)부터 더미 스테이지(STn+1)지까지 차례로 출력펄스(Vout1 내지 Voutn+1)를 출력한다.
여기서, 상기 더미 스테이지(STn+1)를 제외한 상기 스테이지들(ST1 내지 STn)로부터 출력된 출력펄스들(Vout1 내지 Voutn)은 상기 액정패널(도시되지 않음) 의 게이트 라인들에 순차적으로 공급되어, 상기 게이트 라인들을 순차적으로 스캐닝하게 된다.
상기 더미 스테이지(STn+1)로부터 출력된 출력펄스(Voutn+1)는 게이트 라인에는 인가되지 않고, 제 n 스테이지(STn)에만 공급된다. 즉, 상기 더미 스테이지(STn+1)로부터 출력된 제 n+1 출력펄스(Voutn+1)는 상기 제 n 스테이지(STn)를 디스에이블시키기 위한 신호이다.
각 스테이지(ST1 내지 ST201n+1)는 충전용 전압원(VDD), 방전용 전압원(VSS), 제 1 클럭펄스(clk1), 제 2 클럭펄스(clk2), 제 1 A클럭펄스(Aclk1), 제 2 A클럭펄스(Aclk2), 제 1 B클럭펄스(Bclk1), 제 2 B클럭펄스(Bclk2)를 공급받는다.
또한, 제 1 스테이지(ST1)는 상기 상술한 신호 이외에도 스타트 펄스(Vst)를 더 공급받는다.
상기 충전용 전압원(VDD)과 상기 방전용 전압원(VSS)은 서로 다른 크기를 갖는 전압원으로서, 상기 충전용 전압원(VDD)이 상기 방전용 전압원(VSS)보다 더 큰 전압크기를 갖는다.
일반적으로, 상기 충전용 전압원(VDD)은 정극성을 나타내며, 상기 방전용 전압원(VSS)은 부극성을 나타낸다. 또한, 상기 방전용 전압원(VSS)은 접지전압이 될 수 있다.
상기 제 1 및 제 2 클럭펄스(clk1, clk2)는 서로 위상차를 갖고 출력된다. 즉, 상기 제 2 클럭펄스(clk2)는 상기 제 1 클럭펄스(clk1)보다 한 펄스폭만큼 위 상지연되어 출력된다.
한편, 상기 스타트 펄스(Vst)는 상기 제 2 클럭펄스(clk4)에 동기되어 출력될 수도 있다. 단, 상기 제 1 및 제 2 클럭펄스(clk1, clk2)는 한 프레임기간동안 여러번 출력되지만, 상기 스타트 펄스(Vst)는 한 프레임 기간동안 단 한번 출력된다.
구체적으로, 상기 한 프레임 기간은 스타트 펄스(Vst)가 출력되는 초기 기간 및, 상기 제 1 내지 더미 스테이지가 출력펄스를 출력하는 제 1 내지 제 n+1 기간을 포함한다. 각 클럭펄스(clk1 내지 clk4)는 한 프레임 기간 중 다수의 기간동안 주기적으로 하이 상태(하이 상태)를 나타내지만, 상기 스타트 펄스(Vst)는 한 프레임 기간 중 단 한 기간, 즉 상기 초기 기간에만 하이 상태로 유지된다.
상기 A클럭펄스(Aclk1, Aclk2)와 B클럭펄스(Bclk1, Bclk2)는 적어도 한 프레임 기간을 주기로 하여 교번적으로 출력된다.
즉, 도 3a에 도시된 바와 같은 제 1 프레임 기간에는 상기 A클럭펄스(Aclk1, Aclk2)가 주기적으로 하이 상태를 나타내고, 상기 B클럭펄스(Bclk1, Bclk2)가 로우 상태로 유지된다. 그리고, 도 3b에 도시된 바와 같은 제 2 프레임 기간에는 상기 B클럭펄스(Bclk1, Bclk2)가 주기적으로 하이 상태를 나타내고, 상기 A클럭펄스(Aclk1, Aclk2)가 로우 상태로 유지된다.
도 4는 A클럭펄스와 B클럭펄스를 비교설명하기 위한 도면이다.
즉, 도 4에 도시된 바와 같이, 상기 A클럭펄스(Aclk1, Aclk2)는 기수번째 프레임 기간(Fm)동안 주기적으로 하이 상태 및 로우 상태로 유지되며, 우수번째 프레 임 기간(Fm+1)동안 로우 상태로 유지된다.
반면, 상기 B클럭펄스(Bclk1, Bclk2)는 기수번째 프레임 기간(Fm)동안 로우 상태로 유지되며, 우수번째 프레임 기간(Fm+1)동안 주기적으로 하이 상태 및 로우 상태로 유지된다.
또한, 상기 A클럭펄스(Aclk1, Aclk2)가 연속하는 다수의 제 1 프레임 기간들동안 주기적으로 하이 및 로우 상태로 유지되고, 연속하는 다수의 제 2 프레임 기간들동안 로우 상태로 유지된다면, 상기 B클럭펄스(Bclk1, Bclk2)는 다수의 제 1 프레임 기간들동안 로우 상태로 유지되며, 상기 다수의 제 2 프레임 기간들동안 주기적으로 하이 및 로우 상태로 유지된다.
한편, 상기 A클럭펄스(Aclk1, Aclk2)는 서로 위상차를 갖는 제 1 A클럭펄스(Aclk1)와 제 2 A클럭펄스(Aclk2)를 포함한다. 상기 제 1 A클럭펄스(Aclk1)는 상기 제 1 클럭펄스(clk1)에 동기된 신호이고, 상기 제 2 A클럭펄스(Aclk2)는 상기 제 2 클럭펄스(clk2)에 동기된 신호이다.
즉, 도 3a에 도시된 바와 같이 상기 제 1 A클럭펄스(Aclk1)가 주기적으로 하이 및 로우 상태로 유지되는 기간에 상기 제 1 A클럭펄스(Aclk1)의 파형은 상기 제 1 클럭펄스(clk1)의 파형과 동일하다. 그리고, 상기 제 2 A클럭펄스(Aclk2)가 주기적으로 하이 및 로우 상태로 유지되는 기간에 상기 제 2 A클럭펄스(Aclk2)의 파형은 상기 제 2 클럭펄스(clk2)의 파형과 동일하다.
각 스테이지(ST1 내지 STn+1)는 전단 스테이지로부터의 출력펄스에 응답하여 인에이블된다. 이 인에이블된 스테이지는 자신에게 공급되는 클럭펄스(clk1 또는 clk2)를 출력펄스로서 출력한다.
즉, 제 k 스테이지지는 제 k-1 스테이지로부터의 제 k-1 출력펄스에 응답하여 인에이블된다.
각 스테이지(ST1 내지 STn)는 다음단 스테이지로부터의 출력펄스에 응답하여 디스에이블된다. 상기 디스에이블된 스테이지는 방전용 전압원(VSS)을 해당 게이트 라인에 공급하여 상기 게이트 라인을 방전시킨다.
즉, 제 k 스테이지지는 제 k+1 스테이지로부터의 제 k+1 출력펄스에 응답하여 디스에이블된다.
단, 가장 상측에 위치한 제 1 스테이지(ST1)의 전단에는 스테이지가 존재하지 않으므로, 상기 제 1 스테이지(ST1)는 타이밍 콘트롤러에 의해 제어되는 레벨 쉬프터로부터의 스타트 펄스(Vst)를 공급받아 인에이블된다.
또한, 더미 스테이지(STn+1)의 후단에는 스테이지가 존재하지 않으므로, 상기 더미 스테이지(STn+1)는 상기 스타트 펄스(Vst)를 공급받아 디스에이블된다.
여기서, 각 스테이지(ST1 내지 STn+1)에 구비된 회로구성을 살펴보면 다음과 같다.
도 5는 도 2의 제 3 스테이지에 구비된 회로 구성을 나타낸 도면이다.
각 스테이지(ST1 내지 STn+1)는 노드(n), 충전용 스위칭소자(Trc), 방전용 스위칭소자(Trd), 풀업 스위칭소자(Trup), 제 1 풀다운 스위칭소자(Trdw1), 제 2 풀다운 스위칭소자(Trdw2), 및 제 1 노이즈 방지용 스위칭소자(Trn1), 및 제 2 노이즈 제거용 방지용 스위칭소자(Trn2)를 포함한다.
제 k 스테이지에 구비된 충전용 스위칭소자(Trc)는 제 k-1 스테이지로부터의 제 k-1 출력펄스에 응답하여 충전용 전압원(VDD)을 상기 제 k 스테이지의 노드(n)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 충전용 스위칭소자(Trc)의 게이트단자는 제 k-1 스테이지의 출력단자에 접속되며, 드레인단자는 상기 충전용 전압원(VDD)을 전송하는 전원라인에 접속되며, 그리고 소스단자는 상기 제 k 스테이지의 노드(n)에 접속된다.
예를들어, 도 5의 제 3 스테이지(ST3)에 구비된 충전용 스위칭소자(Trc)는 제 2 스테이지(ST2)로부터의 제 2 출력펄스(Vout2)에 응답하여 충전용 전압원(VDD)을 상기 제 3 스테이지(ST3)의 노드(n)에 공급한다.
제 k 스테이지에 구비된 방전용 스위칭소자(Trd)는 제 k+1 스테이지로부터의 제 k+1 출력펄스에 응답하여 방전용 전압원(VSS)을 상기 제 k 스테이지의 노드(n)에 공급한다. 이를 위해, 상기 제 k 스테이지에 구비된 방전용 스위칭소자(Trd)의 게이트단자는 제 k+1 스테이지의 출력단자에 접속되며, 드레인단자는 상기 제 k 스테이지의 노드(n)에 접속되며, 그리고 소스단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를들어, 도 5의 제 3 스테이지(ST3)에 구비된 방전용 스위칭소자(Trd)는 제 4 스테이지(ST4)로부터의 제 4 출력펄스(Vout4)에 응답하여 방전용 전압원(VSS)을 상기 제 3 스테이지(ST3)의 노드(n)에 공급한다.
제 k 스테이지에 구비된 풀업 스위칭소자(Trup)는 상기 제 k 스테이지의 노드(n)에 공급된 충전용 전압원(VDD)에 응답하여 클럭펄스를 출력펄스로서 출력하 고, 이 출력펄스를 제 k 게이트 라인, 제 k-1 스테이지, 및 제 k+1 스테이지에 공급한다.
이를 위해, 상기 제 k 스테이지에 구비된 풀업 스위칭소자의 게이트단자는 상기 제 k 스테이지의 노드(n)에 접속되며, 드레인단자는 상기 클럭펄스를 전송하는 클럭전송라인에 접속되며, 그리고 소스단자는 제 k 게이트 라인, 제 k-1 스테이지의 입력단자, 제 k+1 스테이지의 입력단자에 접속된다.
예를들어, 도 5의 제 3 스테이지(ST3)에 구비된 풀업 스위칭소자는 상기 제 3 스테이지(ST3)의 노드(n)에 공급된 충전용 전압원(VDD)에 응답하여, 자신에게 공급된 제 1 클럭펄스를 제 3 출력펄스(Vout3)로서 출력하고, 이 제 3 출력펄스(Vout3)를 제 1 게이트 라인, 제 2 스테이지(ST2), 및 제 4 스테이지(ST4)에 공급한다.
제 k 스테이지에 구비된 제 1 풀다운 스위칭소자(Trdw1)는 A클럭펄스(Aclk1 또는 Aclk2)에 응답하여 방전용 전압원(VSS)을 제 k 게이트 라인에 공급한다. 상기 제 1 풀다운 스위칭소자(Trdw1)에 공급되는 A클럭펄스(Aclk1 또는 Aclk2)는 제 k+1 스테이지에 구비된 풀업 스위칭소자(Trup)에 공급되는 클럭펄스와 동일한 위상을 갖는 클럭펄스이다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 풀다운 스위칭소자(Trdw1)의 게이트단자는 상기 A클럭펄스(Aclk1 또는 Aclk2)를 전송하는 클럭전송라인에 접속되며, 드레인단자는 상기 제 k 게이트 라인에 접속되며, 그리고 소스단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를들어, 도 5의 제 3 스테이지(ST3)에 구비된 제 1 풀다운 스위칭소 자(Trdw1)는 제 2 A클럭펄스(Aclk2)에 응답하여 방전용 전압원(VSS)을 제 3 게이트 라인에 공급한다.
제 k 스테이지에 구비된 제 2 풀다운 스위칭소자(Trdw2)는 B클럭펄스(Bclk1 또는 Bclk2)에 응답하여 방전용 전압원(VSS)을 제 k 게이트 라인에 공급한다. 상기 제 2 풀다운 스위칭소자(Trdw2)에 공급되는 B클럭펄스(Bclk1 또는 Bclk2)는 제 k+1 스테이지에 구비된 풀업 스위칭소자(Trup)에 공급되는 클럭펄스와 동일한 위상을 갖는 클럭펄스이다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 풀다운 스위칭소자(Trdw2)의 게이트단자는 상기 B클럭펄스(Bclk1 또는 Bclk2)를 전송하는 클럭전송라인에 접속되며, 드레인단자는 상기 제 k 게이트 라인에 접속되며, 그리고 소스단자는 상기 방전용 전압원(VSS)을 전송하는 전원라인에 접속된다.
예를들어, 도 5의 제 3 스테이지(ST3)에 구비된 제 2 풀다운 스위칭소자(Trdw2)는 제 2 B클럭펄스(Bclk2)에 응답하여 방전용 전압원(VSS)을 제 3 게이트 라인에 공급한다.
제 k 스테이지에 구비된 제 1 노이즈 제거용 스위칭소자(Trn1)는 A클럭펄스(Aclk1 또는 Aclk2)에 응답하여 제 k 스테이지의 노드(n)와 상기 풀업 스위칭소자(Trup)의 출력단자(소스단자)간을 단락시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 1 노이즈 제거용 스위칭소자(Trn1)의 게이트단자는 상기 A클럭펄스(Aclk1 또는 Aclk2)를 전송하는 클럭전송라인에 접속되며, 드레인단자는 상기 제 k 스테이지의 노드(n)에 접속되며, 그리고 소스단자는 상기 제 k 스테이지에 구비된 풀업 스위칭소자(Trup)의 소스단자에 접속된다.
예를들어, 도 5의 제 3 스테이지(ST3)에 구비된 제 1 노이즈 제거용 스위칭소자(Trn1)는 제 1 A클럭펄스(Aclk1)에 응답하여 제 3 스테이지(ST3)의 노드(n)와 상기 제 3 스테이지(ST3)에 구비된 풀업 스위칭소자(Trup)의 출력단자(소스단자)간을 단락시킨다.
제 k 스테이지에 구비된 제 2 노이즈 제거용 스위칭소자(Trn2)는 B클럭펄스(Bclk1 또는 Bclk2)에 응답하여 제 k 스테이지의 노드(n)와 상기 풀업 스위칭소자(Trup)의 출력단자(소스단자)간을 단락시킨다. 이를 위해, 상기 제 k 스테이지에 구비된 제 2 노이즈 제거용 스위칭소자(Trn2)의 게이트단자는 상기 B클럭펄스(Bclk1 또는 Bclk2)를 전송하는 클럭전송라인에 접속되며, 드레인단자는 상기 제 k 스테이지의 노드(n)에 접속되며, 그리고 소스단자는 상기 제 k 스테이지에 구비된 풀업 스위칭소자(Trup)의 소스단자에 접속된다.
예를들어, 도 5의 제 3 스테이지(ST3)에 구비된 제 1 노이즈 제거용 스위칭소자(Trn1)는 제 1 B클럭펄스(Bclk1)에 응답하여 제 3 스테이지(ST3)의 노드(n)와 상기 제 3 스테이지(ST3)에 구비된 풀업 스위칭소자(Trup)의 출력단자(소스단자)간을 단락시킨다.
이와 같이 회로 구성을 갖는 쉬프트 레지스터의 동작을 상세히 설명하면 다음과 같다.
도 6은 도 5의 회로 구성을 갖는 제 1 내지 제 3 스테이지를 나타낸 도면이다.
먼저, 제 1 프레임 기간 중에서 초기 기간(T0)동안의 동작을 설명하면 다음 과 같다.
여기서, 도 3a에 도시된 바와 같이, 제 1 프레임 기간동안 A클럭펄스(Aclk1, Aclk2)가 주기적으로 하이 및 로우 상태를 나타내고, B클럭펄스(Bclk1, Bclk2)가 로우 상태로 유지된다. 그리고, 도 3b에 도시된 바와 같이, 제 2 프레임 기간동안 B클럭펄스(Bclk1, Bclk2)가 주기적으로 하이 및 로우 상태를 나타내고, 상기 A클럭펄스(Aclk1, Aclk2)가 로우 상태로 유지된다. 각 프레임 기간은 상기 초기 기간(T0) 내지 제 i 기간(i는 자연수)을 포함한다.
따라서, 상기 제 1 프레임 기간동안 게이트단자를 통해 제 1 B클럭펄스(Bclk1)를 공급받는 제 2 노이즈 제거용 스위칭소자(Trn2)와, 게이트단자를 통해 제 2 B클럭펄스(Bclk2)를 공급받는 제 2 풀다운 스위칭소자(Trdw2)는 상기 제 1 프레임 기간동안 턴-오프상태로 유지된다.
상기 초기 기간(T0) 동안에는, 도 3에 도시된 바와 같이, 스타트 펄스(Vst)만 하이 상태로 유지되고, 나머지 클럭펄스들(clk1, clk2, Aclk1, Aclk2, Bclk1, Bclk2)은 로우 상태로 유지된다.
상기 스타트 펄스(Vst)는 제 1 스테이지(ST1)에 입력된다. 구체적으로, 도 6에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)에 구비된 충전용 스위칭소자(Trc)의 게이트단자에 공급된다.
그러면, 상기 제 1 스테이지(ST1)의 충전용 스위칭소자(Trc)가 턴-온된다.
상기 턴-온된 충전용 스위칭소자(Trc)를 통해 충전용 전압원(VDD)이 상기 제 1 테이지(ST1)의 노드(n)에 공급된다. 이에 따라, 상기 제 1 스테이지(ST1)의 노 드(n)가 상기 충전용 전압원(VDD)에 의해 충전되며, 상기 충전된 노드(n)에 게이트단자가 접속된 풀업 스위칭소자(Trup)가 턴-온된다.
이어서, 제 1 기간(T1)동안의 동작을 설명하면 다음과 같다.
제 1 기간(T1)동안에는, 도 3a에 도시된 바와 같이, 제 1 클럭펄스(clk1) 및 제 1 A클럭펄스(Aclk1)만 하이 상태로 유지되고, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(clk2, Aclk2, Bclk1, Bclk2)은 로우 상태로 유지된다.
따라서, 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1)의 충전용 스위칭소자(Trc)가 턴-오프된다.
이때, 상기 충전용 스위칭소자(Trc)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 노드(n)가 플로팅 상태로 유지된다.
상기 제 1 스테이지(ST1)의 노드(n)가 상기 초기 기간(T0)동안 인가되었던 충전용 전압원(VDD)에 의해 계속 충전 상태로 유지됨에 따라, 상기 노드(n)에 게이트단자가 접속된 제 1 스테이지(ST1)의 풀업 스위칭소자(Trup)가 턴-온상태로 유지된다.
이때, 상기 턴-온된 풀업 스위칭소자(Trup)의 드레인단자에 상기 제 1 클럭펄스(clk1)가 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 노드(n)에 충전된 충전용 전압원(VDD)이 증폭된다(부트스트래핑 현상 bootstrapping). 이와 같은 증폭은 상기 노드(n)가 플로팅 상태이기 때문에 발생한다.
따라서, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trup)의 드레인단자에 공급된 제 1 클럭펄스(clk1)는 상기 풀업 스위칭소자(Trup)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trup)로부터 출력된 제 1 클럭펄스(clk1)가 제 1 출력펄스(Vout1)이다.
한편, 상기 제 1 기간(T1)에 출력된 제 1 A클럭펄스(Aclk1)는 상기 제 1 스테이지(ST1)에 구비된 제 1 노이즈 제거용 스위칭소자(Trn1)의 게이트단자에 공급된다. 그러면, 상기 제 1 노이즈 제거용 스위칭소자(Trn1)는 턴-온되고, 이에 따라 상기 제 1 스테이지(ST1)의 노드(n)와 풀업 스위칭소자(Trup)의 소스단자간이 단락된다.
상기 제 1 기간(T1)에는 상기 풀업 스위칭소자(Trup)로부터 하이 상태의 제 1·출력펄스(Vout1)가 출력되므로, 상기 제 1 스테이지(ST1)의 노드(n), 상기 풀업 스위칭소자(Trup)의 드레인단자, 및 소스단자가 모두 하이 상태로 유지된다.
이 제 1 노이즈 제거용 스위칭소자(Trn1)는 상기 노드(n)가 충전 상태일 때 상기 풀업 스위칭소자(Trup)의 출력에 아무런 영향을 주지 않는다. 다만, 이 제 1 노이즈 제거용 스위칭소자(Trn1)는 상기 노드(n)가 방전 상태에서 플로팅 되었을 때 상기 노드(n)에 주기적으로 방전용 전압원(VSS)을 공급함으로써, 상기 노드(n)의 신호상태를 안정화시키는 역할을 한다. 이에 대해서는 이후에 더 구체적으로 설명하기로 한다.
한편, 상기 제 1 스테이지(ST1)로부터 출력된 제 1 출력펄스(Vout1)는 제 1 게이트 라인에 공급되어 상기 제 1 게이트 라인을 구동시키는 스캔펄스로서 작용한다.
또한, 상기 제 1 기간(T1)에 상기 제 1 스테이지(ST1)로부터 출력된 제 1 출 력펄스(Vout1)는 제 2 스테이지(ST2)에 공급되어 상기 제 2 스테이지(ST2)의 노드(n)를 충전시키는 스타트 펄스로서 작용한다.
이에 따라, 상기 제 2 스테이지(ST2)는, 상술한 초기 기간(T0)동안에 제 1 스테이지(ST1)가 인에이블되듯이, 동일한 방식으로 인에이블된다.
즉, 제 1 기간(T1)에 상기 제 1 스테이지(ST1)로부터 출력된 제 1 출력펄스(Vout1)는 상기 제 2 스테이지(ST2)에 구비된 충전용 스위칭소자(Trc)의 게이트단자에 공급된다. 따라서, 상기 제 1 기간(T1)에 상기 제 2 스테이지(ST2)의 노드(n)가 충전되고, 이 충전된 노드(n)에 접속된 풀업 스위칭소자(Trup)가 턴-온된다.
이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)동안에는, 도 3a에 도시된 바와 같이, 제 2 클럭펄스(clk2) 및 제 2 A클럭펄스(Aclk2)만 하이 상태로 유지된다. 반면, 상기 스타트 펄스(Vst)를 포함함 나머지 클럭펄스들(clk1, Aclk1, Bclk1, Bclk2), 및 제 1 출력펄스(Vout1)는 로우 상태로 유지된다.
따라서, 로우 상태의 제 1 출력펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 충전용 스위칭소자(Trc)가 턴-오프된다.
이때, 상기 충전용 스위칭소자(Trc)가 턴-오프됨에 따라, 상기 제 2 스테이지(ST2)의 노드(n)가 플로팅 상태로 유지된다.
상기 제 2 스테이지(ST2)의 노드(n)가 상기 제 1 기간(T1)동안 인가되었던 충전용 전압원(VDD)에 의해 계속 충전 상태로 유지됨에 따라, 상기 노드(n)에 게이 트단자가 접속된 제 2 스테이지(ST2)의 풀업 스위칭소자(Trup)가 턴-온상태를 유지한다.
이때, 상기 턴-온된 풀업 스위칭소자(Trup)의 드레인단자에 상기 제 2 클럭펄스(clk2)가 공급된다. 그러면, 상기 제 2 스테이지(ST2)의 노드(n)에 충전된 충전용 전압원(VDD)이 증폭된다.
따라서, 상기 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Trup)의 드레인단자에 공급된 제 2 클럭펄스(clk2)는 상기 풀업 스위칭소자(Trup)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trup)로부터 출력된 제 2 클럭펄스(clk2)가 제 2 출력펄스(Vout2)이다.
이 출력된 제 2 출력펄스(Vout2)는 제 2 게이트 라인에 공급되어 상기 제 2 게이트 라인을 구동시키는 스캔펄스로서 작용한다.
또한, 상기 제 2 스테이지(ST2)로부터 출력된 제 2 출력펄스(Vout2)는 제 3 스테이지(ST3)에 공급되어 상술한 바와 같은 방식으로 제 3 스테이지(ST3)를 인에이블시킨다.
또한, 상기 제 2 스테이지(ST2)로부터 출력된 제 2 출력펄스(Vout2)는 제 1 스테이지(ST1)에 공급되어 상기 제 1 스테이지(ST1)의 제 1 노드(n)를 방전시키는 역할을 한다. 즉, 상기 제 1 스테이지(ST1)는 상기 제 2 스테이지(ST2)로부터의 제 2 출력펄스(Vout2)에 응답하여 디스에이블된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)로부터 출력된 제 2 출력 펄스(Vout2)는 상기 제 1 스테이지(ST1)에 구비된 방전용 스위칭소자(Trd)의 게이트단자에 공급된다.
그러면, 상기 방전용 스위칭소자(Trd)가 턴-온되고, 이때 상기 턴-온된 방전용 스위칭소자(Trd)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 노드(n)에 공급된다. 그러면, 상기 노드(n)가 방전되고, 이 방전된 제 1 스테이지(ST1)의 노드(n)에 게이트단자가 접속된 풀업 스위칭소자(Trup)가 턴-오프된다.
한편, 상기 제 2 A클럭펄스(Aclk2)는 상기 제 1 스테이지(ST1)에 구비된 제 1 풀다운 스위칭소자(Trdw1)의 게이트단자에 공급된다. 이에 따라, 상기 제 1 풀다운 스위칭소자(Trdw1)가 턴-온된다. 그러면, 상기 턴-온된 제 1 풀다운 스위칭소자(Trdw1)를 통해 방전용 전압원(VSS)이 제 1 게이트 라인에 공급된다. 이에 따라, 상기 제 1 게이트 라인이 방전된다.
다음으로, 제 3 기간(T3)동안의 동작을 설명하면 다음과 같다.
제 3 기간(T3)동안에는, 도 3a에 도시된 바와 같이, 제 1 클럭펄스(clk1) 및 제 1 A클럭펄스(Aclk1)만 하이 상태로 유지된다. 그리고, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(clk2, Aclk2, Bclk1, Bclk2)과, 제 1 및 제 2 출력펄스(Vout1, Vout2)는 로우 상태로 유지된다.
상기 인에이블된 제 3 스테이지(ST3)는 상기 제 1 클럭펄스(clk1)를 공급받아 제 3 출력펄스(Vout3)를 출력하고, 이 제 3 출력펄스(Vout3)를 제 3 게이트 라인, 제 2 스테이지(ST2), 및 제 4 스테이지(ST4)에 공급한다.
한편, 상기 제 3 기간(T3)에 출력된 제 1 클럭펄스(clk1) 및 제 1 A클럭펄 스(Aclk1)는 제 1 스테이지(ST1)에도 공급된다.
즉, 상기 제 1 클럭펄스(clk1)는 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trup)의 드레인단자에 공급되고, 상기 제 1 A클럭펄스(Aclk1)는 제 1 노이즈 제거용 스위칭소자(Trn1)의 게이트단자에 공급된다.
이 제 3 기간(T3)에 상기 제 1 스테이지(ST1)의 노드(n)는 방전 상태이므로, 상기 풀업 스위칭소자(Trup)는 턴-오프상태이다. 따라서, 상기 제 3 기간(T3)에 상기 제 1 스테이지(ST1)의 풀업 스위칭소자(Trup)는 출력을 발생하지 않는다.
한편, 상기 제 1 노이즈 제거용 스위칭소자(Trn1)는 상기 제 1 A클럭펄스(clk1)에 의해 턴-온된다. 그러면, 상기 턴-온된 제 1 노이즈 제거용 스위칭소자(Trn1)를 통해 제 1 게이트 라인의 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 노드(n)에 공급된다.
상기 제 1 게이트 라인에는, 상기 제 1 스테이지(ST1)의 제 1 풀다운 스위칭소자(Trdw1)에 의해 발생되는 방전용 전압원(VSS)이 주기적으로 계속해서 공급되고 있다.
상기 제 1 스테이지(ST1)의 제 1 풀다운 스위칭소자(Trdw1)는 제 2 기간(T2)부터 이 기간을 포함하는 한 프레임 기간이 종료될 때 까지 주기적으로 턴-온된다. 이는 상기 제 1 풀다운 스위칭소자(Trdw1)의 게이트단자에 제 2 A클럭펄스(Aclk2)가 주기적으로 공급되기 때문이다.
이에 따라, 상기 제 1 게이트 라인에는 제 2 기간(T2)이후부터 상기 제 2 A클럭펄스(Aclk2)가 하이 상태를 나타낼 때마다 방전용 전압원(VSS)이 공급된다.
한편, 상기 제 1 스테이지(ST1)의 제 1 노이즈 제거용 스위칭소자(Trn1)는 제 1 A클럭펄스(Aclk1)가 출력될 때마다 주기적으로 턴-온되는데, 이 턴-온된 제 1 노이즈 제거용 스위칭소자(Trn1)를 통해 상기 제 1 게이트 라인으로부터의 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 노드(n)에 주기적으로 공급된다.
따라서, 상기 제 1 스테이지(ST1)가 제 1 출력펄스(Vout1)를 출력한 이후부터, 상기 제 1 스테이지(ST1)의 노드(n)가 안정적으로 방전 상태로 유지된다.
결국, 상기 제 1 스테이지(ST1)의 출력 기간 이후에 상기 풀업 스위칭소자(Trup)의 드레인단자에 제 1 클럭펄스(clk1)가 공급되더라도, 상기 노드(n)가 커플링 현상에 의해 충전되는 것을 방지할 수 있다.
다음 제 2 프레임 기간에는, 도 3b에 도시된 바와 같이, B클럭펄스(Bclk1, Bclk2)가 주기적으로 하이 및 로우 상태를 나타내고, 상기 A클럭펄스(Aclk1, Aclk2)가 로우 상태로 유지된다. 따라서, 상기 제 2 프레임 기간동안 상기 제 1 A클럭펄스(Aclk1)를 공급받는 제 1 노이즈 제거용 스위칭소자(Trn1)와, 제 2 A클럭펄스(Aclk2)를 공급받는 제 1 풀다운 스위칭소자(Trdw1)는 상기 제 1 프레임 기간동안 턴-오프상태로 유지된다.
반면, 상기 제 2 프레임 기간동안 상기 제 1 B클럭펄스(Bclk1)를 공급받는 제 2 노이즈 제거용 스위칭소자(Trn2)와, 제 2 B클럭펄스(Bclk2)를 공급받는 제 2 풀다운 스위칭소자(Trdw2)는 상기 제 1 프레임 기간동안 주기적으로 턴-온된다.
이와 같이, 기수번째 프레임 기간에는 상기 제 1 풀다운 스위칭소자(Trdw1) 및 제 1 노이즈 제거용 스위칭소자(Trn1)가 동작하며, 상기 제 2 풀다운 스위칭소 자(Trdw2) 및 제 2 노이즈 제거용 스위칭소자(Trn2)가 동작하지 않는다. 즉, 상기 기수번째 프레임 기간동안 상기 제 2 풀다운 스위칭소자(Trdw2) 및 제 2 노이즈 제거용 스위칭소자(Trn2)가 휴지 상태를 갖는다.
반면, 우수번째 프레임 기간에는 상기 제 2 풀다운 스위칭소자(Trdw2) 및 제 2 노이즈 제거용 스위칭소자(Trn2)가 동작하며, 상기 제 1 풀다운 스위칭소자(Trdw1) 및 제 1 노이즈 제거용 스위칭소자(Trn1)가 동작하지 않는다. 즉, 상기 우수번째 프레임 기간동안 상기 제 1 풀다운 스위칭소자(Trdw1) 및 제 1 노이즈 제거용 스위칭소자(Trn1)가 휴지 상태를 갖는다.
따라서, 상기 각 풀다운 스위칭소자(Trdw1, Trdw2) 및 각 노이즈 제거용 스위칭소자(Trn1, Trn2)의 열화를 방지할 수 있다.
이하, 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 설명하면 다음과 같다.
도 7은 본 발명의 제 2 실시예에 따른 쉬프트 레지스터를 나타낸 도면이고, 도 8a 및 도 8b는 도 7의 쉬프트 레지스터에 공급되는 각종 신호 및 상기 쉬프트 레지스터로부터 출력되는 출력펄스의 타이밍도를 나타낸 도면이다.
본 발명의 제 2 실시예에 따른 쉬프트 레지스터는, 도 7에 도시된 바와 같이, 서로 종속적으로 연결된 n개의 스테이지들(ST1 내지 STn) 및 더미 스테이지(STn+1)를 포함한다.
상기 스테이지들(ST1 내지 STn+1)간의 접속관계는, 상술한 제 1 실시예의 스테이지들의 그것과 동일하므로, 이에 대한 설명은 생략한다.
각 스테이지(ST1 내지 STn+1)는 충전용 전압원(VDD), 방전용 전압원(VSS), 제 1 A클럭펄스(Aclk1), 제 2 A클럭펄스(Aclk2), 제 1 B클럭펄스(Bclk1), 제 2 B클럭펄스(Bclk2)를 공급받는다.
또한, 제 1 스테이지(ST1)는 상기 상술한 신호 이외에도 스타트 펄스(Vst)를 더 공급받는다.
상기 각 전원(VDD, VSS) 및 각 클럭펄스(Aclk1, Aclk2, Bclk1, Bclk2)는 제 1 실시예에서 상술한 그것들과 동일하므로, 이에 대한 설명은 생략한다.
여기서, 각 스테이지(ST1 내지 STn+1)에 구비된 회로구성을 살펴보면 다음과 같다.
도 9는 도 7의 제 3 스테이지에 구비된 회로 구성을 나타낸 도면이다.
각 스테이지는 노드(n), 충전용 스위칭소자(Trc), 방전용 스위칭소자(Trd), 제 1 풀업 스위칭소자(Trup1), 제 2 풀업 스위칭소자(Trup2), 제 1 풀다운 스위칭소자(Trdw1), 제 2 풀다운 스위칭소자(Trdw2), 및 제 1 노이즈 제거용 스위칭소자(Trn1), 및 제 2 노이즈 제거용 스위칭소자(Trn2)를 포함한다.
여기서, 도 9에 도시된 노드(n), 충전용 스위칭소자(Trc), 방전용 스위칭소자(Trd), 제 1 풀다운 스위칭소자(Trdw1), 제 2 풀다운 스위칭소자(Trdw2), 및 제 1 노이즈 제거용 스위칭소자(Trn1), 및 제 2 노이즈 제거용 스위칭소자(Trn2)는 제 1 실시예에서의 그것들과 동일하므로 이에 대한 설명은 생략한다.
제 1 및 제 2 풀업 스위칭소자(Trup1, Trup2)에 대하여 설명하면 다음과 같다.
제 k 스테이지에 구비된 제 1 풀업 스위칭소자(Trup1)는 상기 제 k 스테이지의 노드(n)에 공급된 충전용 전압원(VDD)에 응답하여 A클럭펄스(Aclk1 또는 Aclk2)를 출력펄스로서 출력하고, 이 출력펄스를 제 k 게이트 라인, 제 k-1 스테이지, 및 제 k+1 스테이지에 공급한다.
이를 위해, 상기 제 k 스테이지에 구비된 제 1 풀업 스위칭소자(Trup1)의 게이트단자는 상기 제 k 스테이지의 노드(n)에 접속되며, 드레인단자는 상기 A클럭펄스(Aclk1 또는 Aclk2)를 전송하는 클럭전송라인에 접속되며, 그리고 소스단자는 제 k 게이트 라인, 제 k-1 스테이지의 입력단자, 제 k+1 스테이지의 입력단자에 접속된다.
예를들어, 도 9의 제 3 스테이지(ST3)에 구비된 제 1 풀업 스위칭소자(Trup1)는 상기 제 3 스테이지(ST3)의 노드(n)에 공급된 충전용 전압원(VDD)에 응답하여, 자신에게 공급된 제 1 A클럭펄스(Aclk1)를 제 3 출력펄스(Vout3)로서 출력하고, 이 제 3 출력펄스(Vout3)를 제 1 게이트 라인, 제 2 스테이지(ST2), 및 제 4 스테이지(ST4)에 공급한다.
제 k 스테이지에 구비된 제 2 풀업 스위칭소자(Trup2)는 상기 제 k 스테이지의 노드(n)에 공급된 충전용 전압원(VDD)에 응답하여 B클럭펄스(Bclk1 또는 Bclk2)를 출력펄스로서 출력하고, 이 출력펄스를 제 k 게이트 라인, 제 k-1 스테이지, 및 제 k+1 스테이지에 공급한다.
이를 위해, 상기 제 k 스테이지에 구비된 제 2 풀업 스위칭소자(Trup2)의 게이트단자는 상기 제 k 스테이지의 노드(n)에 접속되며, 드레인단자는 상기 B클럭펄 스(Bclk1 또는 Bclk2)를 전송하는 클럭전송라인에 접속되며, 그리고 소스단자는 제 k 게이트 라인, 제 k-1 스테이지의 입력단자, 제 k+1 스테이지의 입력단자에 접속된다.
예를들어, 도 9의 제 3 스테이지(ST3)에 구비된 제 2 풀업 스위칭소자(Trup2)는 상기 제 3 스테이지(ST3)의 노드(n)에 공급된 충전용 전압원(VDD)에 응답하여, 자신에게 공급된 제 1 B클럭펄스(Bclk1)를 제 3 출력펄스(Vout3)로서 출력하고, 이 제 3 출력펄스(Vout3)를 제 1 게이트 라인, 제 2 스테이지(ST2), 및 제 4 스테이지(ST4)에 공급한다.
이와 같이 회로 구성을 갖는 쉬프트 레지스터의 동작을 상세히 설명하면 다음과 같다.
도 10은 도 9의 회로 구성을 갖는 제 1 내지 제 3 스테이지를 나타낸 도면이다.
먼저, 제 1 프레임 기간 중에서 초기 기간(T0)동안의 동작을 설명하면 다음과 같다.
여기서, 도 8a에 도시된 바와 같이, 제 1 프레임 기간동안 A클럭펄스(Aclk1, Aclk2)가 주기적으로 하이 및 로우 상태를 나타내고, B클럭펄스(Bclk1, Bclk2)가 로우 상태로 유지된다. 그리고, 도 8b에 도시된 바와 같이, 제 2 프레임 기간동안 B클럭펄스(Bclk1, Bclk2)가 주기적으로 하이 및 로우 상태를 나타내고, 상기 A클럭펄스(Aclk1, Aclk2)가 로우 상태로 유지된다. 각 프레임 기간은 상기 초기 기간(T0) 내지 제 i 기간(i는 자연수)을 포함한다.
따라서, 상기 제 1 프레임 기간동안 게이트단자를 통해 제 1 B클럭펄스(Bclk1)를 공급받는 제 2 노이즈 제거용 스위칭소자(Trn2)와, 게이트단자를 통해 제 2 B클럭펄스(Bclk2)를 공급받는 제 2 풀다운 스위칭소자(Trdw2)는 상기 제 1 프레임 기간동안 턴-오프상태로 유지된다.
상기 초기 기간(T0) 동안에는, 도 8a에 도시된 바와 같이, 스타트 펄스(Vst)만 하이 상태로 유지되고, 나머지 클럭펄스들(Aclk1, Aclk2, Bclk1, Bclk2)은 로우 상태로 유지된다.
상기 스타트 펄스(Vst)는 제 1 스테이지(ST1)에 입력된다. 구체적으로, 도 10에 도시된 바와 같이, 상기 스타트 펄스(Vst)는 상기 제 1 스테이지(ST1)에 구비된 충전용 스위칭소자(Trc)의 게이트단자에 공급된다.
그러면, 상기 제 1 스테이지(ST1)의 충전용 스위칭소자(Trc)가 턴-온된다.
상기 턴-온된 충전용 스위칭소자(Trc)를 통해 충전용 전압원(VDD)이 상기 제 1 테이지(ST1)의 노드(n)에 공급된다. 이에 따라, 상기 제 1 스테이지(ST1)의 노드(n)가 상기 충전용 전압원(VDD)에 의해 충전되며, 상기 충전된 노드(n)에 게이트단자가 접속된 풀업 스위칭소자(Trup)가 턴-온된다.
이어서, 제 1 기간(T1)동안의 동작을 설명하면 다음과 같다.
제 1 기간(T1)동안에는, 도 8a에 도시된 바와 같이, 제 1 A클럭펄스(Aclk1)만 하이 상태로 유지되고, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들( Aclk2, Bclk1, Bclk2)은 로우 상태로 유지된다.
따라서, 로우 상태의 스타트 펄스(Vst)에 응답하여 상기 제 1 스테이지(ST1) 의 충전용 스위칭소자(Trc)가 턴-오프된다.
이때, 상기 충전용 스위칭소자(Trc)가 턴-오프됨에 따라, 상기 제 1 스테이지(ST1)의 노드(n)가 플로팅 상태로 유지된다.
상기 제 1 스테이지(ST1)의 노드(n)가 상기 초기 기간(T0)동안 인가되었던 충전용 전압원(VDD)에 의해 계속 충전 상태로 유지됨에 따라, 상기 노드(n)에 게이트단자가 접속된 제 1 스테이지(ST1)의 풀업 스위칭소자(Trup)가 턴-온상태로 유지된다.
이때, 상기 턴-온된 풀업 스위칭소자(Trup)의 드레인단자에 상기 제 1 A클럭펄스(Aclk1)가 공급된다. 그러면, 상기 제 1 스테이지(ST1)의 노드(n)에 충전된 충전용 전압원(VDD)이 증폭된다(부트스트래핑 현상 bootstrapping). 이와 같은 증폭은 상기 노드(n)가 플로팅 상태이기 때문에 발생한다.
따라서, 상기 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trup)의 드레인단자에 공급된 제 1 A클럭펄스(Aclk1)는 상기 풀업 스위칭소자(Trup)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trup)로부터 출력된 제 1 A클럭펄스(Aclk1)가 제 1 출력펄스(Vout1)이다.
한편, 상기 제 1 기간(T1)에 출력된 제 1 A클럭펄스(Aclk1)는 상기 제 1 스테이지(ST1)에 구비된 제 1 노이즈 제거용 스위칭소자(Trn1)의 게이트단자에 공급된다. 그러면, 상기 제 1 노이즈 제거용 스위칭소자(Trn1)는 턴-온되고, 이에 따라 상기 제 1 스테이지(ST1)의 노드(n)와 풀업 스위칭소자(Trup)의 소스단자간이 단락된다.
상기 제 1 기간(T1)에는 상기 풀업 스위칭소자(Trup)로부터 하이 상태의 제 1·출력펄스(Vout1)가 출력되므로, 상기 제 1 스테이지(ST1)의 노드(n), 상기 풀업 스위칭소자(Trup)의 드레인단자, 및 소스단자가 모두 하이 상태로 유지된다.
이 제 1 노이즈 제거용 스위칭소자(Trn1)는 상기 노드(n)가 충전 상태일 때 상기 풀업 스위칭소자(Trup)의 출력에 아무런 영향을 주지 않는다. 다만, 이 제 1 노이즈 제거용 스위칭소자(Trn1)는 상기 노드(n)가 방전 상태에서 플로팅 되었을 때 상기 노드(n)에 주기적으로 방전용 전압원(VSS)을 공급함으로써, 상기 노드(n)의 신호상태를 안정화시키는 역할을 한다. 이는 제 1 실시예에서 설명한 노이즈 제거용 스위칭소자와 동일하므로, 이에 대한 자세한 설명은 생략한다.
한편, 상기 제 1 스테이지(ST1)로부터 출력된 제 1 출력펄스(Vout1)는 제 1 게이트 라인에 공급되어 상기 제 1 게이트 라인을 구동시키는 스캔펄스로서 작용한다.
또한, 상기 제 1 기간(T1)에 상기 제 1 스테이지(ST1)로부터 출력된 제 1 출력펄스(Vout1)는 제 2 스테이지(ST2)에 공급되어 상기 제 2 스테이지(ST2)의 노드(n)를 충전시키는 스타트 펄스로서 작용한다.
이에 따라, 상기 제 2 스테이지(ST2)는, 상술한 초기 기간(T0)동안에 제 1 스테이지(ST1)가 인에이블되듯이, 동일한 방식으로 인에이블된다.
즉, 제 1 기간(T1)에 상기 제 1 스테이지(ST1)로부터 출력된 제 1 출력펄스(Vout1)는 상기 제 2 스테이지(ST2)에 구비된 충전용 스위칭소자(Trc)의 게이트단자에 공급된다. 따라서, 상기 제 1 기간(T1)에 상기 제 2 스테이지(ST2)의 노 드(n)가 충전되고, 이 충전된 노드(n)에 접속된 풀업 스위칭소자(Trup)가 턴-온된다.
이어서, 제 2 기간(T2)동안의 동작을 설명하면 다음과 같다.
상기 제 2 기간(T2)동안에는, 도 8a에 도시된 바와 같이, 제 2 A클럭펄스(Aclk2)만 하이 상태로 유지된다. 반면, 상기 스타트 펄스(Vst)를 포함함 나머지 클럭펄스들(Aclk1, Bclk1, Bclk2), 및 제 1 출력펄스(Vout1)는 로우 상태로 유지된다.
따라서, 로우 상태의 제 1 출력펄스(Vout1)에 응답하여 상기 제 2 스테이지(ST2)의 충전용 스위칭소자(Trc)가 턴-오프된다.
이때, 상기 충전용 스위칭소자(Trc)가 턴-오프됨에 따라, 상기 제 2 스테이지(ST2)의 노드(n)가 플로팅 상태로 유지된다.
상기 제 2 스테이지(ST2)의 노드(n)가 상기 제 1 기간(T1)동안 인가되었던 충전용 전압원(VDD)에 의해 계속 충전 상태로 유지됨에 따라, 상기 노드(n)에 게이트단자가 접속된 제 2 스테이지(ST2)의 풀업 스위칭소자(Trup)가 턴-온상태를 유지한다.
이때, 상기 턴-온된 풀업 스위칭소자(Trup)의 드레인단자에 상기 제 2 A클럭펄스(Aclk2)가 공급된다. 그러면, 상기 제 2 스테이지(ST2)의 노드(n)에 충전된 충전용 전압원(VDD)이 증폭된다.
따라서, 상기 제 2 스테이지(ST2)에 구비된 풀업 스위칭소자(Trup)의 드레인단자에 공급된 제 2 A클럭펄스(Aclk2)는 상기 풀업 스위칭소자(Trup)의 소스단자를 통해 안정적으로 출력된다. 상기 풀업 스위칭소자(Trup)로부터 출력된 제 2 A클럭펄스(Aclk2)가 제 2 출력펄스(Vout2)이다.
이 출력된 제 2 출력펄스(Vout2)는 제 2 게이트 라인에 공급되어 상기 제 2 게이트 라인을 구동시키는 스캔펄스로서 작용한다.
또한, 상기 제 2 스테이지(ST2)로부터 출력된 제 2 출력펄스(Vout2)는 제 3 스테이지(ST3)에 공급되어 상술한 바와 같은 방식으로 제 3 스테이지(ST3)를 인에이블시킨다.
또한, 상기 제 2 스테이지(ST2)로부터 출력된 제 2 출력펄스(Vout2)는 제 1 스테이지(ST1)에 공급되어 상기 제 1 스테이지(ST1)의 노드(n)를 방전시키는 역할을 한다. 즉, 상기 제 1 스테이지(ST1)는 상기 제 2 스테이지(ST2)로부터의 제 2 출력펄스(Vout2)에 응답하여 디스에이블된다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 제 2 기간(T2)에 상기 제 2 스테이지(ST2)로부터 출력된 제 2 출력펄스(Vout2)는 상기 제 1 스테이지(ST1)에 구비된 방전용 스위칭소자(Trd)의 게이트단자에 공급된다.
그러면, 상기 방전용 스위칭소자(Trd)가 턴-온되고, 이때 상기 턴-온된 방전용 스위칭소자(Trd)를 통해 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 노드(n)에 공급된다. 그러면, 상기 방전된 제 1 스테이지(ST1)의 노드(n)에 게이트단자가 접속된 풀업 스위칭소자(Trup)가 턴-오프된다.
한편, 상기 제 2 A클럭펄스(Aclk2)는 상기 제 1 스테이지(ST1)에 구비된 제 1 풀다운 스위칭소자(Trdw1)의 게이트단자에 공급된다. 이에 따라, 상기 제 1 풀다운 스위칭소자(Trdw1)가 턴-온된다. 그러면, 상기 턴-온된 제 1 풀다운 스위칭소자(Trdw1)를 통해 방전용 전압원(VSS)이 제 1 게이트 라인에 공급된다. 이에 따라, 상기 제 1 게이트 라인이 방전된다.
다음으로, 제 3 기간(T3)동안의 동작을 설명하면 다음과 같다.
제 3 기간(T3)동안에는, 도 8a에 도시된 바와 같이, 제 1 A클럭펄스(Aclk1)만 하이 상태로 유지된다. 그리고, 상기 스타트 펄스(Vst)를 포함한 나머지 클럭펄스들(Aclk2, Bclk1, Bclk2)과, 제 1 및 제 2 출력펄스(Vout1, Vout2)는 로우 상태로 유지된다.
상기 인에이블된 제 3 스테이지(ST3)는 상기 제 1 A클럭펄스(Aclk1)를 공급받아 제 3 출력펄스(Vout3)를 출력하고, 이 제 3 출력펄스(Vout3)를 제 3 게이트 라인, 제 2 스테이지(ST2), 및 제 4 스테이지(ST4)에 공급한다.
한편, 상기 제 3 기간(T3)에 출력된 제 1 A클럭펄스(Aclk1)는 제 1 스테이지(ST1)에도 공급된다.
즉, 상기 제 1 A클럭펄스(Aclk1)는 제 1 스테이지(ST1)에 구비된 풀업 스위칭소자(Trup)의 드레인단자와, 제 1 노이즈 제거용 스위칭소자(Trn1)의 게이트단자에 공급된다.
이 제 3 기간(T3)에 상기 제 1 스테이지(ST1)의 노드(n)는 방전 상태이므로, 상기 풀업 스위칭소자(Trup)는 턴-오프상태이다. 따라서, 상기 제 3 기간(T3)에 상기 제 1 스테이지(ST1)의 풀업 스위칭소자(Trup)는 출력을 발생하지 않는다.
한편, 상기 제 1 노이즈 제거용 스위칭소자(Trn1)는 상기 제 1 A클럭펄스(Aclk1)에 의해 턴-온된다. 그러면, 상기 턴-온된 제 1 노이즈 제거용 스위칭소자(Trn1)를 통해 제 1 게이트 라인의 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 노드(n)에 공급된다.
상기 제 1 게이트 라인에는, 상기 제 1 스테이지(ST1)의 제 1 풀다운 스위칭소자(Trdw1)에 의해 발생되는 방전용 전압원(VSS)이 주기적으로 계속해서 공급되고 있다.
상기 제 1 스테이지(ST1)의 제 1 풀다운 스위칭소자(Trdw1)는 제 2 기간(T2)부터 이 기간을 포함하는 한 프레임 기간이 종료될 때 까지 주기적으로 턴-온된다. 이는 상기 제 1 풀다운 스위칭소자(Trdw1)의 게이트단자에 제 2 A클럭펄스(Aclk2)가 주기적으로 공급되기 때문이다.
이에 따라, 상기 제 1 게이트 라인에는 제 2 기간(T2)이후부터 상기 제 2 A클럭펄스(Aclk2)가 하이 상태를 나타낼 때마다 방전용 전압원(VSS)이 공급된다.
한편, 상기 제 1 스테이지(ST1)의 제 1 노이즈 제거용 스위칭소자(Trn1)는 제 1 A클럭펄스(Aclk1)가 출력될 때마다 주기적으로 턴-온되는데, 이 턴-온된 제 1 노이즈 제거용 스위칭소자(Trn1)를 통해 상기 제 1 게이트 라인으로부터의 방전용 전압원(VSS)이 상기 제 1 스테이지(ST1)의 노드(n)에 주기적으로 공급된다.
따라서, 상기 제 1 스테이지(ST1)가 제 1 출력펄스(Vout1)를 출력한 이후부터, 상기 제 1 스테이지(ST1)의 노드(n)가 안정적으로 방전 상태로 유지된다.
결국, 제 1 스테이지(ST1)의 출력 기간 이후에 상기 제 1 풀업 스위칭소 자(Trup1)의 드레인단자에 제 1 A클럭펄스(Aclk1)가 공급되더라도, 상기 노드(n)가 커플링 현상에 의해 충전되는 것을 방지할 수 있다.
다음 제 2 프레임 기간에는, 도 8b에 도시된 바와 같이, B클럭펄스(Bclk1, Bclk2)가 주기적으로 하이 및 로우 상태를 나타내고, 상기 A클럭펄스(Aclk1, Aclk2)가 로우 상태로 유지된다. 따라서, 상기 제 2 프레임 기간동안 상기 제 1 A클럭펄스(Aclk1)를 공급받는 제 1 노이즈 제거용 스위칭소자(Trn1)와, 제 2 A클럭펄스(Aclk2)를 공급받는 제 1 풀다운 스위칭소자(Trdw1)는 상기 제 1 프레임 기간동안 턴-오프상태로 유지된다.
반면, 상기 제 2 프레임 기간동안 상기 제 1 B클럭펄스(Bclk1)를 공급받는 제 2 노이즈 제거용 스위칭소자(Trn2)와, 제 2 B클럭펄스(Bclk2)를 공급받는 제 2 풀다운 스위칭소자(Trdw2)는 상기 제 2 프레임 기간동안 주기적으로 턴-온된다.
이와 같이, 기수번째 프레임 기간에는 상기 제 1 풀다운 스위칭소자(Trdw1) 및 제 1 노이즈 제거용 스위칭소자(Trn1)가 동작하며, 상기 제 2 풀다운 스위칭소자(Trdw2) 및 제 2 노이즈 제거용 스위칭소자(Trn2)가 동작하지 않는다. 즉, 상기 기수번째 프레임 기간동안 상기 제 2 풀다운 스위칭소자(Trdw2) 및 제 2 노이즈 제거용 스위칭소자(Trn2)가 휴지 상태를 갖는다.
반면, 우수번째 프레임 기간에는 상기 제 2 풀다운 스위칭소자(Trdw2) 및 제 2 노이즈 제거용 스위칭소자(Trn2)가 동작하며, 상기 제 1 풀다운 스위칭소자(Trdw1) 및 제 1 노이즈 제거용 스위칭소자(Trn1)가 동작하지 않는다. 즉, 상기 우수번째 프레임 기간동안 상기 제 1 풀다운 스위칭소자(Trdw1) 및 제 1 노이즈 제 거용 스위칭소자(Trn1)가 휴지 상태를 갖는다.
따라서, 상기 각 풀다운 스위칭소자(Trdw1, Trdw2) 및 각 노이즈 제거용 스위칭소자(Trn1, Trn2)의 열화를 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 쉬프트 레지스터에는 다음과 같은 효과가 있다.
본 발명의 쉬프트 레지스터는 노이즈 제거용 스위칭소자를 통해 게이트 라인의 방전용 전압원을 노드에 주기적으로 공급함으로써, 커플링 현상에 따른 멀티 출력의 발생을 방지할 수 있다.

Claims (6)

  1. 차례로 출력펄스를 출력하는 다수의 스테이지를 포함하며;
    각 스테이지가,
    외부로부터의 스타트 펄스 또는 전단 스테이지로부터의 출력펄스에 응답하여 충전용 전압원을 노드에 공급하는 충전용 스위칭소자;
    상기 스타트 펄스 또는 다음단 스테이지로부터의 출력펄스에 응답하여 방전용 전압원을 상기 노드에 공급하는 방전용 스위칭소자;
    상기 노드에 공급된 전압원에 따라 제어되어, 출력펄스를 출력하는 제 1 풀업 스위칭소자; 및,
    서로 다른 기간에 동작하며, 동작시 상기 노드와 상기 충전용 스위칭소자간의 출력단자간을 단락시키는 적어도 두 개의 노이즈 제거용 스위칭소자들을 포함하여 구성됨을 특징으로 하는 쉬프트 레지스터.
  2. 제 1 항에 있어서,
    상기 노이즈 제거용 스위칭소자는,
    제 1 기간동안 주기적으로 하이 및 로우 상태를 나타내며, 제 2 기간동안 상기 로우 상태로 유지되는 제 1 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 노드와 상기 풀업 스위칭소자의 출력단자간을 단락시키는 제 1 노이즈 제거용 스위칭소자; 및,
    상기 제 1 기간동안 상기 제 2 전압원으로 유지되며, 상기 제 2 기간동안 주기적으로 하이 및 로우 상태를 나타내는 제 2 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 상기 노드와 상기 풀업 스위칭소자의 출력단자간을 단락시키는 제 2 노이즈 제거용 스위칭소자를 포함함을 특징으로 하는 쉬프트 레지스터.
  3. 제 1 항에 있어서,
    제 1 기간동안 주기적으로 하이 및 로우 상태를 나타내며, 제 2 기간동안 상기 로우 상태로 유지되는 제 1 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 상기 풀업 스위칭소자의 출력단자에 공급하는 제 1 풀다운 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  4. 제 3 항에 있어서,
    상기 제 2 기간동안 주기적으로 하이 및 로우 상태를 나타내며, 제 1 기간동안 상기 로우 상태로 유지되는 제 2 클럭펄스에 따라 턴-온 또는 턴-오프되며, 턴-온시 방전용 전압원을 상기 풀업 스위칭소자의 출력단자에 공급하는 제 2 풀다운 스위칭소자를 더 포함함을 특징으로 하는 쉬프트 레지스터.
  5. 제 1 항에 있어서,
    상기 노드에 공급된 전압원에 따라 제어되며, 상기 제 1 풀업 스위칭소자의 출력 기간과 다른 기간에 출력펄스를 출력하는 제 2 풀업 스위칭소자를 더 포함함 을 특징으로 하는 쉬프트 레지스터.
  6. 제 5 항에 있어서,
    상기 제 1 풀업 스위칭소자는, 제 1 기간동안 주기적으로 하이 및 로우 상태를 나타내며, 제 2 기간동안 상기 로우 상태로 유지되는 제 1 클럭펄스를 출력펄스로서 출력하며; 그리고,
    상기 제 2 풀업 스위칭소자는, 상기 제 1 기간동안 상기 제 2 전압원으로 유지되며, 상기 제 2 기간동안 주기적으로 하이 및 로우 상태를 나타내는 제 2 클럭펄스를 출력펄스로서 출력하는 것을 특징으로 하는 쉬프트 레지스터.
KR1020060061464A 2006-06-30 2006-06-30 쉬프트 레지스터 KR101232171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061464A KR101232171B1 (ko) 2006-06-30 2006-06-30 쉬프트 레지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061464A KR101232171B1 (ko) 2006-06-30 2006-06-30 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
KR20080002571A true KR20080002571A (ko) 2008-01-04
KR101232171B1 KR101232171B1 (ko) 2013-02-12

Family

ID=39214339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061464A KR101232171B1 (ko) 2006-06-30 2006-06-30 쉬프트 레지스터

Country Status (1)

Country Link
KR (1) KR101232171B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140019920A (ko) * 2012-08-06 2014-02-18 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
KR101407307B1 (ko) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR101493221B1 (ko) * 2008-04-28 2015-02-16 엘지디스플레이 주식회사 쉬프트 레지스터
JP2023024479A (ja) * 2008-06-17 2023-02-16 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143803B1 (ko) * 2004-03-31 2012-05-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
KR20050121357A (ko) * 2004-06-22 2005-12-27 삼성전자주식회사 쉬프트 레지스터와, 이를 갖는 스캔 구동 회로 및 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493221B1 (ko) * 2008-04-28 2015-02-16 엘지디스플레이 주식회사 쉬프트 레지스터
JP2023024479A (ja) * 2008-06-17 2023-02-16 株式会社半導体エネルギー研究所 表示装置
US11837189B2 (en) 2008-06-17 2023-12-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR101407307B1 (ko) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR20140019920A (ko) * 2012-08-06 2014-02-18 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치

Also Published As

Publication number Publication date
KR101232171B1 (ko) 2013-02-12

Similar Documents

Publication Publication Date Title
KR101296645B1 (ko) 쉬프트 레지스터
KR101107714B1 (ko) 쉬프트 레지스터 및 이의 구동방법
US7738622B2 (en) Shift register
US8041000B2 (en) Shift register
KR101319356B1 (ko) 액정표시장치의 쉬프트 레지스터 및 이의 구동방법
KR101568258B1 (ko) 쉬프트 레지스터
KR101137859B1 (ko) 쉬프트 레지스터
KR101201308B1 (ko) 쉬프트 레지스터
KR101182323B1 (ko) 쉬프트 레지스터
KR20080060824A (ko) 쉬프트 레지스터
KR101296632B1 (ko) 쉬프트 레지스터
KR101192760B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR20090057798A (ko) 쉬프트 레지스터
KR101232171B1 (ko) 쉬프트 레지스터
KR20080035266A (ko) 쉬프트 레지스터
CN109671382B (zh) 栅极驱动电路以及使用该栅极驱动电路的显示装置
KR101166816B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR101243806B1 (ko) 쉬프트 레지스터
KR101658144B1 (ko) 내장회로를 구비한 액정표시장치
KR101394929B1 (ko) 쉬프트 레지스터
KR20090072884A (ko) 쉬프트 레지스터
KR20090061527A (ko) 쉬프트 레지스터
KR101351375B1 (ko) 쉬프트 레지스터
KR101287214B1 (ko) 쉬프트 레지스터
KR101232147B1 (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7