KR20070118881A - 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법 - Google Patents

상하 구조가 디커플된 콤전극의 자기정렬 식각 방법 Download PDF

Info

Publication number
KR20070118881A
KR20070118881A KR1020060053141A KR20060053141A KR20070118881A KR 20070118881 A KR20070118881 A KR 20070118881A KR 1020060053141 A KR1020060053141 A KR 1020060053141A KR 20060053141 A KR20060053141 A KR 20060053141A KR 20070118881 A KR20070118881 A KR 20070118881A
Authority
KR
South Korea
Prior art keywords
mask
comb electrode
silicon layer
etching
masks
Prior art date
Application number
KR1020060053141A
Other languages
English (en)
Other versions
KR100790878B1 (ko
Inventor
정석환
최형
강석진
고영철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060053141A priority Critical patent/KR100790878B1/ko
Priority to US11/733,791 priority patent/US20070287231A1/en
Publication of KR20070118881A publication Critical patent/KR20070118881A/ko
Application granted granted Critical
Publication of KR100790878B1 publication Critical patent/KR100790878B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00166Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/10Scanning systems
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/03Microengines and actuators
    • B81B2201/033Comb drives
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/04Optical MEMS
    • B81B2201/042Micromirrors, not used as optical switches
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means

Abstract

본 발명에 의하면, 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법이 개시된다. 상기 식각 방법은 SOI 기판의 제1 실리콘층으로 구성된 상부 콤전극과 제2 실리콘층으로 구성된 하부 콤전극을 형성하는 콤전극의 식각 방법으로, 제1 실리콘층의 상부 콤전극이 형성될 위치에 제1 메탈 마스크를 형성하는 단계, 제1 실리콘층의 제1 메탈 마스크 및 하부 콤전극에 대응되는 위치에 제1 PR 마스크를 형성하는 단계, 제1 PR 마스크를 식각 방지막으로 하여 제1 실리콘층을 선택적으로 식각하는 단계, 제1 PR 마스크를 식각 방지막으로 하여 기판의 절연층을 선택적으로 식각하는 단계, 제1 PR 마스크를 식각 방지막으로 하여 제2 실리콘층을 선택적으로 식각하는 단계, 제2 실리콘층의 상부 콤전극에 대응되는 위치에 제2 PR 마스크를 형성하는 단계, 제2 실리콘층 하방으로 노출된 전체 표면에 대해 제2 메탈 마스크를 형성하는 단계, 제1, 제2 PR 마스크를 제거하는 단계 및 잔존하는 제1, 제2 메탈 마스크로 각각 제1 실리콘층 및 제2 실리콘층을 식각하여 상부 콤전극 및 하부 콤전극을 형성하는 단계를 포함한다.
본 발명에 의하면, SOI 기판의 상부 실리콘 또는 하부 실리콘의 단일층으로 구성된 상하부 콤전극을 형성함에 있어, 상하부 콤전극 사이의 정밀한 얼라인이 이루어질 수 있는 자기정렬 식각 방법이 제공된다.

Description

상하 구조가 디커플된 콤전극의 자기정렬 식각 방법{Etching Method for decoupled comb electrodes by self-alignment}
도 1은 종래기술에 의한 맴스 디바이스를 도시한 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 취한 수직 단면도이다.
도 3은 종래 다른 기술에 의한 맴스 디바이스의 수직 단면도이다.
도 4a 내지 도 4l은 본 발명의 식각 방법을 공정단계별로 보인 수직 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 구동 콤전극 120 : 고정 콤전극
201 : 제1 실리콘층 215 : 절연층
220 : 제2 실리콘층
본 발명은 맴스 디바이스에 구비된 콤전극의 식각 방법에 관한 것으로, 보다 구체적으로, SOI 기판의 상부 실리콘 또는 하부 실리콘의 단일층으로 구성됨으로써 상하 구조가 디커플된 콤전극의 식각 방법에 관한 것이다.
최근, 디스플레이, 레이저 프린터, 정밀 측정, 정밀 가공 등 다양한 기술 분야에서 마이크로 머시닝 기술에 의해 제조되는 미소 구조를 가진 맴스 디바이스에 대한 연구가 활발히 진행되고 있다. 예를 들어, 디스플레이 분야에서 상기 맴스 디바이스는 화면상으로 주사광을 편향 반사하기 위한 광스캐너로의 활용이 주목받고 있다.
도 1에는 종래기술에 의한 맴스 디바이스의 사시도가 도시되어 있다. 도면을 참조하면, 상기 맴스 디바이스는 장방형의 프레임(30)과, 상기 프레임(30)에 회동 가능하게 지지된 스테이지(11)와, 상기 프레임(30)과 스테이지(11) 사이에서 서로를 향해 돌출된 다수의 고정 콤전극(20) 및 구동 콤전극(10)을 포함한다. 상기 스테이지(11)의 양 측면에는 소정간격을 두고 프레임(30) 측으로 나란하게 연장된 다수의 구동 콤전극(10)이 형성되며, 상기 프레임(30)의 측면에는 상기 구동 콤전극(10)과 맞물리는 위치로 나란하게 연장된 다수의 고정 콤전극(20)이 형성된다. 상기 구동 콤전극(10)과 고정 콤전극(20)은 인접하게 배치되어 서로에 대해 정전력(electrostatic force)을 작용하게 된다. 콤전극(10,20) 사이의 정전력에 따라 상기 스테이지(11)는 토션 바(15)를 중심으로 회전 구동되며, 예를 들어, 마이크로 미러로 기능하는 스테이지(11)는 회동 구동되면서 입사된 레이저광을 반사하여 화면상에 주사하게 된다. 한편, 상기 스테이지(11)는 프레임 베이스(35)에 의해 설치면으로부터 소정높이로 이격되며, 상기 프레임 베이스(35)는 스테이지(11)의 구동공간을 확보하는 역할을 한다.
도 2에는 도 1의 Ⅱ-Ⅱ 선을 따라 취한 수직 단면도가 도시되어 있다. 동 도 면에서 프레임 베이스의 도시는 생략되었다. 도면을 참조하면, 상기 맴스 디바이스는 절연층(45)을 사이에 두고 상하로 대면되게 접합된 제1 실리콘층(41) 및 제2 실리콘층(42)을 포함하는 SOI 기판을 소정 패턴으로 식각하여 얻어진다. 상기 콤전극(10,20) 및 프레임(30)은 제1, 제2 실리콘층(41,42)의 복층으로 구성되고, 제1, 제2 실리콘층(41,42)을 동일한 식각 마스크로 딥 에칭(deep etching)함으로써 각 콤전극(10,20)의 상하부(10U,10L,20U,20L)가 수직방향으로 자동 정렬(self-align)될 수 있다.
예를 들어, 구동 콤전극 상부(10U)는 그라운드 전압으로 접지하고, 상기 구동 콤전극(10)과 인접한 고정 콤전극 상부(20U)에는 동일한 그라운드 전압, 고정 콤전극 하부(20L)에는 구동전압 V를 각각 인가하면, 정전 인력에 의해 구동 콤전극(10)이 하측으로 끌어 당겨지면서 구동 콤전극(10)이 부착된 스테이지(11)가 대응되는 방향으로 회전된다. 이어서, 전술한 바와 반대로, 각 구동 콤전극과 고정 콤전극의 상하부(10U,10L,20U,20L)에 그라운드 전압 또는 구동전압 V를 인가하면, 구동 콤전극(10)이 정전 인력에 의해 상측으로 끌어 당겨지면서 스테이지(11)가 역방향으로 회전된다. 결론적으로, 스테이지(11)를 요동 구동하기 위해서는 각 콤전극의 상하부(10U,10U,20U,20L)에 인가되는 전압을 주기적으로 바꾸어주는 전기적 스위칭이 요구된다. 또한, 각 콤전극의 상하부(10U,10L,20U,20L)에는 서로 다른 전압이 인가되므로 절연파괴(break down)에 의한 통전을 막고 충분한 절연효과를 얻기 위해, 그 사이의 절연층(45)을 2μm 이상의 후막으로 형성할 필요가 있으며, 이것은 SOI 기판의 식각 작업을 어렵게 하는 원인이 된다.
도 3에는 다른 종래기술에 의한 맴스 디바이스의 수직 단면도가 도시되어 있다. 도면을 참조하면, 각 콤전극(50,60)은 제1 실리콘층(81) 또는 제2 실리콘층(82)의 단층으로 이루어지며, 인접한 콤전극(50,60)은 상하방향으로 서로 엇갈리는 위치에 배치된다. 예를 들어, 상기 구동 콤전극(50)에 그라운드 전압을 인가하고, 인접한 고정 콤전극(60)에 구동전압 V를 인가하면, 구동 콤전극(50)이 고정 콤전극(60)에 의해 하방으로 끌어 당겨지면서 스테이지가 회전되며, 이어서 구동전압 V를 차단하면 회동축의 자체 비틀림 탄성에 의해 구동 콤전극(50)이 원래 위치로 복귀된다. 이렇게 상하부가 디커플된 콤전극(50,60) 구조에서는 구동을 위한 전기적 스위칭이 요구되지 않으므로 회로 구성이 용이하고, 절연층(85)의 두께를 두껍게 할 필요가 없으므로, 식각 공정이 용이하게 이루어질 수 있다. 종래에는 이러한 디커플 형태의 콤전극(50,60)을 형성하기 위해 양면 정렬방식이 사용되었다. 이에 의하면, SOI 기판의 일면을 소정 패턴으로 에칭하여 구동 콤전극(50)을 형성한 후, 얻어진 구동 콤전극(50)을 정렬마크로 SOI 기판의 타면을 에칭하여 고정 콤전극(60)을 형성한다. 그런데, 상기한 종래방식에 의하면, 정렬작업에 많은 시간과 노력이 소모되어 공정지연 및 생산수율의 감소가 발생되는 문제가 있고, 통상 존재하는 정렬 오차로 인해 콤전극(50,60) 사이에 균일한 수평 갭(g)이 유지되지 못하고 구동시 맞물리는 위치로 진입되는 콤전극(50,60) 사이에서 기계적인 간섭이 발생되거나 정전 인력의 차이로 인해 의도하지 않은 진동모드(pull-in, yawing, tilting mode)가 발생되며, 이로 인해 구동력이 낭비되는 문제가 있다.
본 발명의 목적은 상하부로 디커플된 콤전극을 형성함에 있어, 상하부 콤전극 사이에 정밀한 얼라인이 이루어질 수 있는 자기정렬 식각 방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 의한 자기정렬 식각 방법은,
SOI 기판의 제1 실리콘층으로 구성된 상부 콤전극과 제2 실리콘층으로 구성된 하부 콤전극을 형성하는 자기정렬 식각 방법으로,
상기 제1 실리콘층의 상기 상부 콤전극이 형성될 위치에 제1 메탈 마스크를 형성하는 단계;
상기 제1 실리콘층의 상기 제1 메탈 마스크 및 상기 하부 콤전극에 대응되는 위치에 제1 PR 마스크를 형성하는 단계;
상기 제1 PR 마스크를 식각 방지막으로 하여 제1 실리콘층을 선택적으로 식각하는 단계;
상기 제1 PR 마스크를 식각 방지막으로 하여 상기 기판의 절연층을 선택적으로 식각하는 단계;
상기 제1 PR 마스크를 식각 방지막으로 하여 상기 제2 실리콘층을 선택적으로 식각하는 단계;
상기 제2 실리콘층의 상기 상부 콤전극에 대응되는 위치에 제2 PR 마스크를 형성하는 단계;
상기 제2 실리콘층 하방으로 노출된 전체 표면에 대해 제2 메탈 마스크를 형성하는 단계;
상기 제1, 제2 PR 마스크를 제거하는 단계; 및
잔존하는 제1, 제2 메탈 마스크로 각각 상기 제1 실리콘층 및 제2 실리콘층을 식각하여 상부 콤전극 및 하부 콤전극을 형성하는 단계;를 포함한다.
본 발명에 있어 바람직하게, 상기 제2 PR 마스크는 상기 제1 실리콘층의 식각으로 형성된 상부 콤전극을 기준으로 수직 정렬된다.
본 발명에 있어 바람직하게, 상기 제2 PR 마스크는 상기 상부 콤전극의 폭 보다 넓게 형성되는 것이 바람직하다.
이하에서는 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예에 따른 자기정렬 식각 방법에 대해 상세히 설명하기로 한다. 도 4a 내지 도 4l에는 본 발명의 일 실시예에 따른 자기정렬 식각 방법이 공정 단계별로 도시되어 있다. 먼저, 도 4a에 도시된 바와 같이, SOI 기판(200, Silicon On Insulator)을 준비한다. 상기 SOI 기판(200)은 절연층(215)을 사이에 두고 마주보게 접합된 제1 실리콘층(201)과 제2 실리콘층(220)을 포함한다. 상기 절연층(215)은 산화 공정을 통해 실리콘 표면에 생성되는 산화 실리콘으로 이루어질 수 있다. 상기 SOI 기판(200)은 두 장의 실리콘 웨이퍼를 표면처리하여 초기접합시킨 뒤, 열처리를 거쳐 견고하게 결합시키는 이른바, 실리콘 웨이퍼 직접 접합(Silicon wafer Direct Bonding, SDB)으로 제조될 수 있다.
다음으로, 도 4b에서 볼 수 있듯이, 상기 제1 실리콘층(201) 상의 소정 영역에 제1 메탈 마스크(M1)를 형성한다. 상기 메탈 마스크(M1)는 외측의 프레임 부분(W3) 및 내측의 구동콤 부분(W1)에 대응되는 패턴을 갖고, 해당 부분(W1,W3)을 커버한다. 예를 들어, 상기 메탈 마스크(M1)는 알루미늄 박막으로 이루어질 수 있으며, 제1 실리콘층(201) 전면에 알루미늄 박막을 형성한 뒤 공지의 포토리소그래피 기술에 의한 패터닝으로 제조될 수 있다.
다음으로, 도 4c에서 볼 수 있듯이, 상기 제1 메탈 마스크(M1) 및 제1 실리콘층(201) 상의 소정영역에 제1 PR 마스크(P1)를 형성한다. 상기 PR 마스크(P1)는 외측의 프레임 부분(W3)과, 내측의 구동콤(W1) 및 고정콤 부분(W2)을 커버한다. 예를 들어, 상기 PR 마스크(P1)는 감광성 수지(photoresist)를 도포한 뒤에, 현상 및 노광을 통해 도포된 수지층에 소정의 패턴을 형성함으로써 얻어질 수 있다. PR 마스크(P1)에 의해 노출된 나머지 부분들은 후술하는 에칭 공정을 통해 제거된다.
다음으로, 도 4d에 도시된 바와 같이, 상기 PR 마스크(P1)를 통해 노출된 제1 실리콘층(201)을 선택적으로 제거하는데, 예를 들어, 반응성 이온 식각(Deep Reactive Ion Etch, DRIE)에 의해 절연층(215)이 노출될 때까지 제거된다. 이러한 에칭처리를 통하여 외측의 프레임 부분(W3), 그리고, 내측의 구동콤 부분(W1) 및 고정콤 부분(W2)이 함께 성형된다.
다음으로, 도 4e에서 볼 수 있듯이, 제2 실리콘층(220) 저면의 소정영역에 제2 PR 마스크(P2)를 형성한다. 상기 PR 마스크(P2)는 구동콤 부분(W1)을 기준으로 하여 그 수직 하방에 정렬된다. 상기 PR 마스크(P2)는 구동콤 부분(W1)의 하방영역 을 충분히 커버하도록 넓은 폭으로 형성되는데, PR 마스크(P2)와 구동콤 부분(W1) 사이의 정렬 오차를 고려하여, PR 마스크의 폭(W4)은 구동콤 부분(W1)에 더하여 소정의 여유마진을 포함하도록 충분히 넓게 형성되는 것이 바람직하다. 상기 PR 마스크(P2)는 선택된 유기용매에 의해 용해되어 쉽게 제거될 수 있는 감광성 수지층(photoresist)으로 이루어지는 것이 바람직하다.
다음으로, 도 4f에 도시된 바와 같이, 선행 공정을 통하여 노출된 절연층(215)을 제거하는데, 예를 들어, 공지의 드라이 에칭(dry etching)에 의해 제2 실리콘층(220)의 상면이 노출될 때까지 에칭을 행한다. 계속해서, 도 4g에 도시된 바와 같이, 선행 공정을 통해 노출된 제2 실리콘층(220)을 선택적으로 제거하는데, 예를 들어, 반응성 이온 식각(DRIE)에 의해 제거될 수 있다. 이렇게 제1 실리콘층(201) 및 제2 실리콘층(220)에 대해 동일한 PR 마스크(P1)로 에칭을 수행함으로써 종래 양면 정렬작업이 불필요하게 되어 정렬 오차를 구조적으로 제거할 수 있으며, 콤전극 사이에 균일한 수평 갭이 유지될 수 있다.
다음으로, 도 4h에 도시된 바와 같이, 소정의 패턴이 형성된 제2 실리콘층(220) 저면에 대해 제2 메탈 마스크(M2)를 형성한다. 상기 메탈 마스크(M2)는 스퍼터링(sputtering) 또는 증착(evaporation)을 통하여 하방으로 노출된 제2 실리콘층(220)의 저면에 대해 동시에 형성된다. 이를 통해, 외측의 프레임 부분(W3)과 내측의 고정콤 부분(W1), 그리고, PR 마스크(P2) 저면에 각각 메탈 마스크(M2)가 형성되며, PR 마스크(P2)에 의해 충분한 폭으로 덮여 있는 구동콤 부분(W1)에는 직접 메탈 마스크(M2)가 접촉되지 않는다.
다음으로, 도 4i에 도시된 바와 같이, 제1, 제2 PR 마스크(P1,P2)를 동시에 제거하는데, 선택된 PR 마스크(P1.P2)의 소재에 따라 결정되는 유기용매에 피삭각체 전부를 노출하여 PR 마스크(P1,P2)를 박리한다. 이때, 제2 PR 마스크(P2)가 제거되면서 마스크(P2) 저면에 부착되어 있던 제2 메탈 마스크(M2) 일부도 함께 제거되며, 이로써, 구동콤 부분(W1)이 하방으로 노출된다.
다음으로, 도 4j에 도시된 바와 같이, 제2 메탈 마스크(M2)를 식각 방지막으로 하여 하방으로 노출된 구동콤 부분(W1)을 제거하는데, 예를 들어, DRIE에 의해 절연층(215)이 노출될 때까지 에칭을 실시하여 완성된 형태의 구동 콤전극(110)을 성형한다. 이어서, 도 4k에 도시된 바와 같이, 제1 메탈 마스크(M1)를 식각 방지막으로 하여 상방으로 노출된 고정콤 부분(W2)을 제거하는데, DRIE를 수행하여 절연층(215)이 노출될 때까지 에칭을 실시하여 완성된 형태의 고정 콤전극(120)을 성형한다.
다음으로, 도 4l에 도시된 바와 같이, 제1, 제2 메탈 마스크(M1,M2)를 제거하는데, 예를 들어, 알루미늄 에칭액을 사용하여 동시에 제거한다. 메탈 마스크(M1,M2)의 제거가 본 발명에 있어 필수적인 것은 아니지만, 남겨진 메탈 마스크는 전극 패드를 포함하는 배선패턴의 형성에 방해될 수 있으므로, 제거되는 것이 보다 바람직할 것이다. 상기 콤전극(110,120) 표면에 부착되어 있는 절연층(215)은 구체적인 실시형태에 따라 제거될 수도 있고, 그대로 남겨질 수도 있을 것이다. 본 발명에서는 상하부 구조가 디커플된 콤전극(110,120)을 형성함에 있어, 동일한 마스크로 콤전극(110,120)을 동시에 식각하는 자기정렬 식각방식을 채용함으로써 콤 전극(110,120) 사이의 정밀한 얼라인이 가능하며, 균일한 수평 갭이 유지될 수 있다.
본 발명의 콤전극 식각 방법에 의하면, 각 콤전극이 상부 또는 하부의 단일 실리콘층으로 구성된 상하부 콤전극 구조를 형성함에 있어, 동일한 식각 마스크로 상하부의 콤전극을 동시에 식각하는 자기정렬 식각방식을 채용함으로써, 종래 양면정렬 방식에서 정렬작업에 소요되는 시간과 노력을 절감하여 제조단가를 절감하고 생산수율을 향상시킬 수 있으며, 통상 존재하는 정렬 오차를 구조적으로 제거함으로써 높은 정밀도로 콤전극의 상호 정렬이 이루어질 수 있다. 이에 따라, 정렬 오차를 고려하지 않고 설계마진을 증가시킬 수 있으며, 설계마진 증가에 의한 제품 수율의 증가를 기대할 수 있다. 또한, 본 발명에 의해 식각 형성된 콤 드라이브에서는 정렬 오차에 의한 발생되는 불필요한 진동모드(pull-in, yawing, tilting mode)가 감소되므로, 구동력 증가 및 동적 특성 향상을 기대할 수 있다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.

Claims (10)

  1. SOI 기판의 제1 실리콘층으로 구성된 상부 콤전극과 제2 실리콘층으로 구성된 하부 콤전극을 형성하는 자기정렬 식각 방법으로,
    상기 제1 실리콘층의 상기 상부 콤전극이 형성될 위치에 제1 메탈 마스크를 형성하는 단계;
    상기 제1 실리콘층의 상기 제1 메탈 마스크 및 상기 하부 콤전극에 대응되는 위치에 제1 PR 마스크를 형성하는 단계;
    상기 제1 PR 마스크를 식각 방지막으로 하여 제1 실리콘층을 선택적으로 식각하는 단계;
    상기 제1 PR 마스크를 식각 방지막으로 하여 상기 기판의 절연층을 선택적으로 식각하는 단계;
    상기 제1 PR 마스크를 식각 방지막으로 하여 상기 제2 실리콘층을 선택적으로 식각하는 단계;
    상기 제2 실리콘층의 상기 상부 콤전극에 대응되는 위치에 제2 PR 마스크를 형성하는 단계;
    상기 제2 실리콘층 하방으로 노출된 전체 표면에 대해 제2 메탈 마스크를 형성하는 단계;
    상기 제1, 제2 PR 마스크를 제거하는 단계; 및
    잔존하는 제1, 제2 메탈 마스크로 각각 상기 제1 실리콘층 및 제2 실리콘층 을 식각하여 상부 콤전극 및 하부 콤전극을 형성하는 단계;를 포함하는 자기정렬 식각 방법.
  2. 제1항에 있어서,
    상기 제2 PR 마스크는 상기 제1 실리콘층의 식각으로 형성된 상부 콤전극을 기준으로 수직 정렬되는 것을 특징으로 하는 자기정렬 식각 방법.
  3. 제1항에 있어서,
    상기 제2 PR 마스크는 상기 상부 콤전극의 폭 보다 넓게 형성되는 것을 특징으로 하는 자기정렬 식각 방법.
  4. 제1항에 있어서,
    상기 제1, 제2 PR 마스크는 특정 유기용매에 의해 용해될 수 있는 감광성 수지로 이루어지는 것을 특징으로 하는 자기정렬 식각 방법.
  5. 제1항에 있어서,
    상기 제1, 제2 메탈 마스크는 식각 패턴이 형성된 알루미늄 박막으로 이루어지는 것을 특징으로 하는 자기정렬 식각 방법.
  6. 제1항에 있어서,
    상기 제2 메탈 마스크는 스퍼터링 또는 증착 공정을 통해 형성되는 것을 특징으로 하는 자기정렬 식각 방법.
  7. 제1항에 있어서,
    상기 제1, 제2 PR 마스크의 제거 단계에서는 전체 피식각체를 상기 PR 마스크에 대해 선택적으로 작용하는 유기용제에 노출시켜서 동시에 제거하는 것을 특징으로 하는 자기정렬 식각 방법.
  8. 제1항에 있어서,
    상기 제2 PR 마스크의 제거 단계에서는 상기 제2 PR 마스크에 부착된 제2 메탈 마스크도 함께 제거되는 것을 특징으로 하는 자기정렬 식각 방법.
  9. 제1항에 있어서,
    상기 상부 콤전극 및 하부 콤전극이 형성된 후에, 상기 제1, 제2 메탈 마스크를 제거하는 단계가 더 수행되는 것을 특징으로 하는 자기정렬 식각 방법.
  10. 제1항에 있어서,
    상기 상부 콤전극 및 하부 콤전극이 형성된 후에, 상기 상부 콤전극과 하부 콤전극에 부착된 절연층을 제거하는 단계가 더 수행되는 것을 특징으로 하는 자기정렬 식각 방법.
KR1020060053141A 2006-06-13 2006-06-13 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법 KR100790878B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060053141A KR100790878B1 (ko) 2006-06-13 2006-06-13 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법
US11/733,791 US20070287231A1 (en) 2006-06-13 2007-04-11 Method of forming decoupled comb electrodes by self-alignment etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060053141A KR100790878B1 (ko) 2006-06-13 2006-06-13 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법

Publications (2)

Publication Number Publication Date
KR20070118881A true KR20070118881A (ko) 2007-12-18
KR100790878B1 KR100790878B1 (ko) 2008-01-03

Family

ID=38822461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060053141A KR100790878B1 (ko) 2006-06-13 2006-06-13 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법

Country Status (2)

Country Link
US (1) US20070287231A1 (ko)
KR (1) KR100790878B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109319729A (zh) * 2017-07-31 2019-02-12 英飞凌技术德累斯顿有限责任公司 在微电子机械系统(mems)器件的叉指式电容器中形成偏移
KR102343643B1 (ko) * 2021-04-23 2021-12-27 탈렌티스 주식회사 이중 soi를 이용한 광 스캐너 및 그의 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101907769B (zh) * 2010-07-01 2011-11-16 西北工业大学 一种基于soi晶圆双掩膜刻蚀的垂直梳齿驱动微扭转镜及其制作方法
CN103086316B (zh) * 2011-10-28 2015-07-22 中国科学院上海微系统与信息技术研究所 Mems垂直梳齿微镜面驱动器的制作方法
CN102556947A (zh) * 2011-12-14 2012-07-11 深圳市盛喜路科技有限公司 一种离子束和电子束调制开关的制作方法
CN103367863B (zh) * 2012-04-09 2015-02-18 中国科学院上海微系统与信息技术研究所 一种集成宽频带天线及其制作方法
CN103145091B (zh) * 2013-02-07 2015-05-06 东南大学 一种具有交错梳齿的静电驱动结构的制备方法
CN105637405B (zh) * 2013-11-07 2018-06-12 住友精密工业株式会社 电子器件的制造方法
CN106241730A (zh) * 2016-08-02 2016-12-21 电子科技大学 一种基于soi的垂直梳齿制造工艺
CN114594594B (zh) * 2022-05-11 2022-08-02 西安知象光电科技有限公司 静电驱动mems梳齿结构、采用该结构的微镜及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6612029B2 (en) 2000-03-24 2003-09-02 Onix Microsystems Multi-layer, self-aligned vertical combdrive electrostatic actuators and fabrication methods
JP3775276B2 (ja) * 2001-10-24 2006-05-17 株式会社デンソー 静電アクチュエータ
US6893976B2 (en) * 2002-09-05 2005-05-17 Analog Devices, Inc. Shadow mask and method of producing the same
JP4252889B2 (ja) 2003-08-12 2009-04-08 富士通株式会社 マイクロ構造体の製造方法
JP2005179742A (ja) * 2003-12-19 2005-07-07 Seiko Epson Corp マスク、マスクの製造方法、有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、及び電子機器
JP2006026827A (ja) * 2004-07-16 2006-02-02 Aoi Electronics Co Ltd 測長機能付きナノグリッパ装置
KR100618343B1 (ko) * 2004-10-28 2006-08-31 삼성전자주식회사 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
JP4573664B2 (ja) * 2005-02-16 2010-11-04 富士通株式会社 マイクロ揺動素子およびその製造方法
JP2006233286A (ja) * 2005-02-25 2006-09-07 Seiko Epson Corp マスク、マスクの製造方法、パターン形成装置、パターン形成方法
JP4573676B2 (ja) 2005-03-11 2010-11-04 富士通株式会社 櫛歯電極対形成方法
JP2007024864A (ja) * 2005-06-16 2007-02-01 Mitsubishi Electric Corp 振動ジャイロ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109319729A (zh) * 2017-07-31 2019-02-12 英飞凌技术德累斯顿有限责任公司 在微电子机械系统(mems)器件的叉指式电容器中形成偏移
CN109319729B (zh) * 2017-07-31 2023-10-20 英飞凌技术德累斯顿有限责任公司 Mems器件及其形成方法和形成叉指式电容电极结构的方法
KR102343643B1 (ko) * 2021-04-23 2021-12-27 탈렌티스 주식회사 이중 soi를 이용한 광 스캐너 및 그의 제조 방법
WO2022225104A1 (ko) * 2021-04-23 2022-10-27 탈렌티스 주식회사 이중 soi를 이용한 광 스캐너 및 그의 제조 방법

Also Published As

Publication number Publication date
US20070287231A1 (en) 2007-12-13
KR100790878B1 (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR100790878B1 (ko) 상하 구조가 디커플된 콤전극의 자기정렬 식각 방법
KR19980025006A (ko) 회전 플레이트를 포함하는 마이크로일렉트로메카닉 장치 및 그 관련 방법
US20020051281A1 (en) Galvano-mirror and method of making the same
WO2008069176A1 (ja) アクチュエータ
JPWO2007034777A1 (ja) アクチュエータ
JP4536462B2 (ja) プレーナ型アクチュエータ及びその製造方法
US7675671B2 (en) Micro electro mechanical systems device
JP2001042233A (ja) 光スイッチ
KR100668349B1 (ko) 자기정렬된 콤전극 식각 방법
KR100718141B1 (ko) 임베드된 정렬 마크를 이용한 양면 식각 방법
US20040246558A1 (en) Micromirror actuator
US7348535B2 (en) Metal line structure of optical scanner and method of fabricating the same
US6894819B2 (en) Micromirror actuator and method of manufacturing the same
KR100400232B1 (ko) 마이크로미러 액튜에이터 및 그 제조 방법
JP3418863B2 (ja) 光スイッチの製造方法
JP4979027B2 (ja) Mems素子の製造方法およびmems素子
JP3942621B2 (ja) 静電駆動型光偏向素子
JP2005081533A (ja) プレーナ型アクチュエータ
JP2001250914A (ja) ガルバノミラーチップおよびその製造方法
KR100294406B1 (ko) 박막형광로조절장치의제조방법
KR100647316B1 (ko) 광스캐너 배선 구조 및 제조방법
KR100691476B1 (ko) 마이크로미러 액튜에이터
JP2003270559A (ja) マイクロデバイス及びその製造方法
KR0178217B1 (ko) 광로 조절 장치의 제조 방법
KR20000044202A (ko) 화소의 포인트 결함을 방지할 수 있는 박막형 광로조절 장치의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee