KR20070114015A - 복수 개의 출력신호들의 발생을 위한 위상동기루프 - Google Patents

Abstract

본 발명은 위상동기루프 또는 "PLL"(12)과 PLL의 동작을 위한 방법에 관련되는데, 위상동기루프에서, 제어가능 발진기(DCO)는 위상동기루프의 출력신호(CKout)를 발생하고, 위상검출기(PD)는 위상동기루프의 입력 클록신호로서 사용되는 클록신호(CKin)와 PLL 출력신호(CKout) 사이의 위상차를 결정하고, 발진기(DCO)를 사용되는 클록신호(CKin)에 동기시키는 위상검출기 출력신호(PD_OUT)를 제공한다. 여기서, 클록신호와 동기되는 조절가능 상대 위상차를 가지는 복수 개의 PLL 출력신호들을 제공하기 위하여, 본 발명에 따르면, 위상차의 결정을 위해, PLL의 출력신호(CKout)의 조절된 위상편이된 버전(CK<1:8>)이 발생되고 사용되고 있는 클록신호(CKin)의 위상과 비교되고, PLL 출력신호(CKout)의 조절된 위상편이된 버전(CK<1:8>)은 추가의 PLL 출력신호(CK<1>)로서 제공되는 특징이 제공된다.

Description

복수 개의 출력신호들의 발생을 위한 위상동기루프{A phase locked loop for the generation of a plurality of output signals}

도 1은 PLL 회로를 보이며,

도 2는 도 1의 PLL 회로에 사용되는 위상검출기들의 구조를 보이며,

도 3은 도 2의 위상검출기에 사용되는 샘플링 기기의 구조를 보이며,

도 4는 도 3의 샘플링 기기에 사용되는 다중위상 샘플러의 구조를 보이며,

도 5는 도 4의 다중위상 샘플러에서 일어나는 신호들의 시간 프로파일들의 예시적인 표현을 보이며,

도 6은 도 2의 위상검출기에 사용되는 위상보간기의 구조를 보이며, 그리고

도 7은 도 6의 위상보간기에 사용되는 2개의 보간기 반편들을 보인다.

본 발명은 위상동기루프의 출력신호의 발생을 위해 제어가능 발진기를 가지며, 위상동기루프의 입력 클록신호로서 사용되는 클록신호와 위상동기루프의 출력신호 사이의 위상차를 결정하는 위상검출기를 가지고, 발진기를 사용되는 클록신호에 동기시키는 위상검출 출력신호를 제공하는 위상동기루프에 관한 것이다.

추가로, 본 발명은 제어가능 발진기로써 위상동기루프의 출력신호가 발생되며, 위상검출기로써 위상차가 위상동기루프의 입력 클록신호로서 사용되는 클록신호와 위상동기루프의 출력신호 사이에 결정되고 발진기(DCO)를 사용되는 클록신호에 동기시키는 위상검출 출력신호가 제공되게 하는 위상동기루프의 동작을 위한 방법에 관한 것이다.

이 종류의 위상동기루프는 약어로 "PLL"이라고도 하는데, PLL의 동작 방법은 예를 들면 미국특허문헌 제6,741,109호에서 알려져 있는 기술이다.

일반적으로 PLL은 출력주파수를 갖는 출력신호를 발생하는 제어가능 발진기를 입력주파수를 갖는 입력 클록신호와는 피드백에 의하여 동기시키는 목적을 위해 이용된다. 이를 위해 PLL은 입력에 입력 클록신호와 PLL 출력신호가 존재하는 위상검출기 또는 위상비교기를 포함한다. 이들 두 신호들 사이의 위상차를 나타내는 신호는 능동 또는 수동, 디지털 또는 아날로그 필터("루프 필터")를 통해 발진기를 제어하는데 주로 사용된다.

PLL 회로들을 위한 응용의 분야들은 많고 다양하다. 예를 들면 PLL들은 디지털 신호 시퀀스들로부터 클록신호 복구를 위해, 또는 FM 변조를 위해 사용될 수 있다. "SONET" 또는 "SDH"와 같은 통신 표준들에서 클록 발생 회로들은 데이터의 전송 및 수신 동안에 클록신호들을 발생하는 것이 요구된다. 이 종류의 회로에서 PLL회로는 예를 들면 기준으로서 입력된 입력 클록신호로부터 통신시스템에서 사용하기 위한 하나 또는 복수 개의 출력 클록신호들을 발생할 수 있다. 여기서 PLL 출력신호와 입력 클록신호의 동기화는 이들 두 신호들의 주파수들이 동일하다는 것을 반드시 의미하지는 않는다. 그보다는, 알려진 그대로의 방식에서, 다소 임의적인 주파수 관계는 PLL 회로의 입력 및/또는 출력 및/또는 피드백 경로에 있는 주파수 체감기(분주기)들의 배치구성에 의해 이행될 수 있다.

전술한 미국특허문헌 제6,741,109호는, 이 종류의 PLL에서는 제1클록신호 및 PLL의 입력 클록신호로서 사용하려는 제2클록신호 사이에 스위치가 만들어질 수 있다고 가정한다. 이것은 2개를 넘는 클록신호들이 PLL의 입력 클록신호로서 사용될 수 있다는 가능성을 결코 배제하지 않는다. 그렇지만 복수 개의 클록신호들로부터 항상 하나의 클록신호가 선택되고 PLL 출력신호를 발생하는데 실제로 사용되는 것이 본질적이다. 복수 개의 클록신호들의 준비는, 특히, 통신시스템에서 리던던시(redundancy)를 만드는데 특히 유익할 수 있다. 만일 예를 들어 기준으로서 소용되는 클록신호들 중의 하나가 "누락된다"면, 클록 발생회로의 PLL 회로에서 PLL의 입력 클록신호로서 사용하려는 다른 클록신호로의 절환(switch)이 발생할 수 있다. 특히 PLL이 통신시스템에서 클록신호 추출 또는 복구를 위해 적용될 때 그러한 스위칭 절차의 결과로서 PLL 출력신호에서 현저한 위상 변경("위상 도약(phase hit)")이 일어나지 않는 것이 바람직하다. 그러나, 이 종류의 위상 변경은 만일 제1 및 제2 클록신호들이 절환 직전에 서로 다른 위상들을 소유한다면 발생한다.

스위칭 절차의 결과로서 위상의 이상한 변경을 피하기 위한 공지 기술의 옵션은 PLL 대역폭("루프 이득")을 매우 작게 되도록(전술한 통신시스템들의 경우, 예를 들면 수 Hz 정도로) 선택하는 것이다. 이 경우, 그것들 사이에 절환이 이루어지는 클록신호들이 그 절환 직전에 비교적 큰 위상차를 가지는 경우에도, PLL 출력 신호의 위상은 매우 천천히 변경되기만 한다. 그러면 언급된 통신시스템들에서 데이터 전송 에러들은 발생하지 않는다. 그러나, 이 해결책은 특히 다음 2개의 불리점들을 가진다: 한편으로는 특히 작은 PLL 대역폭이 집적회로 배치구성에서 달성되는 것을 어렵게 한다. 다른 한편으로는 특히 작은 PLL 대역폭 역시 PLL을 위한 포착 범위(capture range)가 불리하게도 작아지게 한다. 수 Hz의 PLL 대역폭의 경우 PLL 포착 범위는 예를 들면 1ppm 미만일 수 있다.

전술한 미국특허문헌 제6,741,109호에서 스위칭 절차의 결과로서 위상 출력신호의 위상 변경을 피하기 위해, 즉 "도약 없는 스위칭"을 보장하기 위해 권유되는 것은, 클록신호가 출력신호를 발생하는데 현재 사용되지 않은 경우, PLL 출력신호로부터 도출된 피드백 신호에 관하여 위상차가 결정되고 저장되는 것이다. 만일 이 클록신호로의 절환이 일어난다면 저장된 위상차는 적당한 때에 PLL에 주입되어 위상차를 보상한다. 이 해결책에서 문제가 되는 것은 실용상 달성될 수 있는 보상의 정확도와 그 보상을 위해 요구된 회로의 복잡도이다.

위와는 독립적으로, 복수 개의 출력 클록신호들을 발생하기 위해 PLL 출력신호를 이용하는 것은 전술한 미국특허문헌 제6,741,109호에서 설명된 응용예(이 문헌의 도 15)에서 제공된다. 이 출력 클록신호들은 통신시스템에서 (SONET 또는 SDH 표준들에 따라서) 사용하기에 적합할 수 있고, 적당한 수의 출력 분할기들(주파수 체감기들)에 PLL 출력신호를 공급하는 것에 의해 발생된다.

공지기술의 PLL, 즉 다시 말하면, 이 PLL로 형성된 PLL회로에서 불리한 것은, 서로 다른 출력 클록신호들 사이의 상대적인 위상차가 출력 분할기들의 특성들 에 의해 고정되고 가변될 수 없다는 것이다. 한편, 많은 응용들에서, 복수 개의 출력 클록신호들의 상대적인 위상차를 조절할 수 있는 것, 즉 개별 출력 클록신호들의 "위상 오프셋"을 조절할 수 있는 것에 대한 요구가 존재한다. 일반적으로, 부가적인 조절가능 지연 소자들의 제공은 출력신호에 관한 오프셋의 조절을 위해 고려된다. 그러나, 대개는, 그러한 접근방법은 신호 품질이 떨어지게 한다. 더욱이 이 종류의 지연 배치구성들은 보통 높은 소비전력을 가지고 모놀리식 회로들에서 많은 공간을 요구한다.

본 발명의 목적은 입력 클록신호에 동기된 복수 개의 출력 클록신호들이 조절가능한 상대 위상차로 제공될 수 있게끔 전술한 종류의 위상동기루프 및 방법을 개선하는 것이다.

본 발명에 따른 위상동기루프는, 위상검출기가 위상동기루프의 출력신호의 위상편이된 버전을 발생하는 조절가능 위상 시프팅 기기를 가지고, 사용되는 클록신호와 조절된 출력신호의 위상편이된 버전 사이의 위상차를 결정하는 위상검출 출력신호를 발생하는 위상 비교 기기를 가진다는 점과, 조절된 출력신호의 위상편이된 버전은 위상동기루프의 추가의 출력신호로서 제공된다는 점을 특징으로 한다.

본 발명에 따른 동작 방법은 위상차를 결정함에 있어서 위상동기루프의 조절된 출력신호의 위상편이된 버전이 발생되고 사용되는 클록신호와 위상이 비교된다는 점과, 조절된 출력신호의 위상편이된 버전이 위상동기루프의 추가의 출력신호로 서 제공된다는 점을 특징으로 한다.

본 발명에서 위상동기루프의 "추가의 출력신호"는 회로의 관점에서 단순한 방식으로 제공되는데, 그 신호는 첫째로 PLL 입력 클록신호로서 사용되는 클록신호와 동기되고 둘째로 "표준 PLL 출력 신호"에 관하여 조절가능한 위상차를 소유한다.

예를 들면, 통신시스템에서 사용하기 위해, 위상동기루프 회로가 본 발명으로 구현될 수 있는데, 그 위상동기루프 회로는, 그러한 위상동기루프와, 복수 개의 회로 출력들에 연결되며 PLL 출력신호와 추가의 PLL 출력신호가 공급되고 각 경우에 "출력신호" 또는 "추가의 출력신호"를 복수 개의 회로 출력들에 보내는 된 출력 스위칭 기기를 포함한다. 여기서 회로 출력들은 예컨대 기존의 종류의 출력 분할기들로부터 형성될 수도 있다.

바람직한 형태의 실시예에서 PLL 출력신호에는 복수 개의 위상들이 제공되고 출력신호의 위상편이된 버전은 이들 위상들 사이의 조절가능한 보간에 의해 발생된다. 본 발명에 따른 PLL에서, 이것은, 예컨대, 출력신호가 위상검출기에 복수 개의 위상들로 제공되도록 발진기가 설계되고 이들 위상들 사이를 보간하고 조절된 보간된 신호를 제공하는 조절가능 위상 보간기로서 조절가능 위상 시프팅 기기가 설계되도록 구현될 수 있다.

실시예의 일 형태에서, 위상검출기는

PLL 출력신호의 복수 개의 위상들 사이를 보간하고 조절된 보간된 신호를 제공하는 조절가능 위상보간기, 및

클록신호의 위상을 보간된 신호의 위상과 비교하고, 위상차를 나타내는 위상검출기 출력신호를 제공하는 위상 비교 기기를 포함한다.

만일 보간된 신호에 복수 개의 위상들이 제공된다면, 이들 위상들 중의 하나는 위상동기루프의 추가의 출력신호로서 제공될 수 있다.

실시예의 한 형태에서 위상검출기 출력신호는 결정된 위상차의 디지털 표현이다. 이 경우 위상검출기 출력신호는 디지털 필터에 들어갈 수 있고, 이 디지털 필터는 디지털 제어형 발진기 또는 DCO를 위해 제어신호를 배달한다. 말할 것도 없이 아날로그 전압 제어 발진기 또는 VCO는 PLL 필터 근처에서 적절한 수정에 의해 사용될 수 있다.

본 발명에서 스위치의 능력은 알려진 자체로서는 위상동기루프의 입력 클록신호로서 사용할 수 있는 복수 개의 클록신호들 사이에 "스위칭 동안의 위상 정합"을 위한 (즉, "도약 없는 스위칭을 위한) 대책과 함께 또는 그러한 대책 없이 유익하게 제공될 수 있다. 아래에서 추가로 설명되는 예의 실시예로부터 특히 잘 알 수있는 바와 같이, 위상동기루프의 구성요소들은 여기서는 전체적으로 다른 견지들에서 유익하게 사용될 수 있다. 즉 다시 말하면 여러 겹 사용될 수 있다. 실시예의 한 형태에서 위상동기루프는 제1클록신호와 위상동기루프의 입력 클록신호로서 사용되는 제2클록신호 사이를 절환하는 스위칭 기기를 포함하며, 이 스위칭 기기와 연결된 별개의 위상 검출기가 이 2개의 신호들(제1클록신호 및 제2클록신호)의 각각을 위해 제공된다.

그러한 스위치 가능 위상동기루프의 추가의 개발로 위상검출기들의 각각은 현재 사용되는 클록신호를 위한 제1동작모드와 현재 사용되지 않는 클록신호를 위한 제2동작모드 사이에서 절환될 수 있고, 현재 제2동작모드에 있는 위상검출기의 위상 시프팅 기기는 절환 동안 위상의 도약을 피하도록 조절된다. 이 경우 위상 변이 기기는 실제 PLL 제어 및 "추가의 PLL 출력신호"의 제공에 관련된 위상검출기의 제1동작모드에서 사용되는 반면, 위상검출기의 제2동작모드에 있는 동일한 위상 시프팅 기기는 "도약 없는 스위칭"의 견지에서 위상 정합을 위해 사용된다.

위상동기루프의 추가의 개발로 각 위상검출기는 제2동작모드에서 활동적이게 되는 위상동기루프를 담고 있는데, 이 위상동기루프는 위상검출기 출력신호가 위상 시프팅 기기를 조절하는데 사용되도록 하기 위해 위상차를 나타내는 위상검출기 출력신호를 제어한다.

개발품의 형태에서 PLL 출력신호의 발생을 위해 현재 사용되고 있지 않은 클록신호에 대해 위상 편이(phase shift)의 조절은, 위상차를 나타내는 신호는 그 신호가 PLL 출력신호의 위상 편이의 조절을 위해 사용되게끔 제어되는 위상 제어 기능에 의해 실행된다. 이 목적을 위해 사용되는 위상 시프팅 기기는 예컨대 전술한 위상보간기의 형태를 취할 수 있다.

개발품의 형태에서 2개의 클록신호들의 각각을 위해 다른 동작모드들 사이에서 절환될 수 있는 위상검출기가 제공되는데, 현재 사용되는 클록신호를 위한 위상검출기는 제1동작모드에 놓이고 현재 사용되지 않는 클록신호를 위한 위상검출기는 제2동작모드에 놓이며, 제1동작모드에 있는 각각의 위상검출기는 사용되는 클록신호 및 출력신호의 조절된 위상편이된 버전 사이의 위상차를 결정하고 이 위상차를 발진기의 제어를 위해 제공하고, 제2동작모드에서는 위상편이를 조절한다. 여기서 출력신호를 발생하는데 현재 사용되는 클록신호의 경우 위상차는 이 클록신호 및 출력신호의 조절된 위상편이된 버전 사이에서 앞서 말한 바와 같이 결정되고 발진기의 제어를 위해 사용되는 반면, 출력신호를 발생하는데 현재 사용되지 않는 클록신호의 경우 위상편이의 조절이 수행된다.

전술한 추가 개발품에서, 특히 절환의 결과로서의 PLL 출력신호의 위상에서의 어떠한 원치 않는 변경이라도 높은 정확도로 회피될 수 있도록 하기 위해 ("도약 없는 스위칭"을 위해) 입력 클록신호로서 사용될 수 있는 복수 개의 클록신호들 사이에 존재하는 어떠한 위상차라도 절환 전에 효과적으로 이미 적합하게 되거나 보상되어 있다.

다음으로 본 발명은 첨부 도면들을 참조하여 예의 실시예의 도움을 받아 더 설명된다.

바람직한 실시예(들)의 설명

도 1은 위상동기루프(PLL)(12)를 가지는 PLL 회로(10)를 보이고 있다.

PLL(12)은 출력신호(CKout), 또는 이 출력신호의 2개의 위상들(K_0 및 K_90)을 가지는 2-위상 버전을 위한 디지털 제어가능 발진기를 가진다. 2개의 신호들(K_0 및 K_90)은 서로에 대해 90°의 고정된 위상차와 출력신호(CKout)에 대해 고정된 위상차들을 가진다. 가장 단순한 예에서 출력신호(CKout)는 신호들(K_0 및 K_90) 중의 하나와 동일하다.

나타내어진 예의 실시예에서 PLL 출력신호(CKout)는 복수 개의 출력분할기 들(14-1 내지 14-4)에 공급될 수 있는데, 복수 개의 출력 분할기들의 각각은 PLL 출력신호를 소정의 분할비로 주파수 체감(frequency division)하고, 출력 단들(16-1 내지 16-4)에 출력하고, 출력 단들의 각각은 그 신호를 차분 출력 클록신호(CKout1 내지 CKout4)로 변환한다. PLL 출력신호(CKout)는 4개의 출력분할기-출력 단 배치구성들에 직접 인가되지 않고 복수 개의 출력스위치들(13-1 내지 13-4)로 구성된 다중화 기기로서 디자인된 출력 스위칭 기기를 통해 4개의 출력분할기-출력 단 배치구성들에 인가된다. 이러한 출력스위치들(13-1 내지 13-4)에 의하여 PLL 출력신호(CKout) 또는 아래에서 더 설명되는 "추가의 PLL 출력신호" CK<1>는 각 경우에 출력분할기들(14-1 내지 14-4)의 각각에 공급된다.

입력 측에서 복수 개의 다른 클록신호들(CKin1 내지 CKin3)이 회로(10)에 공급되는데, 이들 신호들의 각각은 3개의 입력 단들(18-1 내지 18-3)에 의해 비차분 표현으로 먼저 변환된 다음 3개의 입력분할기들(20-1 내지 20-3)을 통해 PLL(12)에 입력된다.

아래에서 "입력 신호(CKin)"라고 표시되기도 하는 클록신호들(CKin1 내지 CKin3)의 각각을 위해, 위상검출기(PD1, PD2 또는 PD3)가 나타내어진 바와 같이 각각 제공된다.

아래에서 위상검출기(PD)라고도 표시되기도 하는 위상검출기들(PD1 내지 PD3)의 각각을 위해, 특정 동작모드("제1동작모드")에서는 관련된 클록신호(CKin)(또는 분할기(20-1, 20-2 또는 20-3) 각각에 의해 생성된 클록신호의 주파수 체감 버전) 및 출력신호(CKout)의 조절된 위상편이된 버전 사이의 위상차를 결정할 수 있고 이 위상차를 디지털 제어 발진기(DCO)의 제어를 위해 제공할 수 있다. 이를 위해 위상검출기들(PD)의 출력들은 다중화기 또는 스위칭 기기(22)에 연결되며, 다중화기 또는 스위칭 기기(22)는 위상검출기들(PD1 내지 PD3)로부터 출력된 3개의 신호들 중의 하나를 선택하고 그것을 PLL 필터(24)에 출력(위상검출기 출력신호(PD_OUT))하도록 디자인되어 있다. 나타내어진 예의 실시예에서 각각의 위상검출기(PD)는 그것의 제1동작모드에서 이 위상차를 디지털로 표현하는 위상검출기 출력신호(도 2의 PD OUT<9:0>)를 발생하는데, 이 신호는 디지털 디자인의 이 예의 실시예에서 PLL 필터(24)에 의해 필터링되고 발진기(DCO)의 제어 입력에 출력된다. DCO에 의해 출력되는 PLL 출력신호(CKout)의 주파수는 PLL 필터(24)로부터 출력된 신호에 의해 제어된다.

스위칭 기기(22)에 의해, PLL의 입력 클록신호로서 사용하기 위해 3개의 클록신호들(CKin1 내지 CKin3) 사이를 절환하는 것은 가능하다. 각각의 그러한 절환은 신호검출기기(26)에 의해 개시되는데, 신호검출기기(26)에는 나타낸 바와 같이 입력 측에 클록신호들(CKin1 내지 CKin3)에 인가되고 출력 측이 스위칭 기기(22)와 연결되어 있다. 신호검출기기(26)는 클록신호들(CKin)의 품질을 검출하고 이 검출을 기초로 하여 클록신호들 중의 어느 것이 PLL 입력 클록신호로서 사용되는 지에 관하여 또는 만일 현재 사용되는 클록신호가 쓸모가 없다면 어떤 다른 입력 클록신호로 절환이 일어나야 하는지에 관하여 결정을 행한다. 신호 LOS에 의하여, 후자의 상황은 나타내어진 PLL 회로(10)를 포함하는 집적회로 배치구성의 다른 섹션들(미도시)에 전달되기도 한다.

디지털 필터(24)의 입력신호로서 사용하기 위한 다른 위상검출기 출력신호들(PD_OUT) 사이의 절환과 동시에, 개별 위상검출기들(PD1 내지 PD3)에 의해 제1동작모드(PLL 제어를 위해 사용되는 위상검출기)에서 그리고 아래에서 더 설명되는 제2동작모드(PLL 제어를 위해 사용되지 않는 위상검출기)에서 출력되는 "추가 위상검출기 출력신호들" CK<1> 사이에 스위칭 기기(22)에 의해 절환이 일어나기도 한다. 만일 예를 들면 클록신호(CKin1)가 PLL(12)에 대한 입력신호로서 현재 사용되고 있다면, PD1은 제1동작모드에 있는 반면, PD2와 PD3은 제2동작모드에 있다. 위상검출기(PD1)의 위상검출기 출력신호(PD_OUT<9:0>)와 추가의 위상검출기 출력신호(CK<1>)는 스위칭 기기(22)를 통해 PLL필터(24)에 전달되고, 그래서 출력 스위칭 기기들(13-1, 13-2, 13-3, 13-4)에 전달된다. 위상검출기들(PD2 및 PD3)의 상응하는 출력신호들은 전달되지 않는다.

도 2는 3개의 위상검출기들(PD1, PD2 및 PD3)의 (동일한) 구조를 도시한다. 3개의 위상검출기들의 동일한 구조 때문에 이 구조는 도 2에 관해서 단지 하나의 검출기(PD)에 관해 기술된다. 위상검출기(PD) 뒤에 있는 것으로 기술되는 모든 구성요소들 및 신호들은 도 1에 나타내어진 회로(10)의 위상검출기들(PD1 내지 PD3)의 각각에 대응하게 그리고 개별적으로 존재한다.

위상검출기(PD)의 이미 앞에서 언급된 제1동작모드를 위한 필수 구성요소들은 조절가능 위상보간기(30)와 샘플링 기기(32)이다. PLL 출력신호(CKout)의 2개의 "구적(quadrature) 신호들"인 CK_0와 CK_90은 위상보간기(30)에 입력된다. 아래에서 더 설명되는 보간 조절에 상응하여, 보간기(30)는 조절된 보간된 신호(CK<1:8>) 를 생성하는데, 그 신호는 샘플링 기기(32)에 입력신호로서 공급된다. 나타내어진 예의 실시예에서 위상보간기(30)는 2.5GHz로 발진하는 DCO의 2개의 정현파 구적 클록신호들(CK_0, CK_90) 사이를 보간한다. 신호 표현 CK<1:8>은 8개의 신호성분들로 구성되고 "PLL 출력신호의 위상편이된 버전"인 CKout(보간 조절에 따름)을 나타낸다. 샘플링 기기(32)는 위상검출기의 기능을 소유하고, 출력신호(CKout)의 위상편이된 버전(K<1:8>)(위상검출기(PD)에 구적신호 성분들(CK_0 및 CK_90)로서 공급됨)을 위상검출기 입력신호(PD_IN)의 위상과 비교한다. 이 비교의 결과로서 샘플링 기기(32)는 디지털 신호 표현(PD_OUT<9:0>)을 출력하는데, 그것은 위상검출기(PD)의 제1동작모드에서는 PLL 스위칭 기기(22)(도 1)와 연결된 위상검출기 출력에 제1위상검출기 스위칭 기기(34)를 통해 공급된다. 도 2에 나타내어진 위상검출기 입력신호(PD_IN)는 도 1에 나타내어진 입력분할기들(20-1 내지 20-3)로부터 출력되는 신호들 중의 하나이다.

다시 한번 도 1로 가서, 예컨대, 신호 검출 기기(26)에 의해 개시되고 PLL 스위칭 기기(22)에 의해 이행되는 클록신호(CKin1)는 PLL(12)의 입력 클록신호로서 현재 사용되고 있고 나중의 시간에 클록신호(CKin2)로의 절환이 일어날 것이라고 가정된다. 이 상황에서 위상검출기(PD1)는 도 2에 관해서 위에서 이미 설명되었던 그것의 제1동작모드에 있다. 그러나, 2개의 다른 위상검출기들(PD2 및 PD3)은 도 2에 관해서 다시 한번 뒤에서 설명되며 이들 검출기들이 PLL을 위한 어떠한 입력 클록신호도 제공하지 않는 제2동작모드에 있다.

그것의 제1동작모드에서 그것의 제2동작모드로의 도 2에 나타낸 위상검출기 의 절환은 신호검출기기(26) 또는 PLL 스위칭 기기(22)로부터 출력되는 신호(S1)에 의해 행해질 수 있는데, 그 신호는 제1 위상검출기 스위칭 기기(34)를 제어하여 샘플링 기기(32)로부터 출력된 위상검출기 출력신호(PD_OUT<9:0>)가 더 이상 기준클록으로서 PLL에 출력되지 않고 위상검출기(PD)에 제공된 피드백 경로를 통해 위상보간기(30)로 되돌아가게 한다. 나타내어진 예의 실시예에서, 이 피드백 경로는 디지털 필터(36), 오버플로어 카운터(38) 및 모듈로-8(modulo-8) 적분기(40)로 형성된다. 오버플로어 카운터(38) 및 모듈로-8 적분기(40) 사이에는 제2 위상검출기 스위칭 기기(35)가 배치되는데, 그것은 신호(S1)에 의해 제1 스위칭기기(34)와 동일한 방식으로 제어되고, 제2동작모드에서는 오버플로어 카운터(38)의 출력신호를 적분기(40)에 전달하지만, 제1동작모드에서는 아래에서 더 설명되는 지연 조절 기기(41)의 출력신호를 적분기(40)에 전달한다.

제2동작모드에서 위상검출기 출력신호(PD_OUT<9:0>)는 디지털 필터(36)를 통해 오버플로어 카운터(38)의 입력에 공급되고, 오버플로어 카운터(38)는 각각의 카운터 오버플로어에 대해 출력 펄스를 모듈로-8 적분기(40)에 출력한다. 출력 측에서 적분기(40)는 조절가능 위상보간기(30)를 위해 조절신호를 출력하는데, 이를 위해 8개의 다른 신호상태들이 8개의 다른 보간 단들에 대응하게 제공된다.

위상검출기(PD)의 제2동작모드에서는 위상보간기(30)의 조절이 신호(CK<1:8>)의 위상에 영향을 주고 그래서 보간 조절을 위해 도출되는 위상검출기 출력신호(PD_OUT<9:0>)에 간접적으로 영향을 주는 상황 때문에, 위상검출기 출력신호가 0의 위상차에 본질적으로 상응하는 값으로 제어되는 상태에 도달하기까지 보 간기(40)에 의해 출력되는 조절이 가변되는 위상 제어 기능은 위상검출기(PD)에서 수행된다. 만일 위상검출기(PD)가 활동적이고 PLL 루프(제1동작모드)에 통합되면, 전체 피드백 경로(36, 38, 40)은 비활동적이게 된다. 그러나, 이 제1동작모드에서는, 아래에서 더 설명되는 방식으로, 모듈로-8 적분기(40)로부터 위상보간기에 출력된 조절값(이것은 CK_0, CK_90 및 CK<1:8> 사이의 위상편이를 정의함)은 지연 조절 기기(41)에 의해 변경될 수 있다.

이 위상 제어는 PLL 출력신호를 발생하는데 현재 사용되지 않는 (제 2동작모드에 있는) 모든 위상검출기들(PD)에서 수행된다. 이런 식으로 "내부 위상 조절"은, PLL 입력 클록신호로서 사용되는 것이 무엇인지를 정하기 위해 클록신호들(CKin) 사이에서 어떤 절환이 발생하기 전에, 모든 다른 클록신호들(CKin)을 위해 PLL 출력신호에 관하여 효과적으로 이루어진다. 각 위상검출기(PD)의 제2동작모드에서 일어나는 이 내부 위상 제어의 기능은 "위상검출기 내의 PLL"로서 효과적으로 표현될 수 있다. 구성요소들(38, 40, 30)로써 이 "내부 PLL"의 디지털 제어가능 발진기의 기능은 제공된다.

만일 PLL 회로(도 1)에서 PLL 출력신호 발생을 위해 이전에 사용되지 않은 클록신호로의 절환이 지금 발생한다면, 관련된 위상검출기(PD)에 대해, 위상검출기 출력신호(PD_OUT<9:0>)가 PLL 스위칭 기기(22)를 통해 PLL 필터(24)에 공급되도록 내부 스위칭 기기(34)는 신호(S1)에 의하여 변환된다. "내부 PLL"에 의해 제어되는 방식으로 이전에 착수된 위상보간기(30)의 조절 때문에, 이 절환은 (만일 위상보간기(30)가 이전에 조절되었다면 예상될 것처럼) 위상 출력신호에서 불리한 위상 변 경을 이끌지 않는다. 나타내어진 예의 실시예에서 "도약 없는 절환"이 앞서 말한 바와 같이 실행된다.

PLL 회로(10)의 추가의 특수한 특징은 4개의 출력신호들(CKout1 내지 CKout4)의 각각이 "표준 PLL 출력신호"인 CKout에 기초하여 또는 현재 제1동작모드에 있는 위상검출기(PD)의 추가의 위상검출기 출력신호(CK<1>)에 기초하여 발생된다는 점에 있다. 상응하는 출력신호의 공급의 토대로서의 이 2개의 신호들 중의 하나의 선택은 출력스위치들(13-1 내지 13-4)에 공급되는 도 1에 나타낸 선택신호(CKSEL<2:0>)에 의하여 발생한다.

PLL 회로(10)의 작용을 위해 2개의 상황들이 본질적인데, 한편으로는 추가의 PLL 신호(CK<1>)와 PLL 출력신호(CKout)는 현재 사용되고 있는 클록신호와 동기된다. 이것은 추가적인 신호(CK<1>)가 현재 사용되고 있는 위상검출기로부터 신호(CK<1:8>)(도 2 참조)의 8개 위상들 중의 하나로서 추출되고 그래서 신호(CK<1:8>)와 동일한 방법으로 PLL 출력신호(CKout)의 위상편이된 버전이 되기 때문이다. 다른 한편으로는 추가의 PLL 출력신호(CK<1>) 및 실제 PLL 출력신호(CKout) 사이의 위상차는 위상보간기(30)의 구성에 의해 미리 정해진 범위와 분해능으로 요구되는 바대로 조절될 수 있다. 2개의 출력신호들 사이의 상대적인 위상차의 조절은 PLL 제어를 위해 현재 사용되고 있는 위상검출기(PD)에서 지연 조절 기기(41)의 상응하는 제어에 의하여 실행된다. 조절 신호들(INC 및 DEC)(도 2 참조)의 이 조절 기기(41)에의 입력에 의해, 조절 기기(41)는 제2 위상검출기 스위칭 기기(35)를 통해 모듈로-8 적분기(40)를 증가 또는 감소시키는 제어 펄스들을 출력 한다. 그래서 단순한 방법으로 출력신호들(CKout 및 CK<1>) 사이의 소망의 위상차를 PLL 동작 중에 조절하는 것이 가능하다. 이 조절은 (제1동작모드에서) 현재 사용되고 있는 위상검출기(PD)에 관련이 있는 지연 조절 기기(41)로의 신호들(INC 또는 DEC)의 상응하는 공급에 의해 발생한다.

바꾸어 말하면, PLL 루프에서 사용되는 관련된 위상검출기(PD)의 절환 후, 적분기(40)와 위상보간기(30)(일반적인 용어로는 "위상 시프팅 기기")는 "내부 PLL"의 피드백 경로에서의 위상 매칭을 위한("도약 없는 스위칭"을 위한) 구성요소들로서 더 이상 필요하지 않고, 대신에 출력 클록신호들의 상대적인 위상조절을 위해 사용되고, 출력스위치들(13-1 내지 13-4)을 통해 제어되는 출력 배치구성들(14, 16) 중의 적어도 하나에 인가되는 DCO 출력신호와 출력 배치구성들(14, 16) 중의 적어도 다른 하나에 인가되는 위상검출기(PD)로부터 추출된 추가적인 신호(CK<1>)로써, 이들 두 출력신호들 사이의 상대적인 위상정합(phasing) 또는 위상 오프셋은 위상보간기(30)의 분해능의 한도에 따라서 임의의 요구된 값으로 조절될 수 있다. 기술된 예의 실시예에서 이 (시간적인) 분해능은 50ps에 달한다.

지연 조절 기기(41)는 입력 신호들(INC 또는 DEC)에 의존하는 +/-1의 신호를 출력단에서 출력한다. 예를 들면 만일 INC 신호의 4개의 펄스들이 검출된다면, 지연 조절 기기는 +1의 값을 모듈로-8 적분기(40)에 4번 출력하고, 이것은 샘플링 신호 성분들(CK<1: 8>)에 대해 4 x 50ps = 200ps의 위상 이동이 있게 한다. 200ps의 이 위상 이동을 기초로 하여 샘플링 기기(32)는 디지털 출력 값을 값 2만큼 변경한다. 그러나 발진기(DCO)는 PLL 대역폭의 시상수로 출력 위상을 200ps만큼 변경한 다. DCO 출력을 기초로 하여 발생된 이 회로 배치구성의 각 출력 클록신호는 마찬가지로 그것의 위상이 200ps만큼 이동된다. 반면에 위상검출기 출력(CK<1>)으로부터 추출된 출력 클록신호의 경우, 위상 변경은 각각의 INC 또는 DEC 펄스 직후에 일어날 것이지만, 그러나 이 위상 변경은 PLL 대역폭의 시상수로 다시 정정되고, 그래서 마침내 발진기(DCO)에 연결된 클록신호들 및 위상검출기 출력(CK<1>)은 200ps의 상호 위상 오프셋을 소유한다.

요컨대, 기술된 PLL 회로(10)에서는, PLL의 입력 클록신호로서 사용하려는 복수 개의 클록신호들 사이에 절환이 일어날 수 있는데, 각 경우에 현재 사용되는 PLL 위상검출기는 조절된 위상편이된 피드백 신호의 위상과 현재 사용되고 있는 입력신호의 위상을 비교하고, 현재 사용되고 있지 않은 위상검출기들은 그것들이 PLL 위상검출기로서 사용되고 있는 경우에는 "초기 조절"로서 사용되는 위상 이동의 조절을 이 기간에 착수한다. 그래서 새로 사용되는 위상검출기의 경우 소망의 위상차는 2개의 PLL 출력신호들 사이에서 조절될 수 있다. 그러면 이것과는 독립적으로, 출력 스위칭 기기들(스위치들인 13-1 내지 13-4)에 의해 회로 출력신호들(CKout1 내지 CKout4)의 각각에 대해 2개의 PLL 출력신호들 중의 어느 것이 발생에 사용되는지가 개별적으로 결정될 수 있다.

말할 필요도 없이, 기술된 예의 실시예로부터 벗어나서 입력에 다른 수의 클록신호들이 및/또는 다른 수의 출력 클록신호들이 제공될 수도 있다. 더욱이 주파수 체감기들(14, 16)의 수와 배치구성은 당해 응용에 적합하게 될 수 있다. 끝으로, CK<1> 대신에 또는 그것에 부가적으로, 보간신호(CK<1:8>)의 하나 또는 복수 개의 추가 신호 성분들 또한 위상검출기들로부터 분기될 수 있고 회로 출력신호들의 발생 시에 (상응하게 변형된) 출력 스위칭 기기(13)를 통해 적용될 수 있다. 이 방법으로는 그것들의 위상이 서로 다른 훨씬 더 많은 PLL 출력신호들이 제공될 수 있다.

도 2에 나타낸 위상검출기(PD)의 구조는 바람직한 실시형태를 나타내지만, 말할 것도 없이 다른 방법으로 이행될 수도 있다. 그러나, (기술된 구조에 관해서는) 위상검출기 내의 내부 위상제어 루프가 제2동작모드에서 위상 이동의 조절을 위해 이행되어지는 구조가 바람직하다. 이같은 위상 이동이 관련되는 한, 위상보간기에 의한 전술한 이행은 마찬가지로 단순히 다른 방식으로 디자인될 수도 있는 바람직한 실시예로서 고려된다. 동일한 것은 뒤에서 더 상세히 설명되는 상세한 구성에 한편으로는 샘플링 기기(32)에 그리고 다른 한편으로는 위상보간기(30)에 적용되는데, 그것은 다음에서 설명되는 것과는 다른 방식으로 디자인될 수도 있다.

도 3은 도 2의 위상검출기(PD)에서 사용되는 샘플링 기기(32)의 구조를 보인다.

PLL 출력신호(CKout)의 위상편이된 버전(CK<1: 8>)과 위상검출기 입력신호(PD_IN)는 다위상 샘플러(50)에 입력되고, 다위상 샘플러는 그 신호들로부터 신호들(CK_R 및 PD_OUT<2:0>)을 발생한다. 전체가 8개의 신호성분들(CK<1> 내지 CK<8>)로 구성되는 신호(CK<1:8>)의 신호성분(CK<1>)은 위상누산기(52)(카운터)에 입력된다. 위상누산기(52)로부터 출력된 신호와 신호(CK_R)는, 나타낸 바와 같이, 7개의 플립플롭들로 구성된 플립플롭 배치구성(54)에 인가되고, 플립플롭 배치구 성(54)은 신호성분들(PD_OUT<9:3>)을 형성하고, 이 신호성분들과 신호(PD_OUT<2:0>)가 인가되기도 하는 합산요소(56)는 위상검출기 출력신호(PD_OUT<9:0>)를 형성한다. 나타낸 예의 실시예에서 샘플링 기기(32)는 그것의 출력에 10비트 워드를 발생하는데, 이 10비트 워드는 디지털 방식으로 위상검출기(PD)에 공급된 신호들의 위상차를 나타낸다. 샘플링 기기(32)는 위상검출기 출력신호의 최하위 값의 3개의 비트들을 나타내는 신호(PD_OUT<2:0>)의 공급으로 고속으로 동작하는 다위상 샘플러를 포함한다. 플립플롭 배치구성(54)은 7개의 최상위값 비트들을 발생한다. 다위상 샘플러는 나타낸 예에서 19.44MHz의 주파수를 가지는 공급된 위상검출기 입력신호(PD_IN)를 나타낸 예의 실시예에서 1.25GHz의 주파수를 소유하고 100ps의 위상 분해능을 공급하는 8개의 충분히 이격된 클록신호들(CK<1> 내지 CK<8>)로써 샘플링한다.

도 4는 도 3에 나타낸 다위상 샘플러(50)의 구조를 보인다. 다위상 샘플러(50)는 나타낸 바와 같이 플립플롭 배치구성(58)과 디코더(60)를 포함하고, 신호들(PD_IN 및 CK<1>)은 나타낸 방식으로 인가되고, 출력 측에서 신호들(CK_R 및 PD_OUT<2:0>)을 출력한다.

도 5는 신호성분들(CK<1> 내지 CK<8>), 신호(PD_IN), 신호(PD_OUT<2>) 및 신호(CK_R)의 예시적인 시간 프로파일들을 보인다. 도 5는 특히 8개의 샘플링 클록신호들(CK<1:8>)과 위상검출기 입력신호(PD_IN) 및 위상검출기 출력신호(PD_OUT) 사이의 위상관계를 보인다.

이것으로부터 위상보간기(30)로부터 발생된 신호성분들(CK<1> 내지 CK<8>)은 동일한 신호들이지만 위상이 서로로부터 등거리로 이동된 신호들임을 알 수 있다. 나타낸 예의 실시예에서 이 신호성분들의 인접하는 두 개의 신호성분들 사이(예컨대, CK<1>와 CK<2> 사이)의 시간적인 이동은 100ps에 상당한다.

도 6 및 도 7은 위상보간기(30)의 구조를 명확히 한다.

보간기(30)의 전체 구조는 도 6에 보이고 있다. 8개의 균일하게 이격된(10ps만큼) 1.25GHz 주파수의 클록신호들(CK<8> 내지 CK<1>)을 제공하기 위해, 보간기(30)는 2개의 보간기 반편들(70-1 및 70-2)과 출력부 회로(72)를 부가적인 분할기 회로들과 함께 포함한다. 보간기 반편들(70-1, 70-2)과 보간기 출력부 회로(72)는 나타낸 방식으로 함께 동작하여 구적 신호들(CK_0 및 CK_90)(도 1 참조)로부터 신호성분들(CK<1> 내지 CK<8>)에 의해 표현되는 PLL 출력신호의 위상편이된 버전을 형성한다.

구적 신호들(CK_0 및 CK_90)은 보간기(30)에 다른 형태로 공급되는데, 신호 CK_0은 차분신호 성분들(CK_0_P 및 CK_0_N)로 구성된다. 신호 CK_90은 차분신호 성분들(CK_90_P 및 CK_90_N)으로 구성된다. 소망의 위상 편이의 조절은 신호 PHI<2:0>에 의해 발생한다. 이것은 도 2에서 모듈로-8 적분기(40)로부터 위상보간기(30)의 제어 입력에 전송된 신호이다.

도 7은 도 6에 나타낸 2개의 보간기 반편들(70-1 및 70-2)의 (동일한) 구조를 최종적으로 보여준다. 각 보간기 반편의 구조는 그것 자체로 알려져 있는 디자인 개념을 따르고, 공급된 신호(PHI<2:0>)를 전류의 아날로그 표현(나타낸 전류원들에 의해 심벌화됨)으로 변환하는 디지털-아날로그 변환기(74)를 포함한다. 전류 원들로부터 공급된 전류들은 개별 트랜스컨덕턴스 단들을 위해 전류들을 조절하는데 소용되고 나타내어진 각각의 트랜스컨덕턴스 단은 트랜지스터 쌍들로부터 형성되고 개별 전류들의 가중된 중첩을 행한다. 전류들은 공통 저항성 부하(R)를 통해 공급되고, 그래서 도 6에 표시된 전위들(PH_OUTP 및 PH_OUTN)은 저항성 부하(R)에 걸리는 전압 강하로서 제공된다. 위상보간기 출력신호는, 항상 90°의 위상차를 가지는 CK1 및 CK2 입력신호들의 가중된 합(전류 중첩에 의해 형성됨)에 상응한다. 위상보간기 출력신호의 분해능은 90ps로서 지정된다.

상기 기술된 예의 실시예를 위해 주어진 주파수 및 시간 값들은 말할 필요도 없이 예로서 이해되어야만 하고 실용상 변형될 수 있고 관련된 응용에 적합하게 될 수 있다.

이상 설명한 바와 같이, 본 발명에 따르면, 입력 클록신호에 동기된 복수 개의 출력 클록신호들이 조절가능한 상대 위상차로 제공될 수 있다. 즉, 클록신호와 동기되는 조절가능 상대 위상차를 가지는 복수 개의 PLL 출력신호들을 제공할 수 있다.

Claims (9)

1. 위상동기루프의 출력신호(CKout)의 발생을 위해 제어가능 발진기(DCO)를 가지며, 위상동기루프의 입력 클록신호로서 사용되는 클록신호(CKin)와 위상동기루프의 출력신호(CKout) 사이의 위상차를 결정하는 위상검출기(PD)를 가지고, 발진기(DCO)를 사용되는 클록신호(CKin)에 동기시키는 위상검출기 출력신호(PD_OUT)를 제공하는 위상동기루프(12)에 있어서,

   위상검출기(PD)는 위상동기루프의 출력신호(CKout)의 조절된 위상편이된 버전(CK<1:8>)의 발생을 위한 조절가능 위상 시프팅 기기(30), 및 사용되는 클록신호(CKin) 및 출력신호(CKout)의 조절된 위상편이된 버전(CK<1:8>) 사이의 위상차를 결정하는 위상검출기 출력신호(PD_OUT)를 발생하는 위상 비교 기기(32)를 포함한다는 점과, 출력신호(CKout)의 조절된 위상편이된 버전(CK<1:8>)은 위상동기루프의 추가의 출력신호(CK<1>)로서 제공된다는 점을 특징으로 하는 위상동기루프.
2. 제1항에 있어서, 발진기(DCO)는 위상검출기(PD)에 복수 개의 위상들(CK_0, CK_90)를 가지는 출력신호(CKout)가 제공되도록 디자인되고, 조절가능 위상 시프팅 기기(30)는 이 위상들(CK_0, CK_90) 사이의 보간 및 조절된 보간된 신호(CK<1:8>)의 제공을 위한 조절가능 위상보간기로서 디자인되는 위상동기루프.
3. 제2항에 있어서, 보간된 신호(CK<1:8>)는 복수 개의 위상들(CK<1>, CK<2>, CK<3>, ...)을 가지며, 이 위상들 중의 하나(CK<1>)는 위상동기루프의 추가의 출력신호로서 제공되는 위상동기루프.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 위상검출기 출력신호(PD_OUT)는 결정된 위상차의 디지털 표현인 위상동기루프.
5. 제1항 내지 제3항 중 어느 한 항에 있어서, 위상동기루프는 위상동기루프의 입력 클록신호(CKin)로서 사용하기 위한 제1클록신호(CKin1) 및 제2클록신호(CKin2) 사이의 절환을 위한 스위칭 기기(22)를 포함하며, 2개의 클록신호들(CKin1, CKin2)의 각각을 위해, 스위칭 기기(22)와 연결된 별개의 위상검출기(PD1, PD2)가 제공되는 위상동기루프.
6. 제5항에 있어서, 위상검출기들의 각각(PD1, 또는 PD2)은 현재 사용되고 있는 클록신호(CKin1 또는 CKin2)를 위한 제1동작모드 및 현재 사용되고 있지 않은 클록신호(CKin2 또는 CKin1)를 위한 제2동작모드 사이에서 절환될 수 있고,

   현재 제2동작모드에 있는 위상검출기(PD2 또는 PD1)의 위상 시프팅 기기(30)는 절환 동안 위상 도약을 피하도록 조절되는 위상동기루프.
7. 제6항에 있어서, 각각의 위상검출기(PD)는 제2동작모드에서 활동적이게 되는 위상동기루프(36, 38, 40)로서, 위상차를 나타내는 위상검출기 출력신호(PD_OUT)를 이 위상검출기 출력신호(PD_OUT)가 위상 시프팅 기기(30)의 조절을 위해 사용되도록 제어하는 위상동기루프(36, 38, 40)를 포함하는 위상동기루프.
8. 제1항 내지 제3항 중 어느 한 항에 기재된 위상동기루프(12), 및 복수 개의 회로출력들에 연결된 출력 스위칭 기기(13-1 내지 13-4)로서, 위상동기루프(12)의 출력신호(CKout) 및 추가의 PLL 출력신호(CK<1>)가 공급되며, 복수 개의 회로출력들에 출력신호(CKout)와 추가의 출력신호(CK<1>) 중의 하나를 전달하는 출력 스위칭 기기(13-1 내지 13-4)를 포함하는 위상동기루프 회로(10).
9. 위상동기루프(12)의 동작을 위한 방법으로서, 제어가능 발진기(DCO)로써 위상동기루프의 출력신호(CKout)가 발생되고, 위상검출기(PD)로써, 위상동기루프의 입력 클록신호로서 사용되는 클록신호(CKin) 및 위상동기루프의 출력신호(CKout) 사이의 위상차가 결정되고, 위상검출기 출력신호(PD_OUT)는 발진기(DCO)를 사용되는 클록신호(CKin)와 동기시키는 위상동기루프(12)의 동작을 위한 방법에 있어서,

   위상차의 결정을 위해, 위상동기루프의 출력신호(CKout)의 조절된 위상편이된 버전(CK<1:8>)이 발생되고 사용되고 있는 클록신호(CKin)의 위상과 비교되는 점과, 출력신호(CKout)의 조절된 위상편이된 버전(CK<1:8>)은 위상동기루프의 추가의 출력신호(CK<1>)로서 제공된다는 점을 특징으로 하는 위상동기루프(12)의 동작을 위한 방법.

Images