KR20070103292A - 반도체 장치용 정전기 보호 장치 - Google Patents

반도체 장치용 정전기 보호 장치 Download PDF

Info

Publication number
KR20070103292A
KR20070103292A KR1020070033906A KR20070033906A KR20070103292A KR 20070103292 A KR20070103292 A KR 20070103292A KR 1020070033906 A KR1020070033906 A KR 1020070033906A KR 20070033906 A KR20070033906 A KR 20070033906A KR 20070103292 A KR20070103292 A KR 20070103292A
Authority
KR
South Korea
Prior art keywords
voltage line
output terminal
driving
input
power supply
Prior art date
Application number
KR1020070033906A
Other languages
English (en)
Other versions
KR100808604B1 (ko
Inventor
최낙헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20070103292A publication Critical patent/KR20070103292A/ko
Application granted granted Critical
Publication of KR100808604B1 publication Critical patent/KR100808604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Abstract

본 발명은 반도체 장치용 정전기 보호 장치에 관하여 개시한다. 개시된 본 발명의 반도체 장치용 정전기 보호 장치는 입출력단자로 유입된 정전기를 전원전압라인 또는 접지전압라인으로 전달하는 전달수단; 상기 정전기에 의하여 상기 입출력단자에 인가된 전압과 상기 전원전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 구동수단; 및 상기 구동전압에 의해 상기 전원전압라인과 접지전압라인을 도통시켜 상기 정전기를 방전시키는 방전수단;을 포함하여 구성되며, 구동수단을 구동하기 위해 사용되던 동작전압을 방전수단을 구동하기 위한 구동전압으로 활용함으로써 정전기 후반부의 미세한 전류를 충분히 방전시켜 내부 회로를 안전하게 보호하는 효과가 있다.

Description

반도체 장치용 정전기 보호 장치{Device to Protect Semiconductor Device from Electrostatic Discharge}
도 1은 종래의 일실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 2는 종래의 다른 실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 3은 본 발명의 제1실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 4는 본 발명의 제2실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 5는 본 발명의 제3실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 6는 본 발명의 제4실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 7은 본 발명의 제5실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 8은 본 발명의 제6실시예에 따른 반도체 장치용 정전기 보호 장치를 도시 한 회로도.
도 9은 본 발명의 제7실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 10은 본 발명의 제8실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 11은 본 발명의 제9실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 12은 본 발명의 제10실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
도 13은 본 발명의 제11실시예에 따른 반도체 장치용 정전기 보호 장치를 도시한 회로도.
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 정전기 방전(electrostatic discharge : ESD)에 의한 손상으로부터 내부 회로를 보호하는 반도체 장치용 정전기 보호 장치에 관한 것이다.
일반적으로 정전기 방전 현상은 정전기의 발생 원인에 따라 분류된다. 즉, 인체에 의해 정전기가 발생하는 인체 모델(Human Body Model : HBM), 측정 장비와의 접촉에 의해 정전기가 발생하는 전기 머신 모델(Machine Model : MM) 및 소자 내에 축적된 정전기가 외부와 접지에 의해 순간적으로 정전기가 발생하는 디바이스 대전 모델(Charge Device Model : CDM)로 분류된다.
이러한 정전기는 반도체 장치의 취약한 부분을 통해 집중적으로 흘러 내부의 접합(Junction)이나 콘택(Contact) 또는 게이트 산화막 등을 용융(Melting)시켜 불량(Failure)을 유발시킬 수 있으므로 반도체 장치의 신뢰성을 좌우하는 중요한 요소 중 하나이다.
특히, 반도체 장치의 제조 기술이 발전함에 따라 입출력 버퍼를 구성하는 트랜지스터의 게이트 절연막 두께가 더욱 감소되는 추세에서 게이트 절연막을 파괴하는 전압은 더욱 낮아지고 있다.
따라서, 반도체 장치용 정전기 방전 보호 장치의 동작 전압을 낮추기 위한 연구가 계속되고 있다.
도 1은 종래 기술에 따른 반도체 장치용 정전기 방전 보호 장치의 일예로써, 정전기 방전 동작을 살펴보면, 입출력단자(15)를 통해 유입된 정전기가 다이오드로 구성된 전달수단(11)을 통해 전원전압라인 VCC로 방전 및 전달되고, 전원전압라인 VCC와 접지전압라인 VSS 사이에 직렬로 연결된 저항소자(R1)와 캐패시터(C1)로 구성된 검출수단(12)에 의해 전원전압라인 VCC로 전달된 정전기가 검출된다. 상기 검출된 전압은 구동수단(13)에 의해 증폭되어 방전수단(14)을 동작시킨다. 그에 따라 전원전압라인 VCC과 접지전압라인 VSS이 상호 연결되어 전원전압라인 VCC에 유입된 정전기가 접지전압라인 VSS로 방전된다.
이와같은, 도 1의 반도체 장치용 정전기 방전 보호 장치는 정전기 발생 초기 의 교류 전류에 대응하여 검출수단(12)에서 전압 강하를 검출하여 방전수단(14)를 구동시킴으로써 정전기 방전 보호 장치의 동작 속도가 빠르다. 그러나, 검출수단(12)에서 검출되는 전압 강하는 정전기의 라이징 구간에 한정되므로 그외의 정전기 발생 구간, 예컨데, 정전기 피크 구간 또는 폴링 구간에서 전압 강하를 검출하기 어려워 내부 회로(16)가 손상될 수 있다.
이러한 문제점을 보완하기 위해 본 출원인은 도 2에 도시된 바와 같은 반도체 장치용 정전기 보호 장치를 국내출원 "제2004-0114210호"로 출원한바 있다.
도 2를 참조하면, 종래의 다른 반도체 장치용 정전기 보호 장치는 전달수단(21) 및 방전수단(24)이 도 1의 전달수단(11) 및 방전수단(14)과 동일하게 구성된다.
반면, 검출수단(22)은 입출력단자(25)와 전원전압라인 VCC 사이에 직렬로 연결된 저항소자(R2)와 다이오드(D1)를 포함하며 전원전압라인 VCC에 흐르는 정전기 전류에 반응하여 전압 강하를 검출하고, 구동수단(23)은 검출수단(22)의 출력단자와 접지전압라인 VSS 사이에 연결되어 전원전압라인 VCC에 흐르는 정전기 전류를 증폭하여 방전수단(24)을 구동시킴으로써 전원전압라인 VCC과 접지전압라인 VSS이 상호 연결되어 전원전압라인 VCC에 유입된 정전기가 접지전압라인 VSS로 방전된다.
이와같이, 도 2의 반도체 장치용 정전기 방전 보호 장치는 검출수단(22)에서 전원전압라인 VCC로 흐르는 정전기가 일정 이상 큰 구간동안 지속적으로 전압 강하를 검출하므로 반도체 장치용 정전기 보호 장치의 동작 시간이 증가된다. 그러나, 검출수단(22)은 다이오드(D1)의 동작 전압 대략 0.7V 이상의 전압이 인가될때 전압 강하를 검출하므로 정전기 전류가 작아지는 후반부 동작이 충분하지 못하여 내부 회로(26)가 손상될 수 있다.
따라서, 본 발명의 목적은 반도체 장치로 유입되는 정전기의 후반부의 미세한 전류를 충분히 방전시켜 내부 회로를 안전하게 보호하는 반도체 장치용 정전기 보호 장치를 제공하는 데 있다.
본 발명의 다른 목적은 반도체 장치로 유입되는 음의 정전기 후반부의 미시한 전류를 충분히 방전시켜 내부 회로를 안전하게 보호하는 반도체 장치용 정전기 보호 장치를 제공하는 데 있다.
본 발명의 또다른 목적은 방전 경로 상의 중간 매개체를 감소시킴으로써 중간 매개체에서 발생하는 전압 강하에 의한 내부 소자의 게이트 절연막 또는 접합 부위 손상을 방지하는 반도체 장치용 정전기 보호 장치를 제공하는 데 있다.
본 발명의 또다른 목적은 각 입출력단자마다 구비된 방전수단을 다수의 입출력단자에서 공유함으로써 면적을 개선하는 반도체 장치용 정전기 보호 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 장치용 정전기 보호 장치는 입출력단자로 유입된 정전기를 전원전압라인 또는 접지전압라인으로 전달하는 전달수단; 상기 정전기에 의하여 상기 입출력단자에 인가된 전압과 상기 전원전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 구동수단; 및 상기 구동전압 에 의해 상기 전원전압라인과 접지전압라인을 도통시켜 상기 정전기를 방전시키는 방전수단;을 포함하여 구성됨을 특징으로 한다.
상기 반도체 장치용 정전기 보호 장치는 상기 방전수단 전단에 상기 구동전압을 증폭시켜 출력하는 증폭수단을 더 포함하여 구성되며, 상기 증폭수단은 짝수개의 인버터로 구성된다.
상기 반도체 장치용 정전기 보호 장치는 교류 전류에 대응하여 상기 구동전압을 출력하는 보조구동수단을 더 포함하여 구성되며, 상기 보조구동수단은 상기 구동수단의 출력단과 상기 전원전압라인 사이에 연결되는 캐패시턴스로 구성된다.
상기 반도체 장치용 정전기 보호 장치의 상기 전달수단은 캐소드가 상기 전원전압라인과 연결되고 애노드가 상기 입출력단자와 연결되는 제1다이오드와, 캐소드가 상기 입출력단자와 연결되고 애노드가 상기 접지전원라인과 연결된 제2다이오드를 포함하여 구성된다.
상기 반도체 장치용 정전기 보호 장치의 상기 구동수단은 게이트가 상기 전원전압라인과 연결되고 소스가 상기 입출력단자와 연결되어 드레인으로 구동전압을 출력하는 PMOS 트랜지스터를 포함하여 구성된다.
상기 구동수단은 상기 PMOS 트랜지스터의 드레인과 상기 접지전압라인 사이에 연결되는 저항을 더 포함하여 구성된다.
상기 반도체 장치용 정전기 보호 장치의 상기 방전수단은 게이트가 상기 구동수단과 연결되는 NMOS 트랜지스터로 구성된다.
상기 반도체 장치용 정전기 보호 장치의 상기 방전수단은 베이스로 상기 구 동전압을 인가받은 바이폴라 트랜지스터로 구성되며, 상기 바이폴라 트랜지스터는 상기 베이스와 접지전압라인 사이에 연결되는 기생 저항을 포함하여 구성된다.
상기 반도체 장치용 정전기 보호 장치의 상기 방전수단은 상기 바이폴라 트랜지스터를 내장한 NMOS 트랜지스터임이 바람직하다.
상기 반도체 장치용 정전기 보호 장치의 상기 방전수단은 베이스로 상기 구동전압을 인가받는 SCR 소자임이 바람직하다.
본 발명의 목적을 달성하기 위한 다른 반도체 장치용 정전기 보호 장치는, 입출력단자로 유입된 정전기를 전원전압라인 또는 접지전압라인으로 전달하는 전달수단; 상기 정전기에 의하여 상기 입출력단자에 인가된 전압과 상기 접지전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 구동수단; 및 상기 구동전압에 의해 상기 전원전압라인과 접지전압라인을 도통시켜 상기 정전기를 방전시키는 방전수단;을 포함하여 구성됨을 특징으로 한다.
상기 반도체 장치용 정전기 보호 장치는 상기 방전수단 전단에 상기 구동전압을 증폭시켜 출력하는 증폭수단을 더 포함하며, 상기 증폭수단은 짝수개의 인버터로 구성됨이 바람직하다.
상기 반도체 장치용 정전기 보호 장치는 교류 전류에 대응하여 상기 구동전압을 출력하는 보조구동수단을 더 포함하여 구성되며, 상기 보조구동수단은 상기 구동수단의 출력단과 상기 접지전압라인 사이에 연결되는 캐패시턴스로 구성됨이 바람직하다.
상기 반도체 장치용 정전기 보호 장치의 상기 전달수단은 캐소드가 상기 전 원전압라인과 연결되고 애노드가 상기 입출력단자와 연결되는 제1다이오드와, 캐소드가 상기 입출력단자와 연결되고 애노드가 상기 접지전원라인과 연결된 제2다이오드를 포함하여 구성됨이 바람직하다.
상기 반도체 장치용 정전기 보호 장치의 상기 구동수단은 게이트가 상기 접지전압라인과 연결되고 드레인이 상기 입출력단자와 연결되어 소스로 구동전압을 출력하는 NMOS 트랜지스터를 포함하여 구성됨이 바람직하다.
상기 구동수단은 상기 NMOS 트랜지스터의 소스와 상기 전원전압라인 사이에 연결되는 저항을 더 포함하여 구성됨이 바람직하다.
상기 반도체 장치용 정전기 보호 장치의 상기 방전수단은 게이트가 상기 구동수단과 연결되는 PMOS 트랜지스터로 구성됨이 바람직하다.
상기 반도체 장치용 정전기 보호 장치의 상기 방전수단은 베이스로 상기 구동전압을 인가받아 상기 전원전압라인과 상기 접지전압라인을 도통시키는 SCR 소자임이 바람직하다.
본 발명의 목적을 달성하기 위한 또다른 반도체 장치용 정전기 보호 장치는,입출력단자로 유입되는 정전기를 전원전압라인으로 전달하는 전달수단; 상기 정전기에 의하여 상기 입출력단자에 인가된 전압과 상기 전원전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 구동수단; 및 상기 구동전압에 의해 상기 입출력단자와 접지전원라인을 도통시켜 상기 정전기를 방전시키는 방전수단;을 포함하여 구성됨을 특징으로 한다.
상기 반도체 장치용 정전기 보호 장치의 상기 전달수단은 캐소드가 상기 전 원전압라인과 연결되고 애노드가 상기 입출력단자와 연결되는 다이오드를 포함하여 구성됨이 바람직하다.
상기 반도체 장치용 정전기 보호 장치의 상기 구동수단은 상기 전원전압라인에 게이트가 연결되고 소스가 상기 입출력단자와 연결되며 드레인으로 구동전압을 출력하는 PMOS 트랜지스터를 포함하여 구성됨이 바람직하다.
상기 반도체 장치용 정전기 보호 장치의 상기 방전수단은 상기 입출력단자와 상기 접지전압라인 사이에 연결되며, 베이스로 상기 구동전압을 인가받아 동작하는 바이폴라 트랜지스터를 내장한 NMOS 트랜지스터임이 바람직하며, 상기 바이폴라 트랜지스터는 상기 베이스와 상기 접지전압라인 사이에 연결되는 기생 저항을 포함함이 바람직하다.
상기 반도체 장치용 정전기 보호 장치의 상기 방전수단은 베이스로 상기 구동전압을 인가받는 SCR 소자임이 바람직하다.
본 발명의 목적을 달성하기 위한 또다른 반도체 장치용 정전기 보호 장치는,각 입출력단자에 일대일로 대응되어 상기 입출력단자로 유입된 정전기를 전원전압라인 또는 접지전압라인으로 전달하는 다수의 전달수단; 상기 정전기에 의해 상기 각 입출력단자에 인가되는 전압과 상기 전원전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 다수의 구동수단; 및 상기 구동전압에 의해 상기 전원전압라인과 상기 접지전압라인을 도통시켜 상기 정전기를 방전시키는 방전수단;을 포함하여 구성됨을 특징으로 한다.
상기 각 전달수단은 캐소드가 상기 전원전압라인과 연결되고 애노드가 상기 입출력단자와 연결되는 제1다이오드와, 캐소드가 상기 입출력단자와 연결되고 애노드가 상기 접지전원라인과 연결된 제2다이오드를 포함하여 구성됨이 바람직하다.
상기 각 구동수단은 게이트가 상기 전원전압라인과 연결되고 소스가 상기 각 입출력단자와 연결되어 드레인으로 구동전압을 출력하는 PMOS 트랜지스터를 포함하여 구성됨이 바람직하다.
상기 방전수단은 베이스로 상기 구동전압을 인가받은 바이폴라 트랜지스터를 내장한 NMOS 트랜지스터임이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
본 발명은 구동수단을 구동하기 위해 사용되던 동작전압을 방전수단을 구동하기 위한 구동전압으로 활용함으로써 정전기 후반부의 미세한 전류를 충분히 방전시키는 반도체 장치용 정전기 보호 장치를 제시한다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 반도체 장치용 정전기 보호 장치는 크게 전달수단(31), 구동수단(32) 및 방전수단(33)을 구비한다.
전달수단(31)은 전원전압라인 VCC와 접지전압라인 VSS 사이에 직렬로 연결된 다이오드(D31, D32)로 구현된다. 여기서, 다이오드(D31)의 캐소드(cathode)는 전원전압라인 VCC에 연결되고, 애노드(anode)는 입출력단자(35)에 연결되고, 다이오드(D32)의 캐소드는 입출력단자(35)에 연결되고 애노드는 접지전압라인 VSS에 연결된다.
구동수단(32)은 입출력단자(35)와 접지전압라인 VSS 사이에 직렬로 연결된 PMOS 트랜지스터(P31)와 저항소자(R31)를 포함하여 구성된다. 여기서, PMOS 트랜지스터(P31)의 게이트는 전원전압라인 VCC에 연결되고 소스는 입출력단자(35)에 연결되며 드레인은 저항(R31)와 연결된다.
방전수단(33)은 드레인이 전원전압라인 VCC와 연결되고 소스가 접지전압라인 VSS에 연결되며 게이트로 구동수단(32)의 출력 전압을 인가받는 NMOS 트랜지스터(N31)로 구현된다.
상기한 구성을 갖는 본발명의 제1실시예에 따른 반도체 장치용 정전기 보호장치의 동작을 살펴본다.
입출력단자(35)로 양(+) 정전기가 유입되면, 전달수단(31)은 다이오드(D31)를 통해 상기 정전기를 전원전압라인 VCC로 방전 및 전달한다. 이때, 입출력단자(35)와 전원전압라인 VCC 사이는 다이오드(D31)에 내재된 기생 저항과 정전기 전류의 크기 곱(IR; 여기서, I는 정전기 전류이며 R은 기생 저항임)과 다이오드(D31)의 동작 전압(0.7V)을 더한 크기의 전압차가 발생한다.
구동수단(32)은 PMOS 트랜지스터(P31)의 게이트로 다이오드(D31)에 의해 강하된 전원전압라인 VCC 전압이 인가되어 턴온 전압에 도달하면 동작하여 저항 R31에 의해 강하된 전압을 NMOS 트랜지스터(N31)의 게이트로 인가한다.
방전수단(33)은 상기 게이트 전압이 턴온 전압에 도달하면 NMOS 트랜지스터(N31)가 동작하여 전원전압라인 VCC와 접지전압라인 VSS을 연결시켜 전원전압라인 VCC로 유입된 정전기를 접지전압라인 VSS로 방전시킨다.
이와같이, 제1실시예에 따른 반도체 장치용 정전기 보호 장치는 종래의 검출 수단(도 2 참조) 다이오드(D1)의 동작 전압으로 손실되던 전압을 구동전압으로 활용함으로써 정전기 전류가 작아지는 후반부에 충분한 방전 동작을 수행할 수 있다.
도 4를 참조하면, 본 발명의 제2실시예에 따른 반도체 장치용 정전기 보호 장치는 제1실시예(도 3 참조)의 전달수단(31), 구동수단(32), 방전수단(33)과 구성 및 동작이 동일한 전달수단(41), 구동수단(42), 방전수단(43)을 구비한다.
그리고, 제2실시예는 방전수단(43)의 전단에 구동수단(42)의 출력을 증폭시켜 출력하는 증폭수단(44)을 더 구비한다.
증폭수단(44)은 전원전압라인 VCC와 접지전압라인 VSS 사이에 병렬로 연결되는 짝수개의 인버터(INV1, INV2)로 구성될 수 있다.
이와같이 구성된 제2실시예에 따른 반도체 장치용 정전기 보호 장치는 구동수단(42)에서 출력되는 신호를 증폭수단(44)에서 증폭시켜 방전수단(43)에 인가함으로써 보다 빠르고 안정적으로 방전 동작을 수행할 수 있다.
도 5를 참조하면, 본 발명의 제3실시예에 따른 반도체 장치용 정전기 보호 장치는, 제1실시예(도 3 참조)의 전달수단(31), 구동수단(32), 방전수단(33)과 구성 및 동작이 동일한 전달수단(51), 구동수단(52), 방전수단(53)을 포함하여 구성된다.
그리고, 제3실시예는 전원전압라인 VCC와 구동수단(52) 사이에 교류 전류에 대응하여 구동 전압을 출력하는 보조구동수단(54)을 더 구비한다.
보조구동수단(54)은 전원전압라인 VCC와 구동수단(52)의 출력단에 연결되는 캐패시터(C51)로 구성될 수 있다.
이와같이 구성된 제3실시예에 따른 반도체 장치용 정전기 보호 장치는 정전기 초기 교류 전류에 대응하여 캐패시터(C51)를 통해 흐르는 전류를 방전수단(53)으로 인가함으로써 보다 빠르게 방전 동작을 수행할 수 있다.
도 6을 참조하면, 본 발명의 제3실시예에 따른 반도체 장치용 정전기 보호 장치는, 전달수단(61), 구동수단(62), 방전수단(63)을 포함하여 구성된다. 여기서,전달수단(61)은 제1실시예(도 3 참조)의 전달수단(31)과 구성 및 동작이 동일하다.
반면, 구동수단(62)은 입출력단자(65)와 방전수단(63) 사이에 연결된 PMOS 트랜지스터(P61)를 포함하여 구성된다. 여기서, PMOS 트랜지스터(P61)의 게이트는 전원전압라인 VCC에 연결되고 소스는 입출력단자(65)에 연결되며 드레인은 방전수단(63)과 연결된다.
그리고, 방전수단(63)은 제1실시예의 NMOS 트랜지스터(N5)를 대신하여, 베이스와 접지전압라인 VSS 사이에 기생 저항(R61)가 구비된 NPN 바이폴라 트랜지스터(BJT61)로 구성된다. 여기서, NPN 바이폴라 트랜지스터(BJT61)의 에미터는 전원전압라인 VCC에 연결되고, 콜렉터는 접지전압라인 VSS에 연결되며 베이스는 PMOS 트랜지스터(P61)의 드레인과 연결된다.
이와같이 구성된 제4실시예에 따른 반도체 장치용 정전기 보호 장치는 구동수단(62)의 PMOS 트랜지스터(P61)를 통해 들어온 전류를 NPN 바이폴라 트랜지스터(BJT61)의 베이스로 인가하고, 방전수단(63)은 NPN 바이폴라 트랜지스터(BJT61)의 베이스로 인가된 전류에 의해 턴온되어 입출력단자(65)와 접지전압라인 VSS를 연결시키므로, 보다 짧은 시간에 많은 정전기를 방전할 수 있다.
도 7을 참조하면, 본 발명의 제5실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(71), 구동수단(72) 및 방전수단(73)을 포함하여 구성된다. 여기서, 전달수단(71)과 구동수단(72)은 제4실시예의 전달수단(61) 및 구동수단(62)과 구성 및 동작이 동일하다.
다만, 방전수단(73)은 제4실시예와 달리, NPN 바이폴라 트랜지스터(BJT71)가 기생하는 NMOS 트랜지스터(N71)로 구성된다. 구체적으로, NMOS 트랜지스터(N71)의 드레인은 전원전압라인 VCC에 연결되고, 소스와 게이트가 접지전압라인 VSS에 연결된다. 기생하는 NPN 바이폴라 트랜지스터(BJT71)는 베이스와 접지전압라인 VSS 사이에 연결되는 기생 저항(R71)을 포함하며, 에미터가 NMOS 트랜지스터(N71)의 드레인과 연결되고 콜렉터가 NMOS 트랜지스터(N71)의 소스에 연결되며, 베이스로 구동수단(72)의 출력을 인가받는다. 즉, 본 발명의 제5 실시예는 제조공정의 편의성에 따라 MOS 트랜지스터에 기생하는 바이폴라 트랜지스터(BJT71)를 사용할 수 있음을 나타낸다.
이와같이 구성된 제5실시예에 따른 반도체 장치용 정전기 보호 장치는 방전수단(73)이 NMOS 트랜지스터(N71)에 기생하는 NPN 바이폴라 트랜지스터(BJT71)의 베이스로 인가된 전류에 의해 턴온되어 입출력단자(75)와 접지전압라인 VSS를 연결시켜 정전기를 방전시킨다.
도 8를 참조하면, 본 발명의 제6실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(81), 구동수단(82) 및 방전수단(83)을 포함하여 구성된다. 여기서, 전달수단(81)과 구동수단(82)은 제4실시예의 전달수단(61) 및 구동수단(62)과 구성 및 동작이 동일하다.
다만, 방전수단(83)은 제4실시예와 달리, PNPN 형태의 SCR소자로 구성된다. 구체적으로, PNPN 형태의 SCR소자는 PNP 바이폴라 트랜지스터(BJT81)와 NPN 바이폴라 트랜지스터(BJT82) 및 각 바이폴라 트랜지스터(BJT81, BJT82)에 기생하는 저항(R81, R82)으로 구성된다.
이와같이 구성된 제6실시예에 따른 반도체 장치용 정전기 보호 장치는 방전수단(83)이 NPN 바이폴라 트랜지스터(BJT82)의 베이스로 인가되는 전류에 의해 동작되고, 그 전류에 의해 PNP 바이폴라 트랜지스터(BJT81)의 베이스 저항(R81) 양단간의 전압차가 유발되면서 PNP 바이폴라 트랜지스터(BJT81)도 동작되어 SCR소자가 입출력단자(85)와 접지전압라인 VSS를 연결시켜 정전기를 방전시킨다.
상기한 본 발명의 제1 내지 제6 실시예는 구동수단을 구동하기 위해 사용되던 동작전압을 방전수단을 구동하기 위한 구동전압으로 활용함으로써 정전기 후반부의 미세한 전류를 충분히 방전시켜 내부 회로를 안전하게 보호하는 효과가 있다.
도 9를 참조하면, 본 발명의 제7실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(91), 구동수단(92) 및 방전수단(93)을 포함하여 구성된다. 여기서, 전달수단(91)은 제1실시예의 전달수단(31)과 구성 및 동작이 동일하다.
반면, 구동수단(92)은 입출력단자(95)와 전원전압라인 VCC 사이에 직렬로 연결된 저항(R91)과 NMOS 트랜지스터(N91)를 포함하여 구성된다. 여기서, NMOS 트랜지스터(N91)의 게이트는 접지전압라인 VSS에 연결되고 소스는 입출력단자(95)에 연결되며 드레인 저항(R91)와 연결된다.
그리고, 방전수단(93)은 전원전압라인 VCC와 접지전압라인 VSS 사이에 연결된 PMOS 트랜지스터(P91)를 포함하여 구성된다. 여기서, PMOS 트랜지스터(P91)의 게이트는 구동수단(92)의 출력단과 연결되고, 소스는 전원전압라인 VCC에 연결되며, 드레인은 접지전압라인 VSS에 연결된다.
상기한 구성을 갖는 본발명의 제7실시예에 따른 반도체 장치용 정전기 보호장치의 동작을 살펴본다.
입출력단자(95)로 음(-)의 정전기가 유입되면, 전달수단(91)은 다이오드(D92)를 통해 접지전압라인 VSS의 전압이 입출력단자(95)로 유입된다. 이때, 입출력단자(95)와 접지전압라인 VSS는 다이오드(D92)에 내재된 기생 저항과 정전기 전류의 크기 곱(IR; 여기서, I는 정전기 전류이며 R은 기생 저항임)과 다이오드(D92)의 동작 전압(0.7V)을 더한 크기의 전압 차가 발생한다.
구동수단(92)은 접지전압라인 VSS와 입출력단자(95) 사이에 전압 차가 턴온 전압에 도달하면 NMOS 트랜지스터(N91)가 턴온되어 출력 전압을 강하시킨다.
방전수단(93)은 구동수단(92)의 출력 전압을 PMOS 트랜지스터(P91)의 게이트로 인가받아 상기 게이트 전압이 턴온 전압에 도달하면 PMOS 트랜지스터(P91)가 동작하여 전원전압라인 VCC와 접지전압라인 VSS을 연결시켜 접지전압라인 VSS로 유입된 정전기를 전원전압라인 VCC로 방전시킨다.
도 10을 참조하면, 본 발명의 제8실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(101), 구동수단(102) 및 방전수단(103)을 포함하여 구성된다. 여기서, 전달수단(101)은 제7실시예(도 9 참조)의 전달수단(91)과 동일하다.
반면, 구동수단(102)는 입출력단자(105)와 방전수단(103) 사이에 연결된 NMOS 트랜지스터(N101)를 포함하여 구성된다. 여기서, NMOS 트랜지스터(N101)의 게이트는 접지전압라인 VSS에 연결되고 소스는 방전수단(103)에 연결되며 드레인은 입출력단자(105)와 연결된다.
그리고, 방전수단(103)은 제7실시예의 PMOS 트랜지스터(P91)를 대신하여, PNPN 형태의 SCR소자로 구성된다. 구체적으로, PNPN 형태의 SCR소자는 PNP 바이폴라 트랜지스터(BJT101)와 NPN 바이폴라 트랜지스터(BJT102) 및 각 바이폴라 트랜지스터(BJT101, BJT102)에 기생하는 저항(R101, R102)으로 구성된다.
이와같이 구성된 제8실시예에 따른 반도체 장치용 정전기 보호 장치는 입출력단자(105)로 음(-)의 정전기가 유입되면, 구동수단(102)은 접지전압라인 VSS와 입출력단자(95) 사이에 전압 차가 턴온 전압에 도달하면 NMOS 트랜지스터(N91)가 턴온되어 출력 전압을 강하시키고, 방전수단(103)은 구동수단(102)의 출력 전압을 PNP 바이폴라 트랜지스터(BJT101)의 베이스로 인가받아 PNP 바이폴라 트랜지스터(BJT101)를 동작시키고, 그 전류에 의해 NPN 바이폴라 트랜지스터(BJT102)의 베이스 저항(R102) 양단간의 전압 차가 발생하여 NPN 바이폴라 트랜지스터(BJT102)도 동작되어 SCR소자가 입출력단자(105)와 전원전압라인 VCC를 연결시켜 정전기를 방전시킨다.
상기한 본 발명의 제7 내지 제8 실시예는 정전기 전류가 작아지는 후반부에 충분한 방전 동작을 수행하며 전원전압라인 VCC와 연결된 소자들이 매우 취약할 경우 입출력단자로 유입된 음(-)의 정전기로부터 내부 회로를 보호하는 효과가 있다.
도 11을 참조하면, 본 발명의 제9실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(111), 구동수단(112) 및 방전수단(113)을 포함하여 구성된다.
전달수단(111)은 입출력단자(115)와 전원전압라인 VCC 사이에 연결된 다이오드(D111)로 구현된다. 여기서, 다이오드(D111)의 캐소드(cathode)는 전원전압라인 VCC에 연결되고, 애노드(anode)는 입출력단자(115)에 연결된다.
구동수단(112)은 입출력단자(115)와 접지전압라인 VSS사이에 직렬로 연결된 PMOS 트랜지스터(P111)를 포함하여 구성된다. 여기서, PMOS 트랜지스터(P111)의 게이트는 전원전압라인 VCC에 연결되고 소스는 입출력단자(115)에 연결되며 방전수단(113)에 연결된다.
방전수단(113)은 입출력단자(115)와 접지전압라인 VSS 사이에 연결된 NPN 바이폴라 트랜지스터(BJT111)가 기생하는 NMOS 트랜지스터(N111)로 구성된다. 구체적으로, NMOS 트랜지스터(N111)의 드레인은 입출력단자(115)에 연결되고, 소스와 게이트가 접지전압라인 VSS에 연결된다. 기생하는 NPN 바이폴라 트랜지스터(BJT111)는 베이스와 접지전압라인 VSS 사이에 연결되는 기생 저항(R111)을 포함하며, 에미터가 NMOS 트랜지스터(N111)의 드레인과 연결되고 콜렉터가 NMOS 트랜지스터(N111)의 소스에 연결되며, 베이스로 구동수단(112)의 출력을 인가받는다.
이와같이 구성된 제9실시예에 따른 반도체 장치용 정전기 보호 장치는 방전수단(112)이 NMOS 트랜지스터(N111)에 기생하는 NPN 바이폴라 트랜지스터(BJT111)의 베이스로 인가된 전류에 의해 턴온되어 입출력단자(115)와 접지전압라인 VSS를 직접 연결시켜 정전기를 방전시킨다.
도 12를 참조하면, 본 발명의 제10실시예에 따른 반도체 장치용 정전기 보호 장치는 전달수단(121), 구동수단(122) 및 방전수단(123)을 포함하여 구성된다. 여기서, 전달수단(121)과 구동수단(122)은 제9실시예의 전달수단(111) 및 구동수단(112)과 구성 및 동작이 동일하다.
다만, 방전수단(123)은 제9실시예와 달리, PNPN 형태의 SCR소자로 구성된다. 구체적으로, PNPN 형태의 SCR소자는 PNP 바이폴라 트랜지스터(BJT121)와 NPN 바이폴라 트랜지스터(BJT122) 및 각 바이폴라 트랜지스터(BJT121, BJT122)에 기생하는 저항(R121, R122)으로 구성된다.
이와같이 구성된 제10실시예에 따른 반도체 장치용 정전기 보호 장치는 방전수단(123)이 NPN 바이폴라 트랜지스터(BJT122)의 베이스로 인가되는 구동수단(122)의 출력 전류에 의해 동작되고, 그 전류에 의해 PNP 바이폴라 트랜지스터(BJT121)의 베이스 저항(R121) 양단간의 전압차가 유발되면서 PNP 바이폴라 트랜지스터(BJT121)도 동작되어 SCR소자가 입출력단자(125)와 접지전압라인 VSS를 직접 연결시켜 정전기를 방전시킨다.
상기한 본 발명의 제9 및 제10 실시예는 방전수단이 입출력단자와 전원라인 사이에 연결되어 입출력단자로 유입된 정전기를 바로 해당 전원라인으로 방전시킴으로써 중간 매체에 의한 전압 강하로 인한 내부 회로의 손상을 줄이는 효과가 있다.
도 13을 참조하면, 본 발명의 제10실시예에 따른 반도체 장치용 정전기 보호 장치는 다수의 입출력단자(135_1, 135_2,..., 135_N)에서 방전수단(133)을 공유하 여 사용함으로써 면적을 줄이는 효과가 있다.
여기서, 각 입출력단자에 대응되는 전달수단(131_1, 131_2, ... , 131_N)과 구동수단(132_1, 132_2, ... , 132_N)의 구성 및 동작은 제4실시예(도 6 참조)와 동일하다.
따라서, 본 발명에 의하면 구동수단을 구동하기 위해 사용되던 동작전압을 방전수단을 구동하기 위한 구동전압으로 활용하는 반도체 장치용 정전기 보호 장치를 제공함으로써 정전기 후반부의 미세한 전류를 충분히 방전시켜 내부 회로를 안전하게 보호하는 효과가 있다.
또한, 본 발명에 의하면 반도체 장치로 유입되는 음의 정전기로 부터 취약한 내부 회로를 안전하게 보호하는 반도체 장치용 정전기 보호 장치를 제공하는 효과가 있다.
또한, 본 발명에 의하면 정전기의 방전 경로상에 중간 매개체를 감소시킨 반도체 장치용 정전기 보호 장치를 제공함으로써 중간 매개체에 따른 전압 강하에 의한 내부 회로 손상을 방지하는 효과가 있다.
또한, 본 발명에 의하면 다수의 입출력단자에서 방전수단을 공유하는 반도체 장치용 정전기 보호 장치를 제공함으로써 면적을 개선하는 효과가 있다.

Claims (33)

  1. 입출력단자로 유입된 정전기를 전원전압라인 또는 접지전압라인으로 전달하는 전달수단;
    상기 정전기에 의하여 상기 입출력단자에 인가된 전압과 상기 전원전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 구동수단; 및
    상기 구동전압에 의해 상기 전원전압라인과 접지전압라인을 도통시켜 상기 정전기를 방전시키는 방전수단;
    을 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  2. 제 1 항에 있어서,
    상기 반도체 장치용 정전기 보호 장치는 상기 방전수단 전단에 상기 구동전압을 증폭시켜 출력하는 증폭수단을 더 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  3. 제 2 항에 있어서,
    상기 증폭수단은 짝수개의 인버터로 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  4. 제 1 항에 있어서,
    상기 반도체 장치용 정전기 보호 장치는 교류 전류에 대응하여 상기 구동전압을 출력하는 보조구동수단을 더 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  5. 제 4 항에 있어서,
    상기 보조구동수단은 상기 구동수단의 출력단과 상기 전원전압라인 사이에 연결되는 캐패시턴스로 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  6. 제 1 항에 있어서,
    상기 전달수단은 캐소드가 상기 전원전압라인과 연결되고 애노드가 상기 입출력단자와 연결되는 제1다이오드와, 캐소드가 상기 입출력단자와 연결되고 애노드가 상기 접지전원라인과 연결된 제2다이오드를 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  7. 제 1 항에 있어서,
    상기 구동수단은 게이트가 상기 전원전압라인과 연결되고 소스가 상기 입출력단자와 연결되어 드레인으로 구동전압을 출력하는 PMOS 트랜지스터를 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  8. 제 7 항에 있어서,
    상기 구동수단은 상기 PMOS 트랜지스터의 드레인과 상기 접지전압라인 사이에 연결되는 저항을 더 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  9. 제 1 항에 있어서,
    상기 방전수단은 게이트가 상기 구동수단과 연결되는 NMOS 트랜지스터로 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  10. 제 1 항에 있어서,
    상기 방전수단은 베이스로 상기 구동전압을 인가받은 바이폴라 트랜지스터임을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  11. 제 10 항에 있어서,
    상기 바이폴라 트랜지스터는 상기 베이스와 접지전압라인 사이에 연결되는 기생 저항을 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  12. 제 10 항에 있어서,
    상기 방전수단은 상기 바이폴라 트랜지스터를 내장한 NMOS 트랜지스터임을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  13. 제 10 항에 있어서,
    상기 방전수단은 베이스로 상기 구동전압을 인가받는 SCR 소자임을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  14. 입출력단자로 유입된 정전기를 전원전압라인 또는 접지전압라인으로 전달하는 전달수단;
    상기 정전기에 의하여 상기 입출력단자에 인가된 전압과 상기 접지전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 구동수단; 및
    상기 구동전압에 의해 상기 전원전압라인과 접지전압라인을 도통시켜 상기 정전기를 방전시키는 방전수단;
    을 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  15. 제 14 항에 있어서,
    상기 반도체 장치용 정전기 보호 장치는 상기 방전수단 전단에 상기 구동전압을 증폭시켜 출력하는 증폭수단을 더 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  16. 제 15 항에 있어서,
    상기 증폭수단은 짝수개의 인버터로 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  17. 제 14 항에 있어서,
    상기 반도체 장치용 정전기 보호 장치는 교류 전류에 대응하여 상기 구동전압을 출력하는 보조구동수단을 더 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  18. 제 17 항에 있어서,
    상기 보조구동수단은 상기 구동수단의 출력단과 상기 접지전압라인 사이에 연결되는 캐패시턴스로 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  19. 제 14 항에 있어서,
    상기 전달수단은 캐소드가 상기 전원전압라인과 연결되고 애노드가 상기 입출력단자와 연결되는 제1다이오드와, 캐소드가 상기 입출력단자와 연결되고 애노드가 상기 접지전원라인과 연결된 제2다이오드를 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  20. 제 14 항에 있어서,
    상기 구동수단은 게이트가 상기 접지전압라인과 연결되고 드레인이 상기 입출력단자와 연결되어 소스로 구동전압을 출력하는 NMOS 트랜지스터를 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  21. 제 20 항에 있어서,
    상기 구동수단은 상기 NMOS 트랜지스터의 소스와 상기 전원전압라인 사이에 연결되는 저항을 더 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  22. 제 14 항에 있어서,
    상기 방전수단은 게이트가 상기 구동수단과 연결되는 PMOS 트랜지스터로 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  23. 제 14 항에 있어서,
    상기 방전수단은 베이스로 상기 구동전압을 인가받아 상기 전원전압라인과 상기 접지전압라인을 도통시키는 SCR 소자임을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  24. 입출력단자로 유입되는 정전기를 전원전압라인으로 전달하는 전달수단;
    상기 정전기에 의하여 상기 입출력단자에 인가된 전압과 상기 전원전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 구동수단; 및
    상기 구동전압에 의해 상기 입출력단자와 접지전원라인을 도통시켜 상기 정전기를 방전시키는 방전수단;
    을 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  25. 제 24 항에 있어서,
    상기 전달수단은 캐소드가 상기 전원전압라인과 연결되고 애노드가 상기 입출력단자와 연결되는 다이오드를 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  26. 제 24 항에 있어서,
    상기 구동수단은 상기 전원전압라인에 게이트가 연결되고 소스가 상기 입출력단자와 연결되며 드레인으로 구동전압을 출력하는 PMOS 트랜지스터를 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  27. 제 24 항에 있어서,
    상기 방전수단은 상기 입출력단자와 상기 접지전압라인 사이에 연결되며, 베이스로 상기 구동전압을 인가받아 동작하는 바이폴라 트랜지스터를 내장한 NMOS 트랜지스터임을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  28. 제 27항에 있어서,
    상기 바이폴라 트랜지스터는 상기 베이스와 상기 접지전압라인 사이에 연결되는 기생 저항을 포함함을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  29. 제 24 항에 있어서,
    상기 방전수단은 베이스로 상기 구동전압을 인가받는 SCR 소자임을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  30. 각 입출력단자에 일대일로 대응되어 상기 입출력단자로 유입된 정전기를 전원전압라인 또는 접지전압라인으로 전달하는 다수의 전달수단;
    상기 정전기에 의해 상기 각 입출력단자에 인가되는 전압과 상기 전원전압라인에 인가된 전압의 차에 대응하여 구동전압을 출력하는 다수의 구동수단; 및
    상기 구동전압에 의해 상기 전원전압라인과 상기 접지전압라인을 도통시켜 상기 정전기를 방전시키는 방전수단;
    을 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  31. 제 30 항에 있어서,
    상기 각 전달수단은 캐소드가 상기 전원전압라인과 연결되고 애노드가 상기 입출력단자와 연결되는 제1다이오드와, 캐소드가 상기 입출력단자와 연결되고 애노드가 상기 접지전원라인과 연결된 제2다이오드를 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  32. 제 30 항에 있어서,
    상기 각 구동수단은 게이트가 상기 전원전압라인과 연결되고 소스가 상기 각 입출력단자와 연결되어 드레인으로 구동전압을 출력하는 PMOS 트랜지스터를 포함하여 구성됨을 특징으로 하는 반도체 장치용 정전기 보호 장치.
  33. 제 30 항에 있어서,
    상기 방전수단은 베이스로 상기 구동전압을 인가받은 바이폴라 트랜지스터를 내장한 NMOS 트랜지스터임을 특징으로 하는 반도체 장치용 정전기 보호 장치.
KR1020070033906A 2006-04-18 2007-04-05 반도체 장치용 정전기 보호 장치 KR100808604B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060035015 2006-04-18
KR20060035015 2006-04-18

Publications (2)

Publication Number Publication Date
KR20070103292A true KR20070103292A (ko) 2007-10-23
KR100808604B1 KR100808604B1 (ko) 2008-02-29

Family

ID=38604620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070033906A KR100808604B1 (ko) 2006-04-18 2007-04-05 반도체 장치용 정전기 보호 장치

Country Status (2)

Country Link
US (1) US7675722B2 (ko)
KR (1) KR100808604B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312705A (zh) * 2018-12-11 2020-06-19 瑞萨电子株式会社 半导体器件和半导体器件系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015509B2 (ja) * 2006-07-27 2012-08-29 ルネサスエレクトロニクス株式会社 静電保護回路および半導体装置
KR101016964B1 (ko) * 2007-03-14 2011-02-28 주식회사 하이닉스반도체 정전기 방전 보호 회로
KR100849069B1 (ko) * 2007-04-20 2008-07-30 주식회사 하이닉스반도체 정전기 방전 보호 장치
US8223551B2 (en) 2009-02-19 2012-07-17 Micron Technology, Inc. Soft landing for desired program threshold voltage
CN109450432B (zh) * 2018-12-18 2024-04-02 珠海泰芯半导体有限公司 一种射频输入端口保护电路
US11095286B2 (en) * 2019-06-12 2021-08-17 Skyworks Solutions, Inc. Electrostatic discharge clamp topology

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312621B1 (ko) * 1994-10-13 2001-12-28 윤종용 반도체정전기보호를위한출력버퍼회로
KR100423846B1 (ko) * 1997-04-25 2004-05-17 삼성전자주식회사 반도체 장치의 정전기 보호 회로
TW410459B (en) * 1999-01-04 2000-11-01 Taiwan Semiconductor Mfg Gate-coupled electrostatic discharge protection circuit without transient leakage
KR20010019475A (ko) * 1999-08-27 2001-03-15 윤종용 정전기 보호 회로
US6624992B1 (en) * 2000-10-06 2003-09-23 Qualcomm, Incorporated Electro-static discharge protection circuit
TWI220312B (en) * 2003-07-16 2004-08-11 Mediatek Inc Electrostatic discharge protection circuit
KR100639231B1 (ko) * 2005-12-30 2006-11-01 주식회사 하이닉스반도체 정전기 방전 보호 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312705A (zh) * 2018-12-11 2020-06-19 瑞萨电子株式会社 半导体器件和半导体器件系统

Also Published As

Publication number Publication date
US20070242400A1 (en) 2007-10-18
US7675722B2 (en) 2010-03-09
KR100808604B1 (ko) 2008-02-29

Similar Documents

Publication Publication Date Title
KR101016957B1 (ko) 반도체 장치용 정전기 보호 장치
KR101110942B1 (ko) 정전기 방전 보호 회로 및 동작 방법
KR100808604B1 (ko) 반도체 장치용 정전기 보호 장치
US7738222B2 (en) Circuit arrangement and method for protecting an integrated semiconductor circuit
US7839613B2 (en) Electrostatic discharge protection circuit protecting thin gate insulation layers in a semiconductor device
US7529070B2 (en) Power pin to power pin electro-static discharge (ESD) clamp
TW560038B (en) Electrostatic discharge protection circuit using whole chip trigger technique
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
US9130562B2 (en) Active ESD protection circuit
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
US20090166671A1 (en) ESD protection circuit
US20050045952A1 (en) Pfet-based esd protection strategy for improved external latch-up robustness
US10181721B2 (en) Area-efficient active-FET ESD protection circuit
KR20090056040A (ko) 정전기 방전 회로
TWI524495B (zh) 具有閘極介電質保護之裝置
US20070236842A1 (en) Electrostatic discharge protection circuit
US20060268477A1 (en) Apparatus for ESD protection
CN112436495A (zh) 基于人体模型的esd保护电路
KR100855265B1 (ko) 정전기 방전 보호 회로
US7746610B2 (en) Device for discharging static electricity
KR20070070965A (ko) 반도체 장치용 정전기 방전 보호 회로
US8363366B2 (en) Electrostatic discharge protection circuit
US9142953B2 (en) Electrostatic discharge protection apparatus and associated method
US8879221B2 (en) ESD protection without latch-up
JP2004193474A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee