KR20010019475A - 정전기 보호 회로 - Google Patents

Abstract

본 발명에 따른 정전기 보호 회로는 SCR 및 MOS 트랜지스터를 포함한다. 상기 MOS 트랜지스터는 반도체 장치의 정상 동작 동안에 상기 SCR을 통해 전달되는 전류를 차단하고 그리고 정전기 방전 동작 동안에는 상기 SCR을 통해 전달되는 정전기에 상응하는 전류를 접지 전압으로 방전한다. 이와 같이, 본 발명에 따른 정전기 보호 회로가 정전기 방전 동작 동안에만 반도체 장치에서 발생되는 정전기를 방전함으로써, 반도체 장치의 오동작이나 파괴가 방지된다.

Description

정전기 보호 회로{A CIRCUIT FOR PROTECTING STATIC ELECTICITY}

본 발명은 반도체 장치에 관한 것으로서, 더 구체적으로는 반도체 장치의 정전기 보호 회로에 관한 것이다.

도 1을 참조하면 일반적인 반도체 장치에는 입력 패드(10)와 내부 회로(도시되지 않음) 사이에 정전기 보호 회로로서 SCR(silicon controlled rectifier)이 연결되어 있다. 상기 SCR(10)의 ESD(eletro static discharge) 방전 능력은 잘 알려져 있으나, 반도체 장치의 정상 동작(normal operation)시 전압 변화나 노이즈(noise)에 의해 반도체 장치가 오동작되거나 파괴되는 레치-업(latch-up) 현상이 발생되는 문제점이 있다.

본 발명의 목적은 정전기에 대해서 반도체 장치를 안전하게 보호하는 정전기 보호 회로를 제공하는 것이다.

도 1은 일반적인 정전기 보호 회로의 블록도;

도 2는 본 발명의 제 1 실시예에 따른 정전기 보호 회로의 회로도 및;

도 3은 본 발명의 제 2 실시예에 따른 정전기 보호 회로의 회로도이다.

*도면의 주요 부분에 대한 부호의 설명*

10, 100 : 패드 20, 200 : SCR

300 : MOS 트랜지스터 400 : 다이오드

(구성)

상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 반도체 장치는 패드와; 상기 패드에 연결되며, 정전기 방전 동작 동안에 상기 패드에 인가되는 정전기에 상응하는 전류를 방전하는 정류 수단 및; 상기 정전기 방전 동작 동안에, 외부로부터의 소정의 전압에 응답해서 상기 정류 수단을 통해 전달되는 상기 전류를 접지 전압으로 선택적으로 전달하는 스위치 수단을 포함한다. 여기서, 상기 스위치 수단은 상기 정류 수단에 연결되는 소오스와, 상기 접지 전압에 연결되는 드레인 및 상기 전압에 의해 제어되는 게이트를 가지는 PMOS 트랜지스터를 포함한다.

(작용)

이와 같은 장치에 의해서, 반도체 장치에 발생되는 정전기가 접지 전압으로 방전됨으로써, 반도체 장치가 정전기로부터 보호된다.

(실시예)

이하, 본 발명의 바람직한 실시예들에 따른 참조도면 도 1 내지 도 2에 의거하여 상세히 설명한다.

도 1을 참조하면, 본 발명에 따른 정전기 보호 회로는 SCR(200) 및 MOS 트랜지스터(300)를 포함한다. 상기 MOS 트랜지스터(300)는 반도체 장치의 정상 동작 동안에 상기 SCR(200)을 통해 전달되는 전류를 차단하고 그리고 정전기 방전 동작 동안에는 상기 SCR(200)을 통해 전달되는 정전기에 상응하는 전류를 접지 전압(VSS)으로 방전한다. 이와 같이, 본 발명에 따른 정전기 보호 회로가 정전기 방전 동작 동안에만 반도체 장치에서 발생되는 정전기를 방전함으로써, 반도체 장치의 오동작이나 파괴가 방지된다.

도 1을 참조하면, 본 발명의 제 1 실시예에 따른 반도체 장치는 패드(100), SCR(200) 및 PMOS 트랜지스터(300)를 포함한다. 상기 패드(100)는 칩 외부와 반도체 장치의 내부 회로(도시되지 않음)를 연결한다. 상기 SCR(200)은 상기 패드(100)와 상기 PMOS 트랜지스터(300) 사이에 연결된다. 상기 PMOS 트랜지스터(300)는 상기 SCR(200)에 연결되는 소오스와, 접지 전압(VSS)에 연결되는 드레인 및 하나의 게이트를 가진다.

상기 반도체 장치의 정상 동작시에는 상기 PMOS 트랜지스터(300)의 게이트에는 전원 전압(VDD)이 인가되어, SCR(200)을 통해 전달되는 패드(100) 및 내부 회로로부터의 전류의 방전이 차단된다. 그러나, 반도체 장치의 정전기 방전 동작 동안에는 상기 PMOS 트랜지스터(300)의 게이트에는 접지 전압(VSS)이 인가되어, 상기 PMOS 트랜지스터(300)의 전류 통로가 도통된다. 이로써, 상기 반도체 장치의 정전기 방전 동작 동안에 상기 SCR(200)을 통해 전달되는 정전기에 상응하는 전류는 상기 PMOS 트랜지스터(300)를 통해 접지 전압(VSS)으로 방전된다.

도 3을 참조하면, 본 발명의 제 2 실시예에 따른 반도체 장치는 패드(100), SCR(200), PMOS트랜지스터(300) 및 다이오드(400)를 포함한다. 상기 패드(100)는 칩 외부와 반도체 장치의 내부 회로(도시되지 않음)를 연결한다. 상기 SCR(200)은 상기 패드(100)와 상기 PMOS 트랜지스터(300) 사이에 연결된다. 상기 PMOS 트랜지스터(300)는 상기 SCR(200)에 연결되는 소오스와, 접지 전압(VSS)에 연결되는 드레인 및 하나의 게이트를 가진다. 상기 다이오드(400)는 상기 패드(100)와 전원 전압 라인 사이에 연결된다.

본 발명의 제 2 실시예에 따른 반도체 장치의 정전기 보호 회로는 정전기에 의한 커플링 효과에 의한 전원 전압 라인의 전압 상승을 방지하는 것을 특징으로 한다. 상기 반도체 장치의 정상 동작시에는 상기 PMOS 트랜지스터(300)의 게이트에는 전원 전압(VDD)이 인가되어, SCR(200)을 통해 전달되는 패드(100) 및 내부 회로로부터의 전류의 방전이 차단된다. 그러나, 반도체 장치의 정전기 방전 동작 동안에는 상기 PMOS 트랜지스터(300)의 게이트에는 접지 전압(VSS)이 인가되어, 상기 PMOS 트랜지스터(300)의 전류 통로가 도통된다.

이때, 반도체 제조 공정 상에서 상기 전원 전압 라인과 상기 PMOS 트랜지스터(300)의 게이트 라인이 분리 웰(separate well)로 분리되기 때문에, 상기 정전기 방지 동작 동안에 상기 전원 전압 라인과 상기 PMOS 트랜지스터(300)의 게이트로는 서로 다른 전압 레벨을 가지는 전원이 인가된다. 이로써, 상기 반도체 장치의 정전기 방전 동작 동안에 상기 SCR(200)을 통해 전달되는 정전기에 상응하는 전류는 상기 PMOS 트랜지스터(300)를 통해 접지 전압(VSS)으로 방전된다.

이상에서, 본 발명에 따른 반도체 장치의 정전기 보호 회로를 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 다양한 변화 및 변경이 가능함은 물론이다.

상술한 바와 같이, 반도체 장치에 발생되는 정전기가 접지 전압으로 방전됨으로써, 반도체 장치가 정전기로부터 보호된다.

Claims (2)

1. 패드와;

   상기 패드에 연결되며, 정전기 방전 동작 동안에 상기 패드에 인가되는 정전기에 상응하는 전류를 방전하는 정류 수단 및;

   상기 정전기 방전 동작 동안에, 외부로부터의 소정의 전압에 응답해서 상기 정류 수단을 통해 전달되는 상기 전류를 접지 전압으로 선택적으로 전달하는 스위치 수단을 포함하는 반도체 장치.
2. 제 1항에 있어서,

   상기 스위치 수단은 상기 정류 수단에 연결되는 소오스와, 상기 접지 전압에 연결되는 드레인 및 상기 전압에 의해 제어되는 게이트를 가지는 PMOS 트랜지스터를 포함하는 반도체 장치.