KR20070102494A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20070102494A
KR20070102494A KR1020077014255A KR20077014255A KR20070102494A KR 20070102494 A KR20070102494 A KR 20070102494A KR 1020077014255 A KR1020077014255 A KR 1020077014255A KR 20077014255 A KR20077014255 A KR 20077014255A KR 20070102494 A KR20070102494 A KR 20070102494A
Authority
KR
South Korea
Prior art keywords
light emitting
power supply
terminal
resistor
supply potential
Prior art date
Application number
KR1020077014255A
Other languages
English (en)
Other versions
KR101238756B1 (ko
Inventor
토모유키 이와부치
히로유키 미야케
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070102494A publication Critical patent/KR20070102494A/ko
Application granted granted Critical
Publication of KR101238756B1 publication Critical patent/KR101238756B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

액티브 매트릭스 EL 디스플레이 장치에서, 소스 신호선의 충방전에 필요한 소비 전력이 감소된다. 바이폴라 트랜지스터(Bi1)는 연산증폭기(OP1)의 출력단자 c1에 접속된 베이스 단자(B)와, 저전원 전위(GND)에 접속된 컬렉터 단자(C)와, 저항(R2)에 접속된 에미터 단자(E)를 갖는다. 고전원 전위(VBH)는 발광소자의 고전원 전위에 동기된 전위이다. 연산증폭기(OP1)의 출력단자(c1)의 전위는 버퍼 저전원 전위(VBL)로서 출력된다. 저전원 전위(VBL)는 고전원 전위(VBH)와 고전원 전위(V1)간의 전위 차이에 해당한다. 따라서, 저전원 전위(VBL)는 고전원 전위(VBH), 즉 발광소자의 고전원 전위에 따를 수 있다.
발광, 저전력, 고전원 전위, 저전원 전위, 바이폴라 트랜지스터

Description

발광 장치{LIGHT EMITTNG DEVICE}
본 발명은 발광소자가 마련된 발광 장치에 관한 것이다.
자체-발광형 소자를 가진 액티브 매트릭스형 발광 장치에 관한 연구가 활발히 진행되고 있다. 이러한 자체-발광형 발광 장치의 대표적인 예로서 EL 디스플레이 장치를 들 수 있다.
최근, 중형 또는 대형 디스플레이 장치뿐만 아니라 휴대용 정보 단말기의 디스플레이부로서 널리 이용되는 플랫 패널 디스플레이 장치는 고 해상도에 따라 픽셀들의 수가 증가하고 있다. 픽셀들의 수의 증가에 대응하기 위해, 이들 디스플레이들은 각 픽셀에 박막 트랜지스터(TFT)를 갖고 이미지 데이터를 저장할 수 있는 액티브 매트릭스 구조의 픽셀들을 채용하고 있다.
액티브 매트릭스 EL 디스플레이 장치의 계조 방식은 아날로그 계조 방식과 디지털 계조 방식이 있다. 디지털 계조 방식은 시간 계조 방식, 면적 계조 방식, 시간 계조 방식과 면적 계조 방식이 혼합된 방식 등이 있다. 디지털 계조 방식의 시간 계조 방식 및 면적 계조 방식 중 하나에서, 각 픽셀 또는 서브 픽셀은 이진 값(binary value) 즉, 온 상태 및 오프 상태로 구동된다.
따라서, 픽셀에 배치된 박막 트랜지스터(TFT)의 문턱(threshold) 전압 Vth의 변동들에 의한 화질의 열화(deterioration)를 아날로그 계조 방식에 비해 감소시킬 수 있다는 장점이 있다. 특허 문헌 1은 시간 계조 방식에 의해 수행되는 디지털 계조 디스플레이를 개시하고 있다.
또한, 복수의 픽셀들 각각에 비디오 신호들을 빠르게 기입하기 위해서는 데이터를 1행 마다 동시에 입력하는 선 순차(line sequential) 방식을 채용하는 것이 바람직하다. 도 9를 참조하여, 디지털 계조 디스플레이를 수행하기 위해 선 순차 방식에 의해 구동되는 액티브 매트릭스 EL 디스플레이 장치를 설명하고 있다.
도 9는 이진 데이터가 액티브 매트릭스 구조의 픽셀에 입력되는 디지털 계조 방식에 의해 구동되는 디스플레이 장치의 구성을 나타내고 있다. 픽셀부(501)는 EL소자로 대표되는 발광소자 및 발광소자의 발광을 제어하기 위한 TFT를 포함한다. 픽셀부(501)의 주변부에는, 시프트 레지스터(504), 제1 래치 회로(505), 제2 래치 회로(506), 레벨 시프터(507), 및 버퍼군 회로(508)를 포함하는 소스 신호선구동 회로(502) 및 시프트 레지스터(509), 레벨 시프터(510), 및 버퍼군 회로(511)를 포함하는 게이트 신호선 구동 회로(503)가 배치되어 있다. 도 10A 및 도 10B는 버퍼군 회로(508)의 등가 회로들을 나타내고 있다.
도 10A에 도시된 바와 같이, 버퍼군 회로(508)는 각 열에 설치된 복수의 버퍼들(601)을 포함한다. 도 10B는 2개의 인버터들로 형성되는 버퍼(601)의 등가 회로다. 버퍼(601)의 입력은 레벨 시프터(507)에 접속되어 있고, 그 출력은 픽셀부( 501)에 접속되어 있다. 또한, 버퍼 고전원 전위(VBH; a buffer high power potential)는 신호선(602)으로부터 인가되고, 저전원 전위(VBL; a low power potential)는 신호선(603)으로부터 인가된다.
도 9에 도시된 액티브 매트릭스 디스플레이 장치를 선 순차 방식에 의해 디지털 계조 디스플레이를 수행하도록 구동하기 위한 방법을 설명한다. 우선, 시프트 레지스터(509)는 클록 신호(GCK) 및 스타트 펄스(GSP)에 따라 제1단(stage)부터 순차적으로 선택 펄스를 출력한다. 그 후, 레벨 시프터(510)에 의해 진폭 변환을 수행하여, 버퍼군 회로(511)에 의해 제1행부터 순차적으로 게이트선이 선택된다.
선택된 행에서, 시프트 레지스터(504)는 클록 신호(SCK) 및 스타트 펄스에 따라 제1단부터 순차적으로 샘플링 펄스들을 출력한다. 제1 래치 회로(505)는 샘플링 펄스들이 입력되는 타이밍으로 비디오 신호(Video)들을 캡쳐한다. 각 단에서 캡쳐된 비디오 신호들은 제1 래치 회로(505)에 유지된다.
하나의 행의 비디오 신호들이 모두 캡쳐된 후 래치 펄스(LAT)가 입력되면, 제1 래치 회로(505)에 유지된 비디오 신호들이 동시에 제2 래치 회로(506)로 전송되어, 모든 소스 신호들이 충방전 된다.
이때, 소스 신호선을 충방전 하는 버퍼 고전원 전위(VBH)는 발광소자 고전원 전위(ANODE)와 동기되며, 반면 저전원 전위(VBL)는 고정된다. 본 명세서에서, 발광소자 고전원 전위(ANODE)는 발광소자의 애노드(anode)에 인가되는 전위에 대응한다.
전술한 동작은 1행부터 맨 마지막 행들까지 반복되어, 데이터가 모든 픽셀들에 기입된다. 따라서, 1 프레임에 대응하는 이미지가 디스플레이된다. 유사한 동작들을 반복하여 이미지들을 표시한다.
[특허 문헌 1]
일본 특허 출원 공보 제2001－5426호
아날로그 계조 방식에서, 계조 디스플레이는 1 프레임에서 적어도 한번 소스 신호선에 데이터를 기입함으로써 수행될 수 있다.
반면, 각 픽셀이 온 상태 또는 오프 상태의 이진 값들에 의해 구동되는 시간 계조 방식, 면적 계조 방식, 및 시간 계조 방식과 면적 계조 방식이 혼합된 방식과 같은 디지털 계조 방식에서, 계조들을 디스플레이하기 위해서는 1 프레임에서 소스 신호선으로의 여러 차례의 데이터 기입이 필요하다.
EL디스플레이 장치에서, 소스 신호선은 픽셀부에 설치된 복수의 TFT 및 기생 용량(parasitic capacitance)으로 인해, 버퍼에 대한 부하가 된다. 디지털 계조 방식에서, 소스 신호선에 기입된 데이터가 Low 전위에서 High 전위로 변화되면, 고전원 전위(VBH)를 인가하는 외부의 고전위 전원은 버퍼(601)의 P-채널 TFT를 통해서 소스 신호선에 의한 부하 용량을 Low 전위로부터 High 전위로 충전한다. 반면, 소스 신호선에 기입된 데이터가 High 전위로부터 Low 전위로 변화되면, 저전원 전위(VBL)를 인가하는 외부의 저전위 전원은 버퍼(601)의 N-채널 TFT를 통해서 소스 신호선에 의한 부하 용량으로부터 전하들을 High 전위로부터 Low 전위로 방전한다.
이러한 전력은 소스 신호선의 전압이 변화될 때 소비된다. 따라서, 소스 신호선의 출력이 종종 변화되면, 외부 전원의 전력 소비는 커진다. 따라서, 디지털 계조 방식에서, 자연의 이미지와 같이 많은 계조수가 필요한 이미지 및 1-도트 체커(dot checker)(여기서, 발광 픽셀들 및 비-발광 픽셀들은 액티브 매트릭스 구조에 번갈아 배치된다)와 같이 1행 마다 논리가 자주 반전하는 이미지를 디스플레이할 때, 소스 신호선의 전위가 자주 변화되기 때문에, 외부 전원의 소비 전력이 증대하게 된다.
또한, 픽셀부의 발광소자에 흐르는 전류 값은 또한 온도에 의존한다. 특히, 발광소자로 유기 화합물을 이용하는 경우, 온도 특성들이 중요하다. EL소자의 전극 사이에 걸리는 전압이 같은 경우라도, EL소자의 온도 특성들에 의해, 온도가 높아질수록, EL소자를 통해 흐르는 전류는 커진다. 따라서, EL소자의 온도가 높을수록, 디스플레이 장치의 소비 전력이 커져서, 발광소자의 휘도도 상승한다.
컬러 디스플레이의 경우, 발광소자 고전원 전위(ANODE)는 발광재료에 의존하여 EL소자 마다 상이한 레벨들로 설정된다. 빨강(R)으로 발광하는 EL소자, 초록(G)으로 발광하는 EL소자, 및 파랑(B)으로 발광하는 EL소자에서, 그 특성들은 시간 경과로 인한 열화 및 온도로 인해 상이하게 변화된다.
또한, 예를 들어, 사용자가 자주 빨강을 디스플레이하는 경우, R의 EL소자만이 다른 EL소자보다 먼저 열화된다. 따라서, 발광소자 고전원 전위(ANODE)의 다양한 전위 변화를 관리할 수 있는 디스플레이 장치가 요구되고 있다.
버퍼 고전원 전위(VBH)는 발광소자 고전원 전위(ANODE)와 동일하거나 클 것이 요구된다. 버퍼 고전원 전위(VBH)는 소스 신호선을 충전시키며, 따라서 충전해야 하는 전위가 작을수록, 버퍼 고전원 전위(VBH)가 필요로 하는 전력이 적게 된다. 따라서, 버퍼 고전원 전위(VBH)는 발광소자 고전원 전위(ANODE)와 동일한 것이 바람직하다.
전술한 바와 같이, 발광소자 고전원 전위(ANODE)는 시간 경과에 의한 열화나 온도 변화, 사용 빈도 등에 따라 변화한다. 따라서, 버퍼 고전원 전위(VBH)는 발광소자 고전원 전위(ANODE)를 따를 필요가 있고, 원하는 발광소자 고전원 전위(ANODE)로의 충전에 필요한 전력을 감소시키기 위해서, 발광소자 고전원 전위(ANODE)와 동기 시킬 필요가 있다.
따라서, 종래 디스플레이 장치에서 소스 신호선을 충방전 하는 버퍼 고전원 전위(VBH)는 발광소자 고전원 전위(ANODE)와 동기되고, 반면 저전원 전위(VBL)는 고정된다.
그 결과, 전술한 바와 같이, 종래의 버퍼 회로는 소비 전력이 커지기 쉽기 때문에, 버퍼의 온도가 상승하기 쉽다. 그리고 버퍼의 발열에 따라, 픽셀부에 온도 분포가 발생하기 때문에, 휘도에 불균형(variation)이 생긴다.
대안적으로, EL소자의 시간 경과 열화 및 온도 상승에 의해, 발광소자 고전원 전위(ANODE)가 상승하기 때문에, 그 결과 소스 신호선을 충방전 하기 위한 전위차, 즉 고전원 전위(VBH)와 저전원 전위(VBL)간의 차이가 커지게 된다. 따라서, 소스 신호선을 충방전 하는 버퍼(601)는 전력을 더 소비하고 따라서 열을 발생시킨다. 그 결과, 픽셀부의 휘도에 분균형들이 발생한다.
따라서, 디지털 계조 방식에서, 소스 신호선에의 데이터의 기입에 필요한 소비 전력은 저소비 전력을 요구하는 휴대 단말기용 소형 디스플레이 장치에서 중요한 이슈가 되고 있다. 또한, 텔레비젼과 같은 디스플레이 장치의 사이즈의 증가에 따른 소스 신호선의 기생 용량의 증가는 피할 수 없으며, 소비 전력의 감소는 소형 디스플레이 장치와 유사하게 문제가 된다.
본 발명은 전술한 문제들을 고려하여, 예컨대 버퍼와 같은 인버터를 이용한 회로가 저전력을 소비하게 되는 것을 목적으로 한다. 또한, 본 발명은 발광소자를 이용한 액티브 매트릭스 디스플레이 장치의 소스 신호선의 충방전에 필요로 하는 소비 전력을 감소시키는 것을 목적으로 한다.
본 발명에 따르면, 소스 신호선의 충방전을 실시하는 버퍼(인버터)의 저전원 전위(VBL)는 그의 고전원 전위(VBH)를 따른다. 특히, 발광 장치에서, 저전원 전위(VBL)는 발광소자 고전원 전위(ANODE)를 따른다.
본 발명에 따른 발광 장치는 발광 소자, 바이폴라 트랜지스터, 연산증폭기, 제1 저항, 제2 저항, 제3 저항, 및 제4 저항을 포함한다. 바이폴라 트랜지스터에서, 베이스 단자는 연산증폭기의 출력단자와 접속되고, 컬렉터 단자는 저전원 전위에 접속된다. 제1 저항은 제1 고전원 전위에 접속된 일 단자와, 연산증폭기의 제1 입력단자에 접속된 타 단자를 갖는다. 제2 저항은 연산증폭기의 제1 입력단자와 접속된 일 단자와, 바이폴라 트랜지스터의 에미터 단자와 접속된 타 단자를 갖는다. 제3 저항은 제2 고전원 전위에 접속된 일 단자와, 연산증폭기의 제2 입력단자와 접속된 타 단자를 갖는다. 제4 저항은 연산증폭기의 제2 입력단자에 접속된 일 단자와, 저전원 전위에 접속된 타 단자를 갖는다. 바이폴라 트랜지스터의 상기 에미터 단자 및 제2 저항의 타 단자에서의 전위들은 구동 회로의 버퍼의 저전원 전위로서 공급된다. 제2 고전원 전위는 버퍼의 고전원 전위로서 공급된다.
본 발명에 따른 발광 장치는 발광 소자, 연산증폭기, 제1 저항, 제2 저항, 제3 저항, 및 제4 저항을 포함한다. 제1 저항은 제1 고전원 전위에 접속된 일 단자와, 연산증폭기의 제1 입력단자에 접속된 타 단자를 갖는다. 제2 저항은 연산증폭기의 제1 입력단자에 접속된 일 단자와, 연산증폭기의 출력단자에 접속된 타 단자를 갖는다. 제3 저항은 제2 고전원 전위에 접속된 일 단자와, 연산증폭기의 제2 입력단자에 접속된 타 단자를 갖는다. 제4 저항은 연산증폭기의 제2 입력단자에 접속된 일 단자와, 저전원 전위에 접속된 타 단자를 갖는다. 제2 저항의 타 단자의 전위는 버퍼의 저전원 전위로서 공급되고, 제2 고전원 전위는 버퍼의 고전원 전위로서 공급된다.
본 발명에 따라, 발광 장치의 발광소자는 픽셀에 배치된다. 발광소자로서 EL소자가 이용된다. EL소자는 전기장이 인가될 때, 한 쌍의 전극(애노드과 캐소드(cathode))이 전기 발광이 발생하는 층(이하, EL층이라 함)에 낀 구조를 갖는다. EL층은 유기 화합물로 형성되고, 통상 적층된 구조를 가진다. 대표적으로, 정공 수송층, 발광층, 및 전자 수송층이 적층된 구조를 들 수 있다.
또한, EL층의 발광은 싱글렛 여기 상태로부터 기저 상태에 돌아올 때 발생되는 발광(형광)과, 트리플렛 여기 상태로부터 기저 상태에 돌아올 때의 발광(인광)을 포함한다. 본 발명의 발광 장치는 전술한 발광 중에 어느 하나 또는 둘 다 채용할 수 있다.
그 밖에, 애노드상에 정공 주입층, 정공 수송층, 발광층, 및 전자 수송층이 이 순서로 적층된 구조, 또는 애노드상에 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층이 이 순서로 적층된 구조가 또한 적용될 수도 있다. 발광층에는 인광성 안료 등이 추가될 수도 있다.
본 명세서에서, 캐소드과 애노드의 사이에 설치되는 모든 층들을 총칭하여 EL층이라 부르기로 한다. 따라서 전술한 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등은, 모두 EL층에 포함된다.
본 발명에 따르면, 고전원 전위(VBH 또는 ANODE)가 상승할 때, 버퍼의 저전원 전위는 고전원 전위에 따라 상승한다. 따라서, 버퍼(인버터)에 공급되는 고전원 전위와 저전원 전위 간의 전위차의 상승이 억제될 수 있다. 그 결과, 소스 신호선의 데이터는 적은 전력으로도 재기입될 수 있다. 이에 따라, 버퍼의 발열도 억제되어, 발열에 의해 발생되는 픽셀부의 휘도의 불균형들이 감소될 수 있다.
따라서, 본 발명은 선 순차 방식으로 디지털 계조 구동을 실시하는 EL디스플레이 장치와 같은 발광 장치에 매우 적합하다.
도 1은 실시 형태 1을 설명하는 도면.
도 2A 및 2B는 실시 형태 1을 설명하는 도면.
도 3은 실시 형태 2를 설명하는 도면.
도 4A 및 4B는 실시 형태 2를 설명하는 도면.
도 5는 실시예 1의 픽셀부를 설명하는 도면.
도 6은 발광소자 고전원 전위(ANODE)에 따른 버퍼 저전원 전위(VBL)를 도시한 도면.
도 7은 발광소자 고전원 전위(ANODE)에 따른 버퍼 저전원 전위(VBL)를 공급하는 신호선에 흐르는 전류를 도시한 도면.
도 8A 내지 8D는 실시 형태 1 및 비교 예 각각의 소스 신호선 구동 회로의 온도 분포 및 픽셀부의 휘도 분포를 도시한 도면.
도 9는 디지털 계조 방식형의 EL 디스플레이 장치를 도시한 도면.
도 10A 및 10B는 버퍼의 등가 회로를 도시한 도면.
도 11A~ 11F은 전자 기기들을 나타내는 도면.
본 발명은 첨부되는 도면들을 참조하여 실시 형태들 및 실시예로 전체적으로 설명될 것이지만, 당업자라면 다양한 변경들 및 수정들이 가능함을 용이하게 이해할 수 있을 것이다. 따라서, 그러한 변경들 및 수정들이 본 발명의 범위를 벗어나지 않으면, 그것은 본 발명에 포함되는 것으로 해석되어야 한다. 본 실시 형태들의 동일 구성들은 동일한 참조 번호들에 의해 표시되며, 그 상세한 설명은 생략한다.
[실시 형태 1]
본 실시 형태는 도 1, 도 2A 및 2B를 참조하여 설명한다.
도 1은 본 실시 형태의 전위 발생 회로의 회로도이다. 도 1에 도시된 바와 같이, 전위 발생 회로는 저항들(R1~R4), 연산증폭기(OP1)(1002), 및 바이폴라 트랜지스터(Bi1)(1007)를 포함한다.
연산증폭기(OP1)의 2개의 전원 접속 단자들에는 각각 고전원 전위(VDD1) 및 저전원 전위(GND)가 입력된다. 또한, 연산증폭기(OP1)의 출력단자(c1)는 바이폴라 트랜지스터(Bi1)의 베이스 단자(B)에 접속되어 있다. 바이폴라 트랜지스터(Bi1)의 베이스 단자(B)는 연산증폭기(OP1)의 출력단자(c1)에, 그 컬렉터 단자(C)는 저전원 전위(GND)에 접속되어 있다.
저항(R1)은 고전원 전위(V1)에 접속된 일 단자와, 연산증폭기(OP1)의 입력단자(a1)에 접속된 타 단자를 갖는다. 저항(R2)는 연산증폭기(OP1)의 입력단자(a1)에 접속된 일 단자와, 바이폴라 트랜지스터(Bi1)의 에미터 단자(E)에 접속된 타 단자를 갖는다. 저항(R3)는 고전원 전위(VBH)에 접속된 일 단자와, 연산증폭기(OP1)의 입력단자(b1)에 접속된 타 단자를 갖는다. 저항(R4)는 연산증폭기(OP1)의 입력단자(b1)에 접속된 일 단자와, 저전원 전위(GND)에 접속된 타 단자를 갖는다. 바이폴라 트랜지스터(Bi1)의 에미터 단자(E) 및 저항(R2)의 타 단자의 전위들은 저전원 전위(VBL)로서 출력된다. 저전원 전위(VBL)는 고전원 전위(VBH)와 고전원 전위(V1) 간의 차이에 대응한다.
도 2A는 도 1에 도시된 회로를 이용한 발광 장치를 나타낸다. 도 2A에서, 도 9와 동일한 참조번호들은 동일한 구성들을 나타낸다.
도 2A에서, 픽셀부(501)는 발광소자, 대표적으로는 EL소자 및 발광소자의 발광을 제어하기 위한 TFT가 설치되어 있어, 액티브 매트릭스 구조의 픽셀들을 형성한다. TFT를 이용하여 형성된 소스 신호선 구동 회로(502) 및 게이트 신호선 구동 회로(503)가 픽셀부(501)로서 동일한 기판(500)상에 픽셀부(501)의 주변부에 배치된다.
소스 신호선 구동 회로(502)는 시프트 레지스터(504), 제1 래치 회로(505), 제2 래치 회로(506), 레벨 시프터(507), 및 버퍼군 회로(508)를 포함한다. 게이트 신호선 구동 회로(503)는 시프트 레지스터(509), 레벨 시프터(510), 및 버퍼군 회로(511)를 포함한다.
도 2A에서도, 버퍼들(601)은 도 10A에 도시된 바와 같이 버퍼군 회로(508)에서열마다 배치된다. 도 10B는 버퍼(601)의 등가 회로를 나타낸다. 버퍼군 회로(508)는 버퍼 고전원 전위(VBH)를 공급하는 신호선(전원선)(1003) 및 버퍼 저전원 전위(VBL)를 공급하는 신호선(전원선)(1004)에 접속된다. 또한, 신호선(1003)은 버퍼군 회로(508)의 버퍼 고전원 전위(VBH)를 공급하는 신호선(602)에 접속된다. 신호선(1004)은 버퍼 저전원 전위(VBL)를 공급하는 신호선(603)에 접속된다(도 10B 참조). 그 결과, 버퍼 고전원 전위(VBH)는 신호선(1003)으로부터 버퍼군 회로(508)로 공급되고, 버퍼 저전원 전위(VBL)는 신호선(1004)으로부터 공급된다.
또한, 발광소자의 애노드으로 전원을 공급하기 위한 전원 공급선이 설치된다. 전원 공급선은 버퍼 고전원 전위(VBH)를 인가하는 외부 전원에 접속된다. 따라서, 버퍼 고전원 전위(VBH)는 발광소자 고전원 전위(ANODE)와 동일하다. 버퍼 고전원 전위(VBH)와 발광소자 고전원 전위(ANODE)가 같을 수도 있고, 또는 다른 외부 전원들이 설치될 수도 있다는 점을 주의해야 한다. 전원을 공유함으로써 전력 및 접속부들의 수를 감소시킬 수 있다.
본 실시 형태에서, 도 1에 도시된 전위 발생 회로는 신호선(1004)에 접속된다. 전위 발생 회로는 저항(R1~R4) 및 연산증폭기(OP1)(1002)로 형성된 회로(1001), 및 바이폴라 트랜지스터(Bi1)(1007)를 포함한다. 본 실시 형태의 발광 장치에서, 바이폴라 트랜지스터(Bi1)(1007) 이외는, 동일 기판(500) 상에 픽셀부(501), 소스 신호선 구동 회로(502) 및 게이트 신호선 구동 회로(503)가 TFT를 이용하여 형성된다. 바이폴라 트랜지스터(Bi1)(1007)는 IC칩을 이용해 형성되어 예를 들면 COG법에 의해 기판(500) 상에 실장된다.
도 2B는 회로(1001)의 회로도를 나타낸다. 연산증폭기(OP1)(1002)의 2개의 전원 접속 단자들에는 각각 고전원 전위(VDD1) 및 저전원 전위(GND)가 입력된다. 또한, 바이폴라 트랜지스터(Bi1)(1007)의 베이스 단자 B는 연산증폭기(OP1)(1002)의 출력단자(c1)에 접속된다.
바이폴라 트랜지스터(Bi1)(1007)의 베이스 단자 B는 연산증폭기(OP1)(1002)의 출력단자(c1)에 접속되고, 그 컬렉터 단자 C는 저전원 전위(GND)에 접속되고, 그 에미터 단자 E는 저항(R2) 및 저전원 전위(VBL)를 공급하는 신호선(1004)에 접속되어 있다.
저항(R1)은 고전원 전위(V1)를 공급하는 신호선(전원선)(1005)에 접속된 일 단자와, 연산증폭기(OP1)(1002)의 입력단자(a1)에 접속된 타 단자를 갖는다. 저항(R2)은 연산증폭기(OP1)(1002)의 입력단자(a1)에 접속된 일 단자와, 바이폴라 트랜지스터(Bi1)(1007)의 에미터 단자(E)에 접속된 타 단자를 갖는다. 저항(R3)은 버퍼의 고전원 전위(VBH) 및 발광소자 고전원 전위(ANODE)를 공급하는 신호선(1003)에 접속된 일 단자와, 연산증폭기(OP1)(1002)의 입력단자(b1)에 접속된 타 단자를 갖는다. 저항(R4)은 연산증폭기(OP1)(1002)의 입력단자(b1)에 접속된 일 단자와, 저전원 전위(GND)에 접속된 타 단자를 갖는다.
고전원 전위(V1)는 버퍼 고전원 전위(VBH) 및 발광소자 고전원 전위(ANODE)보다 낮은 레벨이다. 본 실시 형태에서, 버퍼 고전원 전위(VBH)와 발광소자 고전원 전위(ANODE)가 동일하지만, 버퍼 고전원 전위(VBH)가 더 높은 레벨이어도 된다. 이 경우, 다른 외부 전원들이 발광소자 고전원 전위(ANODE) 및 버퍼 고전원 전위(VBH)를 위해 사용된다.
본 실시 형태에서, 연산증폭기(OP1)(1002)의 증폭비는 1이고, 저항(R1~R4)의 저항값은 모두 동일하다. 버퍼 고전원 전위(VBH), 발광소자 고전원 전위(ANODE), 버퍼 저전원 전위(VBL), 및 고전원 전위(V1)를 요구된 레벨들로 세팅하기 위해, 저항(R1~R4)의 저항값은 필요에 따라 변경될 수 있는 것은 말할 필요가 없다. 또한, 연산증폭기(OP1)(1002)는 소비 전력의 적은 것으로 설계하는 것이 바람직하다.
본 실시 형태의 연산증폭기(OP1)(1002)로 형성된 전위 발생 회로를 사용함으로써, 버퍼 저전원 전위(VBL)는 발광소자 고전원 전위(ANODE)로부터 고전원 전위(V1)를 감산한 전위가 된다.
따라서, 버퍼 저전원 전위(VBL)는 발광소자 고전원 전위(ANODE)에 따라 상승하게 됨으로써, 버퍼의 소비 전력의 증가를 억제할 수 있다.
본 실시 형태의 전위 발생 회로에서, 바이폴라 트랜지스터(Bi1) 이외의 회로(1001)는 픽셀부(501), 소스 신호선 구동 회로(502), 및 게이트 신호선 구동 회로(503)와 같이 동일 기판상에 형성됨으로써, 외부 부품들의 수를 줄일 수 있다. 도 1에 도시된 전위 발생 회로는 모두 IC들로 형성되어, 예를 들면, COG법 등에 의해 기판(500)상에 실장될 수 있다.
본 실시 형태에서, 픽셀부(501) 뿐만 아니라 소스 신호선 구동 회로(502) 및 게이트 신호선 구동 회로(503)가 TFT들을 이용하여 형성되지만, 각각의 회로의 일부 또는 모두가 IC로 형성되어, COG법이나 TAB법에 의해 실장될 수도 있다.
[실시 형태 2]
도 3은 본 실시 형태의 전위 발생 회로의 회로도이다. 도 3에 도시된 바와 같이, 전위 발생 회로는 저항(R1~R4) 및 연산증폭기(OP1)를 포함한다.
연산증폭기(OP1)의 2개의 전원 접속 단자에는 각각 고전원 전위(VDD1) 및 저전원 전위(GND)가 입력된다.
저항(R1)은 고전원 전위(V1)에 접속된 일 단자와, 연산증폭기(OP1)(1102)의 입력단자(a1)에 접속된 타 단자를 갖는다. 저항(R2)은 연산증폭기(OP1)(1102)의 입력단자(a1)에 접속된 일 단자와, 연산증폭기(OP1)(1102)의 출력단자(c1)에 접속된 타 단자를 갖는다. 저항(R3)은 고전원 전위(VBH)에 접속된 일 단자와, 연산증폭기(OP1)(1102)의 입력단자(b1)에 접속된 타 단자를 갖는다. 저항(R4)은 연산증폭기(OP1)(1102)의 입력단자(b1)에 접속된 일 단자와, 저전원 전위(GND)에 접속된 타 단자를 갖는다. 연산증폭기(OP1)(1102)의 출력단자(c1)의 전위는 저전원 전위(VBL)로서 출력된다. 저전원 전위(VBL)는 고전원 전위(VBH)와 고전원 전위(V1) 간의 차이에 해당한다.
도 4A는 도 3의 전위 발생 회로를 이용한 발광 장치를 나타낸다. 도 4A 및 도 4B에서, 도 9, 도 2A 및 도 2B에서와 같은 참조 부호들은 동일한 구성들을 나타낸다. 또한, 본 실시 형태의 발광 장치는 전위 발생 회로(1101)를 제외하고는, 실 시 형태 1의 도 2A 및 도 2B와 유사하다.
본 실시 형태의 전위 발생 회로(1101)는 픽셀부(501), 소스 신호선 구동 회로(502), 및 게이트 신호선 구동 회로(503)와 같이, TFT들을 이용해 동일 기판(500)상에 형성된다.
도 4B에 도시된 바와 같이, 전위 발생 회로(1101)에서, 연산증폭기(OP1)(1102)의 2개의 전원 접속 단자는 각각 고전원 전위(VDD1) 및 저전원 전위(GND)와 접속되어 있다. 연산증폭기(OP1)(1102)의 출력단자(c1)는 저항(R2)의 일 단자 및 버퍼군 회로(508)에 저전원 전위(VBL)를 공급하는 신호선(전원선)(1104)에 접속되어 있다.
저항(R1)은 고전원 전위(V1)를 공급하는 신호선(전원선)(1105)에 접속된 일 단자와, 연산증폭기(OP1)(1102)의 입력단자(a1)에 접속된 타 단자를 갖는다. 저항(R2)는 연산증폭기(OP1)(1102)의 입력단자(a1)에 접속된 일 단자와, 연산증폭기(OP1)(1102)의 출력단자(c1)에 접속된 타 단자를 갖는다. 저항(R3)는 버퍼 고전원 전위(VBH) 및 발광소자 고전원 전위(ANODE)를 공급하는 신호선(전원선)(1103)에 접속된 일 단자와, 연산증폭기(OP1)(1102)의 입력단자(b1)에 접속된 타 단자를 갖는다. 저항(R4)는 연산증폭기(OP1)(1102)의 입력단자(b1)에 접속된 일 단자와, 저전원 전위(GND)에 접속된 타 단자를 갖는다.
여기서, 연산증폭기(OP1)(1102)의 증폭비는 1이고, 저항(R1~R4)의 저항값은 모두 동일하다. 버퍼 고전원 전위(VBH), 발광소자 고전원 전위(ANODE), 버퍼의 저전원 전위(VBL), 및 고전원 전위(V1)를 요구된 레벨들로 세팅하기 위해, 저 항(R1~R4)의 저항값이 필요에 따라서 변경될 수 있음은 말할 필요도 없다. 또한, 연산증폭기(OP1)(1102)는 소비 전력이 적은 것으로 설계하는 것이 바람직하다.
버퍼군 회로(508)는 신호선(1103 및 1104)에 접속된다. 신호선(1103)은 버퍼군 회로(508)의 버퍼 고전원 전위(VBH)를 공급하는 신호선(602)에 접속되고, 신호선(1104)은 버퍼 저전원 전위(VBL)를 공급하는 신호선(603)에 접속된다(도 10B 참조). 그 결과, 버퍼 고전원 전위(VBH)가 신호선(1103)으로부터 공급되고, 버퍼 저전원 전위(VBL)가 신호선(1104)으로부터 공급된다.
픽셀부(501)에는, 발광소자의 애노드로 전원을 공급하는 전원 공급선이 설치된다. 전원 공급선은 버퍼 고전원 전위(VBH)를 인가하는 외부 전원에 접속된다. 따라서, 본 실시 형태에서, 버퍼 고전원 전위(VBH)는 발광소자 고전원 전위(ANODE)와 동일하다. 버퍼 고전원 전위(VBH)와 발광소자 고전원 전위(ANODE)가 동일할 수 있고, 또는 다른 외부 전원이 설치될 수도 있음을 주의해야 한다. 전원을 공유함으로써, 전력 및 접속부들의 수가 감소될 수 있다.
고전원 전위(V1)는 버퍼 고전원 전위(VBH) 및 발광소자 고전원 전위(ANODE)보다 낮은 레벨이다. 또한, 여기서 버퍼 고전원 전위(VBH)가 발광소자 고전원 전위(ANODE)와 동일하지만, 발광소자 고전원 전위(ANODE)보다 큰 레벨일 수도 있다.
전위 발생 회로(1101)에 의해, 버퍼의 저전원 전위(VBL)는 발광소자 고전원 전위(ANODE)로부터 고전원 전위(V1)를 감산하여 얻은 전위가 된다. 따라서, 발광소자 고 전력 전위(ANODE)가 상승하더라도, 버퍼 저전원 전위(VBL)는 발광소자 고전원 전위(ANODE)에 따라 상승될 수 있다.
본 실시 형태에서, 전위 발생 회로(1101)를 픽셀부(501), 소스 신호선 구동 회로(502), 및 게이트 신호선 구동 회로(503)와 함께 동일 기판(500) 상에 형성함으로써, 외부 부품들의 수가 감소될 수 있다. 전위 발생 회로(1101)는 모두 IC로 형성되어, 예컨대 COG법 등에 의해 기판(500)상에 실장될 수도 있음은 말할 필요도 없다.
본 실시 형태에서, 픽셀부(501) 뿐만 아니라 소스 신호선 구동 회로(502) 및 게이트 신호선 구동 회로(503)가 TFT들을 이용하여 형성되지만, 각각의 회로의 일부 또는 모두가 IC로 형성되어, COG법 또는 TAB법에 의해 실장될 수 있다.
실시 형태 1 및 2에서, 빨강(R)으로 발광하는 EL소자, 초록(G)으로 발광하는 EL소자, 및 파랑(B)으로 발광하는 EL소자와 같이, 상이한 EL 재료들로 형성된 복수 종류의 발광소자를 픽셀부(501)에 마련하는 경우, R, G, B와 같은 발광소자들의 종류에 따라, 발광소자 고전원 전위(ANODE)의 값을 세팅하는 것이 바람직하다. 따라서, 발광소자 고전원 전위(ANODE) 및 버퍼 저전원 전위(VBL)는 발광소자들의 종류들에 따라 마련하는 것이 바람직하다.
[실시 형태 3]
실시 형태 1, 2에서 전술한 바와 같이, 본 발명은 픽셀들의 고정밀화에 의해 초래된 EL디스플레이 장치의 소비 전력 및 디스플레이부의 휘도의 불균형들을 억제할 수 있기 때문에, 고정밀 디스플레이부가 필요한 전자기기에 적용하는 것이 바람직하다. 그 예들로 텔레비젼 장치(텔레비젼, 텔레비젼 수신기), 디지털카메라 및 디지털 비디오 카메라와 같은 카메라, 휴대전화 장치(휴대전화기), PDA와 같은 휴 대용 정보 단말기, 휴대형 게임기, 모니터, 컴퓨터, 카 오디오와 같은 음향 재생장치, 가정용 게임기와 같이 기록 매체를 가진 이미지 재생 장치 등을 들 수 있다. 그 구체적인 예에 대해서는 도 11A 내지 11F를 참조하여 설명하기로 한다.
예를 들어, 본 발명은 도 11A에 도시된 휴대용 정보 단말기, 도 11B에 도시된 디지털 비디오 카메라, 도 11C에 도시된 휴대전화, 도 11D에 도시된 휴대용 텔레비젼 장치, 도 11E에 도시된 노트북 컴퓨터, 및 도 11F에 도시된 텔레비젼 장치에 적용될 수 있다. 본 발명은 각각의 장치들에서 디스플레이부들(2001~2006)로 이용될 수 있다.
본 발명에 따르면, 배터리들을 가진 도 11A 내지 도 11E에 도시된 각각의 장치들의 수명은 소비 전력이 감소되는 만큼 연장될 수 있다.
도 11F에 도시된 텔레비젼 장치와 같은 대형 디스플레이부에서, 소스 신호선 구동 회로의 발열이 억제되기 때문에, 장시간 사용하는 경우에도 발열에 의한 휘도의 불균형들이 쉽게 생기지 않는다.
[실시예 1]
실시예 1에서, 도 2A 및 도 2B에 도시된 실시 형태 1의 발광 장치를 제작한 예를 나타낸다. 본 실시예는 도 1의 회로로 IC를 채용한다는 점에서 실시 형태 1과 상이하다. 도 5는 본 실시예의 픽셀부의 등가 회로 구성을 나타낸다. 본 발명의 픽셀 구조는 도 5에 도시된 회로로 한정되지 않는다.
도 5에 도시된 바와 같이, 소스 신호선(112)은 N-채널 TFT(120)의 소스 단자에 접속되고, N-채널 TFT(120)의 드레인 단자는 N-채널 TFT(117)의 소스 단자와 접 속되어 있다. N-채널 TFT(120) 및 N-채널 TFT(117)의 게이트 단자들은 게이트 신호선(114)에 접속되어 있다. N-채널 TFT(120) 및 N-채널 TFT(117)는 직렬로 접속된 2개의 TFT들로 도시되어 있다. 그러나, 2개의 N-채널 TFT들(117, 120)은 채널이 설치되는 반도체층을 공유하는 하나의 더블 게이트 TFT로 제작된다.
픽셀 커패시터(Cp)(116)는 발광소자 고전원 전위(ANODE)를 인가하는 신호선(전원선)(113)에 접속된 일 단자와, N-채널 TFT(117)의 드레인 단자 및 P-채널 TFT(118)의 게이트 단자에 접속된 타 단자를 갖는다.
P-채널 TFT(118)는 발광소자 고전원 전위(ANODE)를 인가하는 신호선(113)과 접속된 소스 단자와, 발광소자(119)의 애노드에 접속된 드레인 단자를 갖는다.
발광소자(119)는 EL소자로 형성되며, 그 애노드은 P-채널 TFT(118)의 드레인 단자와 접속되고, 그 캐소드은 발광소자 저전원 전위(CATHODE)에 접속된다.
도 6 및 도 7은 본 실시예의 효과들을 나타내는 측정 데이터가 도시되어 있다. 도 6 및 도 7 모두는 버퍼 고전원 전위(VBH)가 발광소자 고전원 전위(ANODE)와 동기하여 동일한 레벨이 되도록 한 경우의 데이터를 나타낸다.
도 6은 발광소자 고전원 전위(ANODE)의 변화에 따른 버퍼 저전원 전위(VBL)의 변화를 나타낸다. 도 7은 발광소자 고전원 전위(ANODE)의 변화에 따른 버퍼 저전원 전위(VBL)를 공급하는 신호선(1004)에 흐르는 전류의 변화를 나타낸다. 연산증폭기(OP1)의 고전원 전위(VDD1)를 15V, 저전원 전위(GND)를 0V로 세팅함으로써, 발광소자 고전원 전위(ANODE)를 5V에서 12V까지 변화시킨다. 고전원 전위(V1)는 3V, 4V, 및 5V로 세팅함으로써, 발광 장치는 선 순차 방식에 의한 디지털 계조로 구동된다.
도 6에서, 버퍼 저전원 전위(VBL)가 0V에 고정되고 있는 데이터는 도 1에 도시된 회로가 마련되지 않은 비교 예의 발광 장치의 데이터에 해당한다. 이는 도 7, 도 8B, 및 도 8D에서의 비교예에 대해서도 동일하게 적용될 수 있다.
도 6에 도시된 바와 같이, 종래의 구성에서는, 버퍼 저전원 전위(VBL)가 0V에 고정되어 있다. 따라서, 발광소자 고전원 전위(ANODE)가 상승할 때, 버퍼의 인버터에 공급되는 고전원 전위(VBH)와 저전원 전위(VBL)의 전위차가 증가한다.
반면, 본 실시예에서는 발광소자 고전원 전위(ANODE)의 상승에 따라 버퍼 저전원 전위(VBL)가 상승하고, 이에 따라, 도 6에 도시된 바와 같이, 비교 예에 비해, 고전원 전위(VBH)와 저전원 전위(VBL)의 전위차가 작아진다.
도 7에서는 버퍼의 저전원 전위(VBL)가 비교 예의 디스플레이 장치에서 고정된 경우, 전류 값은 발광소자 고전원 전위(ANODE)와 비례하며, 전류 값은 발광소자 고전원 전위(ANODE)가 상승함에 따라 증가됨을 확인할 수 있다.
반면, 본 실시예에서는, 전류 값이 발광소자 고전원 전위(ANODE)의 상승에 비례하지 않는다. 발광소자 고전원 전위(ANODE)가 7V 이상인 경우, 버퍼 저전원 전위(VBL)가 3V일 때는 전류 값이 약 5.6mA가 되고, 버퍼 저전원 전위(VBL)가 4V일 때는 약 7mA, 버퍼 저전원 전위(VBL)가 5V일 때는 약 9mA가 되어, 전류 값들이 거의 일정하게 됨을 확인할 수 있다.
즉, 본 실시예에 따르면, 발광소자 고전원 전위(ANODE)가 시간 및 온도 변화에 따라 상승할 때에도, 소비 전력의 상승이 억제된다. 또한, 소스 신호선 회로의 발열이 억제될 수 있다.
본 실시 예의 효과들을 한층 더 확인하기 위해, 발광 장치를 1시간 구동 한 후, 소스 신호선 구동 회로의 온도 및 픽셀부의 휘도를 측정했다. 도 8A 및 도 8B는 각각 본 실시예 및 비교 예의 소스 신호선의 온도들을 나타낸다. 도 8C 및 도 8D는 각각 본 실시예 및 비교 예의 발광소자의 휘도를 나타낸다. 본 실시 예의 발광 장치는 발광소자 고전원 전위(ANODE)를 10 V, 고전원 전위(V1)를 4 V로 각각 고정하여 구동시켰다. 비교 예의 발광 장치는 발광소자 고전원 전위(ANODE)를 10 V로 고정하여 측정하였다.
도 8A 및 도 8B에 도시된 바와 같이, 본 실시예의 발광 장치에서의 소스 신호선 구동 회로의 온도가 비교예보다 낮음을 알 수 있다. (A)의 실시예는 (B)의 비교예보다 평균 온도가 약 5℃ 낮다. 환경 온도에 의한 휘도의 열화는 2~3℃의 변화로 영향을 받기 때문에, 본 발명에 의한 5℃의 저하는 큰 영향으로 간주된다. 즉, 발열이 억제되고, 발열에 의한 휘도의 불균형들이 본 실시예에 의해 억제될 수 있다.
도 8C에 도시된 실시예에서, 소스 신호선 구동 회로의 발열이 억제되기 때문에, 소스 신호선 구동 회로 부근과 픽셀부의 중앙 부근의 휘도가 거의 동일하다. 그러나, 도 8D에서, 소스 신호선 구동 회로측의 부분의 휘도는 소스 신호선 구동 회로의 발열에 의해 증가되어, 휘도의 불균형이 생긴다. 즉, 발열에 의한 픽셀부의 휘도의 불균형들이 본 발명에 의해 억제된다.
본 실시예에서, 실시 형태 1의 회로의 효과를 증명하였다. 전술한 실험 결과 를 통해 실시 형태 2의 회로로 얻을 수 있는 유사한 효과가 용이하게 추측된다.
본 출원은 일본 특허청에 2004년 11월 24일 출원된 일본 특허 출원 번호 제2004-339684에 기초하였으며, 전체 내용은 참조에 의해 통합된다.

Claims (30)

  1. 발광 장치에 있어서,
    발광 소자, 바이폴라 트랜지스터, 연산증폭기, 구동 회로, 제1 저항, 제2 저항, 제3 저항, 및 제4 저항을 포함하며,
    상기 바이폴라 트랜지스터는 상기 연산증폭기의 출력단자에 접속된 베이스 단자와, 저전원 전위에 접속된 컬렉터 단자를 갖고,
    상기 제1 저항은 제1 고전원 전위에 접속된 일 단자와, 상기 연산증폭기의 제1 입력단자에 접속된 타 단자를 갖고,
    상기 제2 저항은 상기 연산증폭기의 상기 제1 입력단자에 접속된 일 단자와, 상기 바이폴라 트랜지스터의 상기 에미터 단자에 접속된 타 단자를 갖고,
    상기 제3 저항은 상기 제2 고전원 전위에 접속된 일 단자와, 상기 연산증폭기의 제2 입력단자에 접속된 타 단자를 갖고,
    상기 제4 저항은 상기 연산증폭기의 상기 제2 입력단자에 접속된 일 단자와, 저전원 전위에 접속된 타 단자를 갖고,
    상기 바이폴라 트랜지스터의 상기 에미터 단자 및 상기 제2 저항의 상기 타 단자로부터의 전위는 상기 구동 회로의 버퍼의 저전원 전위로서 공급되고,
    상기 제2 고전원 전위는 상기 버퍼의 고전원 전위로서 공급되는, 발광 장치.
  2. 제1항에 있어서,
    상기 발광 소자는 EL 소자인, 발광 장치.
  3. 제1항에 있어서,
    상기 발광 장치는 반도체 기판상에 제공되는, 발광 장치.
  4. 제1항에 있어서,
    상기 발광 장치는 유리 기판상에 제공되는, 발광 장치.
  5. 제1항에 있어서,
    상기 발광 장치는 가요성 기판상에 제공되는, 발광 장치.
  6. 제1항에 있어서,
    상기 발광 장치는 SOI 기판상에 제공되는, 발광 장치.
  7. 제1항에 있어서,
    상기 발광 장치는 박막 트랜지스터를 포함하는, 발광 장치.
  8. 제1항에 따른 발광 장치를 각각 포함하는 IC 카드, IC 태그, RFID, 트랜스폰더, 지폐, 증권, 여권, 전자 기기, 가방, 옷.
  9. 발광 장치에 있어서,
    발광 소자, 연산증폭기, 구동 회로, 제1 저항, 제2 저항, 제3 저항, 및 제4 저항을 포함하고,
    상기 제1 저항은 제1 고전원 전위에 접속된 일 단자와, 상기 연산증폭기의 제1 입력단자에 접속된 타 단자를 갖고,
    상기 제2 저항은 상기 연산증폭기의 상기 제1 입력단자에 접속된 일 단자와, 상기 연산증폭기의 출력단자에 접속된 타 단자를 갖고,
    상기 제3 저항은 제2 고전원 전위에 접속된 일 단자와, 상기 연산증폭기의 제2 입력단자에 접속된 타 단자를 갖고,
    상기 제4 저항은 상기 연산증폭기의 상기 제2 입력단자에 접속된 일 단자와, 저전원 전위에 접속된 타 단자를 갖고,
    상기 제2 저항의 상기 타 단자의 전위는 버퍼의 더 낮은 전원 전위로서 공급되고,
    상기 제2 고전원 전위는 상기 버퍼의 더 높은 전원 전위로서 공급되는, 발광 장치.
  10. 제9항에 있어서,
    상기 발광 소자는 EL 소자인, 발광 장치.
  11. 제9항에 있어서,
    상기 발광 장치는 반도체 기판상에 제공되는, 발광 장치.
  12. 제9항에 있어서,
    상기 발광 장치는 유리 기판상에 제공되는, 발광 장치.
  13. 제9항에 있어서,
    상기 발광 장치는 가요성 기판상에 제공되는, 발광 장치.
  14. 제9항에 있어서,
    상기 발광 장치는 SOI 기판상에 제공되는, 발광 장치.
  15. 제9항에 있어서,
    상기 발광 장치는 박막 트랜지스터를 포함하는, 발광 장치.
  16. 제9항에 따른 발광 장치를 각각 포함하는 IC 카드, IC 태그, RFID, 트랜스폰더, 지폐, 증권, 여권, 전자 기기, 가방, 옷.
  17. 발광 장치에 있어서,
    베이스 단자, 및 컬렉터 단자 및 에미터 단자를 갖는 바이폴라 트랜지스터;
    연산증폭기, 제1 저항, 제2 저항, 제3 저항, 및 제4 저항을 갖는 회로; 및
    버퍼를 갖는 구동 회로를 포함하며;
    상기 연산증폭기는 출력단자, 제1 입력단자 및 제2 입력단자를 갖고,
    상기 베이스 단자는 상기 연산증폭기의 상기 출력단자에 접속되고, 상기 컬렉터 단자는 저전원 전위에 접속되며,
    상기 제1 저항은 제1 고전원 전위에 접속된 일 단자와, 상기 연산증폭기의 상기 제1 입력단자에 접속된 타 단자를 갖고,
    상기 제2 저항은 상기 연산증폭기의 상기 제1 입력단자에 접속된 일 단자와, 상기 바이폴라 트랜지스터의 상기 에미터 단자에 접속된 타 단자를 갖고,
    상기 제3 저항은 제2 고전원 전위에 접속된 일 단자와, 상기 연산증폭기의 상기 제2 입력단자에 접속된 타 단자를 갖고,
    상기 제4 저항은 상기 연산증폭기의 상기 제2 입력단자에 접속된 일 단자와, 저전원 전위에 접속된 타 단자를 갖고,
    상기 바이폴라 트랜지스터의 상기 에미터 단자 및 상기 제2 저항의 상기 타 단자로부터의 전위는 상기 구동회로의 버퍼의 저전원 전위와 동일하고,
    상기 제2 고전원 전위는 상기 버퍼의 고전원 전위와 동일한, 발광 장치.
  18. 제17항에 있어서,
    상기 발광 장치는 반도체 기판상에 제공되는, 발광 장치.
  19. 제17항에 있어서,
    상기 발광 장치는 유리 기판상에 제공되는, 발광 장치.
  20. 제17항에 있어서,
    상기 발광 장치는 가요성 기판상에 제공되는, 발광 장치.
  21. 제17항에 있어서,
    상기 발광 장치는 SOI 기판상에 제공되는, 발광 장치.
  22. 제17항에 있어서,
    상기 발광 장치는 박막 트랜지스터를 포함하는, 발광 장치.
  23. 제17항에 따른 발광 장치를 각각 포함하는 IC 카드, IC 태그, RFID, 트랜스폰더, 지폐, 증권, 여권, 전자 기기, 가방, 옷.
  24. 발광 장치에 있어서,
    연산증폭기, 제1 저항, 제2 저항, 제3 저항, 제4 저항을 갖는 회로; 및
    버퍼를 갖는 구동 회로를 포함하며;
    상기 연산증폭기는 출력단자, 제1 입력단자 및 제2 입력단자를 갖고,
    상기 제1 저항은 제1 고전원 전위에 접속된 일 단자와, 상기 연산증폭기의 상기 제1 입력단자에 접속된 타 단자를 갖고,
    상기 제2 저항은 상기 연산증폭기의 상기 제1 입력단자에 접속된 일 단자와, 상기 연산증폭기의 상기 출력단자에 접속된 타 단자를 갖고,
    상기 제3 저항은 제2 고전원 전위에 접속된 일 단자와, 상기 연산증폭기의 상기 제2 입력단자에 접속된 타 단자를 갖고,
    상기 제4 저항은 상기 연산증폭기의 상기 제2 입력단자에 접속된 일 단자와, 저전원 전위에 접속된 타 단자를 갖고,
    상기 제2 저항의 상기 타 단자의 전위는 버퍼의 더 낮은 전원 전위와 동일하고,
    상기 제2 고전원 전위는 상기 버퍼의 더 높은 전원 전위와 동일한, 발광 장치.
  25. 제24항에 있어서,
    상기 발광 장치는 반도체 기판상에 제공되는, 발광 장치.
  26. 제24항에 있어서,
    상기 발광 장치는 유리 기판상에 제공되는, 발광 장치.
  27. 제24항에 있어서,
    상기 발광 장치는 가요성 기판상에 제공되는, 발광 장치.
  28. 제24항에 있어서,
    상기 발광 장치는 SOI 기판상에 제공되는, 발광 장치.
  29. 제24항에 있어서,
    상기 발광 장치는 박막 트랜지스터를 포함하는, 발광 장치.
  30. 제24항에 따른 발광 장치를 각각 포함하는 IC 카드, IC 태그, RFID, 트랜스폰더, 지폐, 증권, 여권, 전자 기기, 가방, 옷.
KR1020077014255A 2004-11-24 2005-11-18 발광 장치, 발광 장치를 포함하는 전자 기기, 및 발광 장치의 구동 방법 KR101238756B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00339684 2004-11-24
JP2004339684 2004-11-24
PCT/JP2005/021624 WO2006057321A1 (en) 2004-11-24 2005-11-18 Light emitting device

Publications (2)

Publication Number Publication Date
KR20070102494A true KR20070102494A (ko) 2007-10-18
KR101238756B1 KR101238756B1 (ko) 2013-03-06

Family

ID=36498056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014255A KR101238756B1 (ko) 2004-11-24 2005-11-18 발광 장치, 발광 장치를 포함하는 전자 기기, 및 발광 장치의 구동 방법

Country Status (4)

Country Link
US (3) US7652664B2 (ko)
KR (1) KR101238756B1 (ko)
CN (1) CN100507993C (ko)
WO (1) WO2006057321A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5770726B2 (ja) 2010-12-10 2015-08-26 株式会社Ｊｏｌｅｄ 表示装置及びその駆動方法
KR102130106B1 (ko) 2013-12-17 2020-07-06 삼성디스플레이 주식회사 전압 생성 회로 및 이를 포함하는 표시 장치
CN105609080B (zh) * 2016-03-16 2018-03-06 深圳市华星光电技术有限公司 可调节削角波形的削角电路及削角波形的调节方法
CN106297668A (zh) * 2016-11-02 2017-01-04 京东方科技集团股份有限公司 一种有机发光二极管驱动电路、阵列基板和显示装置
KR102648976B1 (ko) 2017-12-28 2024-03-19 엘지디스플레이 주식회사 전계발광표시장치 및 이의 구동방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP2002311898A (ja) * 2001-02-08 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置及びそれを用いた電子機器
TWI248319B (en) 2001-02-08 2006-01-21 Semiconductor Energy Lab Light emitting device and electronic equipment using the same
CN100428592C (zh) * 2001-03-05 2008-10-22 富士施乐株式会社 发光元件驱动装置和发光元件驱动系统
JP3800050B2 (ja) 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
JP2003283271A (ja) * 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
JP3882995B2 (ja) 2002-01-18 2007-02-21 東北パイオニア株式会社 発光表示パネルの駆動方法および有機ｅｌ表示装置
US6958651B2 (en) * 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
JP2004325568A (ja) 2003-04-22 2004-11-18 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置およびパワーモジュール
EP1619570B1 (en) * 2003-04-25 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4884671B2 (ja) * 2003-05-14 2012-02-29 株式会社半導体エネルギー研究所 半導体装置
JP4836402B2 (ja) 2003-09-29 2011-12-14 東北パイオニア株式会社 自発光型表示装置
JP2005122076A (ja) * 2003-10-20 2005-05-12 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
US7928938B2 (en) * 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5542296B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器

Also Published As

Publication number Publication date
CN100507993C (zh) 2009-07-01
US7652664B2 (en) 2010-01-26
US20100164938A1 (en) 2010-07-01
US8115758B2 (en) 2012-02-14
US8605076B2 (en) 2013-12-10
US20080100227A1 (en) 2008-05-01
CN101065793A (zh) 2007-10-31
US20120105415A1 (en) 2012-05-03
KR101238756B1 (ko) 2013-03-06
WO2006057321A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
US7375705B2 (en) Reference voltage generation circuit, data driver, display device, and electronic instrument
JP3908084B2 (ja) 発光装置、電子機器
EP1811488A2 (en) Driving device, display device, and method of driving the same
KR101080350B1 (ko) 표시 장치 및 그 구동 방법
US8593381B2 (en) Method of driving light-emitting device
US7112927B2 (en) Light emitting device and driving method thereof
US7042447B2 (en) Display device and display method
KR101238756B1 (ko) 발광 장치, 발광 장치를 포함하는 전자 기기, 및 발광 장치의 구동 방법
KR102687610B1 (ko) 표시 장치 및 보상 방법
CN116386524A (zh) 发光显示装置及其驱动方法
CN113129795B (zh) 用于显示装置的驱动单元
JP2002251160A (ja) 表示装置
KR100826009B1 (ko) 일렉트로 루미네센스 패널
JP2003323159A (ja) 発光装置及びその駆動方法
CN116052601B (zh) 显示装置
WO2021020042A1 (ja) 表示装置
JP4869688B2 (ja) アクティブマトリクス型発光装置
JP4394101B2 (ja) 発光装置及び電子機器
KR20220094669A (ko) 데이터구동부 및 게이트구동부를 포함하는 표시장치
CN117672138A (zh) 像素电路、显示面板以及显示设备
JP4906119B2 (ja) 発光装置及び電子機器
JP2007188093A (ja) 表示装置
KR20190014840A (ko) 게이트 구동부 및 이를 구비한 oled 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7