KR20070093361A - 화소회로 및 해당 화소회로를 가지는 화상 표시장치 - Google Patents

화소회로 및 해당 화소회로를 가지는 화상 표시장치 Download PDF

Info

Publication number
KR20070093361A
KR20070093361A KR1020070024259A KR20070024259A KR20070093361A KR 20070093361 A KR20070093361 A KR 20070093361A KR 1020070024259 A KR1020070024259 A KR 1020070024259A KR 20070024259 A KR20070024259 A KR 20070024259A KR 20070093361 A KR20070093361 A KR 20070093361A
Authority
KR
South Korea
Prior art keywords
transistor
period
current
state
display element
Prior art date
Application number
KR1020070024259A
Other languages
English (en)
Other versions
KR100887484B1 (ko
Inventor
카츠미 아베
히데야 쿠모미
료 하야시
마사후미 사노
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20070093361A publication Critical patent/KR20070093361A/ko
Application granted granted Critical
Publication of KR100887484B1 publication Critical patent/KR100887484B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

표시소자를 구동하는 트랜지스터의 히스테리시스 특성을 이용하는 화소회로 및 화상 표시장치를 제공한다. 상기 화소회로는, 오프 상태로부터 온 상태로 전이할때의 게이트 전압치와 드레인 전류치의 관계인 제1 관계와, 온 상태로부터 오프 상태로 전이할 때의 게이트 전압치와 드레인 전류치의 관계이며 상기 제1 관계와는 다른 제2 관계의 양자 모두를 각각 구비하고 있는 트랜지스터와; 상기 트랜지스터에 의해 제어되는 전류가 구동전류로서 공급되는 표시소자와; 상기 트랜지스터의 게이트 전극에 접속되는 용량소자를 구비한다. 상기 표시소자에 공급하는 구동전류를 설정하기 위한 제1 기간에서는, 상기 제1 및 제2 관계 중의 한쪽의 관계를 이용한다. 그리고, 상기 표시소자에 구동전류를 공급하여 발광시키기 위한 제2 기간에서는, 다른 쪽의 관계를 이용한다.

Description

화소회로 및 해당 화소회로를 가지는 화상 표시장치{PIXEL CIRCUIT AND IMAGE DISPLAY APPARATUS HAVING THE PIXEL CIRCUIT}
도 1은 본 발명을 설명하기 위한 회로도의 예를 나타낸 도면;
도 2는 본 발명의 화소회로의 동작예를 나타내는 타이밍 차트;
도 3은, 시계방향의 히스테리시스가 있는 트랜지스터의 전압-전류 특성도;
도 4는, 실시예 1에 의한 전류설정기간동안의 스위치 상태를 나타내는 도면;
도 5는, 실시예 1에 의한 승압기간 동안의 스위치 상태를 나타내는 도면;
도 7은, 실시예 1에 의한 강압기간 동안의 스위치 상태를 나타내는 도면;
도 8은, 실시예 2에 의한 회로도;
도 9는, 실시예 2의 회로의 동작을 나타내는 타이밍 차트;
도 10은, 실시예 3에 의한 회로도;
도 11은, 실시예 3의 회로의 동작을 나타내는 타이밍 차트;
도 12는, 실시예 4의 회로의 동작을 나타내는 타이밍 차트;
도 13은, 실시예 5에 의한 회로도;
도 14는, 실시예 5의 회로의 동작을 나타내는 타이밍 차트;
도 15는, 실시예 6에 의한 회로도;
도 16은, 실시예 6의 회로의 동작을 나타내는 타이밍 차트;
도 17는, 실시예 7에 의한 회로도;
도 18은, 실시예 7의 회로의 동작을 나타내는 타이밍 차트;
도 19는, 실시예 8의 회로의 동작을 나타내는 타이밍 차트;
도 20은,실시예 9 및 10의 기초가 되는 기술을 나타내는 회로도;
도 21은, 도 20에 도시된 회로의 동작을 나타내는 타이밍 차트;
도 22는,실시예 9에 의한 회로도;
도 23은, 실시예 9에서 설명되는 회로도의 동작을 나타내는 타이밍 차트;
도 24는, 실시예 9에서 설명되는 회로도의 동작을 나타내는 타이밍 차트;
도 25는, 실시예 10에서 설명하는 회로의 동작을 나타내는 타이밍 차트;
도 26은,발광 표시 디바이스의 화소의 구성예를 나타내는 도면;
도 27은, OLED표시장치의 구성예를 나타내는 도면;
도 28은, 종래 기술에 의한 회로도의 예를 나타낸 도면;
도 29는 회로도의 예를 나타낸 도면.
[도면의 주요부분에 대한 부호의 설명]
1000: 화소회로 1001: 트랜지스터
1002: OLED소자 1003: 용량소자
1005: 제2 배선 1006: 제1 배선
1007: 제4 배선 1008: 제3 배선
1011: 제1 스위치 1012: 제2 스위치
1013: 제3 스위치 1014: 제4 스위치
본 발명은, 유기발광 다이오드(organic light-emitting diode 이하 OLED로 표기)소자 등의 표시소자를 구동하기 위한 구동회로 및 그것을 이용한 화상표시장치에 관한 것이다.
최근, OLED소자와 구동회로로 구성되는 화소를 매트릭스형상으로 배치된 발광 표시디바이스로서 액티브 매트릭스(Actiｖe－Matrix, 이하 AM)형 유기EL 디스플레이가 검토되고 있다.
도 26은 OLED소자와 구동회로로 구성되는 화소회로의 개략구성을 나타낸다.
도 27은, 상기 화소회로를 매트릭스형상으로 배치한 AM형 OLED 디스플레이를 나타낸다.
또, 도 28에는, 화소회로의 예를 나타낸다.
(SW1) 및 (SW2)를 온으로 하고, 화소회로 내의 게이트-드레인이 단락된 TFT(Tr1)에, 외부(L3)로부터 전류가 공급된다.
따라서, TFT의 게이트 전압치(Vg1)를, 해당 외부로부터의 전류가 드레인 전류로서 흐르는 전압으로 설정할 수 있다.
이와 같이, 발광소자에 흐르게 하는 전류가 설정가능하다.
이 후, 게이트 전압치(Vg1)를 유지한 상태에서, (SW1) 및 (SW2)를 오프 하고, (SW3)를 온으로 하여, 전류경로를 OLED소자(LED1) 측으로 변경한다.
TFT의 게이트-소스간 전압이, 외부 L3로부터의 전류가 흐른 전압과 같기 때문에, TFT(Tr1)는, 외부로부터의 전류와 같은 크기의 일정 전류를 공급하는 전류원으로서 기능 한다. 즉, 외부(L3)로부터의 전류와 같은 크기의 전류를 OLED소자에 흐르게 된다.
이러한 전류 구동에 의한 표시소자에 관해서, 국제공개 특허 WO99/06501호 공보에 기재되어 있다.
트랜지스터의 채널층을 구성하는 재료로서 다결정 실리콘 (polycrystal-Si, 이하 p－Si로 표기), 비정질 실리콘(amorpohus-Si, 이하 a－Si로 표기), 유기 반도체 (Organic Semiconductor, 이하 OS로 표기) 등의 반도체를 이용한 TFT의 개발이 진행되고 있다.
본 발명자 등의 지견에 의하면, a－Si 또는 OS 또는 산화물 반도체를 채널층에 이용한 TFT에서는, 게이트 전압과 드레인 전류와의 관계가 히스테리시스 특성을 나타내는 경우가 있다.
히스테리시스 특성이란, 이하의 제1 경우와 제2 경우로, 같은 게이트 전압치에서도 드레인 전류치가 다른 것을 의미한다.
제1 경우：　게이트 전압을, 드레인 전류가 작은 상태(또는 실질적으로 드레인 전류가 흐르지 않은 상태)인 전압치(오프 상태)로부터, 그것보다 큰 드레인 전류가 흐르는 상태인 전압치(온 상태)로 연속적으로 변경하는 경우이다.
제2 경우：　제1 경우와, 반대로, 온 상태로부터 오프 상태에 연속적으로 변 경하는 경우이다.
본 발명자 등은, 트랜지스터에 히스테리시스 특성이 있는 것을 고려한 화소회로를 제공한다고 하는 목적하에, 이하에 나타내는 본 발명을 이루기에 이르렀다.
이하에서는, 표시소자에 공급되는 전류를 구동전류라고 표현한다
제1 본 발명에 의한 화소회로는, 오프 상태로부터 온 상태로 전이할 때의 게이트 전압치와 드레인 전류치의 관계인 제1 관계와, 온 상태로부터 오프 상태로 전이할 때의 게이트 전압치와 드레인 전류치의 관계이며 상기 제1 관계와는 다른 제2 관계의 양자 모두를 구비하고 있는 트랜지스터와; 상기 트랜지스터에 의해 제어되는 전류가 구동전류로서 공급되는 표시소자와; 상기 트랜지스터의 게이트 전극에 접속되는 용량소자를 구비하고, 상기 표시소자에 공급하는 구동전류를 설정하기 위한 제1 기간 동안에, 상기 제1 및 제2 관계중의 한쪽의 관계가 상기 트랜지스터에 작용하고, 상기 표시소자에 구동전류를 공급하여 발광시키기 위한 제2 기간 동안에, 상기 제1 및 제2 관계중의 다른 쪽의 관계가 상기 트랜지스터에 작용하는 것을 특징으로 한다.
상기 제1 본 발명에서, 상기 구동전류를 흘리기 위한 상기 트랜지스터의 게이트 전압치는, 상기 온 상태와 오프 상태의 사이가 되도록 설정될 수 있다.
제2 본 발명에 의한 화소회로는, 오프 상태가 온 상태로 전이하는 경우의 게이트 전압치와 드레인 전류치의 관계인 제1 관계와, 온 상태가 오프 상태로 전이하는 경우의 게이트 전압치와 드레인 전류치의 관계이며, 상기 제1 관계와는 다른 제 2 관계를 구비하고 있는 트랜지스터와; 상기 트랜지스터에 의해 제어된 전류가 구동전류로서 공급되는 표시소자와; 상기 트랜지스터의 게이트 전극에 접속되는 용량소자를 구비하고, 상기 표시소자에 공급하는 구동전류를 설정하기 위한 제1 기간과, 상기 표시소자에 구동전류를 공급하여 발광시키기 위한 제2 기간이 제공되고; 상기 제1 및 제2 기간의 양쪽 모두의 기간동안, 상기 제1 및 제2 관계 중 한쪽의 관계만을 트랜지스터에 작용시키기 위해, (1) 상기 구동전류를 설정하고, 그 후, 상기 트랜지스터를 오프 상태로 설정한 후에, 상기 표시소자에 상기 구동전류를 공급하거나, 또는 (2) 상기 구동전류를 설정하고, 그 후, 상기 트랜지스터를 온 상태로 설정한 후에, 상기 표시소자에 상기 구동전류를 공급하는 것을 특징으로 하는 화소회로이다.
제3 본 발명에 의한 화상 표시장치는, 하나의 화소가, 상기 몇개의 화소회로중의 어느 하나로 구성되고, 상기 복수의 화소는 매트릭스형상으로 배치되어 있고; 상기 화소회로에 접속되는 데이터선과 주사선이 설치되어 있는 것을 특징으로 한다.
표시소자를 구동하는 트랜지스터와, 상기 표시소자에 공급하는 전류를 설정하는 제1 기간과, 상기 표시소자에 구동전류를 공급하는 제2 기간을 가진 표시소자를 위한 다른 본 발명에 의한 구동방법에 있어서, 상기 트랜지스터는, 동일한 게이트 전압치에서도, 오프 상태로부터 설정된 드레인 전류치 보다, 온 상태로부터 설정된 드레인 전류치가 작은 시계방향의 히스테리시스 특성을 가지고, 트랜지스터의 게이트 전압을 오프 상태로 설정한 후, 상기 제1 기간동안에, 상기 드레인 전류가 제1 전류치가 되도록 상기 트랜지스터의 게이트 전압을 설정하고, 상기 게이트 전압치를 일단 온 상태로 설정한 후 상기 트랜지스터의 게이트 전압치를 되돌림으로써, 상기 제2 기간 동안에, 제1 전류치보다 작은 제2 전류치를 상기 표시소자에 구동전류로서 공급하는 것을 특징으로 한다.
표시소자를 구동하는 트랜지스터와, 상기 표시소자에 공급하는 전류를 설정하는 제1 기간과, 상기 표시소자에 구동전류를 공급하는 제2 기간을 가지는 표시소자를 위한 본 발명에 의한 구동 방법에 있어서, 상기 트랜지스터는, 동일한 게이트 전압치에서도, 온 상태에서 설정된 드레인 전류치가, 오프 상태로부터 설정된 드레인 전류치보다 크게되는 반시계방향의 히스테리시스 특성을 가지고, 트랜지스터의 게이트 전압을 온 상태로 설정한 후, 상기 제1 기간동안에, 상기 드레인 전류가 제3 전류치가 되도록 상기 트랜지스터의 게이트 전압을 설정하고, 상기 게이트 전압치가 일단 오프 상태로 설정한 후 상기 트랜지스터의 게이트 전압치를 되돌림으로써, 상기 제2 기간동안에, 상기 제 3의 전류치보다 작은 제4 전류치를 상기 표시소자에 구동전류로서 공급하는 것을 특징으로 한다.
표시소자를 구동하는 트랜지스터와, 상기 표시소자에 공급하는 전류를 설정하는 제1 기간과, 상기 표시소자에 구동전류를 공급하는 제2 기간을 가지는 표시소자를 위한 본 발명에 의한 구동 방법에 있어서, 제1 기간의 전 및 제2 기간의 전에 트랜지스터를 온 상태, 또는, 오프 상태로 설정하는 것을 특징으로 한다.
본 발명의 다른 특징은 첨부된 도면과 관련된 이하의 전형적인 실시형태ㅇ으의 설명으로부터 명백해질 것이다.
[실시형태의 설명]
[ 제1 실시형태：히스테리시스의 제1 및 제2 관계의 양쪽 모두를 적극적으로 이용한 화소회로]
제1 본 실시형태의 타입에 관련되는 본 발명에 대해 설명한다.
우선, 게이트 전압치와 드레인 전류와의 관계가 히스테리시스 특성을 가지는 트랜지스터를 준비한다.
구체적으로는, 예를 들면 도 3에 도시된 바와 같이, 오프 상태가 온 상태로 변경되는 동안의 게이트 전압치와 드레인 전류치의 관계인 제1 관계(3001)와, 온 상태가 오프 상태로 변경되는 동안의 게이트 전압치와 드레인 전류치의 관계인 제2 관계(3002)를 가지고 있는 트랜지스터를 준비한다.
본 실시형태의 타입과 관련되는 발명은, 히스테리시스 특성을 가지는 트랜지스터에, 그 특성의 대소의 여부에 관계없이 적용될 수 있다.
예를 들면, 본 발명은 드레인 전류가 1nA의 전류가 되는 게이트 전압치가, 상기 제1 관계와 제2 관계의 사이에서, 0.05V이상, 또는, 0.5V이상의 차이를 가지는 트랜지스터에 적용될 수 있다. 게이트 전압치의 차이의 상한은 특히 한정되지 않지만, 예를 들면, 5V이다.
본 실시형태의 타입과 관련된 발명에 적용되는 화소회로의 예로서 도 1을 참조하면서 설명한다. 본 실시형태에 관련된 발명이 적용될 수 있는 화소회로는, 도 1에 도시된 화소회로로 한정되지 않는 것은 분명하다.
상기 준비한 트랜지스터가, 도 1에 도시된 트랜지스터(Tr1)(1001)에 대응한 다.
상기 트랜지스터에 의해, 공급전류의 스위칭 동작을 행하는 표시소자(LED1)(1002)를 준비한다.
용량소자(C1)(1003)를 상기 트랜지스터(1001)의 게이트 전극에 접속한다.
상기 표시소자(1002)에 공급되는 구동전류를 설정한 상태에서 제1 기간 동안에, 상기 제1 및 제2 관계(도 3의(3001) 및 (3002))중의 한쪽의 관계를 이용한다.
또한, 상기 표시소자(1002)에 구동전류를 공급하여 발광시킨 상태에서 제2 기간 동안에, 다른 쪽의 관계를 이용한다.
상기 제1 기간동안에, 상기 제1 관계(3001)가 이용될 수 있고, 상기 제2 기간동안에, 상기 제2 관계(3002)가 이용될 수 있다. 상기 제1 기간동안에, 상기 제2 관계를 이용하여도 되고, 상기 제2 기간동안에, 제1 관계를 이용하여도 된다.
제1 기간 동안에 설정된 전류치는, 게이트 전극에 접속된 용량소자(1003)에 기억되고 유지된다. 제2 기간, 즉 발광기간이 개시하기 전에, 게이트 전압치를 일단 증가시킨 후에, 감소시키거나 또는 다른 동작을 실시하여, 게이트 전압과 드레인 전류와의 관계를, 상기 제1 관계로부터 제2 관계로(또는, 제2 관계로부터 제1 관계로) 이행시킬 수 있다.
따라서, 상기 제1 기간동안에 설정된 드레인 전류치를, 상기 제2 기간 동안에 상기 표시소자에 공급된 구동전류치 보다 크게 설정할 수 있다.
계조 표현을 발광소자에 대한 전류공급량에 의해 제어하는 경우, 특히 저계조에 대해서는 전류 공급량을 감소시키는 것이 필연적이다. 이러한 경우, 저전류이 기 때문에, 전류설정기간, 즉 제1 기간이 길어지는 것이 염려된다.
그러나, 본 실시 형태의 타입에 관한 본 발명을 이용함으로써, 제1 기간 동안 기입전류를 발광시의 구동전류보다 크게 할 수 있으므로, 전류설정기간의 장기화를 경감할 수 있다.
OLED소자를 표시소자에 이용하는 경우, 향후, 해당 소자의 전류-휘도 특성의 향상이 기대되므로, OLED소자에의 공급전류가 저하하는 것을 고려할 수 de다. 또한, 이러한 관점으로부터도 트랜지스터의 히스테리시스 특성을 적극적으로 이용하는 본 발명은 유효한 것이 된다.
또한, 상기 제1 기간에 결정된 게이트 전압치는 상기 표시소자에 구동전류를 공급할 때의 게이트 전압치가 동일해지도록 하는 것도 바람직한 형태이다.
도 3은, 트랜지스터가 오프 상태로부터 온 상태를 거치고, 재차 오프 상태가 되는 시계방향의 히스테리시스 특성을 나타낸다. 시계방향의 트랜지스터 뿐만아니라, 반시계방향의 트랜지스터를 본 발명에 적용할 수 있다.
또한, 상기 제1 기간 동안에 설정된 드레인 전류치가, 상기 제2 기간에 상기 표시소자에 공급되는 구동전류치 보다 작아지도록 구성하는 것도 가능하다. 이것은, 제1 기간 동안에 설정에 필요한 전류치를 작게 유지하면서, 발광을 위한 구동전류를 크게 할 수 있다는 것을 의미한다.
이하에, 시계방향의 히스테리시스 특성을 가지는 트랜지스터를 이용하는 경우와 반시계방향의 히스테리시스 특성을 가지는 트랜지스터를 이용하는 경우의 회로동작에 대해서, 각각 예시한다.
1) 시계방향의 히스테리시스의 경우
트랜지스터는, 오프 상태로부터 온 상태로 하는 경우와 온 상태로부터 오프 상태로 하는 경우에서, 동일한 게이트 전압치가 다른 드레인 전류치가 되는 시계방향의 히스테리시스 특성을 가지게 된다. 제1 드레인전류는 제2 드레인 전류보다 크다.
상기 제1 기간 동안에, 오프 상태의 상기 트랜지스터의 게이트 전압치를 증가시키고, 제1 전류값(드레인 전류)을 흐르게 한다.
다음에, 상기 트랜지스터의 게이트 전압치를 더욱 상승시키고 일단 온 상태로 들어간다. 그 후, 게이트 전압값을 감소시키거나 또는 다른 동작을 실시해서 상기 제1 전류치보다 작은 제2 전류치를, 상기 제2 기간 동안에, 상기 표시소자에 구동전류로서 공급한다.
2) 반시계방향의 히스테리시스의 경우
트랜지스터는, 반시계방향의 히스테리시스 특성을 가지고, 온 상태로부터 오프 상태로 변경하는 경우와 오프 상태로부터 온 상태로 변경하는 경우 사이의 동일한 게이트 전압치에서 다른 드레인 전류치를 가진다. 제1 드레인전류는 제2 드레인전류보다 크다.
상기 제1 기간 내에, 온 상태의 상기 트랜지스터가 제3 전류값을 흐르게 하도록 설정한다(예를 들면, 게이트 전압치를 내리면서 제3 전류치를 설정한다).
다음에. 상기 제2 기간 동안에, 상기 트랜지스터를 일단 오프 상태로 한 후 상기 게이트 전압치를 증가시키거나, 다른 동작을 실행하여, 상기 제 3의 전류치 보다 작은 제4 전류치를, 상기 표시소자에 구동전류로서 공급한다.
히스테리시스 특성을 가지는 트랜지스터의 제조 방법에 대해서 예시적으로 설명한다.
a) 시계방향의 히스테리시스 특성을 가지는 트랜지스터의 구성예
유리 기판상에 레지스트막 형성 후, 포토리소그래픽법에 의해 게이트 전극 패턴을 형성한다. 그 후, 전자빔 증착에 의해, Ti, Au를 하부로부터 이 순서로 적층하고, 리프트 오프법에 의해 게이트 전극을 형성한다.
다음에, 레지스트막 형성 후, 포토리소그래픽법에 의해 절연층 패턴을 형성한다. 그 후, 스퍼터링법에 의해 SiO2막을 형성하고, 리프트 오프법에 의해, 절연층을 형성한다.
다음에, 레지스트막 형성 후, 포토리소그래픽법에 의해 활성층 패턴을 형성한다. 그 후, 스퍼터링법에 의해 금속산화물 반도체인 In－Ga－Zn－O의 막을 형성하고, 리프트 오프법에 의해 활성층을 형성한다.
다음에, 레지스트막 형성 후, 포토리소그래픽법에 의해 소스/드레인 전극패턴을 형성한다.그 후, 전자빔 증착에 의해, Ti, Au를 하부로부터 이 순서로 적층하고, 리프트 오프법에 의해 소스/드레인 전극을 형성한다.
이상의 제조법을 이용함으로써, 게이트 절연막에 SiO2를 이용하여 보텀 게이트형(bottom gate type; 역스태거형(inverse stagger type))의 박막 트랜지스터(Thin－Film－Transistor, TFT)를 제작할 수 있다.
실제로는, 활성층의 두께나 막형성 조건 등에도 의존하지만, 시계방향의 히스테리시스 특성을 가지는 트랜지스터는 이런 방식으로 형성되기 쉽다.
b) 반시계방향의 히스테리시스 특성을 가지는 트랜지스터의 구성예
유리 기판상에 레지스트막 형성 후, 포토리소그래픽법에 의해 소스/드레인전극 패턴을 형성한다. 그 후, 전자빔 증착에 의해, Ti, Au, Ti를 하부로부터 이 순서로 적층하고, 리프트 오프법에 의해 소스/드레인 전극을 형성한다.
다음에, 레지스트막 형성 후, 포토리소그래픽법에 의해 활성층 패턴을 형성한다. 그 후, 스퍼터링법에 의해 금속 산화물 반도체인 In－Ga－Zn－O의 막을 형성하고, 리프트 오프법에 의해 활성층을 형성한다.
다음에, 레지스트막 형성 후, 포토리소그래픽법에 의해 절연층 패턴을 형성한다. 그 후, 스퍼터링법에 의해 Y2O3막을 형성하고, 리프트 오프법에 의해, 절연층을 형성한다.
다음에, 레지스트막 형성 후, 포토리소그래픽법에 의해 게이트전극 패턴을 형성한다. 그 후, 전자빔 증착에 의해, Ti, Au를 하부로부터 이 순서로 적층하고, 리프트 오프법에 의해 게이트 전극을 형성한다.
이상의 제조법을 이용함으로써, 게이트 절연막에 Y2O3를 이용하여 톱 게이트형(top gate type)의 박막 트랜지스터를 제작할 수 있다. 실제로는, 활성층의 두께나 막형성 조건 등에도 의존하지만, 반시계방향의 히스테리시스 특성을 가지는 트랜지스터는 이런 방식으로 형성되기 쉽다.
본 실시형태의 타입에 관해서 발명에 적용되는 트랜지스터의 히스테리시스 특성에 대해 설명한다.
화소회로 내에는, 통상 스위치로서 동작하는 트랜지스터를 구비하고 있다. 상기 표시소자에 구동전류를 공급하는 트랜지스터의 온 상태의 전압치가, 상기 스위치로서 동작하는 트랜지스터의 게이트 전압 최대치 VDD보다 큰 경우에는, 회로가 정상적으로 동작하지 않는다.
마찬가지로, 상기 구동전류를 공급하는 트랜지스터의 오프 상태의 전압치가, 상기 스위치로서 동작하는 트랜지스터의 게이트 전압 최소치 VSS보다 작은 경우에도, 회로가 정상적으로 동작하지 않는다.
따라서, 상기 온 상태와 오프 상태의 전압치는, 각각, (VDD－5V) 이하, (VSS＋5V) 이상인 것이 바람직하다.
VDD와 VSS의 값은, TFT의 전류능력에 의해 결정할 수 있는 설계사항에 따르지만, 많은 경우, VDD는 10V보다 크고, VSS는 -5V보다 작다.
따라서, 제1 기간 동안에 설정된 게이트 전압치가, (VDD － 5V) － (VSS ＋ 5V) = 5V의 범위에 있는 히스테리시스 특성을 가진 트랜지스터이면, 본 발명을 이용할 수 있다.
그러나, 상기 범위는, VDD 및 VSS의 전압을 변경함으로써 넓힐 수 있고, 상기 범위는 일례일 뿐이다.
[제2 실시형태：히스테리시스의 제1 또는 제2 관계의 한쪽만을 적극적으로 이용한 화소회로]
다음에, 제2 실시형태에 관련된 본 발명에 대해서 설명한다.
우선, 제1 실시형태의 타입과 관련된 본 발명과 마찬가지로, 오프 상태로부터 온 상태로 변경되는 경우의 게이트 전압치와 드레인 전류치 사이의 제1 관계와, 온 상태로부터 오프 상태로 변경되는 경우의 게이트 전압치와 드레인 전류치 사이의 상기 제1 관계와는 다른 제2 관계를 가진 트랜지스터를 준비한다.
상기 트랜지스터에 의해, 공급되는 전류의 스위칭 동작을 하는 표시소자와, 상기 트랜지스터의 게이트 전극에 접속되는 용량소자를 구비한 것도, 상기 제1 실시형태에서 설명한 사항과 마찬가지이다.
본 실시형태에 관련되는 화소회로는, 상기 표시소자에 공급하는 구동전류를 설정하기 위한 제1 기간과, 상기 표시소자에 구동전류를 공급하여 발광시키기 위한 제2 기간을 가진 상태에서 동작된다.
(1) 상기 트랜지스터를 오프 상태로 설정한 후에, 게이트 전압치를 증가시키거나 또는 다른 동작을 실시하여 상기 구동전류를 설정하고(제1 기간), 그 후, 상기 트랜지스터를 일단 오프 상태로 설정한 후, 게이트 전압치를 증가시키거나 또는 다른 동작을 실시하여 상기 표시소자에 구동전류를 공급하고(제2 기간), 또는 (2) 상기 트랜지스터를 온 상태로 설정한 후에, 상기 구동전류를 설정하고(제1 기간), 그 후, 상기 트랜지스터를 일단 온 상태로 설정하여 상기 표시소자에 상기 구동전류를 공급한다(제2 기간).
어떤 경우에는, 구동전류를 설정하는 제1기간 동안에 소정의 상태((1)의 오프 상태 및 (2)의 온 상태)를 거치지 않고, 상기 제2 관계중의 하나만의 관계에 의 거하여 구동전류를 표시소자에 공급할 수 있다. 다음에, 상기 트랜지스터의 소스와 드레인 사이에 전류가 흐르지 않고 전류를 설정할 필요가 있다. 예를 들면, 트랜지스터의 게이트전압에 전압을 인가할 수 있다. 그 후에, 상기 소정 상태에 들어가고, 다음에, 제1 기간 동안의 설정상태가 다시 계속되어 구동전류를 상기 표시소자에 공급할 수도 있다. 이 결과는 소정의 상태를 거치치 않고 상기 2개의 관계중 하나만의　관계에 의거하여 상기 표시소자에 구동전류를 공급할 수 있다는 것을 나타낸다. 상기 소정의 상태 후에, 표시소자에 전류를 공급할 때에, 이 경우에는, 제1 기간 동안에 게이트전압은 설정된 원래 상태가 다시 시작될 필요는 없다.
예를 들면, 제1 기간 동안에, 상기 구동전류를 설정하기 위한 드레인 전류치를, 상기 제2 기간 동안에, 상기 표시소자에 공급하여 구동하기 위한 구동전류보다 크게 할 수도 있거나, 그 역 또는 양자 동일한 값으로 할 수도 있다.
상기 제1 및 제2 기간의 양쪽 모두의 기간 동안에, 이런 방식으로 화소회로를 구성하고, 동작시킴으로써, 상기 제1 및 제2 관계 중 한쪽만의 관계에 의거하여 표시소자에 구동전류를 공급하는 트랜지스터가 작용할 수 있다.
[제3 실시형태：화상 표시장치]
본 실시 형태와 관련되는 화상 표시디바이스는, 상기 제 1 및 제2 실시형태의 타입과 관련되는 발명에 대해 설명한 화소회로(2799)를 포함하고, 1 화소가 구성된다.
도 27에 도시된 바와 같이, 복수의 화소는 매트릭스형상으로 배치되어 있다.
데이터선(2701)과 주사선(2702)이 상기 화소회로(2799)에 접속됨으로써, 화 상 표시장치가 실현된다(참조번호는 도 26참조).
이하에서는, 상술한 실시 형태의 타입에 대해서, 구체적인 회로구성 및 그 동작을 설명함으로써, 본 발명에 대해서 설명한다.
실시예 1 내지 3, 실시예 5 내지 7, 실시예 9 및 10은, 히스테리시스 특성의 제1 관계와 제2 관계의 양쪽 모두의 관계를 이용하는 구성예이다(즉, 실시형태 1에 대응한다).
실시예 4 및 8은, 히스테리시스 특성의 제1 관계와 제2 관계의 한쪽의 관계만을 이용하는 구성예이다(즉, 실시형태 2에 대응한다).
이하의 실시예에서는, OLED소자의 구동방법을 예로서 이용하여 설명하지만, 본 발명은, OLED소자로 한정되는 것이 아니고, 다른 표시소자의 구동에도 사용할 수 있다.
[실시예 1]
도 1은 화소회로(1000)의 구성예를 나타낸다.
본 실시예에서는, 한쪽 단부가 제2 배선(L2)(1005)에 접속되어 있는 OLED소자(LED1)(1002)를 구비하고 있다.
OLED소자(LED1)(1002)는 표시소자의 일례이다. 본 실시예는 OLED소자(LED1)를 구동하는 구동회로를 가지고 있다. 구동회로는 이하와 같이 구성되어 있다.
소스가 제1 배선(L1)(1006)에 접속되고, 게이트가 용량소자 C1(1003)의 한쪽단부에 접속되어 있는 n형 제1 트랜지스터(Tr1)(1001)를 구비하고 있다.
용량소자(C1)의 한쪽 단부는 n형 트랜지스터(Tr1)(1001)의 게이트에 접속되 고, 다른쪽 단부는 제４ 배선(L4)(1007)에 접속되어 있다. 한쪽 단부가 n형 트랜지스터(Tr1)의 드레인에 접속되고 다른 단부가 제３ 배선(L3)(1008)에 접속되고 있는 제1 스위치(SW1)(1011)를 구비하고 있다.
한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제2 스위치(SW2)(1012)도 구비하고 있다. 또한, 한쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되고 다른쪽 단부가 OLED소자(LED1)에 접속되어 있는 제３ 스위치(SW3)(1013)와, 한쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되고 다른쪽 단부가 배선(L4)에 접속되어 있는 제４ 스위치(SW4)(1014)를 구비하고 있다.
도 2는 화소회로의 동작을 나타내는 타이밍 차트를 도시한다.
배선(L1, L2)(1006, 1005)에는 일정한 전압(VSS1, VDD1)이 각각 인가되고, 배선(L3)에는 적절한 전류(Id)가 공급되고 있다. 트랜지스터(Tr1)의 게이트 전압을 Vg로서 나타낸다. 트랜지스터(Tr1)는 도 3에 나타내는 시계방향의 히스테리시스를 가지는 특성을 가지는 것으로 가정한다.
우선, 도 2에 도시된 바와 같이, 전류설정기간(제1 기간) 동안에, 스위치(SW1), (SW2)를 온 하고, 스위치(SW3), SW4를 오프 한다. 이 상태를 도 4에 나타낸다. 배선(L4)의 전압레벨은 L레벨로 가정한다.
이 경우에, 트랜지스터(Tr1)에 배선(L3)으로부터 전류(Id1)가 공급되고 안정 상태에서 트랜지스터(Tr1)의 게이트 전압(Vg)은 전류(Id1)가 흐르는 전압이 된다.그 후, 전류설정기간의 종료시에, 스위치(SW1), (SW2)가 오프하여, 전압이 전 류(Id1)를 흐르게 하도록, 트랜지스터(Tr1)의 게이트 및 용량(C1)에 유지된다.
다음에, 도 2에 도시된 바와 같이, 승압기간 동안에, 스위치(SW4)를 온 하고, 스위치(SW1) 내지 스위치(SW3)를 오프한다. 이 상태를 도 5에 나타낸다. 배선(L4)에서의 전압레벨은 H레벨로 가정한다. 이 경우에, 차지펌핑 효과에 의해 트랜지스터(Tr1)의 게이트 전압(Vg)가 상승한다. 드레인이 배선(L4)에 접속되기 때문에, 트랜지스터(Tr1)에는 큰 전류가 흘러 트랜지스터(Tr1)는 온이 된다. 그 후, 배선(L4)의 전압레벨을 L로 설정하고 스위치(SW4)를 오프하면, 게이트 전압(Vg)이 원래 전압으로 돌아간다.
다음에, 도 2에 도시된 바와 같이, 발광기간(제2 기간)동안에, 스위치(SW3)를 온 한다. 이 상태를 도 6에 나타낸다. 이 경우에, 전류설정기간 동안에 설정된 전압에 상당하는 전류가 OLED소자(LED1)와 트랜지스터(Tr1)의 소스-드레인 간에 전류 Id2로서 흘러 OLED소자(LED1)가 발광한다.
다음에, 도 2에 도시된 바와 같이, 강압기간 동안에, 스위치(SW2), (SW4)를 온 한다.그 경우 상태를 도 7에 나타낸다.이 때, 트랜지스터(Tr1)의 드레인과 게이트가 단락되고, 배선(L4)으로부터 L 레벨이 인가되어 트랜지스터(Tr1)는 오프된다.
본 실시예에서는, 전류설정기간, 승압기간, 발광기간 및 강압기간을 각각 반복적으로 동작한다. 이 경우, 트랜지스터(Tr1)는 전류설정기간의 전에 오프 하고, 발광기간의 전에는 온 한다. 따라서, 도 3에 나타내는 트랜지스터(Tr1)의 히스테리시스 특성 때문에, 발광기간의 전류(Id2)보다, 전류설정기간의 전류(Id1)를 크게 설정할 수 있다. 따라서, 전류설정기간을 단축할 수 있다.
또한, 전류설정기간에 있고, 흐르는 전류에 의해 전압을 설정하기 때문에, 트랜지스터(Tr1)의 한계치가 변동이 있는 경우에도, 히스테리시스 특성의 변동이 없으면, 변동이 없는 전류를 OLED소자(LED1)에 공급하는 것이 가능하다.
[실시예 2]
도 8은 화소회로의 구성예를 나타낸다.
본 실시예에서, 한쪽 단부가 제2 배선(L2)에 접속되어 있는 OLED소자(LED1)와 OLED소자(LED1)용 구동회로를 구비하고 있다. 구동회로는 이하와 같이 구성되어 있다.
소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되어있는 n형 제1 트랜지스터(Tr1)를 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되고 다른쪽 단부가 제３ 배선(L3)에 접속되어 있는 제1 스위치(SW1)와 한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되고 다른쪽 단부가 드레인에 접속되어 있는 제2 스위치(SW2)를 구비하고 있다.
한쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되고 다른쪽 단부가 OLED소자(LED1)에 접속되어 있는 제３ 스위치(SW3)와 한쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되고 다른쪽 단부가 배선(L4)에 접속되어 있는 제４ 스위치(SW4)를 구비하고 있다.
또, 한쪽 단부가 배선(L4)에 접속되어 다른쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되어 있지 않은 측의 용량(C1)의 한쪽 단부와 접속되어 있는 제5 스위치(SW5)를 구비하고 있다. 또, 한쪽 단부가 배선(L1)에 접속되고 다른쪽 단부가 트 랜지스터(Tr1)의 게이트에 접속되어 있지 않은 측의 용량(C1)의 한쪽 단부와 접속되고 있는 제6 스위치(SW6)를 구비하고 있다. 트랜지스터(Tr1)는 도 3에 도시된 시계방향의 히스테리시스 특성을 가지는 것으로 가정한다.
도 9는 본 실시형태의 타이밍 차트를 도시한다. 스위치(SW1) 내지 (SW4)의 동작은 도 2에 도시된 것과 마찬가지이다. 또, 도 2와 마찬가지로, 배선(L1) 및 (L2)에는 일정 전압 (VSS1) 및 (VDD1)이 각각 인가되어 배선(L3)에 적합한 전류(Id)가 인가된다. 트랜지스터(Tr1)의 게이트 전압을 Vg로서 나타낸다.
본 실시예에서, 실시예 1의 구성에 스위치(SW5), (SW6)가 부가되어 있다.
도 9에 도시된 바와 같이, 전류설정기간과 발광기간 동안에 스위치(SW5)를 오프하고, 스위치(SW6)를 온 한다.
이 경우에, 전류설정기간과 발광기간 동안에 용량(C1)의 한쪽 단부를 트랜지스터(Tr1)의 게이트에 접속할 수 있고, 다른쪽 단부를 트랜지스터(Tr1)의 소스에 접속할 수 있다. 따라서, 배선(L1)에 바람직하지 않은 전압 변동이 있는 경우에도, 용량(C1)의 차지펌핑 동작 때문에 트랜지스터(Tr1)의 게이트-소스 전압을 고정할 수 있다.
따라서, 실시예 1과 동일한 효과를 얻을 수 있을 뿐만 아니라, 발광기간 동안에 OLED소자(LED1)와, 트랜지스터(Tr1)의 드레인-소스 사이에 흐르는 전류 정밀도의 저하를 회피할 수 있다.
[실시예 3]
도 10은 화소회로의 구성예를 도시한다. 본 실시예에서는, 한쪽 단부가 제2 배선(L2)에 접속되어 있는 OLED소자(LED1)와 OLED소자(LED1)용 구동회로를 구비하고 있다. 구동회로는 이하와 같이 구성되어 있다.
소스가 제1 배선(L1)에 접속되어 있는 n형 제1 트랜지스터(Tr1)와, 한쪽 단부가 상기 트랜지스터의 게이트에 접속되어 있고 다른쪽 단부가 제4 배선(L4)에 접속되어 있는 용량(C1)을 구비하고 있다. 용량(C1)의 한쪽 단부는 트랜지스터(Tr1)의 게이트에 접속되어 있다. 또, 한쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되고, 다른쪽 단부가 제３ 배선(L3)에 접속되어 있는 제1 스위치(SW1)를 구비하고 있다.
한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제2 스위치(SW2)도 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되고 다른쪽 단부가 배선(L2)과 접속되어 있지 않은 측의 OLED소자(LED1)의 한쪽 단부에 접속되고 있는 제３ 스위치(SW3)도 구비하고 있다. 트랜지스터(Tr1)는 도 3에 도시된 시계방향의 히스테리시스 특성을 가지는 것으로 가정한다.
도 11은 본 실시예의 타이밍 차트를 나타낸다. 배선(L1)의 전압은 VSS1 고정이 아니고 변동한다. 다른 배선(L2), (L3) 및 (L4)은 도 2에 도시된 것과 마찬가지이다. 스위치(SW1) 내지 (SW3)의 동작도 도 2에 도시된 것과 마찬가지이다.
본 실시예에서, 도 1에 도시된 실시예 1의 스위치(SW4)를 제거하고, 도 11에 도시된 바와 같이, 승압기간 동안에, 배선(L1)의 전압을 내린다. 따라서, 승압기간동안에 트랜지스터(Tr1)의 게이트-소스간 전압이 증가되어, 트랜지스터(Tr1)를 온 상태로 할 수 있다. 따라서, 구성요소의 수가 적은 경우에도, 실시예 1과 마찬가지의 동작 및 이점을 실현할 수 있다.
[실시예 4]
다음에, 실시예 4에 의한 화소회로의 구성예를 설명한다.
회로의 구성은 실시예 1과 마찬가지이지만, 동작이 차이가 난다.
또, 각 배선의 전압에 관해서는 배선(L4)의 전압 이외는 실시예 1과 마찬가지이다.
본 실시예에서는, 후술한 바와 같이, 전류설정기간 동안의 전류를 발광기간 동안에서의 전류와 동일하게 설정한다.
이것은, 후술하는 실시예 8에도 적용된다.
도 12는 본 실시예의 타이밍 차트를 나타낸다.
본 실시예에서는, 도 12에 도시된 바와 같이, 실시예 1의 승압기간에 상당하는 기간동안에, 배선(L4)에서의 전압을 강하시켜서 강압기간(1)을 형성하고, 실시예 1의 강압기간에 상당하는 기간을 강압기간(2)으로서 이용한다.
강압기간(1) 동안에, 배선(L4)의 전압을 강하시킴으로써, 차지펌핑 효과 때문에, 트랜지스터(Tr1)의 게이트의 전압은 트랜지스터(Tr1)가 오프 하는 전압이 된다.
따라서, 전류설정기간의 전과, 발광기간의 전에, 트랜지스터(Tr1)를 오프로 하기 때문에, 트랜지스터(Tr1)가 히스테리시스 특성을 가지고 있는 경우에도, 전류설정기간 동안에 구동회로에 공급된 전류와, 발광기간 동안에 구동회로에 의해 OLED소자(LED1)에 공급된 전류가 동일하게 된다. 이 경우에, 히스테리시스 특성은, 도 3에 도시된 시계방향의 히스테리시스 특성이 된다. 반시계방향의 히스테리시스 특성을 포함하여도 된다.
또한, 발광기간 및 전류설정기간 전의 전압조건이 고정되어 있기 때문에, 히스테리시스에 의한 전류 변동을 억제할 수 있다. 따라서, 본 실시형태에서는, 히스테리시스 특성의 영향이 없고, 전류설정기간에 공급된 전류에 변동이 없으면, 발광기간 동안에 트랜지스터 특성의 변동에 관계없이, 변동이 없는 전류를 LED1에 공급할 수 있다.
또, 전류설정기간 및 발광기간의 전에, 강압기간 대신에 승압기간을 형성함으로써, 마찬가지의 이점을 얻을 수 있다. 즉, 본 실시형태에서는, 전류설정기간 및 발광기간의 전에 트랜지스터(Tr1)를 오프 하지만, 트랜지스터(Tr1)를 전류설정기간 및 발광기간의 전에 온 하여 된다.
[실시예 5]
실시예 5 내지 실시예 8은, 도 29에 도시된 화소회로를 개량한 화소회로를 제공한다.
우선, 도 29에 도시된 화소회로에 대해서 설명한다.
2개의 TFT((Tr1) 및 (Tr2))가 전류미러를 구성한다. 전류미러 중의 한쪽의 TFT의 게이트와 드레인을 단락시키고, 외부로부터 전류를 공급한다. 전류미러 중의 1개의 TFT의 게이트의 전압은, 외부전류를 흐르게 하는 전압으로 설정할 수 있다.
전류미러의 다른쪽 TFT는, 인가된 전압에 따라 OLED소자(LED1)에 전류를 공 급한다. 전류미러를 구성하는 2개의 TFT는 서로 근접하기 때문에, 2개의 TFT의 특성 변동은 작고, OLED소자에 공급된 전류는 외부로부터 공급된 전류에 의해 결정된다. 이하, 회로 구성을 구체적으로 설명한다.
한쪽 단부가 제2 배선(L2)에 접속되어 있는 OLED소자(LED1)와 OLED소자(LED1)용 구동회로를 구비하고 있다. 구동회로는 소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의한쪽 단부에 접속되고, 드레인이 배선(L2)과 접속하고 있지 않는 측의 OLED소자(LED1)의 한쪽 단부에 접속되어 있는 n형 제1 트랜지스터(Tr1)를 구비하고 있다.
소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되어 있는 n형 제2 트랜지스터(Tr2)도 구비하고 있다. 용량(C1)의 다른쪽 단부는 제1 및 제2 트랜지스터(Tr1) 및 (Tr2)의 소스에 접속되어 있다.
한쪽 단부가 트랜지스터(Tr2)의 드레인에 접속되고 다른쪽 단부가 제３ 배선(L3)에 접속되고 있는 제1 스위치(SW1)를 더 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1) 및 (Tr2)의 게이트에 접속되고 다른쪽 단부가 트랜지스터(Tr2)의 드레인에 접속되어 있는 제2 스위치(SW2)도 구비하고 있다. 여기서, 적어도 트랜지스터(Tr1)는 도 3에 도시된 시계방향의 히스테리시스 특성을 가지는 것으로 가정한다.
본 실시예에서는, 전류설정기간 동안에 스위치(SW1) 및 (SW2)를 온 하고, 배선(L3)으로부터 트랜지스터(Tr2)에 전류를 공급한다. 안정 상태에서는, 트랜지스터(Tr2)의 게이트에 대응 전류를 흐르게 하는 전압이 인가된다. 그 후, 스위 치(SW1) 및 (SW2)를 오프 하고 트랜지스터(Tr2)의 게이트의 전압은 용량(C1)에 유지된다. 트랜지스터(Tr1)는 상기 유지된 전압에 따라서 OLED소자(LED1)에 전류를 흐르게 한다.
도 13은 실시예 5에 의한 화소회로의 구성예를 나타낸다.
도 13에 도시된 화소회로는 도 29의 회로를 개량한 것이다. 본 실시예에서는, 한쪽 단부가 제2 배선(L2)에 접속되어 있는 OLED소자(LED1)와, OLED소자(LED1)용 구동회로를 구비하고 있다.
구동회로는, 소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되어 있는 n형 제1 트랜지스터(Tr1)를 구비하고 있다. 소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속어고 있는 n형 제2 트랜지스터(Tr2)를 구비하고 있다. 용량(C1)의 다른쪽 단부는 배선(L4)에 접속되고 트랜지스터(Tr1) 및 (Tr2)의 게이트는 함께 접속되어 있다.
한쪽 단부가 트랜지스터(Tr2)의 드레인에 접속되고 다른쪽 단부가 제３ 배선(L3)에 접속되어 있는 제1 스위치(SW1)를 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1) 및 (Tr2)의 게이트에 접속되어 다른쪽 단부가 트랜지스터(Tr2)의 드레인에 접속되어 있는 제2 스위치(SW2)도 구비하고 있다.
한쪽 단부가 배선(L4)에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제３ 스위치(SW3)를 구비하고 있다. 한쪽 단부가 배선(L2)과 접속되어 있지 않은 측의 OLED소자(LED1)의 한쪽 단부에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제４ 스위치(SW4)도 구비하고 있다. 여기 서, 적어도 트랜지스터(Tr1)는 도 3에 도시된 시계방향의 히스테리시스 특성을 가지는 것으로 가정한다.
도 14는 본 실시예의 동작의 타이밍 차트를 나타낸다. 배선(L1) 및 (L2)에는 일정 전압 (VSS1) 및 (VDD1)이 각각 인가되고 배선(L3)에는 적절한 전류(Id1)가 공급되고 있다. 트랜지스터(Tr1)의 게이트 전압을 Vg로서 나타낸다. 단순화하기 위해서, 본 실시의 형태에서는, 트랜지스터(Tr1) 및 (Tr2)의 전기 특성은 동일한 것으로 가정한다.
우선, 도 14에 도시된 바와 같이, 전류설정기간 동안에, 스위치(SW1), (SW2) 및 (SW4)를 온 하고, 스위치(SW3)을 오프한다. 배선(L4)에서의 전압레벨은 L이 된다. 이경우에, 트랜지스터(Tr2)에 배선(L3)으로부터 전류(Id1)가 공급되고 안정한 상태에서 트랜지스터(Tr2)의 게이트 전압(Vg)에 의해, 전류(Id1)를 흐르게 한다. 그 후, 전류설정기간 동안의 종료시에, 스위치(SW1) 및 (SW2)를 오프하여, 전류(Id1)를 흐르게 하는 전압이, 트랜지스터(Tr1)의 게이트 및 용량(C1)에 유지된다.
다음에, 도 14에 도시된 바와 같이, 승압기간 동안에, 스위치(SW3)를 온 하고, 스위치(SW1), (SW2) 및 (SW4)를 오프 하고. 배선(L4)에서의 전압 레벨을 H로 설정한다. 이 경우에, 차지펌핑 효과에 의해, 트랜지스터(Tr1)의 게이트 전압(Vg)이 상승하고, 드레인은 배선(L4)에 접속되기 때문에, 트랜지스터(Tr1)에는 큰 전류가 흘러서 트랜지스터(Tr1)는 온이 된다. 그 후, 배선(L4)에서의 전압 레벨을 L로 설정하고 스위치(SW3)를 오프로 하여, Vg의 전압이 원래 전압 돌아간다.
다음에, 도 14에 도시된 바와 같이, 발광기간 동안에, 스위치(SW4)를 온 하고, 스위치(SW1) 내지 (SW3)를 오프 한다. 이 경우에, 전류설정기간 동안에 설정된 전압에 상당하는 전류가, OLED소자(LED1)와, 트랜지스터(Tr1)의 소스-드레인간에 전류(Id2)가 흘러서 OLED소자(LED1)가 발광한다.
다음에, 강압기간 동안에, 스위치(SW2) 및 (SW3)를 온 하고, 스위치(SW1), 및 (SW4)를 오프 한다. 이 경우에, 트랜지스터(Tr2)의 드레인과 게이트가 단락되어, 트랜지스터(Tr1) 및 (Tr2)의 게이트 전압이, 상기 트랜지스터를 오프 한다.
전류설정기간, 승압기간, 발광기간 및 강압기간을 반복적으로 동작한다. 전류설정기간의 전에 트랜지스터(Tr1)와 (Tr2)를 오프 하고, 발광기간의 전에 트랜지스터(Tr1)를 온 상태로 한다. 따라서, 도 3에 도시된 트랜지스터(Tr1)의 히스테리시스 특성에 때문에 발광기간 동안의 전류(Id2) 보다, 전류설정기간 동안의 전류(Id1)를 크게 설정할 수 있다. 따라서, 전류설정기간을 단축할 수 있다.
또한, 전류설정기간 동안에, 전류를 흐르게 함으로써 전압을 설정하기 ㄸ때때문에, 한계치의 절대치가 변동이 있는 경우에도, 트랜지스터(Tr1)와 (Tr2)의 특성의 변동이 없다. 히스테리시스 특성에 변동이 없으면, OLED소자(LED1)에 변동이 없는 전류를 공급하는 것이 가능하다. 또한, 발광기간 및 전류설정기간의 전의 전압 조건이 고정되어 있기 때문에, 트랜지스터의 히스테리시스의 영향에 의한 전류 변동을 억제할 수 있다.
[실시예 6]
도 15는 본 실시예의 화소회로의 구성예를 나타낸다.
본 실시예에서는, 한쪽 단부가 제1 배선(L2)에 접속되어 있는 OLED소자(LED1)와, OLED소자(LED1)용 구동회로를 구비하고 있다. 구동회로는, 이하와 같이 구성되어 있다.
소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되어 있는 n형 제1 트랜지스터(Tr1)를 구비하고 있다. 소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되어 있는 n형 제2 트랜지스터(Tr2)도 구비하고 있다.
한쪽 단부가 트랜지스터(Tr2)의 드레인에 접속되고 다른쪽 단부가 제３ 배선(L3)에 접속되어 있는 제1 스위치(SW1)를 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1) 및 (Tr2)의 게이트에 접속되고 다른쪽 단부가 트랜지스터(Tr2)의 드레인에 접속되어 있는 제2 스위치(SW2)도 구비하고 있다.
또, 한쪽 단부가 배선(L4)에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제３ 스위치(SW3)도 구비하고 있다. 한쪽 단부가 배선(L2)와 접속되어 있지 않은 측의 OLED소자(LED1)의 한쪽 단부에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제４ 스위치(SW4)도 구비하고 있다.
한쪽 단부가 배선(L4)에 접속되고 다른쪽 단부가 용량(C1)에 접속되어 있는 제5 스위치(SW5)와, 한쪽 단부가 배선(L1)에 접속되고 다른쪽 단부가 용량(C1)의 한쪽 단부에 접속되어 있는 제6 스위치(SW6)도 구비하고 있다. 여기서, 적어도 트랜지스터(Tr1)는 도 3에 도시된 시계방향의 히스테리시스 특성을 가지는 것으로 가정한다.
도 16은 본 실시예의 동작을 설명하는 타이밍 차트를 나타낸다. 본 실시예에서는, 도 13에 도시된 구성에 스위치(SW5) 및 (SW6)를 부가하고 있다. 스윗치 (SW1) 내지 (SW4)의 동작 및 배선(L1) 내지 (L4)의 전압 조건은 도 14의 도시된 ㄱ것과 마찬가지이다, 단순화하기 위해서, 트랜지스터(Tr1)와 (Tr2)의 전기 특성은 동일하다고 가정한다.
본 실시예에서는, 도 16에 도시한 바와 같이, 전류설정기간과 발광기간 동안에 스위치(SW5)를 오프 하고, 스위치(SW6)를 온 한다. 이 경우에, 전류설정기간과 발광기간 동안에, 용량(C1)의 한쪽 단부를 트랜지스터(Tr1)의 게이트에 접속하고, 다른쪽 단부를 트랜지스터(Tr1)의 소스에 접속할 수 있다.
따라서, 배선(L1)에 바람직하지 않은 전압 변동이 있는 경우에도, 용량(C1)의 차지펌핑 동작에 의해 트랜지스터(Tr1)의 게이트-소스간 전압을 고정할 수 있다. 따라서, 발광기간에 OLED소자(LED1)와, 트랜지스터(Tr1)의 드레인-소스 간에 흐르는 전류 정밀도의 저하를 회피할 수 있다.
[실시예 7]
도 17은 실시예 7에 의한 화소회로의 구성예를 나타낸다.
본 실시예에서는, 한쪽 단부가 제1 배선(L2)에 접속되어 있는 OLED소자(LED1)와, OLED소자(LED1)용 구동회로를 구비하고 있다. 구동회로는 이하와 같이 구성되어 있다.
소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되고, 드레인이 배선(L2)과 접속되어 있지 않은 측의 OLED소자(LED1)의 한쪽 단부에 접속되어 있는 n형 제1 트랜지스터(Tr1)를 구비하고 있다.
소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되어 있는 n형 제2 트랜지스터(Tr2)도 구비하고 있다. 용량(C1)의 다른쪽 단부는 배선(L4)에 접속되고 트랜지스터(Tr1) 및 (Tr2)의 게이트와 함께 접속되어 있다.
한쪽 단부가 트랜지스터(Tr2)의 드레인에 접속되고 다른쪽 단부가 제３ 배선(L3)에 접속되어 있는 제1 스위치(SW1)도 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1) 및 (Tr2)의 게이트에 접속되고 다른쪽 단부가 트랜지스터(Tr2)의 드레인에 접속되어 있는 제2 스위치(SW2)를 구비하고 있다. 여기서, 적어도 트랜지스터(Tr1)는, 도 3에 도시된 시계방향의 히스테리시스 특성을 가지는 것으로 가정한다.
도 18은 본 실시예의 타이밍 차트를 나타낸다. 본 실시예에서는, 배선(L1)에서의 전압이 (VSS1)에 고정되지 않고, 가변이다.
다른 배선(L2) 내지 (L4)의 조건 등은 도 14와 마찬가지이다. 단순화하기 위해, 본 실시예에서는, 트랜지스터(Tr1)와 (Tr2)의 전기 특성은 동일한 것으로 가정한다.
본 실시예에서는, 도 13에 도시된 실시예 5의 구성으로부터 스위치(SW3) 및 (SW4)를 제거하고, 도 18에 도시된 바와 같이, 승압기간 동안에 배선(L1)에서의 전압을 강하시킨다. 따라서, 트랜지스터(Tr1)의 게이트-소스간 전압이 커져서, 트랜지스터(Tr1)를 온 상태로 할 수 있다. 따라서, 소자의 수가 적어도 실시예 5와 마찬가지의 동작과 이점을 실현할 수 있다.
[실시예 8]
본 실시예의 화소회로의 구성은 도 13을 참조하면서 설명한 실시예 5에 있어서의 화소회로와 마찬가지의 구성이지만, 동작은 부분적으로 차이가 난다.
도 19는 본 실시형태 타입의 타이밍 차트를 나타낸다. 각 배선의 조건은 배선(L4)의 조건을 제외하고 실시예 5의 도 14와 마찬가지이다.
스위치(SW1) 내지 (SW4)의 동작도 도 14와 마찬가지이다. 본 실시형태의 타입에서는, 실시예 4와 마찬가지로 전류설정기간 동안의 전류는 발광기간 동안의 전류와 동일하다. 단순화하기 위해, 본 실시의 형태에서는, 트랜지스터(Tr1)와 (Tr2)의 전기 특성은 동일한 것으로 가정한다.
본 실시예에서는, 도 19에 도시된 바와 같이, 실시예 5의 승압기간에 상당하는 기간 동안에, 배선(L4)의 전압을 강하시켜서 강압기간 1로 설정하고, 실시예 5의 강압기간에 상당하는 기간을 강압기간 2로서 이용한다. 강압기간 1 동안에, 배선(L4)에서의 전압을 강하시킴으로써, 차지펌핑 효과에 의해 트랜지스터(Tr1)의 게이트의 전압은, 트랜지스터(Tr1)를 오프 한다.
따라서, 전류설정기간 및 발광기간의 전에, 트랜지스터(Tr1)를 오프하므로, 트랜지스터(Tr1)가 히스테리시스 특성을 가지고 있는 경우에도, 전류설정기간 동안에 구동회로에 공급된 전류는 발광기간 동안에 구동회로에 의해 OLED소자(LED1)에 공급된 전류와 동일하다. 이 경우에, 히스테리시스 특성은, 도 3에 도시된 시계방향의 히스테리시스 특성이 된다. 반시계방향의 히스테리시스 특성을 이용하여도 된다.
또한, 발광기간 및 전류설정기간의 전의 전압 조건이 고정되고 있기 때문에, 히스테리시스의 영향에 의한 전류변동을 억제할 수 있다. 따라서, 본 실시예에서는, 히스테리시스 특성의 영향이 없고, 전류설정기간 동안에 공급된 전류에 변동이 없으면, 발광기간 동안에 트랜지스터 특성의 변동에 관계없이, OLED소자(LED1)에 변동이 없는 전류를 공급할 수 있다.
전류설정기간 및 발광기간의 전에, 강압기간 대신에 승압기간을 형성함으로써 마찬가지의 이점을 얻을 수 있다. 즉, 본 실시예에서는, 전류설정기간 및 발광기간의 전에 트랜지스터(Tr1)를 오프 하지만, 트랜지스터(Tr1)를 전류설정기간 및 발광기간의 전에 온 하여도 된다.
이상과 같이, 실시예 5 내지 8에서는, 실시예 1 내지 4와 다른 회로 구성을 가지지만, 실시예 5 내지 8은 실시예 1 내지 4과 마찬가지의 기능을 제공할 수 있다. 이것은, 전류설정기간 동안에 공급된 전류에 따라서 발광기간 동안에 OLED소자(LED1)에 공급되는 전류를 설정하는 구동회로를 가진 발광표시 디바이스 모두에 대해서도 적용된다.
즉, 전류설정기간 또는 발효기간의 전에 OLED소자(LED1)에 공급하는 전류를 결정하는 트랜지스터의 동작이 온 또는 오프에 고정된다. 따라서, 실시예 1 내지 4와 마찬가지의 효과를 얻을 수 있다.
또한, 이것은 전류설정기간 동안에, 전압을 공급하으로써, 발광기간 동안에 OLED소자(LED1)에 공급하는 전류를 설정하는 방식의 구동회로를 가진 발광 표시 디바이스에 대해서도 적용된다.
[실시예 9]
실시예 9를 설명하기 전에, 실시예 9 및 실시예 10의 기본이 되는 기술을 설명한다.
도 20은 이 경우의 구동회로를 나타낸다.
도 20에서는, 한쪽 단부가 제1 배선(L2)에 접속되어 있는 OLED소자(LED1)와 OLED소자(LED1)용 구동회로를 구비하고 있다. 구동회로는 이하와 같이 구성되어 있다.
소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되어 있는 n형 제1 트랜지스터(Tr1)를 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되어 있지 않은 측의 용량(C1)의 한쪽 단부에 접속되고 다른쪽 단부가 제３ 배선(L3)에 접속되어 있는 제1 스위치(SW1)를 구비하고 있다.
한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제2 스위치(SW2)를 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되어 있지 않은 측의 용량(C1)의 한쪽 단부에 접속되고 다른쪽 단부가 제４ 배선(L4)에 접속되어 있는 제３ 스위치(SW3)도 구비하고 있다.
한쪽 단부가 배선(L2)에 접속되어 있지 않은 측의 OLED소자(LED1)의 한쪽 단부에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제４ 스위치(SW4)도 구비하고 있다. 여기서, 적어도 트랜지스터(Tr1)는 도 3에 도시된 시계방향의 히스테리시스 특성을 가지는 것으로 가정한다.
도 21은, 도 20에 도시된 화소회로 구성의 타이밍 차트를 나타낸다. 일정 전압 (VSS1), (VDD1) 및 (Vb)가 각각 배선(L1), (L2) 및 (L4)에 인가되고, 적절한 전압(Va)이 배선(L3)에 인가된다. 트랜지스터(Tr1)의 게이트에서의 단자전압을 Vg로 나타내고, 트랜지스터(Tr1)의 게이트와 접속하고 있지 않은 측의 용량(C1)의 단자전압을 V1으로 나타낸다.
본 실시예에서는, 도 21에 도시된 바와 같이, 전류설정기간 동안에, 스위치(SW1) 및 (SW2)를 온 하고, 스위치(SW3)를 오프 한다. 처음에 온 상태의 스위치(SW4)는, 스위치(SW1) 및 (SW2)를 온 하는 시점으로부터 지연된 시점에서 오프 된다. 즉, 전류가 OLED소자(LED1) 및 트랜지스터(Tr1)의 드레인-소스간에 흐른 후, 스위치(SW4)가 오프 한다.
전압(Vg)은 스위치(SW4)가 온의 상태에서 트랜지스터(Tr1)의 한계 전압(Vth)보다 높은 전압이 된 후, 스위치(SW4)가 오프 하는 때에 한계전압(Vth)이 된다. 배선(L3)과 스위치(SW1)를 통하여, 전압(V1)은 전압(Va)이 된다.
발광기간 동안에, 스위치(SW1) 및 (SW2)를 오프 하고, 스위치(SW3) 및 (SW4)를 온 한다. 이 경우에, 차지펌핑 효과에 의해 전압(Vg)은, Vb － Va ＋ Vth의 값을 가진다. 따라서, 트랜지스터(Tr1)에 흐르는 전류는, 트랜지스터의 포화 영역의 드레인 전류의 식에 의한, (Vg－Vth)2, 즉, (Vb－Va)2에 비례하는 전류가 흐르고 한계전압에 의존하지 않게 된다.
실시예 9에서는, 상술한 구성을 도 22에 도시된 구성으로 개선되어 있다.
도 22에 도시된 구성은, 제5 스위치(SW5)를 배선(L4)과 트랜지스터(Tr1)의 드레인간에 접속한 점이 도 20에 도시된 구성과 차이가 난다.
본 실시예에서는, 한쪽 단부가 제1 배선(L2)에 접속되어 있는 OLED소자(LED1)와 OLED소자(LED1)용 구동회로를 구비하고 있다. 구동회로는 이하와 같이 구성되어 있다.
소스가 제1 배선(L1)에 접속되고, 게이트가 용량(C1)의 한쪽 단부에 접속되어 있는 제1 n형 트랜지스터(Tr1)를 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되어 있지 않은 측의 용량(C1)의 한쪽 단부에 접속되고 다른쪽 단부가 제３ 배선(L3)에 접속되어 있는 제1 스위치(SW1)를 구비하고 있다.
한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제2 스위치(SW2)를 구비하고 있다. 한쪽 단부가 트랜지스터(Tr1)의 게이트에 접속되어 있지 않은 측의 용량(C1)의 한쪽 단부에 접속되고 다른쪽 단부가 제４ 배선(L4)에 접속되어 있는 제３ 스위치(SW3)도 구비하고 있다.
한쪽 단부가 배선(L2)에 접속되어 있지 않은 측의 OLED소자(LED1)의 한쪽 단부에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제４ 스위치(SW4)도 구비하고 있다. 한쪽 단부가 배선(L4)에 접속되고 다른쪽 단부가 트랜지스터(Tr1)의 드레인에 접속되어 있는 제5 스위치(SW5)도 구비하고 있다. 여기서, 적어도 트랜지스터(Tr1)는, 도 3에 도시된 시계방향의 히스테리시스 특성을 가지는 것으로 가정한다.
도 23은 본 실시예의 타이밍 차트를 나타낸다. 의 전압은 일정 전압 (VSS1) 및 (VDD1)는 각각 배선(L1) 및 (L2)에 인가된다. 배선(L3)에 적당한 전압(Va)를 인가한다. 상기 전압(Va)은 트랜지스터(Tr1)의 한계전압보다 크게 하는 것이 바람직하다. 트랜지스터(Tr1)의 게이트의 단자전압을 Vg로 나타내고, 트랜지스터(Tr1)의 게이트와 접속하고 있지 않은 측의 용량(C1)의 단자전압을 V1로 나타낸다.
우선, 도 23에 도시된 바와 같이, 전류설정기간 동안에, 스위치(SW1) 및 (SW2)를 온 하고, 스위치(SW3), (SW4) 및 (SW5)를 오프 한다. 이 경우에, 전압(V1)은 스위치(SW1)를 통하여, 배선(L3)으로부터 인가되는 전압(Va)이 된다. 전압(Vg)은 차지펌핑 효과에 의해 전압이 상승하지만, 스위치(SW4)가 오프되고 트랜지스터(Tr1)의 게이트와 드레인이 단락되므로, 이 전압은 한계전압 (Vth)에서 안정된다.
다음에, 도 23에 도시된 바와 같이, 승압기간 동안에, 스위치(SW1), (SW2) 및 (SW4)를 오프 하고, 스위치(SW3) 및 (SW5)를 온 한다. 배선(L4)에서의 전압을 적절하게 상승시킨다. 이 경우의, 전압(Vg)은 차지펌핑 효과에 의해 높아져서 트랜지스터(Tr1)는 확실히 온 상태로 된다.
다음 발광기간 동안에, 스위치(SW1), (SW2) 및 (SW5)를 오프 하고, 스위치(SW3) 및 (SW4)를 온 한다. 배선(L4)에서의 전압을 전압 Vb로 설정한다. 이 경우에, 차지펌핑 효과에 의해, Vg의 전압은 Vb－Va＋Vth가 된다. 따라서, 트랜지스터, (Tr1)에 흐르는 전류는, 트랜지스터의 포화 영역에 있어서의 드레인 전류의 식으로부터, (Vg－Vth)2, 즉, (Vb－Va)2에 비례하는 전류가 흐르고 상기 한계전압에 의존 하지 않게 된다.
다음에, 강압기간 동안에, 스위치(SW1) 및 (SW4)를 오프 하고, 스위치(SW2), (SW3) 및 (SW5)를 온 한다. 배선(L4)에서의 전압을 VSS1로 설정한다. 이 경우에, 트랜지스터(Tr1)의 게이트, 소스 및 드레인이 모두 VSS1로 되어, 오프에 고정된다. 용량(C1)의 양단이 동일한 전압이 된다.
이상의 동작을 반복적으로 실행한다. 이 경우에, 도 20에 도시된 마찬가지의 동작을 할 수 있고, 발광기간, 전류설정기간의 전의 전압 조건을 고정하고 있기 때문에, 히스테리시스의 영향에 의한 전류 변동을 억제할 수 있다. 마찬가지의 이점은, 본 실시예의 구성에 의해 상기 승압기간을 강압기간 1ㄹ로 설정하고, 상기 강압기간을 강압기간 2로 설정함으로써 가능하다. 이 경우의 타이밍 차트를 도 24에 도시한다. 강압기간 1을 승압기간 1로 설정하고, 강압기간2를 승압기간2로 설정함으로써 마찬가지의 이점을 얻을 수 있다. 즉, 본 이점은, 전류설정기간 동안에 공급되는 전류를 이용함으로써 발광기간 동안에 OLED소자(LED1)에 공급되는 전류를 결정하는 구동회로에 의해 얻을 수 있는 실시예 4의 이점과 마찬가지이다.
전압을 인가하여 전류를 설정하는 경우에, 강압기간의 전압을 상승시키는 기간이 반드시 전류설정기간 전에 필요하지는 않다.
[실시예 10]
다음에, 실시예 10에 의한 화소회로의 구성예를 설명한다. 본 실시예의 구성은 도 20에 도시된 구성과 마찬가지이지만, 동작이 차이가 난다. 본 실시예에서는, 배선(L1)에서의 전압(VSS1)은 고정이 아니고, 가변이다. 그 타이밍 차트를 도 25에 나타낸다.
본 실시예에서는, 도 25에 도시된 바와 같이, 승압기간 동안에, 배선(L1)에서의 전압을 강하시킨다. 따라서, 트랜지스터(Tr1)의 게이트-소스간 전압이 높아지고, 트랜지스터(Tr1)를 온 상태로 할 수 있다. 따라서, 소자의 수가 적은 경우에도, 실시예 1과 마찬가지의 동작 및 이점을 실현할 수 있다.
사실, 실시예 9와 같이 전압인가에 의해 전류를 설정하는 경우에, 이 전류설정은 전류-전압 관계에 의존하지 않으므로, 전류설정기간 전에 승압 또는 강압기간은 이점이 거의 없다.
전류설정 설정기간의 전과 발광기간의 전에 트랜지스터의 게이트에 트랜지스터가 온(오프) 하는 전압을 인가하는 구성은, 본 실시예의 구동회로뿐만 아니라, 국제공개특허 WO99/65011 호 공보에 기재된 구동회로 등에도 적용 가능하다.
실시예 1 내지 10에서, 트랜지스터의 히스테리시스는 시계방향(도 3)을 가지고 있지만, 반시계방향에 대해서도 마찬가지의 동작이 가능하다.
이 경우에, 발광기간의 전에 실시하는 승압기간 동안의 승압동작, 또는 강압 기간1 동안의 강압동작을, 강압기간 동안의 강압동작, 또는 승압기간1 동안의 승압 동작으로 변경한다. 또한, 전류설정기간의 전에 실시하는 강압기간 동안의 강압동작, 또는 강압기간2 동안의 강압동작을, 승압기간 동안의 승압동작, 또는 승압기간2 동안의 승압동작으로 변경한다.
구체적으로는, 실시예 1 내지 10의 구성(실시예4 및 8은 제외)에 있어서, 가 시계방향의 히스테리시스에 대해서는, 전류설정기간의 전에 트랜지스터의 오프하는 전압을 게이트에 인가하고, 발광기간의 전에 트랜지스터의 온 하는 전압을 게이트에 인가한다.
반시계방향의 히스테리시스에 대해서는, 전류설정기간의 전에 트랜지스터의 온 하는 전압을 게이트에 인가하고, 발광기간의 전에 틀랜지스터의 오프하는 전압을 게이트에 인가한다. 이런 방식으로, 마찬가지의 이점을 얻을 수 있다.
또한, 실시예 1 내지 10에서, n형 트랜지스터는, 인가 전압의 극성, OLED소자의 접속 등을 변경함으로써, 역극성 p형 트랜지스터로 변경하여도 된다.
더욱이, 실시예 1 내지 6에서는, 스위치를 트랜지스터로 변경하여도 된다. 트랜지스터와 스위치를, n형 트랜지스터 또는 p형 트랜지스터만으로 구성하여도 된다.
실시예 1 내지 10에서, 스위치를 포함한 모든 트랜지스터는, 채널 영역에 결정 Si를 이용한 전계효과 트랜지스터 또는 채널에 아몰퍼스 Si, 폴리 Si, 유기 반도체, 산화물 반도체를 이용한 박막 트랜지스터를 이용할 수 있다. 특히, 박막 트랜지스터를 이용하는 경우에는, 유리나 플라스틱 기판상에 대형의 매트릭스형 발광 표시 디바이스를 제작하는 것이 가능해진다.
더욱이, 아몰퍼스 산화물 반도체는 이동도가 높고, 회로동작을 고속으로 실시할 수 있으므로, 대형, 고정밀, 또한, 염가의 매트릭스형 발광 표시 디바이스를 제작하는 것이 가능해진다.
이 아몰퍼스 산화물 반도체의 예로서 국제 공개특허 WO 2005／088726호 공보에 기재되어 있는 투명 아몰퍼스(amorphous) 산화물 재료를 적용할 수 있다. 보다 구체적으로, 이 재료는, In, Ga 및 Zn을 함유한 아몰퍼스 산화물 재료, In 및 Ga를 함유한 산화물 재료, In 및 Zn를 함유한 아몰퍼스 산화물 재료, In 및 Sn를 함유한 아몰퍼스 산화물 재료 등이 될 수 있다. 전자 캐리어 농도는, 1018(cm－3)미만, 보다 바람직하게는, 1017(cm－3) 이하인 것이 좋다.
본 발명은, 기판상에, 표시소자로서 예를 들면, OLED소자(LED1) 및 제1 내지 제10 실시예의 각 구동회로를 매트릭스형상으로 배치함으로써 화상표시장치를 구성할 수 있다.
국제 공개특허 WO 2005／088726호 공보에 기재되어 있는 투명 아몰퍼스 산화물을 TFT의 활성층에 이용하는 경우에, 리페어 회로의 개념을 도입할 수 있다. 예를 들면, OLED 등의 표시소자의 구동용 TFT로서 1 화소내에 복수의 TFT를 준비한다. 불량화소가 존재하는 경우에는, 엑시머 레이저를 이용하여 스페어 TFT를 이용한다.
보다 구체적으로는, 각 화소 마다의 스위칭 트랜지스터로서 2조의 TFT를 준비하고, OLED(다이오드)를 구동하기 위한 TFT로서 2조의 TFT를 준비한다. 불량 화소가 없으면, 2조 중, 한쪽은 더미의 TFT가 된다. 투명한 TFT를 이용하므로, 리페어용으로 복수의 TFT를 준비하는 경우에도, 개구율에는 큰 영향은 주지 않는다. 리페어 회로의 상세한 설명은, 일본국 특개 2000－227769호 공보에 기재되어 있다.
본 발명에 의하면, 트랜지스터에 히스테리시스 특성이 있는 것을 고려한 화 소회로를 제공할 수 있다.
본 발명은 전형적인 실시형태에 관련하여 설명하였지만, 개시된 전형적인 실시형태에 한정되지 않는 것으로 이해되어야 한다. 이하 청구항의 범위는 이러한 변경 및 등가 구성 및 기능을 모두 포함하도록 가장 넓게 해석되어야 한다.

Claims (13)

  1. 오프 상태로부터 온 상태로 전이할 때의 게이트 전압치와 드레인 전류치의 관계인 제1 관계와, 온 상태로부터 오프 상태로 전이할 때의 게이트 전압치와 드레인 전류치의 관계이며 상기 제1 관계와는 다른 제2 관계의 양자 모두를 구비하고 있는 트랜지스터와;
    상기 트랜지스터에 의해 제어되는 전류가 구동전류로서 공급되는 표시소자와;
    상기 트랜지스터의 게이트 전극에 접속되는 용량소자
    를 구비하고,
    상기 제1 및 제2 관계 중의 한 쪽의 관계에 의거하여 제1 기간동안 상기 표시소자에 공급하는 구동전류를 설정하고;
    상기 제1 및 제2 관계 중의 다른 쪽의 관계에 의거하여 제2 기간동안 상기 표시소자에 구동전류를 공급하여 발광시키는 것을 특징으로 하는 화소회로.
  2. 제1 항에 있어서,
    상기 제1 기간 동안에 설정되는 드레인 전류치는, 상기 제2 기간 동안에 상기 표시소자에 공급되는 구동전류치 보다 큰 것을 특징으로 하는 화소회로.
  3. 제1 항에 있어서,
    상기 제1 기간 동안에 설정되는 드레인 전류치는, 상기 제2 기간 동안에 상기 표시소자에 공급되는 구동전류치 보다 작은 것을 특징으로 하는 화소회로.
  4. 제1 항에 있어서,
    상기 제1 기간 동안에 결정되는 게이트 전압치는, 상기 표시소자에 구동전류를 공급할 때의 게이트 전압치과 동일한 것을 특징으로 하는 화소회로.
  5. 제2 항에 있어서,
    상기 트랜지스터는,
    동일한 게이트 전압치인 경우에도, 온 상태로부터 설정된 드레인 전류치는, 오프 상태로부터 설정된 드레인 전류치보다 작은 시계방향의 히스테리시스 특성을 가지고;
    상기 트랜지스터를 오프 상태로 설정한 후에, 상기 제1 기간 동안에 드레인 전류가 제1 전류치를 가지도록 상기 트랜지스터의 게이트 전압치를 설정하고;
    상기 트랜지스터의 게이트 전압치를, 일단 온 상태로 설정한 후에 되돌려서, 상기 제2 기간내에, 상기 제 1의 전류치보다 작은 제2 전류치를, 상기 표시소자에 구동전류로서 공급하는 것을 특징으로 하는 화소회로.
  6. 제2 항에 있어서,
    상기 트랜지스터는,
    동일한 게이트 전압치인 경우에도, 오프 상태로부터 설정된 드레인 전류치보다, 온 상태로부터 설정된 드레인 전류치가 큰 반시계방향의 히스테리시스 특성을 가지고;
    상기 트랜지스터를 온 상태로 한 후에, 상기 제1 기간 동안에 드레인 전류가 제3 전류치를 가지도록 상기 트랜지스터의 게이트 전압치를 설정하고;
    상기 트랜지스터의 게이트 전압치를, 일단 오프 상태로 한 후에 되돌려서, 상기 제2 기간 동안에, 상기 제 3의 전류치보다 작은 제4 전류치를, 상기 표시소자에 구동전류로서 공급하는 것을 특징으로 하는 화소회로.
  7. 제2 항에 있어서,
    상기 용량소자를, 상기 트랜지스터의 상기 게이트 전극에 전기적으로 접속하고, 상기 용량소자의 차지펌핑 효과에 의해, 상기 제1 기간동안에 결정되는 게이트 전압치를 증가시키거나 감소시키는 것을 특징으로 하는 화소회로.
  8. 하나의 화소는, 제1 항 내지 제7 항 중의 어느 한 항에 기재된 화소회로로 구성되고,
    복수의 상기 화소는 매트릭스형상으로 배치되어 있고,
    데이터선과 주사선은 상기 화소회로에 접속되어 있는 것을 가지는 것을 특징으로 하는 화상표시장치.
  9. 제8 항에 있어서,
    상기 화소회로에서의 상기 표시소자는, OLED소자인 것을 특징으로 하는 화상표시장치.
  10. 제8 항에 있어서,
    상기 화소회로를 구성하는 트랜지스터의 채널층이, 아몰퍼스 실리콘, 아몰퍼스 실리콘 산화물 재료, 또는 유기 반도체 재료로 이루어지는 것을 특징으로 하는 화상표시장치.
  11. 오프 상태가 온 상태로 전이하는 경우의 게이트 전압치와 드레인 전류치의 관계인 제1 관계와, 온 상태가 오프 상태로 전이하는 경우의 게이트 전압치와 드레인 전류치의 관계이며, 상기 제1 관계와는 다른 제2 관계를 구비하고 있는 트랜지스터와;
    상기 트랜지스터에 의해 제어된 전류가 구동전류로서 공급되는 표시소자와;
    상기 트랜지스터의 게이트 전극에 접속되는 용량소자
    를 구비하고,
    상기 표시소자에 공급하는 구동전류를 설정하기 위한 제1 기간과, 상기 표시소자에 구동전류를 공급하여 발광시키기 위한 제2 기간이 제공되고;
    상기 제1 및 제2 기간의 양쪽 모두의 기간동안, 상기 제1 및 제2 관계 중 한쪽의 관계만에 의해 구동전류를 설정하여 공급하기 위해,
    (1) 상기 구동전류를 설정하고, 그 후, 상기 트랜지스터를 오프 상태로 설정한 후에, 상기 표시소자에 상기 구동전류를 공급하거나, 또는
    (2) 상기 구동전류를 설정하고, 그 후, 상기 트랜지스터를 온 상태에 설정한 후에, 상기 표시소자에 상기 구동전류를 공급하는 것을 특징으로 하는 화소회로.
  12. 제11 항에 있어서,
    상기 제1 및 제2 기간의 양쪽 모두의 기간동안, 상기 제1 및 제2 관계 중 한쪽의 관계만에 의해 구동전류를 설정하여 공급하기 위해,
    (1) 상기 트랜지스터를 오프 상태로 설정한 후에, 상기 구동전류를 설정하고, 그 후, 일단 오프 상태로 설정된 상기 트랜지스터를 온 상태를 거쳐서 오프 상태로 일단 되돌린 후에, 상기 표시소자에 상기 구동전류를 공급하거나, 또는
    (2) 상기 트랜지스터를 온 상태로 설정한 후에, 상기 구동전류를 설정하고, 그 후, 일단 온 상태로 상기 트랜지스터를 오프 상태를 거쳐서 온 상태로 일단 되돌린 후에, 상기 표시소자에 상기 구동전류를 공급하는 것을 특징으로 하는 화소회로.
  13. 하나의 화소는, 제11 항에 기재된 상기 화소회로로 구성되고;
    복수의 상기 화소는 매트릭스 형상으로 배치되어 있고;
    데이터선과 주사선은, 상기 화소회로에 접속되어 설치되는 것을 특징으로 하는 화상표시장치.
KR1020070024259A 2006-03-13 2007-03-13 화소회로 및 해당 화소회로를 가지는 화상 표시장치 KR100887484B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006067527 2006-03-13
JPJP-P-2006-00067527 2006-03-13

Publications (2)

Publication Number Publication Date
KR20070093361A true KR20070093361A (ko) 2007-09-18
KR100887484B1 KR100887484B1 (ko) 2009-03-10

Family

ID=38055302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070024259A KR100887484B1 (ko) 2006-03-13 2007-03-13 화소회로 및 해당 화소회로를 가지는 화상 표시장치

Country Status (5)

Country Link
US (1) US8068071B2 (ko)
EP (1) EP1835486A3 (ko)
JP (1) JP5224702B2 (ko)
KR (1) KR100887484B1 (ko)
CN (1) CN100514426C (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101411770B1 (ko) 2007-12-04 2014-07-01 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
JP2010091879A (ja) * 2008-10-09 2010-04-22 Nippon Hoso Kyokai <Nhk> 表示駆動回路及びそれを用いたディスプレイ装置
TWI400987B (zh) * 2009-12-03 2013-07-01 Au Optronics Corp 有機發光二極體顯示器以及其驅動電路
CN101714333B (zh) * 2009-12-18 2012-05-23 友达光电股份有限公司 有机发光二极管显示器及其驱动电路
CN102656625B (zh) 2009-12-18 2016-08-03 株式会社半导体能源研究所 用于驱动液晶显示设备的方法
KR20120065137A (ko) 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
KR102059943B1 (ko) * 2013-10-16 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102081993B1 (ko) 2013-11-06 2020-02-27 삼성디스플레이 주식회사 유기전계발광 표시장치와 그 구동방법
KR102203103B1 (ko) * 2014-04-11 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 패널, 유기 발광 표시 장치 및 유기 발광 표시 패널의 리페어 방법
KR101731032B1 (ko) * 2016-06-14 2017-04-27 주식회사 이노액시스 고속 충방전이 가능한 소스 드라이버
KR102615016B1 (ko) * 2017-09-27 2023-12-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법
KR102579125B1 (ko) * 2017-11-09 2023-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 그 동작 방법, 및 전자 기기
TWI690915B (zh) * 2019-01-29 2020-04-11 友達光電股份有限公司 畫素電路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750795B2 (ja) * 1985-03-28 1995-05-31 キヤノン株式会社 発光素子
WO1998036407A1 (en) * 1997-02-17 1998-08-20 Seiko Epson Corporation Display device
JPH10270654A (ja) * 1997-03-27 1998-10-09 Toshiba Corp 半導体記憶装置
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000022776A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Ind Co Ltd シリアルデータ受信装置
JP3711760B2 (ja) * 1998-09-11 2005-11-02 カシオ計算機株式会社 自発光表示装置
KR100888004B1 (ko) 1999-07-14 2009-03-09 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
JP3781924B2 (ja) * 1999-08-30 2006-06-07 ローム株式会社 電源回路
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3610923B2 (ja) * 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
KR100502926B1 (ko) * 2002-06-11 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
GB2389951A (en) * 2002-06-18 2003-12-24 Cambridge Display Tech Ltd Display driver circuits for active matrix OLED displays
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
TWI288900B (en) * 2004-04-30 2007-10-21 Fujifilm Corp Active matrix type display device
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
TW200630937A (en) * 2005-02-16 2006-09-01 Ind Tech Res Inst Driving circuit of light emitting element
JP2006251453A (ja) * 2005-03-11 2006-09-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその駆動方法
TWI327720B (en) * 2005-03-11 2010-07-21 Sanyo Electric Co Active matrix type display device and driving method thereof
US7319446B2 (en) * 2005-04-19 2008-01-15 Lg.Philips Lcd Co., Ltd. Organic electroluminescent display device and driving method thereof

Also Published As

Publication number Publication date
EP1835486A2 (en) 2007-09-19
US8068071B2 (en) 2011-11-29
EP1835486A3 (en) 2008-12-24
KR100887484B1 (ko) 2009-03-10
JP5224702B2 (ja) 2013-07-03
US20090102829A1 (en) 2009-04-23
CN101038729A (zh) 2007-09-19
CN100514426C (zh) 2009-07-15
JP2007279701A (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
KR100887484B1 (ko) 화소회로 및 해당 화소회로를 가지는 화상 표시장치
JP5665256B2 (ja) 発光表示デバイス
US7038392B2 (en) Active-matrix light emitting display and method for obtaining threshold voltage compensation for same
US20170229067A1 (en) Pixel circuit, display device, and method of driving pixel circuit
US7872620B2 (en) Pixel structure using voltage programming-type for active matrix organic light emitting device
US8629817B2 (en) Driving circuit of display element and image display apparatus
US8605077B2 (en) Display device
US7511708B2 (en) Display device and driving method thereof
US20070279403A1 (en) Pixel circuit and display device
US8749460B2 (en) Image display device having a reset switch for setting a potential of a capacitor to a predetermined reference state
US9336718B2 (en) Display device and method for driving same
JP2011118079A (ja) 画素回路および表示装置
US9335598B2 (en) Display device and method for driving same
KR101219049B1 (ko) 전압기입방식의 능동구동 유기발광소자를 위한 화소 구조
JP5016953B2 (ja) 表示素子の駆動回路及び画像表示装置
US9349323B2 (en) Display device and method for driving same
WO2020194647A1 (ja) 表示装置およびその駆動方法
US8648776B2 (en) Display device, pixel circuit, and method for driving same
CN112567447A (zh) 显示装置
US11908408B2 (en) Display device and driving method therefor
WO2022054266A1 (ja) 表示装置およびその駆動方法
US20240029650A1 (en) Display device
WO2022162941A1 (ja) 画素回路および表示装置
KR100865812B1 (ko) 디스플레이 및 그 구동 방법
KR20140045259A (ko) 보정경로 다이오드를 포함하는 능동행렬 화소

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 10