KR102615016B1 - 유기 발광 표시 장치 및 그 구동방법 - Google Patents

유기 발광 표시 장치 및 그 구동방법 Download PDF

Info

Publication number
KR102615016B1
KR102615016B1 KR1020170125226A KR20170125226A KR102615016B1 KR 102615016 B1 KR102615016 B1 KR 102615016B1 KR 1020170125226 A KR1020170125226 A KR 1020170125226A KR 20170125226 A KR20170125226 A KR 20170125226A KR 102615016 B1 KR102615016 B1 KR 102615016B1
Authority
KR
South Korea
Prior art keywords
transistor
pixel unit
scan
data
light emitting
Prior art date
Application number
KR1020170125226A
Other languages
English (en)
Other versions
KR20190036578A (ko
Inventor
양수민
김철민
이동원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170125226A priority Critical patent/KR102615016B1/ko
Priority to US15/869,459 priority patent/US10755635B2/en
Priority to EP18170243.2A priority patent/EP3462434A1/en
Priority to CN201810948748.2A priority patent/CN109559685B/zh
Publication of KR20190036578A publication Critical patent/KR20190036578A/ko
Application granted granted Critical
Publication of KR102615016B1 publication Critical patent/KR102615016B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 센싱 트랜지스터 및 스캔 트랜지스터를 포함하는 제1 화소부가 배치되는 표시부, 스캔 트랜지스터와 제1 데이터 라인을 통해 연결되는 데이터 구동부 및 스캔 트랜지스터와 제1 스캔 라인을 통해 연결되는 스캔 구동부를 포함하고, 스캔 트랜지스터는 제1 구간 및 제2 구간에서 턴 온 되고, 센싱 트랜지스터는 제1 구간 및 제2 구간의 사이에 위치하는 제3 구간에서 턴 온 되며, 제1 내지 제3 구간은 일 프레임에 포함된다.

Description

유기 발광 표시 장치 및 그 구동방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND MEHTHOD FOR DRIVING THE SAME}
본 발명은 유기 발광 표시 장치 및 그 구동방법에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 빠른 응답 속도를 가지며, 휘도 및 시야각이 크고, 동시에 낮은 소비 전력으로 구동되는 장점이 있다.
본 발명이 해결하고자 하는 과제는, 실시간 히스테리시스 특성을 측정할 수 있는 유기 발광 표시 장치 및 그 구동방법을 제공한다.
또한, 히스테리시스 특성의 정확성을 향상시킬 수 있는 유기 발광 표시 장치 및 그 구동방법을 제공한다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치는, 센싱 트랜지스터 및 스캔 트랜지스터를 포함하는 제1 화소부가 배치되는 표시부; 상기 스캔 트랜지스터와 제1 데이터 라인을 통해 연결되는 데이터 구동부; 및 상기 스캔 트랜지스터와 제1 스캔 라인을 통해 연결되는 스캔 구동부를 포함하고, 상기 스캔 트랜지스터는 제1 구간 및 제2 구간에서 턴 온 되고, 상기 센싱 트랜지스터는 상기 제1 구간 및 상기 제2 구간의 사이에 위치하는 제3 구간에서 턴 온 되며, 상기 제1 내지 제3 구간은 일 프레임(frame)에 포함된다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는, 센싱 트랜지스터 및 스캔 트랜지스터를 갖는 제1 화소부를 포함하는 복수의 화소부; 상기 스캔 트랜지스터의 일 전극과 제1 데이터 라인을 통해 연결되는 데이터 구동부; 및 상기 스캔 트랜지스터의 제어 전극과 제1 스캔 라인을 통해 연결되는 스캔 구동부를 포함하고, 상기 스캔 트랜지스터는 상기 데이터 구동부로부터 제1 구간 동안 측정 데이터를 기초로 한 제1 데이터 신호를 제공받고, 제2 구간 동안 계조 데이터를 기초로 한 제2 데이터 신호를 제공받으며, 상기 센싱 트랜지스터는 상기 제1 구간 및 상기 제2 구간 사이에 위치하는 제3 구간에서 턴 온 되며, 상기 제1 내지 제3 구간은 제1 프레임(frame)에 포함된다.
상기 과제를 해결하기 위한 본 발명의 일 실시에에 따른 유기 발광 표시 장치의 구동방법은, 스캔 트랜지스터 및 센싱 트랜지스터를 갖는 제1 화소부를 포함하는 유기 발광 표시 장치의 구동 방법에 있어서, 제1 구간 동안, 상기 스캔 트랜지스터의 제어 전극에 턴 온 레벨을 갖는 제1 스캔 신호를 제공하는 단계; 상기 제1 구간에 후속하는 제2 구간 동안, 상기 스캔 트랜지스터의 제어 전극에 턴 온 레벨을 갖는 제2 스캔 신호를 제공하는 단계; 및 상기 제1 구간과 상기 제2 구간 사이에 위치하는 제3 구간 동안, 상기 센싱 트랜지스터의 제어 전극에 턴 온 레벨을 갖는 센싱 신호를 제공하는 단계를 포함하고, 상기 제1 내지 제3 구간은 제1 프레임(frame)에 포함된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면, 영상을 표시하는 구간 중에 히스테리시스 를 실시간으로 측정할 수 있다.
또한, 히스테리시스 측정의 정확성을 향상시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 도 1에 도시한 복수의 화소부 중 제1 화소부의 등가 회로도이다.
도 3은 도 1에 도시한 타이밍 제어부, 데이터 구동 회로 및 화소부 사이의 신호 흐름을 설명하기 위한 도면이다.
도 4는 도 3에 도시한 타이밍 제어부 및 데이터 구동 회로를 보다 상세히 나타낸 도면이다.
도 5는 히스테리시스 특성을 설명하기 위한 도면이다.
도 6A는 제k 화소부가 영상을 표시할 경우를 나타낸 등가 회로도이다.
도 6B는 제k 화소부에 대한 히스테리시스 측정을 수행할 경우를 나타낸 등가 회로도이다.
도 7은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 동작을 나타낸 타이밍도이다.
도 8 내지 도 10은 제1 화소부의 노멀 구동에 대해 설명하기 위한 도면이다.
도 11 내지 도 15는 제k 화소부의 히스테리시스 측정 구동에 대해 설명하기 위한 도면이다.
도 16 내지 도 18은 제2 프레임에서 제k 화소부의 동작을 설명하기 위한 도면이다.
도 19는 도 2에 도시한 제k 화소부의 다른 실시예를 나타낸 등가 회로도이다.
도 20은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 동작을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "위(on)", "상(on)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래"로 기술된 소자는 다른 소자의 "위"에 놓여질 수 있다. 또한 도면을 기준으로 다른 소자의 "좌측"에 위치하는 것으로 기술된 소자는 시점에 따라 다른 소자의 "우측"에 위치할 수도 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
명세서 전체를 통하여 동일하거나 유사한 부분에 대해서는 동일한 도면 부호를 사용한다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 표시부(110), 스캔 구동부(120), 데이터 구동 회로(130), 타이밍 제어부(140), 발광 구동부(150), 전원 공급부(160) 및 센싱 신호 제공부(170)를 포함할 수 있다.
표시부(110)는 화상을 표시하는 영역으로 정의된다. 복수의 화소부(PX)는 상기 표시부(110)에 배치된다. 복수의 화소부(PX)는 제1 방향(d1)으로 연장되는 제1 내지 제n 스캔 라인(SL1 내지 SLn, n은 1 이상의 자연수) 및 제2 방향(d2)으로 연장되는 제1 내제 제m 데이터 라인(DL1 내지 DLm, m은 1 이상의 자연수)과 연결될 수 있다. 복수의 화소부(PX)는 도 1을 기준으로 제1 방향(d1)과 대향되는 방향으로 연장되는 제1 내지 제n 발광 제어 라인(EML1 내지 EMLn)과도 연결될 수 있다. 여기서, 제1 방향(d1)은 제2 방향(d2)과 교차할 수 있다. 도 1을 기준으로 제1 방향(d1)을 행 방향으로, 제2 방향(d2)을 열 방향으로 예시한다. 한편, 도 1에 도시한 스캔 라인, 데이터 라인 및 발광 제어 라인의 연장 방향은 일 실시예이며, 각 라인 간 서로 절연되는 경우라면 연장 방향은 특별히 제한되지 않는다.
복수의 화소부(PX)와, 도 1에 도시한 스캔 라인, 데이터 라인 및 발광 제어 라인 간의 연결 관계에 대해 보다 상세히 설명하기로 한다.
복수의 화소부(PX) 각각은 일 실시예로 제1 내지 제n 스캔 라인(SL1 내지 SLn) 중 두 개의 스캔 라인과 연결될 수 있다. 예를 들어, 복수의 화소부(PX) 각각은 당해 화소부가 위치하는 행과 연결되는 스캔 라인 및 그 이전 행에 배치되는 스캔 라인과 연결될 수 있다. 한편, A 영역에 배치되는 화소부(PX)의 경우, 제1 스캔 라인(SL1)뿐만 아니라, 제1 스캔 라인(SL1)의 이전 행에 배치되는 더미 스캔 라인(SL0)과도 연결될 수 있다. 이하, 제1 내지 제n 스캔 라인(SL1 내지 SLn) 및 더미 스캔 라인(SL0)을 복수의 스캔 라인(SL0 내지 SLn)으로 지칭하기로 하며, 복수의 스캔 라인(SL0 내지 SLn) 각각으로부터 제공되는 신호를 복수의 스캔 신호(S0 내지 Sn)으로 지칭하기로 한다.
스캔 구동부(120)는 복수의 스캔 라인(SL0 내지 SLn)을 통해 복수의 화소부(PX)와 연결될 수 있다. 보다 상세하게 설명하면, 스캔 구동부(120)는 타이밍 제어부(140)로부터 제공받은 제1 제어 신호(CONT1)를 기초로, 복수의 스캔 신호(S0 내지 Sn)를 생성할 수 있다. 스캔 구동부(120)는 생성된 복수의 스캔 신호(S0 내지 Sn)를 복수의 스캔 라인(SL0 내지 SLn)을 통해 복수의 화소부(PX)에 제공할 수 있다.
데이터 구동 회로(130)는 데이터 구동부(131) 및 센싱부(132)를 포함할 수 있다.
데이터 구동부(131)는 제1 내지 제m 데이터 라인(DL1 내지 DLm)을 통해 복수의 화소부(PX)와 연결될 수 있다. 보다 상세하게는, 데이터 구동부(131)는 타이밍 제어부(140)로부터, 제2 제어 신호(CONT2), 제1 영상 데이터(DATA1) 및 제2 영상 데이터(DATA2)를 제공받을 수 있다. 데이터 구동부(131)는 제2 제어 신호(CONT2), 제1 영상 데이터(DATA1) 및 제2 영상 데이터(DATA2)를 기초로, 제1 내지 제m 데이터 신호(D1 내지 Dm)를 생성할 수 있다. 데이터 구동부(131)는 생성된 제1 내지 제m 데이터 신호(D1 내지 Dm)를 제1 내지 제m 데이터 라인(DL1 내지 DLm)을 통해 복수의 화소부(PX)에 제공할 수 있다. 데이터 구동부(131)는 일 실시예로 쉬프트 레지스터(shift register), 래치(latch) 및 디지털-아날로그 변환부 등을 포함할 수 있다.
센싱부(132)는 제1 내지 제m 데이터 라인(DL1 내지 DLm)을 통해, 복수의 화소부(PX)와 연결될 수 있다. 보다 상세하게는, 센싱부(132)는 히스테리시스(hysteresis)가 발생하였다고 판단되는 영역에 위치하는 화소부의 히스테리시스 특성을 측정할 수 있다. 이하, 히스테리시스가 발생하였다고 판단되는 영역을 히스테리시스 영역이라고 정의한다. 상기 히스테리시스 영역에 포함되는 화소부의 개수는 특별히 제한되지 않는다. 일 실시예로, 히스테리시스 영역은 하나의 화소부를 포함할 수도 있다. 다른 실시예로, 히스테리시스 영역은 복수의 화소부를 포함할 수도 있다. 이하, 하나의 화소부가 히스테리시스 영역에 포함되는 것으로 예를 들어 설명하기로 한다.
센싱부(132)는 측정된 히스테리시스 특성을 센싱 데이터(SDATA)로 변환한 후, 타이밍 제어부(140)에 제공할 수 있다. 전술한 바와 같이, 데이터 구동부(131) 및 센싱부(132) 각각은 제1 내지 제m 데이터 라인(DL1 내지 DLm)을 통해 복수의 화소부(PX)와 연결될 수 있다. 이를 위해, 데이터 구동 회로(130)는 데이터 구동부(131) 및 센싱부(132) 중 하나를 선택적으로 복수의 데이터 라인(DL1 내지 DLm)과 연결시키기 위한 스위칭부(133, 도 3 참조)를 더 포함할 수 있다. 즉, 제1 내지 제m 데이터 신호(D1 내지 Dm)를 복수의 화소부(PX)에 제공하는 경우, 스위칭부(133)는 스위칭 동작을 통해 데이터 구동부(131)와 복수의 화소부(PX)를 전기적으로 연결시킬 수 있다. 이에 반해, 히스테리시스 영역의 히스테리시스 측정이 필요한 경우, 스위칭부(133)는 스위칭 동작을 통해 센싱부(132)와 복수의 화소부(PX)를 전기적으로 연결시킬 수 있다.
타이밍 제어부(140)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 입력받을 수 있다. 영상 신호(RGB)는 복수의 화소부(PX)에 제공될 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 일 실시예로, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호 등을 포함할 수 있다. 수평 동기 신호는 표시부(110)의 한 라인을 표시하는데 걸리는 시간을 나타낸다. 수직 동기 신호는 한 프레임(frame)의 영상을 표시하는데 걸리는 시간을 나타낸다. 메인 클럭 신호는 타이밍 제어부(140)가 스캔 구동부(120) 및 데이터 구동부(131) 각각과 동기되어, 각종 신호 생성을 위한 기준이 되는 신호이다.
타이밍 제어부(140)는 영상 신호(RGB) 및 제어 신호(CS)를 표시부(110)의 동작 조건에 적합하도록 처리하여, 제1 영상 데이터(DATA1), 제2 영상 데이터(DATA2), 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 제4 제어 신호(CONT4)를 생성할 수 있다.
타이밍 제어부(140)는 일 실시예로 상기 영상 신호(RGB)를 기초로 히스테리시스 영역을 판단할 수 있다. 타이밍 제어부(140)는 상기 히스테리시스 영역의 히스테리시스 측정을 위해, 상기 히스테리시스 영역에 제공되는 데이터 신호, 스캔 신호, 센싱 신호 및 발광 제어 신호를 조절할 수 있다. 이에 대해서는 후술하기로 한다.
센싱부(132)는 측정된 히스테리시스를 센싱 데이터(SDATA)로 변환하여, 타이밍 제어부(140)로 제공할 수 있다. 타이밍 제어부(140)는 상기 센싱 데이터(SDATA)를 기초로, 보상 데이터를 생성하여 데이터 구동부(131)로 제공할 수 있다. 여기서, 보상 데이터는 히스테리시스가 보상된 데이터로 정의된다.
발광 구동부(150)는 제1 내지 제n 발광 제어 라인(EML1 내지 EMLn)을 통해 복수의 화소부(PX)와 연결될 수 있다. 발광 구동부(150)는 타이밍 제어부(140)로부터 제공받은 제3 제어 신호(CONT3)를 기초로, 제1 내지 제n 발광 제어 신호(EM1 내지 EMn)를 생성할 수 있다. 발광 구동부(150)는 생성된 제1 내지 제n 발광 제어 신호(EM1 내지 EMn)를 제1 내지 제n 발광 제어 라인(EML1 내지 EMLn)을 통해, 복수의 화소부(PX)에 제공할 수 있다.
전원 제공부(160)는 제1 구동 전압(ELVDD), 제2 구동 전압(ELVSS) 및 초기화 전압(VINT)을 복수의 화소부(PX)에 제공할 수 있다. 제1 구동 전압(ELVDD)은 일 실시예로 제2 구동 전압(ELVSS)보다 전압 레벨이 높을 수 있다.
센싱 신호 제공부(170)는 타이밍 제어부(140)로부터 제공받은 제4 제어 신호(CONT4)를 기초로, 제1 내지 제n 센싱 신호(SE1 내지 SEn)를 생성할 수 있다. 센싱 신호 제공부(170)는 히스테리시스 영역에 대응되는 화소부에 센싱 신호를 제공함으로써, 상기 히스테리시스 영역의 히스테리시스를 측정할 수 있다.
센싱 신호 제공부(170)는 일 실시예로, 복수의 화소부(PX) 각각과 복수의 센싱 라인을 통해 연결될 수 있다. 즉, 복수의 화소부(PX)는 복수의 센싱 라인과 일 대 일로 연결될 수 있다. 다른 실시예로, 복수의 센싱 라인은 행 단위로 복수의 화소부(PX)와 연결될 수 있다. 이 경우, 히스테리시스 영역으로 판단된 화소부에 센싱 신호를 제공하는 경우, 상기 화소부와 동일 행에 위치하는 다른 화소부들에게도 센싱 신호가 제공될 수 있다.
센싱 신호 제공부(170)는 일 실시예로 별도의 집적 회로(IC, Intergated Circuit)로 구성될 수 있다. 다른 실시예로, 센싱 신호 제공부(170)는 타이밍 제어부(140) 또는 데이터 구동 회로(130) 내부에 포함될 수도 있다.
다음으로, 복수의 화소부(PX)에 대해, 도 2를 참조하여 보다 상세히 설명하기로 한다.
도 2는 도 1에 도시한 복수의 화소부 중 제1 화소부의 등가 회로도이다. 이하, 복수의 화소부(PX) 중 제k 화소부(PXk)를 기준으로 설명하기로 한다. 여기서, 제k 화소부(PXk)는 제i 스캔 신호(Si, i는 1 이상의 자연수), 제i-1 스캔 신호(Si-1), 제j 데이터 신호(Dj, j는 1 이상의 자연수), 제i 발광 제어 신호(EMi) 및 제i 센싱 신호(SEi)를 제공받는 화소부로 정의된다.
도 2를 참조하면, 제k 화소부(PXk)는 제1 내지 제8 트랜지스터(T1 내지 T8), 스토리지 커패시터(Cst) 및 유기 발광 소자(OLED)를 포함할 수 있다. 제1 내지 제8 트랜지스터(T1 내지 T8)는 각각 제어 전극, 입력 전극 및 출력 전극을 포함할 수 있다. 이하, 상기 제어 전극을 게이트 전극으로, 상기 입력 전극을 소스 전극으로, 상기 출력 전극을 드레인 전극으로 표기하기로 한다. 한편, 제1 내지 제8 트랜지스터(T1 내지 T8)의 타입(type)은 특별히 제한되지 않는다. 즉, 도면에 도시된 것과는 달리 NMOS 트랜지스터일 수도 있다.
제1 트랜지스터(T1)는 제1 노드(N1)와 연결되는 게이트 전극, 제3 노드(N3)와 연결되는 소스 전극 및 제2 노드(N2)와 연결되는 드레인 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 제i 스캔 신호(Si)를 제공받는 게이트 전극, 제j 데이터 라인(DLj)과 연결되는 소스 전극 및 제3 노드(N3)와 연결되는 드레인 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 제i 스캔 신호(Si)를 기초로 스위칭 동작을 수행하여, 제j 데이터 신호(Dj)를 제3 노드(N3)와 연결되는 제1 트랜지스터(T1)의 소스 전극에 제공할 수 있다. 제1 트랜지스터(T1)는 제공받은 제j 데이터 신호(Dj)를 기초로, 유기 발광 소자(OLED)에 제공되는 구동 전류(I1)의 전류량을 조절할 수 있다.
보다 상세히 설명하기로 한다. 제1 트랜지스터(T1)는 게이트 전극 및 소스 전극 간 전위 차(Vgs, 이하 게이트-소스 전압(Vgs))에 따라, 유기 발광 소자(OLED)에 제공되는 구동 전류(I1)를 제어할 수 있다. 보다 상세하게는, 제1 트랜지스터(T1)는 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 클 때 턴 온 되며, 제1 트랜지스터(T1)의 소스 전극의 전압 레벨이 유기 발광 소자(OLED)의 문턱 전압보다 커지면, 제1 트랜지스터(T1)의 소스 전극 및 드레인 전극 간의 전류, 즉 구동 전류(I1)가 유기 발광 소자(OLED)에 제공된다. 즉, 제1 트랜지스터(T1)는 구동 트랜지스터일 수 있다. 또한, 제2 트랜지스터(T2)는 스위치 트랜지스터일 수 있다.
제3 트랜지스터(T3)는 제i 스캔 신호(Si)를 제공받는 게이트 전극과, 제1 트랜지스터(T1)의 드레인 전극과 연결되는 소스 전극 및 제1 트랜지스터(T1)의 게이트 전극과 연결되는 드레인 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 제i 스캔 신호(Si)를 기초로 스위칭 동작을 수행하여, 제1 트랜지스터(T1)의 소스 전극 및 게이트 전극을 서로 연결시킬 수 있다. 이에 따라, 제3 트랜지스터(T3)는 스위칭 동작을 통해, 제1 트랜지스터(T1)를 다이오드 연결시킴으로써, 제1 트랜지스터(T1)의 문턱 전압(Vth)을 보상할 수 있다. 즉, 제3 트랜지스터(T3)는 보상 트랜지스터일 수 있다.
제1 트랜지스터(T1)가 다이오드 연결되면, 제1 트랜지스터(T1)의 소스 전극에 제공되는 제j 데이터 신호(Dj)에 대응되는 전압에서, 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 하강된 전압이 제1 트랜지스터(T1)의 게이트 전극에 제공될 수 있다. 상기 제j 데이터 신호(Dj)에 대응되는 전압(Vj)에서, 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 하강된 전압을 문턱 전압(Vth)이 반영된 전압(Vj-Vth)으로 지칭한다.
제1 트랜지스터(T1)의 게이트 전극은 스토리지 커패시터(Cst)의 일 전극과 연결되어 있으므로, 문턱 전압(Vth)이 반영된 전압(Vk-Vth)은 스토리지 커패시터(Cst)에 의해 유지된다. 제1 트랜지스터(T1)의 문턱 전압(Vth)이 반영된 전압(Vk-Vth)이 게이트 전극에 인가되어 유지되므로, 제1 트랜지스터(T1)에 흐르는 구동 전류(I1)는 제1 트랜지스터(Vth)의 문턱 전압(Vth)에 따른 영향을 받지 않는다. 이에 따라, 제1 트랜지스터(T1)의 문턱 전압 편차가 보상될 수 있으며, 휘도가 불균일하게 되는 것을 방지할 수 있다.
제4 트랜지스터(T4)는 제i-1 스캔 신호(Si-1)를 제공받는 게이트 전극과, 초기화 전압(VINT)을 제공받는 소스 전극 및 제1 노드(N1)와 연결되는 드레인 전극을 포함할 수 있다. 제4 트랜지스터(T4)는 제i-1 스캔 신호(Si-1)를 기초로 스위칭 동작을 수행하여, 초기화 전압(VINT)을 제1 노드(N1)에 제공할 수 있다. 전술한 바와 같이, 제1 노드(N1)는 제1 트랜지스터(T1)의 게이트 전극과 연결된다. 또한, 제i-1 스캔 신호(Si-1)는 제i 스캔 신호(Si)에 비해 상대적으로 먼저 제공되는 신호이다.
따라서, 제4 트랜지스터(T4)는 제2 트랜지스터(T2)가 턴 온 되기 전에 먼저 턴 온 됨으로써, 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 제공할 수 있다. 초기화 전압(VINT)의 전압 레벨은 제1 트랜지스터(T1)의 게이트 전극의 전압 레벨을 충분히 낮출 수 있는 경우라면, 특별히 제한되지 않는다. 즉, 제4 트랜지스터(T4)는 초기화 트랜지스터일 수 있다.
제5 트랜지스터(T5)는 제i 발광 제어 신호(EMi)를 제공받는 게이트 전극, 제1 구동 전압(ELVDD)을 제공받는 소스 전극 및 제3 노드(N3)와 연결되는 드레인 전극을 포함할 수 있다. 제5 트랜지스터(T5)는 제i 발광 제어 신호(EMi)를 기초로 스위칭 동작을 수행하여, 제1 구동 전압(ELVDD)을 제3 노드(N3)와 연결되는 제1 스위칭 소자(T1)의 소스 전극에 제공할 수 있다.
제6 트랜지스터(T6)는 제i 발광 제어 신호(EMi)를 제공받는 게이트 전극, 제2 노드(N2)와 연결되는 소스 전극 및 제4 노드(N4)와 연결되는 드레인 전극을 포함할 수 있다. 제6 트랜지스터(T6)는 제i 발광 제어 신호(EMi)를 기초로 스위칭 동작을 수행하여, 유기 발광 소자(OLED) 방향으로 구동 전류(I1)가 흐를 수 있도록 전류 경로를 형성할 수 있다. 유기 발광 소자(OLED)는 상기 구동 전류(I1)에 대응하는 발광 전류(I2)에 따라 발광할 수 있다. 즉, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 발광 제어 트랜지스터일 수 있다.
제7 트랜지스터(T7)는 제i 스캔 신호(Si)를 제공받는 게이트 전극, 초기화 전압(VINT)을 제공받는 소스 전극 및 제4 노드(N4)와 연결되는 드레인 전극을 포함할 수 있다. 제7 트랜지스터(T7)가 턴 오프된 상태에서, 초기화 전압(VINT)의 설정 전압에 의해, 제4 노드(N4)에서 제7 트랜지스터(T7) 방향으로 바이패스 전류(I3)가 흐를 수 있다.
만약, 블랙 영상을 표시하기 위한 제1 트랜지스터(T1)의 최소 전류가 구동 전류(I1)로써 흐를 경우에도, 유기 발광 소자(OLED)가 발광하게 된다면 블랙 영상이 제대로 표시되지 않는다. 즉, 제7 트랜지스터(T7)는 제1 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(I3)로써, 유기 발광 소자(OLED) 방향 외의 전류 경로로 분산시킬 수 있다. 여기서, 제1 트랜지스터(T1)의 최소 전류는 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 제1 트랜지스터(T1)의 문턱 전압(Vth)보다 전압 레벨이 낮아, 제1 트랜지스터(T1)가 턴 오프되는 조건에서의 전류를 의미한다. 상기 블랙 영상은 제1 트랜지스터(T1)를 턴 오프시키는 조건에서의 최소 구동 전류가 유기 발광 소자(OLED)에 전달됨으로써 표시된다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우, 바이패스 전류(I3)의 우회 전달의 영향이 크다. 이에 반해, 일반 영상 또는 화이트 영상을 표시하는 구동 전류가 흐르는 경우, 바이패스 전류(I3)의 영향이 거의 없다고 할 수 있다. 이에 따라, 블랙 영상을 표시하는 구동 전류가 흐를 경우, 구동 전류(I1)로부터 제7 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(I3)의 전류량만큼 감소된 유기 발광 소자(OLED)의 발광 전류(I2)는 상기 블랙 영상을 확실히 표현할 수 있을 수준으로의 최소 전류량을 가지게 된다. 따라서, 정확한 블랙 영상을 구현함으로써, 콘트라스트비를 향상시킬 수 있다. 즉, 제7 트랜지스터(T7)는 바이패스 트랜지스터일 수 있다. 한편, 제7 트랜지스터(T7)는 도 2에 도시된 것과 달리, 제i 스캔 신호(Si) 대신 제i-1 스캔 신호(Si-1)를 기초로 스위칭 동작을 수행할 수도 있다.
제8 트랜지스터(T8)는 제i 센싱 신호(SEi)를 제공받는 게이트 전극, 제1 트랜지스터(T1)와 연결되는 소스 전극 및 제j 데이터 라인(DLj)과 연결되는 드레인 전극을 포함할 수 있다. 제8 트랜지스터(T8)는 제i 센싱 신호(SEi)를 기초로 스위칭 동작을 수행하여, 제1 트랜지스터(T1)의 히스테리시스 특성을 측정하여 제j 데이터 라인(DLj)을 통해 센싱부(132, 도 1 참조)로 제공할 수 있다. 즉, 제8 트랜지스터(T8)는 센싱 트랜지스터일 수 있다.
이하, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 동작에 대해 설명하기로 한다.
먼저, 도 3을 참조하여, 도 1에 설명한 데이터 구동 회로(130)와 타이밍 제어부(140) 간의 신호 흐름에 대해 설명하기로 한다. 설명의 편의를 위해, 데이터 구동 회로(130)와 제j 데이터 라인(DLj)을 통해 연결되는 제k 화소부(PXk)를 예로 들어 설명하기로 한다.
도 3은 도 1에 도시한 타이밍 제어부, 데이터 구동 회로 및 화소부 사이의 신호 흐름을 설명하기 위한 도면이다.
도 2 및 도 3을 참조하면, 데이터 구동 회로(130)는 데이터 구동부(131), 센싱부(132) 및 스위칭부(133)를 포함할 수 있다.
데이터 구동부(131)는 타이밍 제어부(140)로부터 제1 영상 데이터(DATA1) 또는 제2 영상 데이터(DATA2)를 제공받을 수 있다. 제1 영상 데이터(DATA1)는 표시부(110) 중 히스테리시스 영역 외의 영역에 위치하는 화소부(PX)들에 제공될 계조 데이터로 정의된다. 즉, 제1 영상 데이터(DATA1)는 히스테리시스 측정이 필요하지 않은 화소부(PX)들에 제공될 계조 데이터로 정의된다. 제2 영상 데이터(DATA2)는 히스테리시스 영역에 위치하는 화소부(제k 화소부(PXk)로 예시한다), 즉, 히스테리시스 특성 측정이 필요한 화소부에 제공될 데이터로 정의된다.
제2 영상 데이터(DATA2)는 일 실시예로, 계조 데이터(ODATA), 측정 데이터(TDATA) 및 보상 데이터(CDATA)를 포함할 수 있다. 계조 데이터(ODATA)는 제k 화소부(PXk)가 표시할 계조 값을 갖는 데이터로 정의된다. 측정 데이터(TDATA)는 히스테리시스를 측정하기 위해 제1 트랜지스터(T1)로 제공되는 데이터로 정의된다. 보상 데이터(CDATA)는 상기 제1 트랜지스터(T1)의 히스테리시스 특성이 보상된 데이터로 정의된다.
타이밍 제어부(140)는 영상 신호(RGB)를 이용하여 히스테리시스 영역의 히스테리시스 측정을 위한 측정 데이터(TDATA)를 데이터 구동부(131)에 제공할 수 있다. 데이터 구동부(131)는 제공받은 측정 데이터(TDATA)에 대응되는 제j 데이터 신호(Dj)를 생성하여, 상기 히스테리시스 영역에 위치하는 제k 화소부(PXk)에 제공할 수 있다.
타이밍 제어부(140)는 측정 데이터(TDATA)를 제공한 이후, 계조 데이터(ODATA)를 데이터 구동부(131)에 제공할 수 있다. 데이터 구동부(131)는 상기 계조 데이터(ODATA)에 대응되는 제j 데이터 신호(Dj)를 생성하여 제k 화소부(PXk)에 제공할 수 있다. 계조 데이터(ODATA)는 전술한 바와 같이, 제k 화소부(PXk)가 원래 표시해야 할 계조 값을 갖는다.
계조 데이터(ODATA)는 일 실시예로 측정 데이터(TDATA)와 동일할 수도 있으며, 서로 상이할 수도 있다. 측정 데이터(TDATA) 및 계조 데이터(ODATA)가 서로 동일한 경우, 제k 화소부(PXk)는 제k 화소부(PXk)가 원래 표시해야할 계조 데이터(ODATA)를 기초로, 제k 화소부(PXk)의 히스테리시스를 측정할 수 있다.
센싱부(132)는 센싱 회로(132a), 아날로그 디지털 변환부(이하, ADC, 132b) 및 제1 메모리부(132c)를 포함할 수 있다. 센싱 회로(132a)는 제k 화소부(PXk)의 제1 트랜지스터(T1)에 흐르는 구동 전류(I1)를 이용하여, 센싱 전압(Vsen)을 생성할 수 있다. 센싱 회로(132a)는 상기 센싱 전압(Vsen)을 ADC(132b)에 제공할 수 있다.
ADC(132b)는 아날로그 형태의 센싱 전압(Vsen)을 디지털 형태의 센싱 데이터(SDATA)로 변환한 후, 제1 메모리부(132c) 및 타이밍 제어부(140)에 각각 제공할 수 있다. 여기서, ADC(132b)는 일 실시예로 채널 별로 각각 구비될 수도 있으며, 다수의 채널 당 하나가 구비되어 사용될 수도 있다. 또는, 모든 채널이 하나의 ADC(132b)를 공유하여 사용할 수도 있다.
제1 메모리부(132c)는 ADC(132b)로부터 제공되는 디지털 형태의 센싱 데이터(SDATA)를 저장할 수 있다. 도 3에 도시된 것과 달리, 제1 메모리부(132c)는 아날로그 형태의 센싱 전압(Vsen)을 센싱 회로(132a)로부터 직접 제공받을 수도 있다. 제1 메모리부(132c)는 일 실시예로 룩업 테이블(LookUp Table, LUT)일 수 있다. 제1 메모리부(132c)는 생략될 수도 있다.
만약, 동일한 화소 행에 배치되는 화소부 중 일부만 히스테리시스 측정이 필요한 경우, 히스테리시스 측정이 필요하지 않은 화소부에 제1 영상 데이터(DATA1)를 기초로 한 데이터 신호들을 제공할 수 있다. 이에 반해, 타이밍 제어부(140)는 히스테리시스 측정이 필요한 화소부에, 제2 영상 데이터(DATA2)를 기초로 한 데이터 신호들을 제공할 수 있다.
스위칭부(133)는 스위칭 동작을 통해 데이터 구동부(131) 및 제j 데이터 라인(DLj), 또는 센싱부(132) 및 제j 데이터 라인(DLj)을 전기적으로 연결시킬 수 있다. 예를 들면, 제j 데이터 신호(Dj)를 제k 화소부(PXk)에 제공하는 경우, 스위칭부(133)는 스위칭 동작을 통해 데이터 구동부(131)와 제j 데이터 라인(DLj)을 전기적으로 연결시킬 수 있다. 이에 반해, 히스테리시스 영역의 히스테리시스 측정이 필요한 경우, 스위칭부(133)는 스위칭 동작을 통해 센싱부(132)와 제j 데이터 라인(DLj)을 전기적으로 연결시킬 수 있다.
타이밍 제어부(140)는 센싱 데이터(SDATA)를 제공받아, 히스테리시스 특성이 보상된 보상 데이터(CDATA)를 생성할 수 있다. 전술한 바와 같이, 보상 데이터(CDATA)는 제k 화소부(PXk)의 히스테리시스가 보상된 데이터를 말한다. 이에 대해서는 도 4를 참조하여 보다 상세히 설명하기로 한다.
이하, 도 4 및 도 5를 참조하여, 보다 상세히 설명하기로 한다.
도 4는 도 3에 도시한 타이밍 제어부 및 데이터 구동 회로를 보다 상세히 나타낸 도면이다. 도 5는 히스테리시스 특성을 설명하기 위한 도면이다.
먼저, 도 2 및 도 5를 참조하여 히스테리시스에 대해 설명하기로 한다.
제k 화소부(PXk)에 포함된 제1 트랜지스터(T1)에 제j 데이터 신호(Dj)가 인가된 경우, 제1 트랜지스터(T1)를 통해 흐르는 구동 전류(I1)는 제1 곡선(210)으로 표현될 수 있다. 여기서, 구동 전류(I1)는 제1 전류량(B)을 가질 수 있다. 다만, 제1 트랜지스터(T1)에 지속적으로 동일한 계조 값을 갖는 제j 데이터 신호(Dj)가 인가되는 경우, 제1 트랜지스터(T1)에 홀 포획(hole trapping)이 발생될 수 있다. 상기 홀 포획에 의해, 구동 전류(I1)는 제2 곡선(220) 상에서 나타날 수 있다. 여기서, 구동 전류(I1)는 제2 전류량(A)을 나타낼 수 있다.
즉, 제1 트랜지스터(T1)는 지속적으로 동일한 계조 값을 갖는 제j 데이터 신호(Dj)를 제공받는 경우, 제1 트랜지스터(T1)의 문턱 전압(Vth)이 음의 방향으로 이동함에 따라, 구동 전류(I1)의 크기가 감소되는 히스테리시스 특성을 가질 수 있다.
한편, 제k 화소부(PXk)의 휘도가 고계조(예를 들면, 화이트 계조)에서 중간 계조로 변하면, 제2 곡선(220) 상의 제1 트랜지스터(T1)의 게이트 전압의 절대값(|Vg|)은 상대적으로 큰 값에서 작은 값으로 변하게 된다. 여기서, 고계조에서 상대적으로 절대값이 큰 게이트 전압(|Vg|)이 제1 트랜지스터(T1)에 먼저 인가되었으므로, 제1 트랜지스터(T1)의 문턱 전압의 절대값(|Vth|)이 증가한 상태에서, 중간 계조에 해당하는 게이트 전압(Vg)이 제1 트랜지스터(T1)에 인가되면 구동 전류(I1)의 전류량은 A 지점과 같을 수 있다.
이에 반해, 제k 화소부(PXk)의 휘도가 저계조(예를 들면, 블랙 계조)에서 중간 계조로 변하면, 제1 곡선(210) 상의 제1 트랜지스터(T1)의 게이트 전압의 절대값(|Vg|)은 상대적으로 작은 값에서 큰 값으로 변하게 된다. 여기서, 저계조에서 상대적으로 절대값이 작은 게이트 전압(|Vg|)이 제1 트랜지스터(T1)에 먼저 인가되었으므로, 제1 트랜지스터(T1)의 문턱 전압의 절대값(|Vth|)이 ㅿVth만큼 감소한 상태에서, 중간 계조에 해당하는 게이트 전압(Vg)이 제1 트랜지스터(T1)에 인가되면 구동 전류(I1)의 전류량은 B 지점과 같을 수 있다.
이에 따라, 중간 계조의 휘도를 표현하기 위해 동일한 게이트 전압(Vg)을 제1 트랜지스터(T1)에 인가하여도, 이전 휘도에 따라(제1 트랜지스터(T1)의 히스테리시스 특성에 따라), 유기 발광 소자(OLED)에 흐르는 전류량이 상이하게 된다. 이러한 전류량의 차이는 ㅿI로 표현될 수 있다. 상기 전류량의 차이는 잔상의 원인이 될 수 있다. 히스테리시스 영역의 판단은 상기 히스테리시스 정의를 기초로 수행된다.
다시 도 4를 참조하여 설명하기로 한다. 타이밍 제어부(140)는 외부로부터 제공받은 영상 신호(RGB)를 기초로, 히스테리시스 영역을 판단할 수 있다. 타이밍 제어부(140)는 일 실시예로, 영상 신호(RGB)를 누적하여 저장한 이후, 누적된 영상 신호(RGB)를 기초로 히스테리시스 영역을 판단할 수 있다.
보다 상세히 설명하기로 한다. 타이밍 제어부(140)는 영상 데이터 생성부(141), 제어 신호 생성부(142), 제어부(143) 및 제2 메모리부(144)를 포함할 수 있다.
영상 데이터 생성부(141)는 히스테리시스 판단부(141a) 및 데이터 보상부(141b)를 포함할 수 있다.
히스테리시스 판단부(141a)는 외부로부터 제공받은 영상 신호(RGB)를 기초로, 히스테리시스 영역을 판단할 수 있다. 히스테리시스 영역 판단 방법은 특별히 제한되지 않는다. 일 실시예로, 히스테리시스 판단부(141a)는 영상 신호(RGB)를 누적하여 저장한 이후, 누적된 영상 신호(RGB)를 기초로 히스테리시스 영역을 판단할 수 있다. 이를 위해, 히스테리시스 판단부(141a)는 일 실시예로 프레임 버퍼(frame buffer)를 포함할 수 있다.
예를 들어 설명하면, 히스테리시스 판단부(141a)는 표시부(110)에 제공되는 영상 신호(RGB)에 포함된 계조 값이 저계조를 일정 시간 이상 유지하다가 고계조로 변경되는 경우, 상기 고계조 값이 제공되는 영역을 히스테리시스 영역으로 판단할 수 있다. 또한, 히스테리시스 판단부(141a)는 표시부(110)에 제공되는 영상 신호(RGB)에 포함된 계조 값이 고계조를 일정 시간 이상 유지하다가 저계조로 변경되는 경우, 상기 저계조 값이 제공되는 영역을 히스테리시스 영역으로 판단할 수 있다.
히스테리시스 판단부(141a)는 히스테리시스 영역을 판단한 이후, 상기 히스테리시스 영역에 측정 데이터(TDATA), 계조 데이터(ODATA) 및 보상 데이터(CDATA)를 제공할 수 있다. 전술한 바와 같이, 히스테리시스 영역에 제k 화소부(PXk)가 배치되는 것으로 가정하였으므로, 히스테리시스 판단부(141a)는 상기 제k 화소부(PXk)에 제공되는 제i 스캔 신호(Si), 제j 데이터 신호(Dj), 제i 발광 신호(EMi) 및 제i 센싱 신호(SEi)를 조절할 수 있다.
데이터 보상부(141b)는 센싱 데이터(SDATA) 및 후술하는 제2 메모리부(142)에 저장된 보상 정보를 기초로, 영상 신호(RGB)를 보정하여 보상 데이터(CDATA)를 생성하여, 데이터 구동부(131)에 제공할 수 있다. 제1 트랜지스터(T1)의 히스테리시스 특성을 보상할 수 있는 경우라면, 영상 신호(RGB)를 보정하여 보상 데이터(CDATA)를 생성하는 방법은 특별히 제한되지 않는다.
제어 신호 생성부(142)는 외부로부터 제공받은 제어 신호(CS)를 기초로, 제1 내지 제4 제어 신호(CONT1 내지 CONT4)를 생성하여 각각 스캔 구동부(120), 데이터 구동부(130) 및 발광 구동부(150)에 제공할 수 있다. 제어 신호(CS)는 전술한 바와 같이, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 메인 클럭 신호 및 데이터 인에이블 신호 등을 포함할 수 있다.
제어 신호 생성부(142)는 히스테리시스 판단부(141a)에 의해 히스테리시스 영역이 판단되면, 제1 제어 신호(CONT1)를 통해 스캔 구동부(120)로부터 출력되는 제i 스캔 신호(Si)를 조절할 수 있다. 또한, 제어 신호 생성부(142)는 제2 제어 신호(CONT2)를 통해 데이터 구동부(131)로부터 출력되는 제j 데이터 신호(Dj)를 조절할 수 있다. 나아가, 제어 신호 생성부(142)는 제3 제어 신호(CONT3)를 통해 발광 구동부(150)로부터 출력되는 제i 발광 제어 신호(EMi)를 조절할 수 있으며, 제4 제어 신호(CONT4)를 통해 센싱 신호 제공부(170)로부터 출력되는 제i 센싱 신호(SEi)를 조절할 수 있다. 제i 스캔 신호(Si), 제j 데이터 신호(Dj), 제i 센싱 신호(SEi) 및 발광 제어 신호(EMi)의 구체적인 신호 흐름에 대해서는 참조하여 후술하기로 한다.
제어부(143)는 타이밍 제어부(140)의 전반적인 동작을 제어한다. 제어부(143)는 제어 신호를 송수신함으로써, 영상 신호 생성부(141), 제어 신호 생성부(142) 등의 동작을 제어할 수 있다. 일 실시예로, 제어부(143)는 마이크로 컨트롤러 유닛(Main Controller Unit, MCU)일 수 있다.
제2 메모리부(144)는 영상 신호 생성부(141) 등으로부터 제공받은 데이터를 저장하거나, 영상 신호 생성부(141)에 보상 정보를 제공할 수 있다. 제2 메모리부(144)는 일 실시예로, 표시부(110, 도 1 참조)의 해상도, 구동 주파수 및 타이밍 정보 등을 갖는 장치 정보와, 보상 데이터(CDATA) 생성을 위한 보상 정보 등을 저장할 수 있다. 제2 메모리부(144)는 일 실시예로 특별 기능 레지스터(Special Function Registers, SFR) 및/또는 룩업 테이블(LookUp Table, LUT)을 포함할 수 있다. 도 4에 도시된 것과는 달리, 제2 메모리부(144)는 타이밍 제어부(140)의 외부에 위치할 수도 있다.
다음으로, 센싱부(132)에 대해, 제j 데이터 라인(DLj)과의 연결 관계를 중심으로 설명하기로 한다.
먼저, 데이터 구동 회로(130)에 대해 보다 상세히 설명하기로 한다. 다만, 도 1 및 도 3에서 설명한 내용과 중복되는 설명은 생략하기로 한다.
데이터 구동부(131)는 디지털 아날로그 변환부(DAC)를 포함할 수 있다. 디지털 아날로그 변환부(DAC)는 타이밍 제어부(140) 및 제1 스위치(133a)와 전기적으로 연결될 수 있다. 데이터 구동부(131)는 타이밍 제어부(140)로부터 아날로그 형태의 제1 영상 데이터(DATA1) 및 제2 영상 데이터(DATA2)를 제공받아, 이를 디지털로 변환한 제k 데이터 신호(Dk)를 생성할 수 있다.
센싱부(132)는 센싱 회로(132a) 및 ADC(132b)를 포함할 수 있다. 도 4에서는 제1 메모리부(132c, 도 3 참조)에 대한 설명은 생략하기로 한다. 센싱 회로(132a)는 ADC(132b) 및 제2 스위치(133b)와 연결될 수 있다.
센싱 회로(132a)는 연산 증폭부(132a1), 피드백 커패시터(132a2) 및 피드백 스위치(132a3)를 포함할 수 있다.
연산 증폭부(132a1)는 일 실시예로 제1 입력단, 제2 입력단 및 출력단을 포함할 수 있다. 연산 증폭부(132a1)의 제1 입력단은 일 실시예로 기준 전압(Vset)이 제공될 수 있다. 연산 증폭부(132a1)의 제2 입력단은 제2 스위치(133b), 피드백 커패시터(132a2)의 일단 및 피드백 스위치(132a3)의 일단과 연결될 수 있다. 일 실시예로, 연산 증폭부(132a1)의 제1 입력단은 비반전 입력단(+)일 수 있으며, 제2 입력단은 반전 입력단(-)일 수 있다.
피드백 커패시터(132a2)는 일단이 연산 증폭부(132a1)의 제2 입력단과 연결될 수 있으며, 타단이 연산 증폭부(132a1)의 출력단과 연결될 수 있다. 피드백 스위치(132a3)는 일단이 연산 증폭부(132a1)의 제2 입력단과 연결될 수 있으며, 타단이 연산 증폭부(132a1)의 출력단과 연결될 수 있다. 피드백 커패시터(132a2) 및 피드백 스위치(132a3)는 서로 병렬로 연결될 수 있다.
스위칭부(133)는 제1 스위치(133a) 및 제2 스위치(133b)를 포함할 수 있다. 제1 스위치(133a) 및 제2 스위치(133b)는 일 실시예로 타이밍 제어부(140)로부터 제공받은 제2 제어 신호(CONT2, 도 1 참조)를 기초로 스위칭 동작을 수행할 수 있다. 한편, 도면에는 도시하지 않았으나, 스위칭부(133)는 초기화 전압이 제공되는 초기화 전압단과 제j 데이터 라인(DLj)을 전기적으로 연결시키는 스위치를 더 포함할 수도 있다.
상기 센싱 회로(132a)의 동작에 대해서는 후술하기로 한다.
도 6A는 제k 화소부가 영상을 표시할 경우를 나타낸 등가 회로도이다. 도 6B는 제k 화소부에 대한 히스테리시스 측정을 수행할 경우를 나타낸 등가 회로도이다.
도 4 및 도 6A를 참조하면, 제k 화소부(PXk)에 제j 데이터 신호(Dj)가 제공되는 경우, 제1 스위치(133a)가 턴 온 됨에 따라, 데이터 구동부(131) 및 제j 데이터 라인(DLj) 간의 신호 경로가 도통된다. 보다 상세하게는, 타이밍 제어부(140)는 제k 화소부(PXk)가 표시할 영상에 대응되는 제1 영상 데이터(DATA1)를 데이터 구동부(131)로 제공할 수 있다. 데이터 구동부(131)는 제공받은 제1 영상 데이터(DATA1)를 변환하여, 제j 데이터 신호(Dj)를 생성할 수 있다. 이에 따라, 제1 영상 데이터(DATA1)에 대응되는 제j 데이터 신호(Dj)가 제j 데이터 라인(DLkj)과 연결되는 제k 화소부(PXk)에 제공될 수 있다. 제k 화소부(PXk)의 제1 트랜지스터(T1)는 제k 화소부(PXk)에 제공된 제j 데이터 신호(Dj)를 기초로, 유기 발광 소자(OLED)로 제공되는 구동 전류(Id)의 전류량을 제어할 수 있다.
이에 반해, 도 4 및 도 6B를 참조하면, 제k 화소부(PXk)의 히스테리시스 측정이 필요한 경우, 제2 스위치(133b)가 턴 온 됨에 따라, 센싱부(132) 및 제j 데이터 라인(DLj) 간의 신호 경로가 도통된다. 피드백 스위치(132a3)는 사전에 턴 온 되어, 연산 증폭부(132a1)의 출력단과 제2 입력단을 쇼트시킬 수 있다. 이에 따라, 연산 증폭부(132a1)의 출력단의 전위는 기준 전압(Vset)으로 유지될 수 있다.
이후, 피드백 스위치(132a3)가 턴 오프되면, 연산 증폭부(132a1)는 적분기로써 동작할 수 있다. 연산 증폭부(132a1)의 제2 입력단은 제k 화소부(PXk)의 제8 트랜지스터(T8)를 통해, 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다. 피드백 커패시터(132a3)는 제k 화소부(PXk)의 제8 트랜지스터(T8)를 통해 흐르는 센싱 전류(Isen)에 대응되는 전압이 충전될 수 있다. 이에 따라, 연산 증폭부(132a1)의 출력단의 전위는 기준 전압(Vset)에서 상기 센싱 전류(Isen)에 대응되는 전압에 따라 선형적으로 증가할 수 있다. 연산 증폭부(132a1)는 상기 증가된 전압을 센싱 전압(Vsen)으로써 ADC(132b)에 제공할 수 있다. ADC(132b)는 센싱 전압(Vsen)을 변환한 센싱 데이터(SDATA)를 타이밍 제어부(140)로 제공할 수 있다.
타이밍 제어부(140)는 상기 센싱 데이터(SDATA)를 기초로, 히스테리시스가 보상된 보상 데이터(CDATA)를 생성할 수 있다. 타이밍 제어부(140)는 상기 보상 데이터(CDATA)를 데이터 구동부(131)에 제공함으로써, 보상 데이터(CDATA)를 기초로 한 데이터 신호가 히스테리시스 영역에 포함되는 제k 화소부(PXk)에 제공될 수 있도록 한다. 제1 트랜지스터(T1)의 히스테리시스를 보상할 수 있는 경우라면, 상기 보상 데이터의 생성 방법은 특별히 제한되지 않는다.
이하, 도 7 내지 도 17을 참조하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동방법을 구체적으로 설명하기로 한다. 전술한 바와 같이, 제k 화소부(PXk)를 히스테리시스 측정이 필요한 화소부로 가정한다. 제k 화소부(PXk)의 동작과 비교를 위해, 제1 화소부(PX1)의 동작에 대해서도 설명하기로 한다. 여기서, 제1 화소부(PX1)는 제1 데이터 라인(DL1), 제1 스캔 라인(SL1) 및 제1 발광 제어 라인(EML1)과 연결되되, 히스테리시스 측정을 수행하지 않는 화소부로 정의된다. 이하, 제1 화소부(PX1)의 동작을 노멀 구동으로 지칭하며, 제k 화소부(PXk)의 동작을 히스테리시스 측정 구동으로 지칭하기로 한다
도 7은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 동작을 나타낸 타이밍도이다. 도 8 내지 도 10은 제1 화소부의 노멀 구동에 대해 설명하기 위한 도면이다. 도 11 내지 도 15는 제k 화소부의 히스테리시스 측정 구동에 대해 설명하기 위한 도면이다.
도 7을 먼저 참조하면, 제1 프레임(1frame) 및 제2 프레임(2frame)은 각각 액티브 구간 및 블랭크 구간을 포함할 수 있다. 제1 프레임(frame1)을 기준으로 설명하면, 제1 액티브 구간(act1)은 제1 프레임(frame1) 내에서 영상을 표시하기 위한 제1 영상 데이터(DATA1) 또는 제2 영상 데이터(DATA2)가 입력되는 구간으로 정의된다. 제1 블랭크 구간(blk1)은 당해 제1 프레임(frame1) 내에서 영상을 표시하기 위한 제1 영상 데이터(DATA1) 및 제2 영상 데이터(DATA2)가 입력되지 않는 구간으로 정의된다.
제k 화소부(PXk)는 제1 프레임(frame1) 동안 두 번의 턴 온 레벨을 갖는 제i 스캔 신호(Si)가 제공될 수 있다. 여기서, 턴 온 레벨은 제i 스캔 신호(Si)를 제공받은 트랜지스터가 턴 온 될 수 있는 레벨을 의미하며, 일 실시예로 로우 레벨일 수 있다. 두 번의 제i 스캔 신호(Si)가 제공되는 구간 사이에는 턴 온 레벨을 갖는 제i 센싱 신호(SEi)가 제공된다. 상기 턴 온 레벨의 제i 센싱 신호(SEi)가 제공되는 구간은 센싱 구간으로 정의된다. 한편, 제k 화소부(PXk)와 동일한 제i 스캔 신호(Si)를 제공받는 화소 행은 제1 프레임(frame1) 동안 두 번의 턴 온 레벨을 갖는 제i 스캔 신호(Si)가 제공될 수 있다. 이에 반해, 히스테리시스 측정이 필요하지 않은 화소부의 경우, 제1 프레임(frame1) 동안 한 번의 턴 온 레벨을 갖는 스캔 신호가 제공될 수 있다. 제1 화소부(PX1)를 예로 들면, 제1 화소부(PX1)는 제1 프레임(frame1) 동안 한 번의 턴 온 레벨을 갖는 제1 스캔 신호(S1)를 제공받을 수 있다.
이하, 제k 화소부(PXk) 및 제1 화소부(PX1)의 동작에 대해 보다 상세히 설명하기로 한다. 설명의 편의를 위해, 도 8 내지 도 10을 참조하여 제1 화소부(PX1)의 경우를 먼저 설명하기로 한다.
도 8을 참조하면, 제1 구동 구간(t1)동안, 더미 스캔 신호(S0)는 하이 레벨에서 로우 레벨로 전환된다. 제1 센싱 신호(SE1), 제1 스캔 신호(S1) 및 제1 발광 제어 신호(EM1)는 하이 레벨을 유지한다.
더미 스캔 신호(S0)가 하이 레벨에서 로우 레벨로 전환되면, 제1 화소부(PX1)의 제4 트랜지스터(T4)가 턴 온 된다. 제1 화소부(PX1)의 제4 트랜지스터(T4)는 초기화 전압(VINT)을 제1 노드(N1)에 제공할 수 있다. 여기서, 초기화 전압(VINT)의 레벨은 제1 노드(N1)를 초기화시킬 수 있을 정도로 충분히 낮게 설정될 수 있다. 제1 화소부(PX1)의 제4 트랜지스터(T4)의 게이트 전극은 상기 제1 노드(N1)와 전기적으로 연결되므로, 초기화 전압(VINT)으로 설정된다.
도 9를 참조하면, 제2 구동 구간(t2) 동안, 제1 스캔 신호(S1)는 하이 레벨에서 로우 레벨로 전환된다. 또한, 더미 스캔 신호(S0)는 로우 레벨에서 하이 레벨로 전환된다. 제1 센싱 신호(SE1) 및 제1 발광 제어 신호(EM1)는 하이 레벨을 유지한다.
이에 따라, 제1 화소부(PX1)의 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)가 턴 온 되며, 제4 트랜지스터(T4)가 턴 오프 된다. 제1 화소부(PX1)의 제3 트랜지스터(T3)가 턴 온 되면, 제1 트랜지스터(T1)는 다이오드(diode) 연결된다. 제1 화소부(PX1)의 제2 트랜지스터(T2)를 통해 제1 데이터 라인(DL1)으로부터 제공되는 제1 데이터 신호(D1)는 제3 노드(N3) 및 제3 트랜지스터(T3)를 경유하여, 제1 노드(N1)로 제공된다. 제1 화소부(PX1)의 제1 트랜지스터(T1)는 다이오드 연결 상태이므로, 제1 노드(N1)는 제1 데이터 신호(D1)에 대응되는 전압 및 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차전압이 전달된다. 즉, 제1 화소부(PX1)의 제1 노드(N1)는 제1 데이터 신호(D1)에 대응되는 전압 레벨에서 제1 화소부(PX1)의 제1 트랜지스터(T1)의 문턱 전압(Vth)의 절대값만큼 감소한 차전압이 제공된다.
제1 화소부(PX1)의 스토리지 커패시터(Cst)는 제1 노드(N1)에 제공된 상기 차전압과 제1 구동 전압(ELVDD) 사이의 전압 차에 대응하는 전하를 저장한다. 한편, 제1 화소부(PX1)의 제7 트랜지스터(T7)가 턴 온 되면, 제4 노드(N4)는 초기화 전압(VINT)으로 설정된다.
제3 구동 구간(t3)은 발광 구간으로 정의된다. 제3 구동 구간(t3) 동안, 제1 센싱 신호(SE1) 및 더미 스캔 신호(S0)는 하이 레벨을 유지한다. 제1 스캔 신호(S1)는 로우 레벨에서 하이 레벨로 전환된다. 제1 스캔 신호(S1)가 로우 레벨에서 하이 레벨로 전환된 이후, 제1 발광 제어 신호(EM1)는 하이 레벨에서 로우 레벨로 전환된다.
이에 따라, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 되며, 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)가 턴 오프 된다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 되면, 제1 구동 전압(ELVDD)으로부터 제5 트랜지스터(T5), 제1 트랜지스터(T1), 제6 트랜지스터(T6)를 경유하여, 유기 발광 다이오드(OLED)에 구동 전류가 흐르게 된다.
한편, 도 1에서 전술한 발광 구동부(140)가 일 실시예로 시프트 레지스터 등을 이용하여 형성되는 경우, 히스테리시스 측정이 수행되지 않는 제1 화소부(PX1)에도, 제k 화소부(PXk)의 히스테리시스 측정을 위해 필요한 제i 발광 제어 신호(EMi)의 전압 레벨 변화가 동일하게 적용될 수 있다. 즉, 제1 발광 제어 신호(EM1)도 제1 프레임(frmae1) 동안 두 번의 턴 온 레벨을 갖는 신호를 제1 화소부(PX1)에 제공할 수도 있다.
다음으로, 상기 히스테리시스 영역에 포함되는 제k 화소부(PXk)의 동작 과정을 도 11 내지 도 17을 참조하여 보다 상세히 설명하기로 한다. 다만, 도 8 내지 도 10에서 설명한 내용과 중복되는 설명은 생략하기로 한다.
제1 측정 구간(P1)동안, 제i-1 스캔 신호(Si-1)는 하이 레벨에서 로우 레벨로 전환된다. 제i 센싱 신호(SEi), 제i 스캔 신호(Si) 및 제i 발광 제어 신호(EMi)는 하이 레벨을 유지한다.
제i-1 스캔 신호(Si-1)가 하이 레벨에서 로우 레벨로 전환되면, 제k 화소부(PXk)의 제4 트랜지스터(T4)가 턴 온 된다. 제k 화소부(PXk)의 제4 트랜지스터(T4)는 초기화 전압(VINT)을 제1 노드(N1)에 제공할 수 있다. 제k 화소부(PXk)의 제4 트랜지스터(T4)의 게이트 전극은 초기화 전압(VINT)으로 설정된다. 즉, 제1 측정 구간(P1)은 초기화 구간이다.
도 12를 참조하면, 제2 측정 구간(P2)동안, 제i 스캔 신호(Si)는 하이 레벨에서 로우 레벨로 전환된다. 또한, 제i-1 스캔 신호(Si-1)는 로우 레벨에서 하이 레벨로 전환된다. 제i 센싱 신호(SEi) 및 제i 발광 제어 신호(EMi)는 하이 레벨을 유지한다.
이에 따라, 제k 화소부(PXk)의 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)가 턴 온 되며, 제4 트랜지스터(T4)가 턴 오프 된다. 제k 화소부(PXk)의 제3 트랜지스터(T3)가 턴 온 되면, 제1 트랜지스터(T1)는 다이오드(diode) 연결된다. 제j 데이터 라인(DLj)으로부터 제공된 제j 데이터 신호(Dj)는 제k 화소부(PXk)의 제2 트랜지스터(T2), 제3 노드(N3) 및 제3 트랜지스터(T3)를 경유하여, 제1 노드(N1)로 제공된다. 여기서, 제j 데이터 신호(Dj)는 측정 데이터(TDATA)에 대응되는 데이터 신호이다. 즉, 제1 트랜지스터(T1)의 소스 전극은 제j 데이터 라인(DLj)을 통해, 히스테리시스 측정을 위한 측정 데이터(TDATA)에 대응되는 제j 데이터 신호(Dj)를 제공받을 수 있다.
제k 화소부(PXk)의 제1 트랜지스터(T1)는 다이오드 연결 상태이므로, 제1 노드(N1)는 제j 데이터 신호(Dj)에 대응되는 전압 및 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차전압이 전달된다. 즉, 제k 화소부(PXk)의 제1 노드(N1)는 제j 데이터 신호(Dj)에 대응되는 전압 레벨에서 제k 화소부(PXk)의 제1 트랜지스터(T1)의 문턱 전압(Vth)의 절대값만큼 감소한 차전압이 제공된다. 스토리지 커패시터(Cst)는 제1 노드(N1)에 제공된 상기 차전압과 제1 구동 전압(ELVDD) 사이의 전압 차에 대응하는 전하를 저장한다. 즉, 제2 측정 구간(P2)은 제k 화소부(PXk)의 제1 트랜지스터(T1)의 히스테리시스 측정을 위한 측정 데이터(TDATA) 입력 구간이다.
한편, 타이밍 제어부(140)는 제2 측정 구간(P2)에서 제1 제어 신호(CONT1)를 통해 스캔 구동부(120)의 신호 출력을 제어할 수 있다. 보다 상세하게는, 로우 레벨의 제i 스캔 신호(Si)를 출력한 이후, 제i 스캔 신호(Si)에 후속하는 제i+1 스캔 신호(Si+1)의 출력을 하이 레벨로 유지할 수 있다. 제i+1 스캔 신호(Si+1)는 제4 구간(P4) 이후에 턴 온 레벨, 즉 로우 레벨로 전환된다.
또한, 타이밍 제어부(140)는 제2 측정 구간(P2) 및 제3 측정 구간(P3) 사이의 구간에서, 제3 제어 신호(CONT3)를 통해 발광 구동부(150)의 신호 출력을 제어할 수 있다. 보다 상세하게는, 하이 레벨의 제i 발광 제어 신호(EMi)를 출력한 이후, 제i 발광 제어 신호(EMi)에 후속하는 제i+1 발광 제어 신호의 출력을 로우 레벨로 유지할 수 있다.
다음으로, 제3 측정 구간(P3)에 대해 설명하기로 한다. 상기 제3 측정 구간(P3)은 히스테리시스 측정을 위한 구간이다.
도 13을 참조하면, 제3 측정 구간(P3) 동안, 제i 스캔 신호(Si)는 로우 레벨에서 하이 레벨로 전환된다. 또한, 제3 측정 구간(P3) 중에, 제i 발광 제어 신호(EMi)는 하이 레벨에서 로우 레벨로 전환된다. 또한, 제i 센싱 신호(SEi), 제i-1 스캔 신호(Si-1) 및 제i 스캔 신호(Si)는 하이 레벨을 유지한다.
이에 따라, 제k 화소부(PXk)의 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제7 트랜지스터(T7)가 턴 오프 되며, 제8 트랜지스터(T8) 및 제9 트랜지스터(T9)는 턴 오프 상태를 유지한다. 한편, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제3 측정 구간(P3) 중 턴 온 된다.
도 4 및 도 13을 함께 참조하여 설명하기로 한다. 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제8 트랜지스터(T8)가 턴 온 되면, 제1 구동 전압(ELVDD)이 제공되는 제5 트랜지스터(T5)의 소스 전극으로부터 제1 트랜지스터(T1), 제6 트랜지스터(T6), 제8 트랜지스터(T8)를 경유하여, 제j 데이터 라인(DLj)까지 전류 경로가 형성된다. 한편, 제3 측정 구간(P3)의 경우, 제2 스위치(133b)가 턴 온 됨에 따라, 센싱부(132) 및 제j 데이터 라인(DLj) 간의 신호 경로도 도통된다. 이에 따라, 연산 증폭부(132a1)의 제2 입력단은 제k 화소부(PXk)의 제8 트랜지스터(T8)를 통해, 제1 트랜지스터(T1)와 전기적으로 연결된다. 센싱 회로(132a)는 상기 센싱 전류(Isen)에 대응되는 전압 및 기준 전압(Vset)을 이용하여 생성되는 센싱 전압(Vsen)을 ADC(132b)로 제공할 수 있다. ADC(132b)는 상기 센싱 전압(Vsen)을 변환한 센싱 데이터(SDATA)를 타이밍 제어부(140)에 제공할 수 있다.
즉, 제3 측정 구간(P3) 동안 제8 트랜지스터(T8)가 턴 온 됨에 따라, 제k 화소부(PXk)의 제1 트랜지스터(T1)의 히스테리시스를 측정한 결과가 센싱 데이터(SDATA)로 타이밍 제어부(140)로 제공될 수 있다. 이를 통해, 히스테리시스 영역으로 판단된 제k 화소부(PXk)의 히스테리시스 측정이 제1 액티브 구간(act1) 중에 실시간으로 수행할 수 있다. 히스테리시스 측정이 제1 액티브 구간(act1) 중 실시간으로 수행됨에 따라, 제k 화소부(PXk)의 제1 트랜지스터(T1)의 히스테리시스의 측정 정확성 및 신호 대 잡음비(signal to noise ratio, SNR)을 향상시킬 수 있다.
도 14를 참조하면, 제4 측정 구간(P4) 중 제i 스캔 신호(Si)는 하이 레벨에서 로우 레벨로 전환된다. 또한, 제4 측정 구간(P4) 동안, 제i-1 스캔 신호(Si-1), 제i 센싱 신호(SEi) 및 제i 발광 제어 신호(EMi)는 하이 레벨을 유지한다.
이에 따라, 제k 화소부(PXk)의 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)가 턴 온 되며, 제4 트랜지스터(T4)가 턴 오프 된다. 제k 화소부(PXk)의 제3 트랜지스터(T3)가 턴 온 되면, 제1 트랜지스터(T1)는 다이오드(diode) 연결된다. 제k 화소부(PXk)의 제2 트랜지스터(T2)를 통해 제j 데이터 라인(DLj)으로부터 제공되는 제j 데이터 신호(Dj)는 제3 노드(N3) 및 제3 트랜지스터(T3)를 경유하여, 제1 노드(N1)로 제공된다. 여기서, 제j 데이터 신호(Dj)는 계조 데이터(ODATA)에 대응되는 데이터 신호이다. 즉, 제1 트랜지스터(T1)의 소스 전극은 제j 데이터 라인(DLj)을 통해, 제k 화소부(PXk)가 제1 프레임(frame1) 동안 발광해야할 계조 값을 갖는 제j 데이터 신호(Dj)를 제공받을 수 있다. 즉, 제4 측정 구간(P4)은 제k 화소부(PXk)의 원래 발광해야할 계조 값을 갖는 계조 데이터(ODATA) 입력 구간이다.
도 15를 참조하면, 제5 측정 구간(P5) 동안, 제i 스캔 신호(Si)는 로우 레벨에서 하이 레벨로 전환되며, 제i-1 스캔 신호(Si-1) 및 제i 센싱 신호(SEi)는 하이 레벨을 유지한다. 또한, 제5 측정 구간(P5) 중, 제i 발광 제어 신호(EMi)는 하이 레벨에서 로우 레벨로 전환된다.
이에 따라, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 되며, 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)가 턴 오프 된다. 또한, 제4 트랜지스터(T4) 및 제8 트랜지스터(T8)는 턴 오프 상태를 유지한다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 되면, 제1 구동 전압(ELVDD)으로부터 제5 트랜지스터(T5), 제1 트랜지스터(T1) 및 제6 트랜지스터(T6)를 경유하여, 유기 발광 다이오드(OLED)에 구동 전류가 흐르게 된다. 따라서, 제k 화소부(PXk)는 제5 측정 구간(P5)에서, 계조 데이터(ODATA)에 대응하는 계조 값으로 발광하게 된다. 즉, 제5 측정 구간(P5)은 발광 구간이다.
한편, 제1 구간(P1) 및 제3 구간(P3)동안 로우 레벨을 갖는 제i 스캔 신호(Si)가 두 번 제k 화소부(PXk)에 제공된다. 다만, 상기 로우 레벨을 갖는 제i 스캔 신호(Si)는 제k 화소부(PXk)의 다음 화소 행에 위치하는 제k+1 화소부(도면 미도시)에도 제공된다. 이에 따라, 제k+1 화소부는 제i 스캔 라인(SLi)으로부터 두 번의 로우 레벨을 갖는 제i 스캔 신호(Si)를 제공받을 수 있다. 이는 곧, 제k+1 화소부에 포함되는 제4 트랜지스터(T4)가 두 번 턴 온 되는 것을 의미하며, 이에 따라 제k+1 화소부는 제1 트랜지스터(T1)의 게이트 전극의 초기화를 2회 수행할 수 있다.
다음으로, 도 16 내지 도 18을 참조하여, 제2 프레임(frame2) 구간에서의 제k 화소부(PXk)의 동작에 대해 설명하기로 한다. 도 16 내지 도 18은 제2 프레임에서 제k 화소부의 동작을 설명하기 위한 도면이다. 다만, 도 8 내지 도 15에서 설명한 내용과 중복되는 설명은 생략하기로 한다.
제2 프레임(frame2)은 전술한 바와 같이 제1 프레임(frame1)에 후속하는 프레임이다. 여기서, 제2 프레임(frame2) 동안에는 히스테리시스 측정이 없는 것으로 가정하고, 제k 화소부(PXk)의 보상 동작에 대해 보다 상세히 설명하기로 한다.
도 16을 참조하면, 제1 보상 구간(C1)동안, 제i-1 스캔 신호(Si-1)는 하이 레벨에서 로우 레벨로 전환된다. 제i 센싱 신호(SEi), 제i 스캔 신호(Si) 및 제i 발광 제어 신호(EMi)는 하이 레벨을 유지한다. 이에 따라, 제k 화소부(PXk)의 제4 트랜지스터(T4)의 게이트 전극은 초기화 전압(VINT)으로 설정된다.
도 17을 참조하면, 제2 보상 구간(C2)동안, 제i 스캔 신호(Si)는 하이 레벨에서 로우 레벨로 전환된다. 또한, 제i-1 스캔 신호(Si-1)는 로우 레벨에서 하이 레벨로 전환된다. 제i 센싱 신호(SEi) 및 제i 발광 제어 신호(EMi)는 하이 레벨을 유지한다.
이에 따라, 제k 화소부(PXk)의 제2 트랜지스터(T2), 제3 트랜지스터(T3) 및 제7 트랜지스터(T7)가 턴 온 되며, 제4 트랜지스터(T4)가 턴 오프 된다. 제k 화소부(PXk)의 제3 트랜지스터(T3)가 턴 온 되면, 제1 트랜지스터(T1)는 다이오드(diode) 연결된다. 제j 데이터 라인(DLj)으로부터 제공된 제j 데이터 신호(Dj)는 제k 화소부(PXk)의 제2 트랜지스터(T2), 제3 노드(N3) 및 제3 트랜지스터(T3)를 경유하여, 제1 노드(N1)로 제공된다. 여기서, 제j 데이터 신호(Dj)는 보상 데이터(CDATA)에 대응되는 데이터 신호이다. 즉, 제1 트랜지스터(T1)의 소스 전극은 제1 프레임(frmae1)에서 측정된 히스테리시스가 반영된 보상 데이터(CDATA)에 대응되는 제j 데이터 신호(Dj)를 제공받을 수 있다.
도 18을 참조하면, 제3 보상 구간(C3) 동안, 제i 스캔 신호(Si)는 로우 레벨에서 하이 레벨로 전환되며, 제i-1 스캔 신호(Si-1) 및 제i 센싱 신호(SEi)는 하이 레벨을 유지한다. 또한, 제3 보상 구간(C3) 중, 제i 발광 제어 신호(EMi)는 하이 레벨에서 로우 레벨로 전환된다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온 되면, 제1 구동 전압(ELVDD)으로부터 제5 트랜지스터(T5), 제1 트랜지스터(T1) 및 제6 트랜지스터(T6)를 경유하여, 유기 발광 다이오드(OLED)에 구동 전류가 흐르게 된다. 따라서, 제k 화소부(PXk)는 제5 측정 구간(P5)에서, 보상 데이터(CDATA)에 대응하는 계조 값으로 발광하게 된다. 즉, 제k 화소부(PXk)는 히스테리시스가 보상된 보상 데이터(CDATA)를 제공받음으로써, 히스테리시스에 따른 순간 잔상을 개선할 수 있다.
한편, 본 명세서에서는 제1 내지 제3 보상 구간(C1 내지 C3)이 제1 프레임(frame1)에 후속하는 제2 프레임(frame2)에 위치하는 것으로 예시하였으나, 반드시 이에 제한되는 것은 아니다. 예를 들어, 제1 내지 제3 보상 구간(C1 내지 C3)은 제1 프레임(frame1)에 바로 후속하는 제2 프레임(frame2)이 아니라, 그 다음 프레임에 위치할 수도 있다.
또한, 도 1 내지 도 15에서는 제1 화소부(PX1)가 제1 내지 제8 트랜지스터(T1 내지 T8)을 포함하는 것으로 설명하였으나, 이에 제한되는 것은 아니다. 즉, 보상 트랜지스터인 제3 트랜지스터(T3), 초기화 트랜지스터인 제4 트랜지스터(T4), 발광 제어 트랜지스터인 제5 및 제6 트랜지스터(T5, T6) 및 바이패스 트랜지스터인 제7 트랜지스터(T7) 중 적어도 일부는 생략될 수도 있다.
다음으로, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에 대해 설명하기로 한다.
도 19는 도 2에 도시한 제k 화소부의 다른 실시예를 나타낸 등가 회로도이다. 도 1 내지 도 18에서 설명한 내용과 중복되는 설명은 생략하기로 한다.
도 19를 참조하면, 제8 트랜지스터(T8)는 제j 데이터 라인(DLj)이 아니라, 별도의 제j 센싱 라인(CLj)과 연결될 수 있다. 즉, 제k 화소부(PXk')는 제j 데이터 신호(Dj)가 제공되는 제j 데이터 라인(DLj)과, 제1 트랜지스터(T1)의 히스테리시스 측정을 위한 제j 센싱 라인(CLj)을 구분할 수 있다. 상기 제j 센싱 라인(CLj)은 도 3에서 전술한 센싱부(132)와 직접 연결될 수 있다.
도 20은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 동작을 설명하기 위한 도면이다.
도 20에 도시한 유기 발광 표시 장치는 도 7에 도시한 유기 발광 표시 장치의 구동 방법과는 달리, 제2 프레임(frame2)에서 보상 및 히스테리시스 측정이 모두 수행되는 점에서 차이가 있다.
즉, 제2 프레임(frame2)에 보상 데이터(CDATA)에 대응되는 제j 데이터 신호(Dj)가 제공되는 것과 독립적으로, 제k 화소부(PXk)를 제외한 나머지 화소부에 히스테리시스 특성 측정이 수행될 수도 있다.
도 20의 제i 스캔 신호(Si)는 제k 화소부(PXk)에 제공되는 것으로 가정한다. 또한, 도 20의 제i+1 스캔 신호(Si+1)는 제k+1 화소부(PXk+1)에 제공되는 것으로 가정한다. 여기서, 제k+1 화소부(PXk+1)는 제k 화소부(PXk)의 다음 행에 배치되되, 동일한 데이터 신호를 제공받는 화소부이다. 또한, 제k 화소부(PXk)는 제1 프레임(frame1)에서 히스테리시스 측정이 수행되는 화소부이며, 제k+1 화소부(PXk+1)는 제2 프레임(frmae2)에서 히스테리시스 측정이 수행되는 화소부이다.
도 20을 참조하면, 제k 화소부(PXk)는 제1 구간(M1)에서 제1 측정 데이터(TDATA1)를 제공받을 수 있다. 상기 제1 측정 데이터(TDATA1)를 기초로, 제k 화소부(PXk)의 히스테리시스 측정이 제2 구간(M2)에서 수행될 수 있다. 한편, 제k 화소부(PXk)는 제3 구간(M3)에서 제공받은 제1 계조 데이터(ODATA1)를 기초로 발광을 수행한다.
제4 구간(M4)에서 제k 화소부(PXk)는 제2 프레임(fmame2)에서 측정된 히스테리시스를 기초로 생성된 제1 보상 데이터(CDATA1)를 제공받을 수 있다. 이와는 독립적으로, 제k+1 화소부(PXk+1)는 제5 구간(M5)에서 제2 측정 데이터(TDATA2)를 제공받을 수 있다. 상기 제2 측정 데이터(TDATA2)를 기초로, 제k+1 화소부(PXk+1)의 히스테리시스 측정이 제6 구간(M6)에서 수행될 수 있다. 제k+1 화소부(PXk+1)는 제7 구간(M7)에서 제공받은 제2 계조 데이터(ODATA2)를 기초로, 발광을 수행한다.
즉, 제2 프레임(frame2)에서 제k 화소부(PXk)의 경우, 히스테리시스가 보상된 제1 보상 데이터(CDATA1)를 제공받는 반면, 제k+1 화소부(PXk+1)의 경우, 제2 측정 데이터(TDATA2)를 기초로 히스테리시스 측정이 이루어질 수 있다.
한편, 당해 프레임 내에서 하나의 화소부만 히스테리시스 측정이 수행되는 것으로 예를 들어 설명하였으나, 이에 제한되는 것은 아니다. 즉, 적어도 두 개의 화소부의 히스테리시스 측정이 당해 프레임 내에서 동시에 수행될 수도 있다. 여기서 두 개의 화소부는 서로 다른 행에 배치될 수도 있으며 서로 동일한 행에 배치될 수도 있다. 한편, 당해 프레임 내에서 적어도 두 개의 화소부의 히스테리시스 측정이 수행되는 경우, 액티브 구간 및 블랭크 구간의 길이는 조절될 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 표시부;
120: 스캔 구동부;
130: 데이터 구동 회로;
131: 데이터 구동부;
132: 센싱부;
140: 타이밍 제어부;
150: 발광 제어부;
160: 전원 공급부;

Claims (20)

  1. 유기 발광 소자, 상기 유기 발광 소자에 공급되는 구동 전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터의 일 전극 및 데이터 라인을 전기적으로 연결하는 스캔 트랜지스터, 및 상기 유기 발광 소자의 제1 전극 및 상기 데이터 라인을 전기적으로 연결하는 센싱 트랜지스터를 포함하는 제1 화소부;
    상기 제1 화소부의 다음 행에 위치하여 상기 유기 발광 소자, 상기 구동 트랜지스터, 상기 스캔 트랜지스터, 및 상기 센싱 트랜지스터를 포함하는 제2 화소부;
    상기 데이터 라인을 통해 상기 스캔 트랜지스터의 일 전극에 연결되는 데이터 구동부; 및
    제1 내지 제n 스캔 라인(n은 2 이상의 자연수) 중 제i 스캔 라인(i는 1 이상 n 미만의 자연수)을 통해 상기 제1 화소부의 상기 스캔 트랜지스터의 제어 전극에 연결되고, 제i+1 스캔 라인을 통해 상기 제2 화소부의 상기 스캔 트랜지스터의 제어 전극에 연결되는 스캔 구동부를 포함하고,
    상기 제1 화소부의 상기 스캔 트랜지스터는 제1 구간 및 제2 구간에서 턴 온 되고, 상기 제1 화소부의 상기 센싱 트랜지스터는 상기 제1 구간 및 상기 제2 구간의 사이에 위치하는 제3 구간에서 턴 온 되며,
    상기 제2 화소부의 상기 스캔 트랜지스터는 상기 제1 구간부터 상기 제2 구간까지 턴-오프되고,
    상기 제1 내지 제3 구간은 일 프레임(frame)에 포함되는 유기 발광 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 데이터 구동부는 상기 제1 구간에 측정 데이터에 대응되는 제1 데이터 신호를 상기 제1 화소부에 제공하고, 상기 제2 구간에 계조 데이터에 대응되는 제2 데이터 신호를 상기 제2 화소부에 제공하는 유기 발광 표시 장치.
  4. 제3항에 있어서,
    상기 제1 화소부의 상기 센싱 트랜지스터는 상기 제3 구간에, 상기 제1 데이터 신호에 대응되는 상기 구동 트랜지스터의 구동 전류를 측정하는 유기 발광 표시 장치.
  5. 제1항에 있어서,
    상기 제1 및 제2 화소부 각각의 상기 구동 트랜지스터는 제1 노드와 연결되는 제어 전극 및 상기 유기 발광 소자와 전기적으로 연결되는 타 전극을 포함하며,
    상기 제1 및 제2 화소부 각각의 상기 센싱 트랜지스터는 상기 구동 트랜지스터의 타 전극과 연결되는 일 전극 및 상기 데이터 라인과 연결되는 타 전극을 포함하는 유기 발광 표시 장치.
  6. 제5항에 있어서, 상기 제1 화소부는,
    상기 제i 스캔 라인과 연결되는 제어 전극, 상기 제1 노드와 연결되는 일 전극 및 상기 구동 트랜지스터의 타 전극과 연결되는 보상 트랜지스터; 및
    초기화 전압을 제공받는 일 전극 및 상기 제1 노드와 연결되는 타 전극을 포함하는 초기화 트랜지스터를 더 포함하는 유기 발광 표시 장치.
  7. 제1항에 있어서,
    상기 제2 화소부는 상기 제2 구간 이후에 상기 제i+1 스캔 라인으로부터 턴 온 레벨을 갖는 스캔 신호를 제공받는 유기 발광 표시 장치.
  8. 제1항에 있어서,
    상기 제2 화소부는 상기 제i 스캔 라인과 연결되는 제어 전극 및 초기화 전압을 제공받는 일 전극을 갖는 보상 트랜지스터와, 상기 보상 트랜지스터의 타 전극과 연결되는 제어 전극을 갖는 구동 트랜지스터를 포함하고,
    상기 제2 화소부의 구동 트랜지스터의 제어 전극은 상기 초기화 전압이 상기 제1 구간 및 상기 제3 구간에 제공되는 유기 발광 표시 장치.
  9. 유기 발광 소자, 상기 유기 발광 소자에 공급되는 구동 전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터의 일 전극 및 데이터 라인을 전기적으로 연결하는 스캔 트랜지스터, 및 상기 유기 발광 소자의 제1 전극 및 상기 데이터 라인을 전기적으로 연결하는 센싱 트랜지스터를 포함하는 제1 화소부;
    상기 제1 화소부의 다음 행에 위치하여 상기 유기 발광 소자, 상기 구동 트랜지스터, 상기 스캔 트랜지스터, 및 상기 센싱 트랜지스터를 포함하는 제2 화소부;
    상기 데이터 라인을 통해 상기 스캔 트랜지스터의 일 전극에 연결되는 데이터 구동부; 및
    제1 내지 제n 스캔 라인(n은 2 이상의 자연수) 중 제i 스캔 라인(i는 1 이상 n 미만의 자연수)을 통해 상기 제1 화소부의 상기 스캔 트랜지스터의 제어 전극에 연결되고, 제i+1 스캔 라인을 통해 상기 제2 화소부의 상기 스캔 트랜지스터의 제어 전극에 연결되는 스캔 구동부를 포함하고,
    상기 제1 화소부의 상기 스캔 트랜지스터는 상기 데이터 구동부로부터 제1 구간 동안 측정 데이터를 기초로 한 제1 데이터 신호를 제공받고, 제2 구간 동안 계조 데이터를 기초로 한 제2 데이터 신호를 제공받으며,
    상기 제2 화소부의 상기 스캔 트랜지스터는 상기 제1 구간부터 상기 제2 구간까지 상기 데이터 구동부로부터 데이터 신호를 제공받지 않으며,
    상기 제1 화소부의 상기 센싱 트랜지스터는 상기 제1 구간 및 상기 제2 구간 사이에 위치하는 제3 구간에서 턴 온 되며,
    상기 제1 내지 제3 구간은 제1 프레임(frame)에 포함되는 유기 발광 표시 장치.
  10. 제9항에 있어서,
    상기 제1 화소부의 상기 스캔 트랜지스터는 상기 제1 구간 및 상기 제2 구간 각각에서 턴 온 되는 유기 발광 표시 장치.
  11. 제9항에 있어서, 상기 제1 화소부는,
    상기 센싱 트랜지스터의 일 전극은 상기 구동 트랜지스터의 타 전극과 연결되는 유기 발광 표시 장치.
  12. 제11항에 있어서,
    외부로부터 제공받은 영상 신호를 기초로, 히스테리시스 영역을 판단하는 타이밍 제어부를 더 포함하고,
    상기 히스테리시스 영역에 상기 제1 화소부가 포함되는 경우, 상기 제1 화소부의 상기 센싱 트랜지스터는 상기 제3 구간 동안 상기 제1 데이터 신호에 대응되는 센싱 전압을 측정하는 유기 발광 표시 장치.
  13. 제12항에 있어서,
    상기 타이밍 제어부는 상기 센싱 전압을 기초로 보상 데이터를 생성하고,
    상기 데이터 구동부는 상기 보상 데이터를 기초로 한 제3 데이터 신호를 상기 제1 화소부의 상기 스캔 트랜지스터의 일 전극에 제공하는 유기 발광 표시 장치.
  14. 제13항에 있어서,
    상기 제1 화소부의 상기 스캔 트랜지스터의 일 전극은 상기 제1 프레임에 후속하는 제2 프레임 동안 상기 제3 데이터 신호를 제공받는 유기 발광 표시 장치.
  15. 유기 발광 소자, 상기 유기 발광 소자에 공급되는 구동 전류를 제어하는 구동 트랜지스터, 상기 구동 트랜지스터의 일 전극 및 데이터 라인을 전기적으로 연결하는 스캔 트랜지스터, 및 상기 유기 발광 소자의 제1 전극 및 상기 데이터 라인을 전기적으로 연결하는 센싱 트랜지스터를 갖는 제1 화소부, 상기 제1 화소부의 다음 행에 위치하여 상기 유기 발광 소자, 상기 구동 트랜지스터, 상기 스캔 트랜지스터, 및 상기 센싱 트랜지스터를 포함하는 제2 화소부, 제1 내지 제n 스캔 라인(n은 2 이상의 자연수) 중 제i 스캔 라인(i는 1 이상 n 미만의 자연수)을 통해 상기 제1 화소부에 연결되고, 제i+1 스캔 라인을 통해 상기 제2 화소부에 연결되는 스캔 구동부, 및 센싱 라인을 통해 상기 제1 화소부에 연결되는 센싱 신호 제공부를 포함하는 유기 발광 표시 장치의 구동 방법에 있어서,
    제1 구간 동안, 상기 스캔 구동부가 상기 제1 화소부의 상기 스캔 트랜지스터의 제어 전극에 턴 온 레벨을 갖는 스캔 신호를 제공하는 단계;
    상기 제1 구간에 후속하는 제2 구간 동안, 상기 스캔 구동부가 상기 제1 화소부의 상기 스캔 트랜지스터의 제어 전극에 턴 온 레벨을 갖는 스캔 신호를 제공하는 단계;
    상기 제1 구간과 상기 제2 구간 사이에 위치하는 제3 구간 동안, 상기 센싱 신호제공부가 상기 제1 화소부의 상기 센싱 트랜지스터의 제어 전극에 턴 온 레벨을 갖는 센싱 신호를 제공하는 단계; 및
    상기 제1 구간부터 상기 제2 구간 동안, 상기 스캔 구동부가 상기 제2 화소부의 상기 스캔 트랜지스터의 제어 전극에 턴 오프 레벨을 갖는 스캔 신호를 제공하는 단계를 포함하고,
    상기 제1 내지 제3 구간은 제1 프레임(frame)에 포함되는 유기 발광 표시 장치의 구동방법.
  16. 제15항에 있어서,
    상기 제1 화소부의 상기 스캔 트랜지스터의 일 전극은 데이터 라인을 통해, 상기 제1 구간 동안 측정 데이터를 기초로 한 제1 데이터 신호를 제공받고, 상기 제2 구간 동안 계조 데이터를 기초로 한 제2 데이터 신호를 제공받는 유기 발광 표시 장치의 구동방법.
  17. 제16항에 있어서,
    상기 제1 및 제2 화소부 각각의 상기 센싱 트랜지스터의 일 전극은 상기 구동 트랜지스터의 타 전극과 전기적으로 연결되는 유기 발광 표시 장치의 구동방법.
  18. 제17항에 있어서,
    상기 제1 화소부의 상기 센싱 트랜지스터는 상기 제3 구간 동안, 상기 제1 데이터 신호에 대응되는 센싱 전압을 측정하는 유기 발광 표시 장치의 구동방법.
  19. 제18항에 있어서,
    상기 제1 화소부의 상기 센싱 트랜지스터는 상기 제3 구간 동안 상기 측정된 센싱 전압을 상기 데이터 라인에 제공하는 유기 발광 표시 장치의 구동방법.
  20. 제19항에 있어서,
    상기 제1 화소부의 상기 스캔 트랜지스터의 일 전극은, 상기 제1 프레임에 후속하는 제2 프레임 동안, 상기 센싱 전압을 기초로 생성된 보상 데이터에 대응되는 데이터 신호를 제공받는 유기 발광 표시 장치의 구동방법.
KR1020170125226A 2017-09-27 2017-09-27 유기 발광 표시 장치 및 그 구동방법 KR102615016B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170125226A KR102615016B1 (ko) 2017-09-27 2017-09-27 유기 발광 표시 장치 및 그 구동방법
US15/869,459 US10755635B2 (en) 2017-09-27 2018-01-12 Organic light-emitting display device and related driving method
EP18170243.2A EP3462434A1 (en) 2017-09-27 2018-05-01 Organic light-emitting display device and related driving method
CN201810948748.2A CN109559685B (zh) 2017-09-27 2018-08-20 有机发光显示装置和相关驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170125226A KR102615016B1 (ko) 2017-09-27 2017-09-27 유기 발광 표시 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20190036578A KR20190036578A (ko) 2019-04-05
KR102615016B1 true KR102615016B1 (ko) 2023-12-18

Family

ID=62104142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170125226A KR102615016B1 (ko) 2017-09-27 2017-09-27 유기 발광 표시 장치 및 그 구동방법

Country Status (4)

Country Link
US (1) US10755635B2 (ko)
EP (1) EP3462434A1 (ko)
KR (1) KR102615016B1 (ko)
CN (1) CN109559685B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108492779A (zh) * 2018-03-15 2018-09-04 业成科技（成都）有限公司 整合外部处理器的有机发光二极体像素电路及其驱动方法
CN109102778A (zh) 2018-11-15 2018-12-28 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
KR20200077197A (ko) * 2018-12-20 2020-06-30 엘지디스플레이 주식회사 게이트 구동부를 포함한 전계발광 표시장치
CN113678187B (zh) * 2019-04-19 2023-02-28 夏普株式会社 显示装置及其制造方法
KR20200142160A (ko) * 2019-06-11 2020-12-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
TWI703554B (zh) * 2019-07-11 2020-09-01 友達光電股份有限公司 具影像掃描功能之顯示裝置與掃描方法
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
US11244604B2 (en) * 2020-01-15 2022-02-08 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Pixel compensation circuit, display substrate, and display device
CN111276102B (zh) * 2020-03-25 2021-03-09 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR20230026592A (ko) * 2021-08-17 2023-02-27 삼성디스플레이 주식회사 표시 장치
KR20230058234A (ko) 2021-10-22 2023-05-03 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187268A1 (en) 2013-12-30 2015-07-02 Lg Display Co., Ltd. Organic light emitting display
US20160086544A1 (en) 2014-09-19 2016-03-24 Lg Display Co., Ltd. Organic light emitting display device
US20160321990A1 (en) 2015-04-30 2016-11-03 Samsung Display Co., Ltd. Organic light-emitting diode display
US20170061877A1 (en) 2015-08-24 2017-03-02 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224702B2 (ja) * 2006-03-13 2013-07-03 キヤノン株式会社 画素回路、及び当該画素回路を有する画像表示装置
CN102568423B (zh) * 2012-01-05 2015-08-26 福建华映显示科技有限公司 显示面板的闸极驱动电路
KR102083458B1 (ko) * 2013-12-26 2020-03-02 엘지디스플레이 주식회사 유기발광 표시장치
KR102171866B1 (ko) * 2014-02-25 2020-10-30 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102230928B1 (ko) * 2014-10-13 2021-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187268A1 (en) 2013-12-30 2015-07-02 Lg Display Co., Ltd. Organic light emitting display
US20160086544A1 (en) 2014-09-19 2016-03-24 Lg Display Co., Ltd. Organic light emitting display device
US20160321990A1 (en) 2015-04-30 2016-11-03 Samsung Display Co., Ltd. Organic light-emitting diode display
US20170061877A1 (en) 2015-08-24 2017-03-02 Samsung Display Co., Ltd. Pixel circuit and organic light emitting display device having the same

Also Published As

Publication number Publication date
US20190096321A1 (en) 2019-03-28
KR20190036578A (ko) 2019-04-05
US10755635B2 (en) 2020-08-25
CN109559685A (zh) 2019-04-02
CN109559685B (zh) 2023-06-16
EP3462434A1 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
KR102615016B1 (ko) 유기 발광 표시 장치 및 그 구동방법
KR102472310B1 (ko) 유기 발광 표시 장치
JP6654363B2 (ja) 有機発光表示装置
KR102149984B1 (ko) 표시 장치 및 그 구동 방법
JP6261757B2 (ja) 画素回路、画素、この画素を含むアクティブマトリックス有機発光ダイオード表示装置及びその駆動方法
US9105236B2 (en) Light emitting display device
US10380940B2 (en) Organic light-emitting diode display
US10311767B2 (en) Display device and method of sensing characteristics of thin film transistors having different types of electrical characteristics
KR102028504B1 (ko) 보상회로를 포함하는 유기발광 표시장치
KR102226422B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
CN105096820A (zh) 有机发光二极管显示装置及其驱动方法
KR20110124656A (ko) 유기 발광 표시 장치 및 그의 구동방법
KR20170060219A (ko) 유기 발광 표시 장치
US20220157247A1 (en) Pixel driving circuit and driving method therefor, display panel and display device
US11881178B2 (en) Light emitting display device and method of driving same
KR20210084097A (ko) 표시 장치
KR102278599B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
CN110264958B (zh) 显示装置
KR102279014B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
KR102660305B1 (ko) 표시 장치
KR102486082B1 (ko) 전계 발광 표시장치와 그 픽셀 회로
KR20210074065A (ko) 표시 장치
KR20210012826A (ko) 표시장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant