KR20070086787A - 내부 전극 패턴의 형성 방법 및 이것을 이용한 적층 세라믹전자 부품의 제조 방법 - Google Patents

Abstract

소정의 패턴 형상의 내부 전극을 형성하는 방법으로서, 제 1 지지체(20) 상에 금속 분말을 주성분으로 하는 금속 페이스트를 도포하여 도전체층(12)을 형성하는 단계와, 제 2 지지체(30) 상에 소정의 내부 전극 패턴에 대하여 네거티브한 패턴 형상의 수지층(13)을 형성하는 단계와, 제 1 지지체(20) 위의 도전체층(12)과 제 2 지지체(30) 위의 수지층(13)을 대향하도록 중첩시켜 압착하는 단계와, 압착된 제 1 지지체(20)로부터 제 2 지지체(30)를 박리하는 단계를 갖고, 네거티브한 패턴 형상의 도전체층(121)을 제 2 지지체(30) 상에 전사하는 것으로, 제 1 지지체(20) 상에, 소정의 내부 전극 패턴(14)을 형성하는 방법이다. 두께 편차가 작아 매우 평탄한 내부 전극 패턴을 소정의 형상으로 정밀하게 형성할 수 있다.

Description

내부 전극 패턴의 형성 방법 및 이것을 이용한 적층 세라믹 전자 부품의 제조 방법{METHOD FOR FORMING INTERNAL ELECTRODE PATTERN AND METHOD FOR MANUFACTURING MULTILAYER CERAMIC ELECTRONIC COMPONENT USING SAME}

본 발명은, 예컨대 적층 세라믹 콘덴서 등의 적층 세라믹 전자 부품에 이용되는 내부 전극 패턴의 형성 방법 및 이것을 이용한 적층 세라믹 전자 부품의 제조 방법에 관한 것이다.

종래, 대표적인 적층 세라믹 전자 부품인 적층 세라믹 콘덴서의 내부 전극 패턴의 형성 방법으로서는, 금속 페이스트를 스크린 인쇄나 그라비아 인쇄 등의 인쇄 공법에 의해 형성하는 방법이 알려져 있다. 예컨대, 일본 특허 공개 공보 평성 제2-192707호에는 스크린 인쇄에 의해 내부 전극 패턴을 형성하는 방법이 기재되어 있고, 또한, 일본 특허 공개 공보 2004-111729호에는 그라비아 인쇄에 의해 내부 전극 패턴을 형성하는 방법이 기재되어 있다.

특히 최근에는, 적층 세라믹 콘덴서에 있어서 소형 대용량화가 강하게 요구되고 있다. 그리고, 적층 세라믹 콘덴서의 대용량화를 도모하기 위해, 세라믹층 및 내부 전극층의 그 이상의 박층화, 고적층화가 요구되고 있다. 그러나, 상기의 인쇄 공법에 의한 내부 전극 패턴의 형성 방법에서는, 인쇄한 내부 전극 패턴의 표면에 요철을 발생시키기 쉽다. 내부 전극의 표면이 평탄하지 않기 때문에, 내부 전극을 얇게 형성한 경우에는, 내부 전극층이 불연속으로 되어 전극 조각을 발생시켜 소망의 용량을 얻을 수 없다고 하는 문제가 있어, 내부 전극층의 박층화가 곤란한 과제를 갖고 있었다.

본 발명은, 소정의 패턴 형상의 내부 전극을 형성하는 방법으로서, 제 1 지지체 상에 금속 분말을 주성분으로 하는 금속 페이스트를 도포하여 도전체층을 형성하는 단계와, 제 2 지지체 상에 내부 전극 패턴에 대하여 네거티브한 패턴 형상의 수지층을 형성하는 단계와, 제 1 지지체 상의 도전체층과 제 2 지지체 상의 수지층을 대향하도록 중첩시켜 지지체를 압착하는 단계와, 제 2 지지체를 박리하여, 네거티브한 패턴 형상의 도전체층이 제 2 지지체 상에 전사됨으로써, 제 1 지지체 상에, 소정의 패턴 형상의 내부 전극이 형성된다.

이에 따라, 두께 편차가 작아 매우 평탄한 내부 전극 패턴을 소망의 형상으로 정밀하게 형성할 수 있다.

또한, 본 발명은, 본 발명의 내부 전극 패턴 형성 방법을 이용하여 내부 전극을 제작하여, 제작된 내부 전극과 세라믹 시트를 교대로 거듭 적층하는 세라믹 전자 부품의 제조 방법으로서, 필름 상에 세라믹 분체와 바인더를 포함하는 세라믹 시트를 형성하는 단계와, 본 발명의 내부 전극 패턴 형성 방법에 의해, 지지체 상에 내부 전극 패턴을 형성하는 단계와, 내부 전극을 형성한 지지체와 세라믹 시트를 형성한 필름을 교대로 적층하여 적층체를 형성하는 단계와, 제작된 적층체를 소성하는 단계를 갖는 세라믹 전자 부품의 제조 방법이다.

이에 따라, 두께 편차가 작아 매우 평탄한 내부 전극 패턴을 실현할 수 있다. 그 결과, 세라믹 시트 중으로 내부 전극이 물리적으로 침입하는 일이 없어지기 때문에, 쇼트 불량이 발생하지 않는다. 또한, 소성 후의 내부 전극층은 연속하여 형성되기 때문에 내부 전극 조각을 발생시키는 경우도 없고, 우수한 품질의 전자 부품을 양품률(yield rate) 좋게 제조할 수 있다.

도 1은 본 발명의 일 실시예에 있어서의, 필름 상에 형성한 세라믹 시트의 단면도,

도 2는 본 발명의 일 실시예에 있어서의, 제 1 지지체 상에 형성한 도전체층의 단면도,

도 3은 본 발명의 일 실시예에 있어서의, 제 2 지지체 상에 형성한 수지층의 단면도,

도 4는 본 발명의 일 실시예에 있어서의, 내부 전극 패턴의 형성 방법을 설명하기 위한 단면도,

도 5는 본 발명의 일 실시예에 있어서의, 제 1 지지체 상에 형성한 내부 전 극 패턴의 단면도,

도 6은 본 발명의 일 실시예에 있어서의, 적층체의 단면도,

도 7은 본 발명의 일 실시예에 있어서의, 세라믹 전자 부품의 제조 방법을 나타내는 흐름도이다.

부호의 설명

10 : 필름 11 : 세라믹 시트

12 : 도전체층

121 : 네거티브한 패턴 형상의 도전체층

13 : 수지층 14 : 내부 전극 패턴

15 : 적층체 20 : 제 1 지지체

30 : 제 2 지지체

이하, 본 발명의 실시예에 있어서의 내부 전극 패턴의 형성 방법과 이것을 이용한 적층 세라믹 전자 부품의 제조 방법에 대하여, 적층 세라믹 콘덴서의 제조 방법을 예로 도면을 참조하여 상세히 설명한다.

(실시예)

본 발명의 실시예에 있어서의 적층 세라믹 콘덴서의 제조 방법에 대하여, 도 7을 참조하여 설명한다.

우선, 티탄산 바륨을 주성분으로 하여, 이것에 희토류 원소의 산화물이나 SiO₂, MgO, MnO₂ 등의 첨가물을 가한 세라믹 원료 분말을 혼합하여, 필요에 따라 가소(假燒)나 분쇄를 함으로써 세라믹 분체를 제작했다.

이 세라믹 분체와, 폴리비닐부티랄 수지나 아크릴 수지 등의 바인더, 프탈산에스테르 등의 가소제, 초산부틸 등의 용제를 혼합하여 세라믹 슬러리(ceramic slurry)를 제작했다.

이 세라믹 슬러리를 닥터블레이드 등의 방법을 이용하여, 도 1에 도시하는 바와 같이 폴리에틸렌 테레프탈레이트(이하 PET라고 약칭한다) 등의 필름(10) 상에 도포, 건조하여 세라믹 시트(11)를 제작했다(S10). 이 때의 세라믹 시트(11)의 두께는 3.0㎛으로 했다. 이 세라믹 시트(11)는 소성되면 유기물이 소실하여, 적층 세라믹 콘덴서의 유전체층으로 된다.

다음에, 내부 전극(14)의 제작 공정(S20)에 대하여 설명한다.

최초에, 주성분으로 되는 금속 니켈 분말과, 폴리비닐부티랄 수지나 아크릴 수지 등의 바인더, 프탈산에스테르 등의 가소제, 및 초산부틸 등의 용제를 혼합하여 니켈 페이스트를 제작했다. 이 니켈 페이스트를 다이코터 등의 장치를 이용하여, 도 2에 도시하는 바와 같이 PET 필름 등의 제 1 지지체(20) 상에 도포, 건조하여 도전체층(12)을 형성했다. 이 때의 도전체층(12)의 두께는 1.5㎛으로 했다(제 1 단계 S21).

또한, 한편, 폴리비닐부티랄 수지와 가소제 등을 포함하는 수지 페이스트를 제작하고, 그라비아 인쇄 등의 방법을 이용하여, 도 3에 도시하는 바와 같이 PET 필름 등의 제 2 지지체(30) 상에, 내부 전극의 비형성 부분에 대응하는 패턴의 수지층(13)을 제작했다(제 2 단계 S22). 내부 전극의 비형성 부분에 대응하는 패턴이란, 소정의 형상의 내부 전극 패턴에 대하여 네거티브한 형상의 패턴인 것을 말하고, 이하 네거티브 패턴 부분이라 부른다.

다음에, 제 1 지지체(20)와 제 2 지지체(30)를, 도전체층(12)과 수지층(13)이 대향하는 상태로 중첩시킨 후, 제 1 지지체(20)와 제 2 지지체(30)를 가압하여 압착했다(제 3 단계 S23). 압착한 형태를, 도 4의 왼쪽 절반에 나타낸다.

그 후, 도 4에 도시하는 바와 같이, 제 1 지지체(20)로부터 제 2 지지체(30)를 박리했다. 박리에 의해, 수지층(13)에 고착한 내부 전극 비형성 부분(네거티브 패턴 부분)의 도전체층(121)이, 제 2 지지체(30)에 부착되어 제거된다(제 4 단계 S24). 그 결과, 수지층(13)에 고착되어 있지 않던 부분의 전극 패턴(14)만이 제 1 지지체(20) 상에 남아, 내부 전극 패턴(14)이 형성된다(도 5). 환언하면, 내부 전극 패턴(14)에 대하여 네거티브한 패턴 형상의 도전체층(121)이 제 2 지지체(30)에 전사되어, 제 1 지지체(20)로부터 제거된다.

이 내부 전극 패턴(14)은, 소성된 후에 적층 세라믹 콘덴서의 내부 전극으로 된다.

여기서, 네거티브 패턴 부분의 도전체층(121)의 제거에 대하여 설명한다. 본 실시예에 있어서, 도전체층(12)은 금속 니켈 분말과 바인더 수지와의 조성물로 구성되어 있다. 즉, 도전체층(12)은 증착 등으로 형성한 금속 박막과 비교하여 금속 분말끼리의 결합력이 매우 작기 때문에, 네거티브 패턴 부분의 도전체층(121)을 용이하게 제거할 수 있다. 또한 네거티브 패턴 부분을 제거한 후의 내부 전극 패턴(14)을 관찰한 바, 도전체층(121)측에 여분으로 전사된 부분은 없어, 정확한 패턴 형상을 얻을 수 있었다. 내부 전극 패턴(14)의 두께에 대하여 표면 거칠기 측정기를 이용하여 측정한 결과, 내부 전극의 두께는 1.5±0.02㎛의 범위 내에 있어 매우 평탄한 내부 전극 패턴이 얻어졌다.

본 실시예에서는, 상기에서 제작한 세라믹 시트(11)와 내부 전극 패턴(14)을 교대로 적층하여, 내부 전극 패턴(14)의 층수가 300층인 적층체(15)를 제작했다(적층체 형성 단계 S30). 또, 도 6에서는 설명을 위해, 내부 전극 패턴(14)을 9층만 기재하고 있다.

그 후, 소성 후에 3.2㎜×1.6㎜의 치수가 되도록 소정의 치수로 적층체를 절단하고, 소성하여 개편의 소결체를 얻는다(소성 단계 S40).

이 소결체의 내부 전극이 노출한 양단면에 외부 전극을 형성하여, 본 실시예1에 있어서의 적층 세라믹 콘덴서의 완성품을 얻었다.

또한 한편, 비교예로서, 금속 니켈 분말을 주성분으로 하는 니켈 페이스트를 이용하여 스크린 인쇄법에 의해 본 실시예와 마찬가지의 패턴 형상의 내부 전극 패턴을 PET 필름 상에 형성하여 제작했다. 이 내부 전극 패턴의 두께에 관해서도, 표면 거칠기 측정기를 이용하여 측정했다. 측정된 두께는 1.5±0.14㎛였다.

이상의 측정 결과로부터, 본 실시예의 제조 방법을 이용하여 제작한 내부 전 극은, 종래의 제조 방법으로 제작한 내부 전극과 비교하여, 두께 편차가 작아 요철이 적은 내부 전극 패턴인 것을 확인할 수 있었다.

비교예의 내부 전극 패턴과 세라믹 시트(11)를 교대로 적층하여, 내부 전극 패턴(14)의 층수가 300층인 적층체를 제작하고, 절단, 소결함으로써, 3.2㎜×1.6㎜의 치수의 소결체를 얻었다. 이 소결체의 내부 전극이 노출한 양단면에 외부 전극을 형성하여, 비교예의 적층 세라믹 콘덴서를 얻었다.

얻어진 본 실시예에 있어서의 적층 세라믹 콘덴서, 및 비교예의 적층 세라믹 콘덴서에 대하여, 정전 용량의 편차 및 쇼트 불량율을 평가했다.

쇼트 불량율에 대해서는, 시료 200개에 대하여 절연 저항계를 이용하여 저항치를 측정하고, 저항치가 10³Ω 이하의 개수를 백분률로 나타내어 쇼트 불량율로 했다.

정전 용량에 대해서는, 상기의 평가에서 쇼트 불량을 제외한 시료 100개를 20℃의 항온조 속에서 주파수 1kHz, 입력 신호 레벨 1.0 Vrms에서 측정하고, 그 최대값과 최소값의 차 R를 정전 용량의 편차로서 평가했다.

본 실시예 1 및 비교예의 적층 세라믹 콘덴서에 대한 정전 용량의 편차 및 쇼트 불량율의 평가 결과를, 내부 전극 패턴의 두께의 측정 결과와 함께 표 1에 나타낸다.

표 1의 결과로부터 분명하듯이, 비교예의 적층 세라믹 콘덴서에서는, 정전 용량의 편차 R가 1.4㎛로 커지고 있고, 또한, 쇼트 불량율도 12%로 매우 많이 발생하고 있었다. 한편, 본 실시예의 적층 세라믹 콘덴서에서는, 정전 용량의 편차 R가 0.2㎛로 매우 작을 뿐만 아니라, 쇼트 불량율도 0%로 전혀 쇼트 불량의 발생이 없어, 우수한 품질의 제품을 양품률 좋게 제작할 수 있었다.

비교예의 적층 세라믹 콘덴서의 내부 전극 패턴은, 종래의 스크린 인쇄법을 이용하여 형성되어 있기 때문에, 내부 전극의 두께 편차가 크고, 또한 내부 전극의 표면의 요철도 컸다. 그 때문에, 내부 전극이 세라믹 시트 중으로 물리적으로 침입하여 쇼트 불량을 생기게 했다. 그것에 덧붙여, 소성 후의 내부 전극층이 불연속으로 되어 내부 전극 조각을 발생시켰기 때문에, 소망의 용량을 얻을 수 없어 정전 용량의 편차가 커진 것으로 생각된다.

한편, 본 실시예의 적층 세라믹 콘덴서에서는, 제 1 지지체(20) 상에 형성한 도전체층(12) 중 네거티브 패턴 부분의 도전체층(121)을 제 2 지지체(30) 상의 수지층(13)과 동시에 제거하는 것으로, 제 1 지지체(20) 상에 내부 전극 패턴(14)을 형성하고 있다. 그 결과, 전극의 두께 편차가 작고, 매우 평탄한 전극을 얻을 수 있다. 따라서, 전극이 세라믹 시트 중으로 물리적으로 침입하는 일이 없기 때문에 쇼트 불량을 발생시키지 않는다. 또한, 내부 전극 패턴의 두께의 평균치를 비교예와 같이 얇게 형성한 경우에도, 소성 후의 내부 전극층은 연속하여 형성되어 내부 전극 조각을 발생시키지 않고, 소망의 용량을 얻을 수 있었다.

또, 본 실시예에서는, 내부 전극 패턴을 형성하기 위한 도전체층으로서 금속 니켈 분말을 주성분으로 하는 니켈 페이스트를 이용한 예를 나타내었지만, 니켈의 이외에 은, 동, 팔라듐, 백금 등의 금속 페이스트를 이용하여도 동일한 효과를 얻을 수 있다.

또한, 적층 세라믹 전자 부품의 예로서, 적층 세라믹 콘덴서의 제조 방법에 대하여 설명했지만, 적층 세라믹 콘덴서의 이외에 적층 써미스터(thermistor), 적층 배리스터(varistor), 적층 인덕터 등의 적층 세라믹 전자 부품의 제조에 있어서도 동일한 효과를 얻을 수 있다.

또, 도 7의 흐름도는, 각 단계를 모두 시계열로 정렬하여 기재하고 있는 것은 아니다. 압착에 관계되는 제 3 단계 S23의 후에, 박리에 관계되는 제 4 단계 S24가 행하여지는 것이나, 적층체 형성 단계 S30 후에, 소성 단계 S40을 행하는 등의 공정의 전후를 교체할 수는 없다. 한편, 예컨대, 제 1 단계 S21과 제 2 단계 S22의 전후를 교체하거나, 세라믹 시트 형성 단계 S10과 내부 전극 형성 단계 S20의 전후를 교체하는 것은 가능하다.

본 발명의 내부 전극 패턴의 형성 방법을 이용하는 것에 의해, 두께 편차가 작아 매우 평탄한 내부 전극 패턴을 소망의 형상으로 정밀하게 형성할 수 있다. 또한, 본 발명의 적층 세라믹 전자 부품의 제조 방법을 이용하는 것에 의해, 두께 편차가 작아 매우 평탄한 내부 전극 패턴을 제공할 수 있다. 또한, 전극 재료가 세라믹 시트 중으로 물리적으로 침입하는 것을 없앨 수 있기 때문에 쇼트 불량이 발생하지 않는다. 또한, 얇은 내부 전극 패턴을 형성하는 경우에도, 소성 후의 내부 전극층을 연속하여 형성할 수 있기 때문에 내부 전극 조각을 발생시키는 경우도 없고, 우수한 품질의 제품을 양품률 좋게 제조할 수 있다.

본 발명에 관한 내부 전극 패턴의 형성 방법과 이것을 이용한 적층 세라믹 전자 부품의 제조 방법은, 박층화, 고적층화가 요구되고 있는 적층 세라믹 전자 부품의 제조 방법으로서 특히 유용하다.

Claims (2)

1. 소정의 패턴 형상의 내부 전극을 형성하는 내부 전극 패턴의 형성 방법으로서,

   제 1 지지체 상에 금속 분말과 바인더를 포함하는 금속 페이스트를 도포하여 도전체층을 형성하는 제 1 단계와,

   제 2 지지체 상에, 내부 전극의 상기 소정 패턴에 대하여 네거티브한 패턴 형상의 수지층을 형성하는 제 2 단계와,

   상기 제 1 지지체와 상기 제 2 지지체를, 상기 도전체층과 상기 수지층이 대향하는 상태로 중첩시킨 상태에서, 압착하는 제 3 단계와,

   압착된 상기 제 1 지지체로부터 상기 제 2 지지체를 박리하는 단계

   를 포함하고,

   상기 네거티브한 패턴 형상의 도전체층이 상기 제 2 지지체 상에 전사되는 것에 의해, 상기 제 1 지지체 상에 내부 전극 패턴을 형성하는

   내부 전극 패턴의 형성 방법.
2. 세라믹 시트와 내부 전극 패턴이 교대로 겹쳐 적층되는 세라믹 전자 부품의 제조 방법으로서,

   상기 내부 전극 패턴의 제작은,

   제 1 지지체 상에 금속 분말과 바인더를 포함하는 금속 페이스트를 도포하여 도전체층을 형성하는 제 1 단계와,

   제 2 지지체 상에, 내부 전극의 상기 소정 패턴에 대하여 네거티브한 패턴 형상의 수지층을 형성하는 제 2 단계와,

   상기 제 1 지지체와 상기 제 2 지지체를, 상기 도전체층과 상기 수지층이 대향하는 상태로 중첩시킨 상태에서, 압착하는 제 3 단계와,

   서로 압착된 상기 제 1 지지체와 상기 제 2 지지체를 박리함으로써, 상기 네거티브한 패턴 형상의 도전체층이 상기 제 2 지지체 상에 전사되는 것에 의해, 상기 제 1 지지체 상에 내부 전극 패턴을 형성하는 제 4 단계

   를 포함하고,

   필름 상에 세라믹 분체와 바인더를 포함하는 세라믹 시트를 형성하는 단계와,

   상기 내부 전극 패턴을 형성한 제 1 지지체와, 상기 세라믹 시트를 형성한 필름을 교대로 적층하여 적층체를 형성하는 단계와,

   상기 적층체를 소성하는 단계

   를 더 갖는 적층 세라믹 전자 부품의 제조 방법.

Images