KR20070082484A - 픽셀 구조체 제조 방법 - Google Patents

픽셀 구조체 제조 방법 Download PDF

Info

Publication number
KR20070082484A
KR20070082484A KR1020060072067A KR20060072067A KR20070082484A KR 20070082484 A KR20070082484 A KR 20070082484A KR 1020060072067 A KR1020060072067 A KR 1020060072067A KR 20060072067 A KR20060072067 A KR 20060072067A KR 20070082484 A KR20070082484 A KR 20070082484A
Authority
KR
South Korea
Prior art keywords
layer
patterned photoresist
type
transparent conductive
photoresist layer
Prior art date
Application number
KR1020060072067A
Other languages
English (en)
Other versions
KR100801522B1 (ko
Inventor
이-웨이 리
칭-윤 추
Original Assignee
퀀타 디스플레이 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀀타 디스플레이 인크 filed Critical 퀀타 디스플레이 인크
Publication of KR20070082484A publication Critical patent/KR20070082484A/ko
Application granted granted Critical
Publication of KR100801522B1 publication Critical patent/KR100801522B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

픽셀 구조체 제조 방법이 제공된다. 이 방법은 다음 단계들을 포함한다. 제1 포토마스크가 기판상에 소스/드레인을 형성하기 위해 사용된다. 제2 포토마스크가 상기 기판상에 투명 도전층 및 채널층을 각각 형성하기 위해 두 번 사용된다. 상기 투명 도전층은 상기 소스/드레인의 일 영역을 덮고 그것과 전기적으로 연결되며, 상기 투명 도전층의 패턴과 상기 채널층의 패턴은 상보적인 패턴들이다. 그 후, 유전층이 기판 상부에 형성되어 상기 투명 도전층 및 채널층을 덮는다. 제3 포토마스크가 상기 유전층 상에 게이트를 형성하기 위해 사용된다.
픽셀 구조체(pixel structure), 포토마스크(photomask), 투명 도전층, 채널층

Description

픽셀 구조체 제조 방법{MANUFACTURING METHOD FOR PIXEL STRUCTURE}
도 1a 내지 도 1e는 종래의 픽셀 구조체 제조 방법의 단계들을 보여주는 개략적인 단면도들이다.
도 2a 내지 도 2m은 본 발명의 일 실시예에 따른 픽셀 구조체를 제조하기 위한 단계들을 보여주는 개략적인 단면도들이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 유전층을 제거하기 위한 단계들을 보여주는 개략적인 단면도들이다.
도 4a 및 도 4d는 본 발명의 다른 실시예에 따른 유전층을 제거하기 위한 단계들을 보여주는 개략적인 단면도들이다.
도 5a는 본 발명의 일 실시예에 따른 단자(terminal) 구조체를 보여주는 도면이다.
도 5b는 도 5a의 A-A' 선을 따라 취해진 단면도이다.
본 발명은 반도체 소자 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 픽셀 구조체 제조 방법에 관한 것이다.
비디오 통신 기술의 상당한 진보에 수반하여, 매우 다양한 표시 소자들이 이동 전화기, 노트북 컴퓨터, 디지털 카메라 및 개인 휴대 정보단말기(PDA)를 포함하는 모든 종류의 소비자용 전자 제품들에서 표시 스크린으로 사용되어 왔다. 오늘날, 액정 표시 장치(LCD) 및 유기 발광 다이오드(OLED) 표시 장치가 경량, 간소화된 몸체 및 저전력 소모 때문에 다양한 유형의 표시 장치들 중에서 두 개의 가장 대중적인 주류 제품이 되었다. 액정 표시장치 또는 유기 발광 다이오드(OLED) 표시 장치를 제조하는 방법은, 반도체 공정으로 기판상에 픽셀 어레이(pixel array)를 형성하는 것을 포함한다. 픽셀 어레이 내의 다양한 픽셀들의 표시색을 조정함으로써, 표시장치는 풍부한 색상 및 고품질의 이미지들을 만들 수 있다.
도 1a 내지 도 1e는 종래의 픽셀 구조체를 제조하는 단계들을 보여주는 개략적인 단면도들이다. 도 1a에 도시된 바와 같이, 제1 포토마스크(210)가 기판(50) 상에 소스(source; 110) 및 드레인(drain; 120)을 형성하기 위해 사용된다. 그 후, 도 1b에 도시된 바와 같이, 제2 포토마스크(220)가 기판(50) 및 상기 소스(110)와 드레인(120)의 일 영역 상에 채널층(130)을 형성하기 위해 사용된다. 도 1c에 도시된 바와 같이, 제1 유전층(140)이 상기 기판(50) 상부에 형성되어 소스(110), 드레인(120) 및 채널층(130)을 덮는다. 그 후, 제3 마스크(230)를 사용하여, 게이트(150)가 제1 유전층(140) 상에 형성된다. 도 1d에 도시된 바와 같이, 제2 유전층(160)이 제1 유전층(140) 및 게이트(150) 상에 형성된다. 그 후, 제4 포토마스크(240)가 제1 유전층(140) 및 제2 유전층(160) 내의 드레인(120)의 일 영역을 노출시키는 콘택창(170)을 형성하기 위해 사용된다. 도 1e에 도시된 바와 같이, 제5 포토마스크(250)가 제2 유전층(160) 상부에 투명 도전층(180)을 형성하기 위해 사용된다. 투명 도전층(180)이 드레인(120)에 전기적으로 연결되도록, 투명 도전층(180)의 일부가 콘택창(170)을 채운다. 이 단계까지, 픽셀 구조체(100)를 제조하는 공정이 완성된다.
따라서, 픽셀 구조체(100)를 만들기 위한 주 비용은 포토마스크들의 제조에 있다. 종래 기술에 있어서, 픽셀 구조체(100)를 제조하는 공정에 다섯 개의 다른 포토마스크들이 사용되므로 제조비용이 거의 경감될 수 없다. 더욱이, 더 많은 소자들을 수용하기 위해 기판 크기가 증가함에 따라, 픽셀 구조체(100)를 형성하기 위해 더 큰 포토마스크가 활용되어야 한다. 궁극적으로, 픽셀 구조체(100)를 생산하는 비용은 더욱더 증가할 것이다.
따라서, 본 발명의 적어도 하나의 목적은 생산 비용을 낮출 수 있는 픽셀 구조체를 제조하기 위한 방법을 제공하는 것이다.
상기 목적 및 다른 장점들을 달성하기 위해, 그리고 본 발명의 목적에 따라, 여기서 구체화되고 개략적으로 설명되는 바와 같이, 본 발명은 픽셀 구조체를 제조하기 위한 방법을 제공한다. 상기 방법은, 제1 포토마스크를 사용하여 기판상에 소스/드레인을 형성하고; 제2 포토마스크를 사용하여 상기 기판 상부에 투명 도전층 및 채널층을 형성하되, 상기 투명 도전층은 상기 소스/드레인의 일 영역을 덮고 그것에 전기적으로 연결되고, 또한 상기 투명 도전층의 패턴 및 상기 채널층의 패턴 은 상보적인(complementary) 패턴들이고; 상기 기판 상부에 유전층을 형성하여 상기 투명 도전층 및 상기 채널층을 덮고; 제3 포토마스크를 사용하여 상기 유전층 상에 게이트를 형성하는 단계들을 포함한다.
본 발명의 일 실시예에 있어서, 상기 투명 도전층 및 상기 채널층을 형성하는 단계는, 상기 기판 상부에 투명 도전 재료층을 형성하여 상기 소스/드레인을 덮고; 상기 제2 포토마스크를 사용하여 상기 투명 도전 재료층 상에 제1형의 패터닝된 포토레지스트층을 형성하고; 상기 제1형의 패터닝된 포토레지스트층을 마스크로 사용하여 상기 투명 도전 재료층의 일 영역을 제거해서 상기 투명 도전층을 형성하고; 상기 제1형의 패터닝된 포토레지스트층을 제거하고; 상기 기판 상부에 채널 재료층을 형성하고; 상기 제2 포토마스크를 사용하여 상기 채널 재료층 상부에 제2형의 패터닝된 포토레지스트층을 형성하되, 상기 제2형의 패터닝된 포토레지스트층 및 상기 제1형의 패터닝된 포토레지스트층은 서로 다른 유형이고; 상기 제2형의 패터닝된 포토레지스트층을 마스크로 사용하여 상기 채널 재료층의 일영역을 제거해서 상기 채널층을 형성하고; 상기 제2형의 패터닝된 포토레지스트층을 제거하는 단계들을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1형의 패터닝된 포토레지스트층은 양성(positive, 포지티브) 포토레지스트로 형성되고 상기 제2형의 패터닝된 포토레지스트층은 음성(negative, 네거티브) 포토레지스트로 형성된다.
본 발명의 일 실시예에 있어서, 상기 제1형의 패터닝된 포토레지스트층은 음성 포토레지스트로 형성되고 상기 제2형의 패터닝된 포토레지스트층은 양성 포토레 지스트로 형성된다.
본 발명의 일 실시예에 있어서, 상기 투명 도전층 및 상기 채널층을 형성하는 단계는, 상기 기판 상부에 채널 재료층을 형성하여 상기 소스/드레인을 덮고; 상기 제2 포토마스크를 사용하여 상기 채널 재료층 상부에 제2형의 패터닝된 포토레지스트층을 형성하고; 상기 제2형의 패터닝된 포토레지스트층을 마스크로 사용하여 상기 채널 재료층의 일 영역을 제거해서 상기 채널층을 형성하고; 상기 제2형의 패터닝된 포토레지스트층을 제거하고; 상기 기판 상부에 투명 도전 재료층을 형성하고; 상기 제2 포토마스크를 사용하여 상기 투명 도전 재료층 상에 제1형의 패터닝된 포토레지스트층을 형성하되, 상기 제1형의 패터닝된 포토레지스트층 및 상기 제2형의 패터닝된 포토레지스트층은 서로 다른 유형이고; 상기 제1형의 패터닝된 포토레지스트층을 마스크로 사용하여 상기 투명 도전 재료층의 일영역을 제거해서 상기 투명 도전층을 형성하고; 상기 제1형의 패터닝된 포토레지스트층을 제거하는 단계들을 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1형의 패터닝된 포토레지스트층은 양성 포토레지스트로 형성되고 상기 제2형의 패터닝된 포토레지스트층은 음성 포토레지스트로 형성된다.
본 발명의 일 실시예에 있어서, 상기 제1형의 패터닝된 포토레지스트층은 음성 포토레지스트로 형성되고 상기 제2형의 패터닝된 포토레지스트층은 양성 포토레지스트로 형성된다.
본 발명의 일 실시예에 있어서, 상기 소스/드레인을 형성하는 단계 후에, 상 기 제1 포토마스크를 사용하여 상기 소스/드레인 상부에 오믹 콘택층을 형성하는 것을 더 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트를 형성하는 단계 후에, 상기 제1 포토마스크를 사용하여 상기 유전층 및 상기 게이트 상부에 패터닝된 포토레지스트층을 형성하고; 상기 패터닝된 포토레지시트층을 마스크로 사용하여 상기 유전층의 일 영역을 제거해서 패터닝된 유전층을 형성하되, 상기 패터닝된 유전층은 상기 투명 도전층의 일 영역을 노출시키고; 상기 패터닝된 포토레지스트층을 제거하는 것을 더 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트를 형성하는 단계 후에, 상기 게이트와 상기 소스/드레인이 부분적으로 겹치는 상기 게이트 및 상기 유전층 상부에 포토레지스트층을 형성하고; 상기 소스/드레인 및 상기 게이트를 마스크로 사용하여 상기 포토레지스트층을 패터닝하여 패터닝된 포토레지스트층을 형성하고; 상기 패터닝된 포토레지스트층을 마스크로 사용하여 상기 유전층의 일 영역을 제거해서 패터닝된 유전층을 형성하되, 상기 패터닝된 유전층은 상기 투명 도전층의 일 영역을 노출시키고; 상기 패터닝된 포토레지스트층을 제거하는 것을 더 포함한다.
요약하면, 상기 픽셀 구조체를 제조하기 위해 다섯 개의 포토마스크들을 사용해야하는 종래기술과 대비하여, 본 발명에서는 단지 세 개의 포토마스크들이 요구된다. 그러므로 전체 생산 비용이 상당히 절감될 수 있다.
앞선 일반적인 설명 및 다음의 상세한 설명은 모두 예로써 설명되는 것이며, 청구된 바와 같은 본 발명의 상세한 설명을 제공하기 위한 것이다. 한편, 본 발명 의 이해를 돕기 위해 도면들이 본 명세서에 포함되어 그 일부를 구성한다. 도면들은 본 발명의 실시예들을 예시하며 설명과 함께 본 발명의 원리들을 설명하는데 기여한다.
본 발명의 바람직한 실시예들에 대해 상세하게 참조될 것이며, 본 발명의 예들이 도면들에 예시된다. 가능한 한, 동일한 참조번호들이 동일하거나 유사한 구성요소들을 지시하기 위해 도면들 및 설명에서 사용된다.
도 2a 내지 도 2m은 본 발명의 일 실시예에 따른 픽셀 구조체를 제조하기 위한 방법을 보여주는 개략적인 단면도들이다. 도 2a에 도시된 바와 같이, 도전층(510)이 기판(60) 상부에 형성된다. 도전층(510)은 알루미늄(Al), 몰리브덴(Mo), 질화몰리브덴(MoN), 티탄(Ti), 질화티탄(TiN), 크롬(Cr), 질화크롬(CrN) 또는 이들의 조합으로 이루어진 군으로부터 선택된 재료를 사용하여 제조될 수 있다. 본 실시예에 있어서, 도전층(510)은 티탄/알루미늄/질화티탄의 3층으로 된 적층 구조일 수 있으며, 상기 알루미늄은 바람직하게 500Å~2000Å 사이의 두께를 갖고, 상기 티탄 또는 상기 질화티탄층은 300Å~1000Å 사이의 두께를 갖는다. 그 후, 포토레지스트층(520)이 상기 도전층(510) 상부에 형성된다. 그 뒤, 제1 포토마스크(410)가 마스크로 사용되어 상기 포토레지스트층(520)을 노광한다.
도 2b에 도시된 바와 같이, 포토레지스트층(520)은 현상되어 패터닝된 포토레지스트층(522)을 형성한다. 본 실시예에 있어서, 포토레지스트층(520)은 음성 포토레지스트층일 수 있으며, 따라서 상기 포토레지스트층(520)의 노광된 영역이 상기 현상 공정 후에 제거되지 않는다. 그 후, 도 2c에 도시된 바와 같이, 상기 패터 닝된 포토레지스트층(522)을 식각 마스크로 사용함으로써, 도전층(510)의 일 영역을 제거하고 소스(310) 및 드레인(320)을 형성하기 위해 식각 공정이 수행된다. 그 후, 도 2d에 도시된 바와 같이, 패터닝된 포토레지스트층(522)을 제거하기 위해 스트립(stripping) 공정이 수행된다. 따라서, 제1 포토마스크(410)를 사용하여 기판(60) 상에 소스(310) 및 드레인(320)을 형성하기 위한 단계들이 완료된다(도 2a ~ 2d).
소스(310) 및 드레인(320)의 전기적 성능을 강화하기 위해, 도 2e에 도시된 바와 같이, 오믹 콘택층(ohmic contact layer; 330)이 상기 제1 포토마스크를 사용하여 소스(310) 및 드레인(320) 상부에 형성된다. 오믹 콘택층(330)을 형성하기 위한 단계들은 앞의 방법과 매우 유사하므로, 자세한 설명은 생략한다. 본 실시예에 있어서, 오믹 콘택층(330)은 500Å~4000Å 사이의 바람직한 두께를 갖고 고농도 도핑된 비결정 실리콘층(n+ α-Si)일 수 있다. 더욱이, 본 발명에 있어서 상기 오믹 콘택층(330)을 형성하기 위해 다른 공정들이 또한 사용될 수 있다. 예컨대, (도 2a에 도시된 바와 같이) 도전층(510)을 형성한 후에, 오믹 콘택 재료층(도시하지 않음)이 상기 도전층(510) 상부에 형성된다. 그 후, 포토레지스트층(520)이 상기 오믹 콘택 재료층 상부에 형성된다. 그 뒤, 상기 포토레지스트층(520)에 대해 노광 공정 및 현상 공정이 차례로 수행되어 패터닝된 포토레지스트층(522)을 형성한다. 그 후, 식각 공정이 수행되어 상기 도전층(510)의 일 영역을 제거하고 소스(310) 및 드레인(320)을 형성한다. 최종적으로, (도 2e에 도시된 바와 같이) 패터닝된 포토레지스트층(522)을 제거하기 위해 스트립 공정이 수행된다.
도 2f에 도시된 바와 같이, 투명 도전 재료층(530)이 기판(60) 상부에 형성되어 소스(310) 및 드레인(320)을 덮는다. 투명 도전 재료층(530)은 인디움틴산화물(indium tin oxide; ITO) 또는 인디움아연산화물(indium zinc oxide; IZO)을 사용하여 형성되고 500Å~3000Å 사이의 바람직한 두께를 갖는다. 그 후, 제2 포토마스크(420)를 사용하여, 제1형의 패터닝된 포토레지스트층(540)이 투명 도전 재료층(530) 상부에 형성된다. 상기 제1형의 패터닝된 포토레지스트층(540)은 양성 포토레지스트층일 수 있다. 그 후, 도 2g에 도시된 바와 같이, 제1형의 패터닝된 포토레지스트층(540)을 마스크로 사용하여, 투명 도전 재료층(530)의 일 영역이 제거되어 투명 도전층(340)을 형성한다. 투명 도전층(340)은 소스(310) 및 드레인(320)의 일 영역을 덮고 그것에 전기적으로 연결된다. 다음, 도 2h에 도시된 바와 같이, 스트립 공정에 수행되어 제1형의 패터닝된 포토레지스트층(540)을 제거하고, 그 결과 (도 2f ~ 2h에 도시된 바와 같이) 제2 포토마스크(420)를 사용하여 기판(60) 상부에 투명 도전층(340)을 형성하기 위한 단계들이 완료된다.
도 2i에 도시된 바와 같이, 채널 재료층(550)이 기판(60) 상부에 형성되어 소스(310), 드레인(320) 및 투명 도전층(340)을 덮는다. 채널 재료층(550)은 500Å~4000Å 사이의 바람직한 두께를 갖는 비결정 실리콘(α-Si)일 수 있다. 그 후, 상기 제2 포토마스크(420)를 사용하여, 제2형의 패터닝된 포토레지스트층(560)이 채널 재료층(550) 상부에 형성된다. 제2형의 패터닝된 포토레지스트층(560)은 음성 포토레지스트층일 수 있다. 그 후, 도 2j에 도시된 바와 같이, 제2형의 패터닝된 포토레지스트층(560)을 마스크로 사용하여, 채널 재료층(550)의 일 영역이 제거되 어 채널층(350)을 형성한다. 채널층(350)은 소스(310) 및 드레인(320)의 일 영역을 덮는다. 더욱이, 채널층(350)의 패턴과 투명 도전층(340)의 패턴은 상보적인 패턴들이다. 다음에, 도 2k에 도시된 바와 같이, 스트립 공정이 수행되어 제2형의 패터닝된 포토레지스트층(560)이 제거되고, 그 결과 (도 2i ~ 2k에 도시된 바와 같이) 제2 포토마스크(420)를 사용하여 기판(60) 상부에 채널층(350)을 형성하기 위한 단계들을 완료한다.
본 발명에 있어서, 투명 도전층(340) 및 채널층(350)을 형성하는 순서는 고정되지 않는다. 달리 말해, 투명 도전층(340)을 형성하기 위한 도 2f ~ 2h에 도시된 바와 같은 단계들에 앞서, 채널층(350)을 형성하기 위한 도 2i ~ 2k에 도시된 바와 같은 단계들이 먼저 수행될 수 있다. 이에 더하여, 제1형의 패터닝된 포토레지스트층(540) 및 제2형의 패터닝된 포토레지스트층(550)이 서로 바뀔 수 있다. 즉, 제1형의 패터닝된 포토레지스트층(540)이 음성 포토레지스트층이고 제2형의 패터닝된 포토레지스트층(560)이 양성 포토레지스트층일 수 있다. 명백하게도, 본 실시예에 있어서, 제2 포토마스크(420) 내의 투명 및 불투명 영역들은 이에 따라 조정된다. 당업자라면 적합한 공정순서를 제공할 수 있으므로, 단계들에 대한 상세한 설명은 생략한다.
도 2l에 도시된 바와 같이, 유전층(360)이 기판(60) 상부에 형성된다. 유전층(360)은 질화실리콘(SiNx), 산화실리콘(SiOx) 또는 산질화실리콘(SiOxNy)을 사용하여 형성된다. 더욱이, 유전층(360)은 바람직하게 1500Å~4000Å 사이의 두께를 갖 고, 바람직하게 300℃를 초과하지 않는 성장 온도에서 플라즈마 강화 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 공정으로 형성된다.
도 2m에 도시된 바와 같이, 제3 포토마스크(430)가 유전층(360) 상부에 게이트(370)를 형성하기 위해 사용된다. 유전층(360) 상부에 게이트(370)를 형성하기 위한 단계들은 도 2a ~ 2d에 도시된 단계들과 유사하므로, 상세한 설명은 반복하지 않는다. 게이트(370)는 알루미늄(Al), 몰리브덴(Mo), 질화몰리브덴(MoN), 티탄(Ti), 질화티탄(TiN), 크롬(Cr), 질화크롬(CrN) 또는 이들의 조합으로 이루어진 군으로부터 선택된 재료를 사용하여 제조된다. 본 실시예에 있어서, 게이트(370)는 또한, 질화티탄/알루미늄/티탄/질화티탄의 4층으로 적층된 구조일 수 있다. 상기 알루미늄층은 바람직하게 500Å~2000Å 사이의 두께를 갖고 상기 티탄 또는 질화티탄층은 바람직하게 300Å~1000Å 사이의 두께를 갖는다.
앞의 단계들을 완료한 후, 본 발명의 픽셀 구조체(300)가 완전하게 형성된다. 본 발명은 단지 제1 포토마스크(410), 제2 포토마스크(420) 및 제3 포토마스크(430)를 포함하는 세 개의 포토마스크들을 사용하여 픽셀 구조체(300)를 형성하기 때문에, 제조비용이 상당히 절감된다. 더욱이, 본 발명에 있어서, 제2 포토마스크(420)는 양성 및 음성 포토레지스트 상에 포토리소그래피 공정(photolithographic process)을 수행하기 위해 두 번 사용되어 투명 도전층(340) 및 채널층(350)을 각각 형성한다. 그러므로 요구되는 포토마스크 수가 감소된다.
양질의 투명 효과를 갖는 픽셀 구조체(300)를 제공하기 위해, 투명 도전층(340) 상부의 유전층(360)의 일 영역이 제거될 수 있다. 도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 유전층을 제거하기 위한 단계들을 보여주는 개략적인 단면도들이다. 도 3a는 도 2m으로부터 이어진다. 도 3a에 도시된 바와 같이, 제1 포토마스크(410)가 유전층(360) 및 게이트(370) 상부에 패터닝된 포토레지스트층(570)을 형성하기 위해 사용된다. 도 3b에 도시된 바와 같이, 패터닝된 포토레지스트층(570)을 마스크로 사용하여, 유전층(360)의 일 영역을 제거해서 패터닝된 유전층(362)을 형성하기 위해 식각 공정이 수행된다. 패터닝된 유전층(362)은 투명 도전층(340)의 일 영역을 노출시킨다.
본 실시예의 앞의 식각 공정에 있어서, 게이트(370)가 식각 공정에서 제거되는 것을 방지하기 위해 고 선택비를 갖는 건식 식각 공정이 사용될 수 있다. 더욱 상세하게는, 기체 에천트(etchant)는 6플루오르화황(SF6)/4플루오르화탄소(CF4)/질소(N2)/산소(O2)를 포함하는 그룹일 수 있다. 또한, 공정 압력이 1~5 mTorr일 때, 상기 식각 공정이 게이트 구조체(370)를 손상시키지 않도록 유전층(360)과 게이트(370) 사이의 식각 선택비는 2.0 ~ 3.0 이다. 도 3c에 도시된 바와 같이, 스트립 공정이 수행되어 패터닝된 포토레지스트층(570)을 제거하고, 그 결과 (도 3a ~ 3c에 도시된 바와 같이) 픽셀 구조체(300a) 상에 패터닝된 유전층(362)을 형성하기 위한 단계들을 완료한다.
유전층(360)을 제거하는 앞의 공정은 고 선택비를 갖는 식각공정과 함께 제1 포토마스크(410)를 사용하여 수행된다. 추가적인 포토마스크를 사용할 필요가 없기 때문에, 픽셀 구조체(300a)를 생산하는 비용이 경감될 수 있다. 더욱이, 본 발명은 투명 도전층(340)의 일 영역 상부의 유전층(360) 제거를 앞의 방법에 제한하지 않는다. 상기 유전층을 제거하는 다른 방법이 다음 실시예에서 제공된다.
도 4a 내지 도 4d는 본 발명의 또 다른 실시예에 따른 유전층을 제거하기 위한 단계들을 보여주는 개략적인 단면도들이다. 도 4a는 도 2m의 단계에서 이어진다. 도 4a에 도시된 바와 같이, 포토레지스트층(580)이 유전층(360) 및 게이트(370) 상부에 형성된다. 그 후, 소스(310), 드레인(320) 및 게이트(370)를 마스크로 사용하여, 포토레지스트층(580)이 기판(60)의 바닥으로부터 노광된다. 이 공정 기술은 종종 배면 노광 기술(back light exposure technology)로 언급된다. 노광 품질 및 효과를 향상시키기 위해, 본 실시예의 노광 광원은 바람직하게 100~450 nm 사이의 파장을 갖는다. 또한, 대응 포토레지스트층(580)은 고 감응 포토레지스트를 사용하여 형성된다. 이에 더하여, 소스(310), 드레인(320) 및 게이트(370)의 가장 아래층은 질화티탄을 사용하여 형성될 수 있다. 질화티탄층은 반사방지층으로 기능하여 노광 공정에서 정상파 현상을 경감시키고 노광 효과를 개선시킨다. 소스(310) 및 드레인(320)은 게이트(370)와 부분적으로 겹칠 수 있으며 둘 사이의 겹치는 범위는 바람직하게 약 1.5 ㎛이다.
도 4b에 도시된 바와 같이, 포토레지스트층(580)은 현상되어 패터닝된 포토레지스트층(582)을 형성한다. 본 실시예에 있어서, 포토레지스트층(580)은 양성 포토레지스트이고, 따라서 광에 노출되지 않은 포토레지스트층(580)의 영역이 현상 공정 후에 제거되지 않는다. 이에 더하여, 패터닝된 포토레지스트층(582)의 형성각(θ)은 바람직하게 45°~ 80°사이이다. 그 후, 도 4c에 도시된 바와 같이, 패터 닝된 포토레지스트층(582)을 마스크로 사용하여, 유전층(360)의 일 영역을 제거해서 패터닝된 유전층(364)을 형성하기 위해 식각 공정이 수행된다. 패터닝된 유전층(364)은 투명 도전층(340)의 일 영역을 노출시킨다. 다음에, 도 4d에 도시된 바와 같이, 스트립 공정이 수행되어 패터닝된 포토레지스트층(582)을 제거하고, 그 결과 (도 4a ~ 4d에 도시된 바와 같이) 픽셀 구조체(300b) 상에 패터닝된 유전층(364)을 형성하기 위한 단계들을 완료한다.
유전층(360)을 제거하기 위한 앞의 공정에 있어서, 소스(310), 드레인(320) 및 게이트(370)가 배면 노광 공정에서 마스크로 사용된다. 추가적인 포토마스크에 대한 필요가 없기 때문에, 픽셀 구조체(300b)의 생산 비용이 경감될 수 있다. 더욱이, 단지 세 개의 포토마스크들을 사용하는 방법은 단자(terminal) 구조체를 형성하기 위해 사용될 수 있다. 단자 구조체는 아래에서 더욱 상세하게 설명된다.
도 5a는 본 발명의 일 실시예에 따른 단자 구조체를 보여주는 다이어그램이다. 도 5b는 도 5a의 A-A'선을 따라 취해진 단면도이다. 도 5a 및 도 5b에 도시된 바와 같이, 본 발명의 단자 구조체(600)는 도전 배선(610), 투명 도전 배선(620) 및 비결정 실리콘층(630)을 주로 포함한다. 도전 배선(610) 및 투명 도전 배선(620)은 전기적으로 연결되고 전기 신호들을 전송하기에 적합하다. 도전 배선(610)은 (도 2a ~ 2d에 도시된 바와 같이) 소스(310) 및 드레인(320) 형성과 동일한 공정으로 형성될 수 있다. 투명 도전 배선(620)은 (도 2f ~ 2h에 도시된 바와 같이) 투명 도전층(340) 형성과 동일한 공정으로 형성될 수 있다. 비결정 실리콘층(630)은 (도 2i ~ 2k에 도시된 바와 같이) 채널층(350) 형성과 동일한 공정으로 형성될 수 있다.
본 발명의 범위 및 사상을 벗어나지 않으면서 본 발명의 구조체에 다양한 변형 및 변경이 이루어질 수 있다는 것은 본 기술 분야에서 숙련된 자들에게 자명할 것이다. 앞의 관점에서, 본 발명은 다음의 청구범위 및 그것의 균등 범위 내에 들어가도록 제공된 변형 및 변경들을 포함한다.
요약하면, 본 발명에 있어서, 픽셀 구조체를 제조하기 위한 방법은 다음의 장점들을 갖는다.
1. 픽셀 구조체를 제조하기 위해 다섯 개의 포토마스크들을 사용하는 종래기술과 대비하여, 본 발명에 있어서 단지 세 개의 포토마스크들이 사용된다. 따라서, 픽셀 구조체의 생산 비용이 상당히 경감될 수 있다.
2. 본 발명에 있어서 픽셀 구조체를 제조하는 방법은 기존 제조 공정들에 호환가능하며, 따라서 추가적인 장비를 필요로 하지 않는다.

Claims (10)

  1. 제1 포토마스크를 사용하여 기판 상부에 소스/드레인을 형성하고,
    제2 포토마스크를 두 번 사용하여 상기 기판 상부에 투명 도전층 및 채널층을 각각 형성하되, 상기 투명 도전층의 일 영역은 상기 소스/드레인을 덮고 그것에 전기적으로 연결되고, 상기 투명 도전층의 패턴 및 상기 채널층의 패턴은 서로 상보적인 패턴들이고,
    상기 기판 상부에 유전층을 형성하여 상기 투명 도전층 및 상기 채널층을 덮고,
    제3 포토마스크를 사용하여 상기 유전층 상에 게이트를 형성하는 단계들을 포함하는 픽셀 구조체 제조방법.
  2. 청구항 1에 있어서, 상기 투명 도전층 및 상기 채널층을 형성하는 단계는
    상기 기판 상부에 투명 도전 재료층을 형성하여 상기 소스/드레인을 덮고,
    상기 제2 포토마스크를 사용하여 상기 투명 도전 재료층 상부에 제1형의 패터닝된 포토레지스트층을 형성하고,
    상기 제1형의 패터닝된 포토레지스트층을 마스크로 사용하여 상기 투명 도전 재료층의 일 영역을 제거해서 상기 투명 도전층을 형성하고,
    상기 제1형의 패터닝된 포토레지스트층을 제거하고,
    상기 기판 상부에 채널 재료층을 형성하고,
    상기 제2 포토마스크를 사용하여 상기 채널 재료층 상부에 제2형의 패터닝된 포토레지스트층을 형성하되, 상기 제1형의 패터닝된 포토레지스트층과 상기 제2형의 패터닝된 포토레지스트층은 서로 다른 유형들이고,
    상기 제2형의 패터닝된 포토레지스트층을 마스크로 사용하여 상기 채널 재료층의 일영역을 제거해서 상기 채널층을 형성하고,
    상기 제2형의 패터닝된 포토레지스트층을 제거하는 단계들을 포함하는 픽셀 구조체 제조방법.
  3. 청구항 2에 있어서, 상기 제1형의 패터닝된 포토레지스트층은 양성 포토레지스트이고 상기 제2형의 패터닝된 포토레지스트층은 음성 포토레지스트인 픽셀 구조체 제조방법.
  4. 청구항 2에 있어서, 상기 제1형의 패터닝된 포토레지스트층은 음성 포토레지스트이고 상기 제2형의 패터닝된 포토레지스트층은 양성 포토레지스트인 픽셀 구조체 제조방법.
  5. 청구항 1에 있어서, 상기 투명 도전층 및 상기 채널층을 형성하는 단계들은
    상기 기판 상부에 채널 재료층을 형성하여 상기 소스/드레인을 덮고,
    상기 제2 포토마스크를 사용하여 상기 채널 재료층 상부에 제2형의 패터닝된 포토레지스트층을 형성하고,
    상기 제2형의 패터닝된 포토레지스트층을 마스크로 사용하여 상기 채널 재료층의 일 영역을 제거해서 상기 채널층을 형성하고,
    상기 제2형의 패터닝된 포토레지스트층을 제거하고,
    상기 기판 상부에 투명 도전 재료층을 형성하고,
    상기 제2 포토마스크를 사용하여 상기 투명 도전 재료층 상부에 제1형의 패터닝된 포토레지스트층을 형성하되, 상기 제1형의 패터닝된 포토레지스트층 및 상기 제2형의 패터닝된 포토레지스트층은 서로 다른 유형들이고,
    상기 제1형의 패터닝된 포토레지스트층을 마스크로 사용하여 상기 투명 도전 재료층의 일 영역을 제거해서 상기 투명 도전층을 형성하고,
    상기 제1형의 패터닝된 포토레지스트층을 제거하는 단계들을 포함하는 픽셀 구조체 제조방법.
  6. 청구항 5에 있어서, 상기 제1형의 패터닝된 포토레지스트층은 양성 포토레지스트이고 상기 제2형의 패터닝된 포토레지스트층은 음성 포토레지스트인 픽셀 구조체 제조방법.
  7. 청구항 5에 있어서, 상기 제1형의 패터닝된 포토레지스트층은 음성 포토레지스트이고 상기 제2형의 패터닝된 포토레지스트층은 양성 포토레지스트인 픽셀 구조체 제조방법.
  8. 청구항 1에 있어서, 상기 소스/드레인을 형성하는 단계 후에, 상기 제1 포토마스크를 사용하여 상기 소스/드레인 상부에 오믹 콘택층을 형성하는 것을 더 포함하는 픽셀 구조체 제조방법.
  9. 청구항 1에 있어서, 상기 게이트를 형성한 후에,
    상기 제1 포토마스크를 사용하여 상기 유전층 및 상기 게이트 상부에 패터닝된 포토레지스트층을 형성하고,
    상기 패터닝된 포토레지스트층을 마스크로 사용하여 상기 유전층의 일 영역을 제거해서 패터닝된 유전층을 형성하되, 상기 패터닝된 유전층은 상기 투명 도전층의 일 영역을 노출시키고,
    상기 패터닝된 포토레지스트층을 제거하는 단계들을 더 포함하는 픽셀 구조체 제조방법.
  10. 청구항 1에 있어서, 상기 게이트를 형성한 후에,
    상기 유전층 및 상기 게이트 상부에 포토레지스트를 형성하되, 상기 게이트와 상기 소스/드레인은 부분적으로 겹치고,
    상기 소스/드레인 및 상기 게이트를 마스크로 사용하여 상기 포토레지스트층을 패터닝하여 패터닝된 포토레지스트층을 형성하고,
    상기 패터닝된 포토레지스트층을 마스크로 사용하여 상기 유전층의 일 영역을 제거해서 패터닝된 유전층을 형성하되, 상기 패터닝된 유전층은 상기 투명 도전 층의 일 영역을 노출시키고,
    상기 패터닝된 포토레지스트층을 제거하는 것을 더 포함하는 픽셀 구조체 제조방법.
KR1020060072067A 2006-02-15 2006-07-31 픽셀 구조체 제조 방법 KR100801522B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW95105007 2006-02-15
TW095105007A TWI285929B (en) 2006-02-15 2006-02-15 Manufacturing method of pixel structure

Publications (2)

Publication Number Publication Date
KR20070082484A true KR20070082484A (ko) 2007-08-21
KR100801522B1 KR100801522B1 (ko) 2008-02-12

Family

ID=38368979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072067A KR100801522B1 (ko) 2006-02-15 2006-07-31 픽셀 구조체 제조 방법

Country Status (4)

Country Link
US (1) US7704681B2 (ko)
JP (1) JP4727550B2 (ko)
KR (1) KR100801522B1 (ko)
TW (1) TWI285929B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396629B1 (ko) * 2007-08-30 2014-05-19 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20070271A1 (it) * 2007-02-14 2008-08-15 St Microelectronics Srl Processo peer fabbricare un dispositivo tft con regioni di source e dain aventi un profilo di drogante graduale
CN102655095B (zh) 2011-06-01 2014-10-15 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制造方法
CN107490887A (zh) * 2017-09-07 2017-12-19 深圳市华星光电技术有限公司 一种液晶显示面板的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
JPH0897426A (ja) * 1994-09-27 1996-04-12 Hitachi Ltd 薄膜トランジスタ及びその製造方法
KR970030925A (ko) * 1995-11-21 1997-06-26 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
JP3729953B2 (ja) * 1996-12-02 2005-12-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｔｆｔアレイ基板とその製法
TWI220029B (en) * 2000-10-12 2004-08-01 Au Optronics Corp Thin film transistor liquid crystal display and its manufacturing method
KR100663289B1 (ko) * 2000-11-21 2007-01-02 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 박막트랜지스터 제조방법
KR100994865B1 (ko) * 2003-11-10 2010-11-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI294177B (en) * 2005-12-30 2008-03-01 Au Optronics Corp Method for manufacturing pixel structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101396629B1 (ko) * 2007-08-30 2014-05-19 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
JP2007221092A (ja) 2007-08-30
US7704681B2 (en) 2010-04-27
TWI285929B (en) 2007-08-21
JP4727550B2 (ja) 2011-07-20
TW200731411A (en) 2007-08-16
US20070190466A1 (en) 2007-08-16
KR100801522B1 (ko) 2008-02-12

Similar Documents

Publication Publication Date Title
KR100867866B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
CN109671726B (zh) 阵列基板及其制造方法、显示面板、显示装置
JP4522660B2 (ja) 薄膜トランジスタ基板の製造方法
US6337284B1 (en) Liquid crystal display device and method of manufacturing the same
US11087985B2 (en) Manufacturing method of TFT array substrate
US8179506B2 (en) Method for fabricating a pixel structure and the pixel structure
US8357570B2 (en) Pixel structure and method for fabricating the same
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
KR100801522B1 (ko) 픽셀 구조체 제조 방법
TWI412856B (zh) 液晶顯示面板之薄膜電晶體基板與其製作方法
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
US11437409B2 (en) Array substrate and manufacturing method thereof, and display device
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
TW201322340A (zh) 畫素結構及其製作方法
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
US7808569B2 (en) Method for manufacturing pixel structure
CN100380629C (zh) 像素结构的制作方法
CN101409262A (zh) 像素结构及其制造方法
CN111584523B (zh) 阵列基板、显示面板以及阵列基板的制作方法
KR20030072794A (ko) 다중층 구조 절연막의 일괄식각 방법
KR20080062924A (ko) 액정표시장치 및 그 제조방법
TW201329595A (zh) 畫素結構及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 12