KR100994865B1 - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100994865B1
KR100994865B1 KR1020030079082A KR20030079082A KR100994865B1 KR 100994865 B1 KR100994865 B1 KR 100994865B1 KR 1020030079082 A KR1020030079082 A KR 1020030079082A KR 20030079082 A KR20030079082 A KR 20030079082A KR 100994865 B1 KR100994865 B1 KR 100994865B1
Authority
KR
South Korea
Prior art keywords
electrode
contact hole
active layer
layer
insulating film
Prior art date
Application number
KR1020030079082A
Other languages
English (en)
Other versions
KR20050045126A (ko
Inventor
박용인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030079082A priority Critical patent/KR100994865B1/ko
Publication of KR20050045126A publication Critical patent/KR20050045126A/ko
Application granted granted Critical
Publication of KR100994865B1 publication Critical patent/KR100994865B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 소자특성 저하를 방지함과 아울러 공정을 단순화하여 제조단가를 줄일 수 있는 액정표시장치 및 그 제조 방법을 제공하는 것이다.
본 발명은 기판 상에 형성되는 소스전극과 드레인전극을 가짐과 아울러 제어신호가 인가되는 게이트전극을 가지는 박막트랜지스터와; 상기 소스전극과 상기 드레인전극을 덮도록 상기 기판 상에 형성되는 버퍼층과; 상기 버퍼층과 상기 게이트전극 사이에 적어도 일부가 위치하는 액티브층과; 상기 액티브층과 게이트전극 사이에 형성된 게이트 절연막과; 상기 게이트 전극 상에 형성된 층간절연막과; 상기 층간절연막 및 게이트 절연막을 관통하여 상기 액티브층을 노출시키는 제1 및 제2 접촉홀과, 상기 소스전극을 노출시키는 제3 접촉홀과, 상기 드레인전극을 노출시키는 제4 접촉홀과; 상기 제1 및 제2 접촉홀 내에 형성된 더미금속패턴과; 상기 제1 접촉홀을 통해 더미금속패턴과 접촉됨과 아울러 제3 접촉홀을 통해 소스전극과 접촉되는 투명전극패턴과; 상기 제2 접촉홀을 통해 더미금속패턴과 접촉됨과 아울러 상기 제4 접촉홀을 통해 상기 드레인전극과 접속되는 화소전극을 구비하는 것을 특징으로 한다.

Description

액정표시장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
도 1은 종래의 폴리 실리콘형 액정표시장치의 화상표시부를 나타내는 평면도이다.
도 2은 도 2에 도시된 스위치소자를 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 3는 종래의 5마스크를 공정에 의해 형성된 폴리 실리콘형 박막트랜지스터를 나타내는 도면이다.
도 4a 내지 도 4e는 도 3에 도시된 폴리 실리콘형 박막트랜지스터의 제조방법을 나타내는 단면도이다.
도 5은 투명전극패턴과 액티브층의 접촉에 의해 형성된 산화실리콘을 나타내는 도면이다.
도 6는 본 발명의 실시예에 따른 폴리 실리콘형 액정표시장치의 박막 트랜지스터를 나타내는 도면이다.
도 7a 내지 도 7f는 도 6에 도시된 폴리 실리콘형 박막트랜지스터의 제조방법을 나타내는 단면도이다.
도 8a 내지 도 8d는 도 6에 도시된 더미금속패턴의 제조방법을 나타내는 도면이다.
< 도면의 주요부분에 대한 설명>
2 : 게이트 라인 4 : 데이터 라인
14,114,214 : 액티브층 16,116,216 : 버퍼층
1,101,201 : 하부기판 12,112,212 : 게이트 절연막
6,106,206 : 게이트 전극 26,126,216 : 층간 절연막
8,108,208 : 소스 전극 10,110,210 : 드레인 전극
18 : 보호막 22,122,222 : 화소전극
130 : 산화실리콘막 135,235 : 더미금속패턴
본 발명은 액정표시장치에 관한 것으로, 특히 소자특성 저하를 방지함과 아울러 공정을 단순화하여 제조단가를 줄일 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스 형태로 배열되어진 액정패 널에 비디오신호에 해당하는 화상을 표시하게 된다. 이 경우, 액정셀들을 스위칭하는 소자로서 통상 박막트랜지스터(Thin film Transistor; TFT)가 이용되고 있다.
이러한 액정표시소자에 이용되는 박막트랜지스터는 반도체층으로 아몰퍼스(Amorphous) 실리콘 또는 폴리(Poly) 실리콘을 이용한다. 아몰퍼스 실리콘형 박막 트랜지스터는 아몰퍼스 실리콘막의 균일성이 비교적 좋아 특성이 안정된 장점을 가지고 있다. 그러나, 아몰퍼스 실리콘형 박막 트랜지스터는 전하 이동도가 낮아 응답 속도가 느리다는 단점을 가지고 있다. 이에 따라, 아몰퍼스 실리콘형 박막 트랜지스터는 빠른 응답 속도를 필요로 하는 고해상도 표시 패널이나 게이트 드라이버 및 데이터 드라이버의 구동 소자로는 적용이 어려운 단점을 가지고 있다.
폴리 실리콘형 박막 트랜지스터는 전하 이동도가 높음에 따라 빠른 응답 속도를 필요로 하는 고해상도 표시 패널에 적합할 뿐만 아니라 주변 구동 회로들을 표시 패널에 내장할 수 있는 장점을 가지고 있다. 이에 따라, 폴리 실리콘형 박막 트랜지스터를 이용한 액정 표시 장치가 대두되고 있다.
종래 폴리 실리콘형 박막트랜지스터를 이용한 액정표시장치는 화소 매트릭스를 포함하는 화상표시부와, 화상 표시부의 데이터 라인들을 구동하기 위한 데이터구동부와, 화상 표시부의 게이트 라인들을 구동하기 위한 게이트 구동부를 구비한다.
화상 표시부에는 액정셀들이 매트릭스 형태로 배열되어 화상을 표시한다. 액정셀들 각각은 게이트 라인과 데이터 라인의 교차점에 접속된 스위칭소자로서 불순 물이 주입된 폴리 실리콘을 이용한 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)에 의해 구동된다.
화상표시부의 TFT는 도 1 및 도 2에 도시된 바와 같이 게이트라인(2)과 접속되는 게이트전극(6)과, 데이터라인(4)과 접속되는 소스전극(8)과, 화소전극(22)과 보호막(18)을 관통하는 화소접촉홀(20)을 통해 접속되는 드레인전극(10)을 구비한다.
게이트전극(6)은 버퍼막(16) 상에 형성되는 액티브층(14)의 채널영역(14C)과 게이트절연막(12)을 사이에 두고 중첩되게 형성된다. 소스전극(8)은 게이트전극(6)과 층간절연막(26)을 사이에 두고 절연되게 형성되어 불순물 예를 들어, n+이온 또는 p+이온이 주입된 액티브층(14)의 소스영역(14S)과 소스접촉홀(24S)을 통해 접촉된다. 드레인전극(14D)은 게이트전극(6)과 층간절연막(26)을 사이에 두고 절연되게 형성되어 불순물 예를 들어 n+이온 또는 p+이온이 주입된 액티브층(14)의 드레인영역(14D)과 드레인접촉홀(24D)을 통해 접촉된다.
이러한 TFT는 게이트 라인(2)으로부터의 스캔 펄스에 응답하여 데이터 라인(4)으로부터의 비디오 신호, 즉 화소 신호를 액정셀(LC)에 충전되게 한다. 이에 따라, 액정셀(LC)은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
화소 전극(22)은 보호막(18)을 관통하는 화소접촉홀(20)을 통해 TFT(30)의 드레인 전극(10)과 접속된다. 화소 전극(22)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의 해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(22)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
이와 같은, 종래 폴리 실리콘형 액정표시장치의 박막트랜지스터는 제1 마스크 공정에 의해 버퍼막(16) 및 액티브층(14)이 형성되고, 제2 마스크 공정에 의해 게이트절연막(12) 및 게이트 전극(6)이 형성되고, 제3 마스크 공정에 의해 액티브층(14)의 소스영역(14S)과 드레인영역(14D)을 각각 노출시키는 소스접촉홀(24S)과 드레인접촉홀(24D)이 형성된 층간절연막(26)이 형성되고, 제4 마스크 공정에 의해 소스 및 드레인전극(8,10)을 포함하는 소스/드레인패턴이 형성되고, 제5 마스크 공정에 의해 드레인전극(10)을 노출시키는 화소접촉홀(20)이 형성된 보호막(18)이 형성되고, 제6 마스크를 공정에 의해 화소전극(22)이 형성된다.
이와 같이, 종래 폴리 실리콘형 액정표시장치의 TFT의 제조 방법은 6마스크 공정을 채용함으로써 제조 공정이 복잡하여 원가 절감에 한계가 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리쏘그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 도 5에 도시된 바와 같이 5마스크를 공정으로 형성된 폴리 실리콘형 TFT가 제안되었다.
도 3에 도시된 폴리 실리콘형 TFT는 미국특허 공개번호 제USP6337234호에서 제안된 구조로써 게이트라인(도시하지 않음)과 접속되는 게이트전극(106)과, 데이터라인(도시하지않음)과 접속되는 소스전극(108)과, 화소전극(122)과 층간절연막(126), 게이트 절연막(112) 및 버퍼층(116)을 관통하는 화소접촉홀(120) 을 통해 접속되는 드레인전극(110)을 구비한다.
게이트전극(206)은 버퍼막(216) 상에 형성되는 액티브층(214)의 채널영역(214C)과 게이트절연막(212)을 사이에 두고 중첩되게 형성된다. 소스전극(208)은 하부기판(101) 상에 형성됨과 아울러 투명전극 패턴(121)을 통해 불순물 예를 들어, n+이온 또는 p+이온이 주입된 액티브층(114)과 접촉된다. 드레인 전극(210)은 하부기판(101) 상에 형성됨과 아울러 화소전극(122)을 통해 불순물 예를 들어 n+이온 또는 p+이온이 주입된 액티브층(114)의 드레인영역(114D)과 접촉된다.
이러한 TFT는 게이트 라인으로부터의 스캔 펄스에 응답하여 데이터 라인으로부터의 비디오 신호, 즉 화소 신호를 액정셀(LC)에 충전되게 한다. 이에 따라, 액정셀(LC)은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
화소 전극(122)은 층간절연막(126), 게이트 절연막(112) 및 버퍼막(116)을 관통하는 화소접촉홀(120)을 통해 드레인 전극(110)과 접속된다. 화소 전극(122)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(122)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
도 4a 내지 도 4e는 5마스크를 이용한 액정표시장치의 폴리 실리콘형 박막트랜지스터의 제조방법을 나타내는 단면도이다.
먼저, 하부기판(101) 상에 소스/드레인금속층이 전면 증착된 후 제1 마스크 를 이용한 포토리쏘그래피공정과 식각공정에 의해 소스/드레인금속층이 패터닝된다. 이에 따라, 도 4a에 도시된 바와 같이 소스 및 드레인전극(108,110)을 포함하는 소스/드레인패턴이 형성된다.
소스/드레인패턴이 형성된 하부기판(101) 상에 SiO2 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(116)이 형성된다. 버퍼막(116)이 형성된 하부기판(101) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 제2 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 4b에 도시된 바와 같이 액티브층(114)이 형성된다.
액티브층(14)이 형성된 형성된 하부기판(101) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트절연막(112)이 형성된다. 게이트절연막(112)이 형성된 하부기판(101) 상에 게이트금속층이 전면 증착된 후 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트금속층이 패터닝됨으로써 게이트 전극(106)이 형성된다. 여기서, 게이트금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다. 이 게이트전극(106)을 마스크로 이용하여 액티브층(114)에 불순물 예를 들어, n+이온 또는 p+이온이 주입됨으로써 게이트전극(6)과 중첩되는 액티브층(114)은 채널영역(114C)으로, 게이트전극(106)과 중첩되지 않는 액티브층(114)은 도 4c에 도시된 바와 같이 소스영역(114S)과 드레인영역(114D)이 형성된다.
불순물이 주입된 액티브층(114)이 형성된 하부기판(101) 상에 절연물질이 전면 증착됨으로써 층간절연막(126)이 형성된다. 이 후 층간절연막(126), 게이트 절연막(112) 및 버퍼층(116)이 제4 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 4d에 도시된 바와 같이 액티브층(114)의 소스영역(114S)과 드레인영역(114D)을 각각 노출시키는 소스접촉홀(124S)과 드레인접촉홀(124D)이 형성되고, 드레인 전극(110)을 노출시키는 화소접촉홀(120)과 소스전극(108)을 노출시키는 소스관통홀(115)이 형성된다.
소스접촉홀(124S), 드레인접촉홀(124D), 화소접촉홀(120) 및 소스관통홀(115)이 형성된 하부기판(101) 상에 투명전도성물질이 전면 증착된 후 제5 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 투명전도성물질이 패터닝됨으로써 도 4e에 도시된 바와 같이 화소전극(122)을 포함하는 투명전극 패턴(121)이 형성된다.
화소전극(122)은 화소접촉홀(120)을 통해 드레인전극(110)과 전기적으로 접촉됨과 아울러 드레인접촉홀(124D)을 통해 액티브층(114)과 접촉된다. 투명전극 패턴(121)은 소스관통홀(115)을 통해 소스전극(108)과 접촉됨과 아울러 소스접촉홀(124S)을 통해 액티브층(114)과 접촉된다. 여기서, 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
한편, 이와 같이 5마스크 공정을 채용하여 형성된 박막 트랜지스터는 화소전극(122) 및 투명전극 패턴(121)에 포함된 옥사이드(Oxide)와 액티브층(114)의 실리 콘(Si)이 화학반응하여 도 5에 도시된 바와 같이 산화실리콘(SiOx)막(130)이 형성됨으로써 이동도가 감소되는 등의 소자 특성이 저하되는 문제가 발생된다.
따라서, 본 발명의 목적은 소자특성 저하를 방지함과 아울러 공정을 단순화하여 제조단가를 줄일 수 있는 액정표시장치 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 기판 상에 형성되는 소스전극과 드레인전극을 가짐과 아울러 제어신호가 인가되는 게이트전극을 가지는 박막트랜지스터와; 상기 소스전극과 상기 드레인전극을 덮도록 상기 기판 상에 형성되는 버퍼층과; 상기 버퍼층과 상기 게이트전극 사이에 적어도 일부가 위치하는 액티브층과; 상기 액티브층과 게이트전극 사이에 형성된 게이트 절연막과; 상기 게이트 전극 상에 형성된 층간절연막과; 상기 층간절연막 및 게이트 절연막을 관통하여 상기 액티브층을 노출시키는 제1 및 제2 접촉홀과, 상기 소스전극을 노출시키는 제3 접촉홀과, 상기 드레인전극을 노출시키는 제4 접촉홀과; 상기 제1 및 제2 접촉홀 내에 형성된 더미금속패턴과; 상기 제1 접촉홀을 통해 더미금속패턴과 접촉됨과 아울러 제3 접촉홀을 통해 소스전극과 접촉되는 투명전극패턴과, 상기 제2 접촉홀을 통해 더미금속패턴과 접촉됨과 아울러 상기 제4 접촉홀을 통해 상기 드레인전극과 접속되는 화소전극을 구비하는 것을 특징으로 한다.
상기 액티브층은 불순물이 주입된 것을 특징으로 한다.
상기 불순물은 n+이온 및 p+이온 중 어느 하나인 것을 특징으로 한다.하
상기 투명전극패턴 및 화소전극은 인듐주석산화물, 주석산화물 및 인듐아연산화물 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
상기 투명전극패턴 및 화소전극은 옥사이드를 포함하는 것을 특징으로 한다.
상기 더미금속패턴의 두께는 1㎛ 이하인 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 제조방법은 제1 마스크를 이용하여 기판 상에 형성된 박막 트랜지스터의 소스전극 및 드레인 전극을 형성하는 단계와; 제2 마스크를 이용하여 상기 소스전극 및 드레인 전극과 버퍼층을 사이에 두고 절연되게 액티브층을 형성하는 단계와; 제3 마스크를 이용하여 상기 액티브층과 게이트 절연막을 사이에 두고 절연되게 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상에 층간절연막을 형성하는 단계와; 제4 마스크를 이용하여 상기 층간절연막 및 게이트 절연막을 관통하여 상기 액티브층을 노출시키는 제1 및 제2 접촉홀과, 상기 소스전극을 노출시키는 제3 접촉홀과, 상기 드레인전극을 노출시키는 제4 접촉홀을 형성하는 단계와; 상기 제1 및 제2 접촉홀 내에 유기막을 잔류시켜 더미금속패턴을 형성하는 단계와; 제5 마스크를 이용하여 상기 제1 접촉홀을 통해 더미금속패턴과 접촉됨과 아울러 상기 제3 접촉홀을 통해 상기 소스전극과 접촉되는 투명전극패턴을 형성함과 동시에 상기 제2 접촉홀을 통해 상기 더미금속패턴과 접촉됨과 아울러 상기 제4 접촉홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 더미금속패턴을 형성하는 단계는 상기 액티브층을 노출시키는 제1 및 제2 접촉홀이 형성된 기판 상에 금속층을 형성하는 단계와; 상기 금속층 상에 유기막을 형성하는 단계와; 상기 유기막을 패터닝하여 상기 제1 및 제2 접촉홀내에 상기 유기막을 잔류시키는 단계와; 상기 잔류된 유기막을 마스크로 상기 금속층을 패터닝하는 단계와; 상기 잔류된 유기막을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 유기막은 아크릴, BCB 및 포토레지스트 중 어느 하나인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6는 본 발명에 따른 폴리실리콘형 TFT를 이용한 액정표시장치의 박막 트랜지스터를 나타내는 단면도이다.
도 6에 도시된 폴리실리콘형 TFT는 게이트라인과 접속되는 게이트전극(206)과, 데이터라인과 접속되는 소스전극(208)과, 화소전극(222)과 층간절연막(226), 게이트 절연막(212) 및 버퍼층(216)을 관통하는 화소접촉홀(220)을 통해 접속되는 드레인전극(210)을 구비한다.
게이트전극(206)은 버퍼막(216) 상에 형성되는 액티브층(214)의 채널영역(214C)과 게이트절연막(212)을 사이에 두고 중첩되게 형성된다.
소스전극(208)은 기판 상에 형성됨과 아울러 투명전극 패턴(221)을 통해 불순물 예를 들어, n+이온 또는 p+이온이 주입된 액티브층(214)과 접촉된다. 드레인전극(210)은 하부기판(201) 상에 형성됨과 아울러 화소전극(222)을 통해 불순물 예를 들어, n+이온 또는 p+이온이 주입된 액티브층(214)의 드레인영역(214D)과 접촉된다.
한편, 액티브층(214)과 투명전극패턴(221)이 접촉되는 소스접촉홀(214S), 투명전극패턴(221)과 소스전극(208)이 접촉되는 소스관통홀(215), 액티브층(214)과 화소전극(222)이 접촉되는 드레인접촉홀(214D)과 화소전극(222)과 드레인전극(210)이 접촉되는 화소접촉홀(220)내에는 각각 더미금속패턴(235)이 형성된다.
이 더미금속패턴(235)은 액티브층(214)과 투명전극패턴(221) 사이에, 액티브층(214)과 화소전극(222) 사이에 위치함으로써 투명전극패턴(221) 및 화소전극(222)의 옥사이드(Oxide)와 액티브층의 실리콘(Si)의 반응에 의한 산화실리콘(SiOx)막의 형성을 방지한다. 이에 따라, 전하 이동도 등의 소자특성 저하를 방지할 수 있게 된다.
이러한 TFT는 게이트 라인으로부터의 스캔 펄스에 응답하여 데이터 라인)으로부터의 비디오 신호, 즉 화소 신호를 액정셀(LC)에 충전되게 한다. 이에 따라, 액정셀(LC)은 충전된 화소 신호에 따라 광투과율을 조절하게 된다.
화소 전극(222)은 층간절연막(226), 게이트 절연막(212) 및 버퍼막(216)을 관통하는 화소접촉홀(220)을 통해 드레인 전극(210)과 접속된다. 화소 전극(222)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차 를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(222)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
도 7a 내지 도 7f는 도 6에 도시된 액정표시장치의 폴리 실리콘형 TFT의 제조방법을 나타내는 단면도이다.
먼저, 하부기판(201) 상에 소스/드레인금속층이 전면 증착된 후 제1 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 소스/드레인금속층이 패터닝된다. 이에 따라, 도 7a에 도시된 바와 같이 소스 및 드레인전극(208,210)을 포함하는 소스/드레인패턴이 형성된다.
소스/드레인패턴이 형성된 하부기판(201) 상에 SiO2 등의 절연물질로 전면 증착된 후 패터닝됨으로써 버퍼막(216)이 형성된다. 버퍼막(216)이 형성된 하부기판(201) 상에 아몰퍼스 실리콘막이 증착된 후 아몰퍼스 실리콘막이 레이저에 의해 결정화되어 폴리 실리콘막이 되고, 그 폴리 실리콘막이 제2 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 7b에 도시된 바와 같이 액티브층(214)이 형성된다.
액티브층(214)이 형성된 형성된 하부기판(201) 상에 SiO2의 절연물질이 전면 증착됨으로써 게이트절연막(212)이 형성된다. 게이트절연막(212)이 형성된 하부기판(201) 상에 게이트금속층이 전면 증착된 후 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 게이트금속층이 패터닝됨으로써 게이트 전극(206)이 형 성된다. 여기서, 게이트금속층은 알루미늄(Al), 알루미늄/네오듐(Al/Nd) 등을 포함하는 알루미늄계 금속이 이용된다. 이 게이트전극(206)을 마스크로 이용하여 액티브층(214)에 불순물 예를 들어, p+이온 또는 n+이온이 주입됨으로써 게이트전극(206)과 중첩되는 액티브층(214)은 채널영역(214C)으로, 게이트전극(206)과 중첩되지 않는 액티브층(214)은 도 7c에 도시된 바와 같이 소스영역(214S)과 드레인영역(214D)이 형성된다.
불순물이 주입된 액티브층(214)이 형성된 하부기판(201) 상에 절연물질이 전면 증착됨으로써 층간절연막(226)이 형성된다. 이 후 층간절연막(226), 게이트 절연막(212) 및 버퍼층(216)이 제4 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 패터닝된다. 이에 따라, 도 7d에 도시된 바와 같이 소스영역(214S)과 드레인영역(214D)을 각각 노출시키는 소스접촉홀(224S)과 드레인접촉홀(224D)이 형성되고, 드레인 전극(210)을 노출시키는 화소접촉홀(220)과 소스전극(208)을 노출시키는 소스관통홀(215)이 형성된다.
이어서, 도 7e에 도시된 바와 같이 액티브층(214)을 노출시키는 소스접촉홀(224S) 및 드레인접촉홀(224D), 드레인전극(210)을 노출시키는 화소접촉홀(220), 소스전극(208)을 노출시키는 소스관통홀(215) 내에 더미금속패턴(235)이 형성된다.
도 8a 내지 도 8d를 참조하여 더미금속패턴(235)이 형성 공정을 구체적으로 설명하면 다음과 같다.
먼저, 액티브층(214), 게이트 절연막(212) 및 층간절연막(226)을 관통하는 소스접촉홀(224S) 및 드레인접촉홀(224D)이 형성된 하부기판(201) 상에 도 8a에 도시된 바와 같이 금속층이 전면 형성된다. 여기서, 금속층(235a)은 몰리브덴(Mo), 크롬(Cr), 알루미늄(Al), 알루미늄합금 등이 이용된다.
금속층(235a)이 형성된 하부기판(201) 상에 도 8b에 도시된 바와 같이 유기막(237)이 전면 형성된다. 여기서, 유기막(237)은 BCB, 아크릴 및 포토레지스트 등이 이용될 수 있다.
이후, 애싱공정에 의해 유기막(237)의 일부가 제거됨으로써 도 8c에 도시된 바와 같이 소스접촉홀(224S) 등의 다수의 홀외의 영역에 형성된 금속층(235a)이 노출되고 소스접촉홀(224S) 등의 다수의 홀 내에 유기막(237)이 잔류하게 된다.
이어서, 습식 또는 건식 식각공정에 의해 금속층(235a)이 패터닝됨으로써소스접촉홀(224S) 등의 다수의 홀외의 영역에 형성된 금속층(235a)이 제거된다. 이어서, 애싱 또는 스트립공정에 의해 잔류 유기막(237)이 제거됨으로써 도 8d에 도시된 바와 같이 더미금속패턴(235)이 형성된다. 여기서, 더미 금속패턴(235)의 두께는 1㎛ 이하이다.
더미금속패턴(235)이 형성된 하부기판(201) 상에 소스접촉홀(224S), 드레인접촉홀(224D), 화소접촉홀(220) 및 소스관통홀(215)이 형성된 하부기판(201) 상에 투명전도성물질이 전면 증착된 후 제5 마스크를 이용한 포토리쏘그래피공정과 식각공정에 의해 투명전도성물질이 패터닝됨으로써 도 7f에 도시된 바와 같이 화소전극(222)을 포함하는 투명전극패턴(221)이 형성된다.
화소전극(222)은 화소접촉홀(220)을 통해 드레인전극(208)과 접촉됨과 아울 러 드레인접촉홀(224D)을 통해 액티브층(214)과 접촉된다. 투명전극패턴(221)은 소스관통홀(215)을 통해 소스전극(208)과 접촉됨과 아울러 소스접촉홀(224S)을 통해 액티브층(214)과 접촉된다. 여기서, 투명전극물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
이와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 소스접촉홀(224S) 및 드레인접촉홀(224D)에 의해 노출되는 액티브층(214) 상에 금속층 및 유기막을 순차적으로 증착하고, 소스접촉홀(224S) 및 드레인접촉홀(224D) 내에 증착된 유기막을 제외한 나머지 유기막을 제거한다. 이후, 잔류하는 유기막을 마스크로 금속층을 패터닝함으써 더미금속패턴을 형성한다. 이에 따라, 투명전극패턴(221)과 액티브층(214) 사이에 산화실리콘막의 생성이 차단됨으로써 소자특성 저하가 방지된다. 또한, 더미금속패턴이 마스크없이 형성됨으로써 제조공정이 단순해짐과 아울러 제조단가를 절감시킬 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 소스접촉홀 및 드레인접촉홀에 의해 노출되는 액티브층 상에 유기막을 잔류시키고, 그 유기막을 마스크로 더미금속패턴을 형성한다. 이에 따라, 투명전극패턴과 액티브층 사이에 산화실리콘막의 생성이 차단됨으로써 소자특성 저하가 방지된다. 또한, 더미금속패턴이 마스크없이 형성됨으로써 제조공정이 단순해짐과 아울러 제조단가를 절 감시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 기판 상에 형성되는 소스전극과 드레인전극을 가짐과 아울러 제어신호가 인가되는 게이트전극을 가지는 박막트랜지스터와;
    상기 소스전극과 상기 드레인전극을 덮도록 상기 기판 상에 형성되는 버퍼층과;
    상기 버퍼층과 상기 게이트전극 사이에 적어도 일부가 위치하는 액티브층과;
    상기 액티브층과 게이트전극 사이에 형성된 게이트 절연막과;
    상기 게이트 전극 상에 형성된 층간절연막과;
    상기 층간절연막 및 게이트 절연막을 관통하여 상기 액티브층을 노출시키는 제1 및 제2 접촉홀과, 상기 소스전극을 노출시키는 제3 접촉홀과, 상기 드레인전극을 노출시키는 제4 접촉홀과;
    상기 제1 및 제2 접촉홀 내에 형성된 더미금속패턴과;
    상기 제1 접촉홀을 통해 더미금속패턴과 접촉됨과 아울러 제3 접촉홀을 통해 소스전극과 접촉되는 투명전극패턴과;
    상기 제2 접촉홀을 통해 더미금속패턴과 접촉됨과 아울러 상기 제4 접촉홀을 통해 상기 드레인전극과 접속되는 화소전극을 구비하는 것을 특징으로 하며,
    상기 더미금속패턴은 상기 제1 및 제2 접촉홀의 내측면과 직접 접촉하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 더미금속패턴은 상기 제1 및 제2 접촉홀 내측에만 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 더미금속패턴은 알루미늄, 몰리브덴 또는 알루미늄 합금을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 투명전극패턴 및 화소전극은 인듐주석산화물, 주석산화물 및 인듐아연산화물 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 투명전극패턴 및 화소전극은 옥사이드를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 삭제
  7. 제1 마스크를 이용하여 기판 상에 형성된 박막 트랜지스터의 소스전극 및 드레인 전극을 형성하는 단계와;
    제2 마스크를 이용하여 상기 소스전극 및 드레인 전극과 버퍼층을 사이에 두고 절연되게 액티브층을 형성하는 단계와;
    제3 마스크를 이용하여 상기 액티브층과 게이트 절연막을 사이에 두고 절연되게 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상에 층간절연막을 형성하는 단계와;
    제4 마스크를 이용하여 상기 층간절연막 및 게이트 절연막을 관통하여 상기 액티브층을 노출시키는 제1 및 제2 접촉홀과, 상기 소스전극을 노출시키는 제3 접촉홀과, 상기 드레인전극을 노출시키는 제4 접촉홀을 형성하는 단계와;
    상기 제1 및 제2 접촉홀 내에 유기막을 잔류시켜 더미금속패턴을 형성하는 단계와;
    제5 마스크를 이용하여 상기 제1 접촉홀을 통해 더미금속패턴과 접촉됨과 아울러 상기 제3 접촉홀을 통해 상기 소스전극과 접촉되는 투명전극패턴을 형성함과 동시에 상기 제2 접촉홀을 통해 상기 더미금속패턴과 접촉됨과 아울러 상기 제4 접촉홀을 통해 상기 드레인전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하고,
    상기 더미금속패턴을 형성하는 단계는,
    상기 액티브층을 노출시키는 제1 및 제2 접촉홀이 형성된 기판 상에 금속층을 형성하는 단계;
    상기 금속층 상에 유기막을 형성하는 단계;
    상기 유기막을 패터닝하여 상기 제1 및 제2 접촉홀내에 상기 유기막을 잔류시키는 단계;
    상기 잔류된 유기막을 마스크로 상기 금속층을 패터닝하는 단계; 및
    상기 잔류된 유기막을 제거하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 유기막은 아크릴 및 BCB 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 7 항에 있어서,
    상기 액티브층은 불순물이 주입되는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 7 항에 있어서,
    상기 불순물은 n+이온 및 p+이온 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 7 항에 있어서,
    상기 투명전극패턴 및 화소전극은 인듐주석산화물, 주석산화물 및 인듐아연산화물 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 7 항에 있어서,
    상기 투명전극패턴 및 화소전극은 옥사이드를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 삭제
KR1020030079082A 2003-11-10 2003-11-10 액정표시장치 및 그 제조 방법 KR100994865B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030079082A KR100994865B1 (ko) 2003-11-10 2003-11-10 액정표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079082A KR100994865B1 (ko) 2003-11-10 2003-11-10 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050045126A KR20050045126A (ko) 2005-05-17
KR100994865B1 true KR100994865B1 (ko) 2010-11-16

Family

ID=37244864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079082A KR100994865B1 (ko) 2003-11-10 2003-11-10 액정표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100994865B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659112B1 (ko) * 2005-11-22 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
TWI285929B (en) * 2006-02-15 2007-08-21 Au Optronics Corp Manufacturing method of pixel structure
KR102254311B1 (ko) 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치

Also Published As

Publication number Publication date
KR20050045126A (ko) 2005-05-17

Similar Documents

Publication Publication Date Title
US7923287B2 (en) Thin film transistor substrate having transparent conductive metal and method of manufacturing the same
KR100456137B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20070002195A1 (en) Thin film transistor liquid crystal display panel and method of fabricating the same
US7396765B2 (en) Method of fabricating a liquid crystal display device
US20100051953A1 (en) Liquid crystal display device and method of fabricating the same
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
US20020050599A1 (en) Array substrate for liquid crystal display device and method for manufacturing the same
KR100870522B1 (ko) 액정표시소자 및 그 제조방법
US6946680B2 (en) Liquid crystal display device with short-circuit preventing structure and method of fabricating the same
CN1892373A (zh) 薄膜晶体管基板及其制造方法
KR100498543B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7348197B2 (en) Liquid crystal display device and fabrication method thereof
KR100669093B1 (ko) 액정표시소자의 제조방법
US20060102899A1 (en) Liquid crystal display device and method of fabricating the same
KR100994865B1 (ko) 액정표시장치 및 그 제조 방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
US7932979B2 (en) Method for fabricating a liquid crystal display device wherein the storage electrode is simultaneously formed with the active pattern
KR20050046164A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101057902B1 (ko) 액정표시소자의 제조 방법
KR20090060082A (ko) 액정 표시 장치 및 그의 제조 방법
KR100989253B1 (ko) 액정표시패널 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 9