KR20070075793A - 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호레벨 측정 방법 - Google Patents

듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호레벨 측정 방법 Download PDF

Info

Publication number
KR20070075793A
KR20070075793A KR1020060004442A KR20060004442A KR20070075793A KR 20070075793 A KR20070075793 A KR 20070075793A KR 1020060004442 A KR1020060004442 A KR 1020060004442A KR 20060004442 A KR20060004442 A KR 20060004442A KR 20070075793 A KR20070075793 A KR 20070075793A
Authority
KR
South Korea
Prior art keywords
value
analog
duty
signal
level
Prior art date
Application number
KR1020060004442A
Other languages
English (en)
Other versions
KR100752651B1 (ko
Inventor
김제국
허준호
문상훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060004442A priority Critical patent/KR100752651B1/ko
Priority to US11/652,553 priority patent/US7382309B2/en
Priority to CN2007100019879A priority patent/CN101004430B/zh
Publication of KR20070075793A publication Critical patent/KR20070075793A/ko
Application granted granted Critical
Publication of KR100752651B1 publication Critical patent/KR100752651B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/48—Servo-type converters
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05D—HINGES OR SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS
    • E05D15/00—Suspension arrangements for wings
    • E05D15/06—Suspension arrangements for wings for wings sliding horizontally more or less in their own plane
    • E05D15/0621—Details, e.g. suspension or supporting guides
    • E05D15/0626—Details, e.g. suspension or supporting guides for wings suspended at the top
    • E05D15/0652—Tracks
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/32—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing
    • E06B3/34—Arrangements of wings characterised by the manner of movement; Arrangements of movable wings in openings; Features of wings or frames relating solely to the manner of movement of the wing with only one kind of movement
    • E06B3/42—Sliding wings; Details of frames with respect to guiding
    • E06B3/46—Horizontally-sliding wings
    • E06B3/4636—Horizontally-sliding wings for doors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/255—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with counting of pulses during a period of time proportional to voltage or current, delivered by a pulse generator with fixed frequency
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2201/00—Constructional elements; Accessories therefor
    • E05Y2201/60—Suspension or transmission members; Accessories therefor
    • E05Y2201/622—Suspension or transmission members elements
    • E05Y2201/684—Rails; Tracks
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2600/00—Mounting or coupling arrangements for elements provided for in this subclass
    • E05Y2600/50—Mounting methods; Positioning
    • E05Y2600/51—Screwing or bolting
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2900/00—Application of doors, windows, wings or fittings thereof
    • E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
    • E05Y2900/13—Type of wing
    • E05Y2900/132—Doors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호 레벨 측정 방법이 개시된다. 본 발명의 실시예에 따른 아날로그 레벨 미터는 비교기, 듀티 카운터(duty counter), 아날로그 레벨 검출기 및 디지털-아날로그 컨버터를 구비한다. 비교기는 측정하고자 하는 아날로그 신호의 전압 레벨과 기준 전압 레벨을 비교하여 업-다운 신호를 생성한다. 듀티 카운터는 상기 업-다운 신호의 듀티 값을 카운팅한다. 아날로그 레벨 검출기는 상기 업-다운 신호의 듀티 값과 타겟 듀티(target duty) 값을 감산하여 듀티 에러(duty error) 값으로 출력한다. 상기 아날로그 레벨 미터는 상기 듀티 에러 값이 특정 값을 갖는 경우 상기 기준 전압을 상기 아날로그 신호의 측정값으로서 출력한다. 본 발명에 따른 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호 레벨 측정 방법은 아날로그-디지털 컨버터를 구비하지 아니하고도 아날로그 신호의 전압 레벨을 측정할 수 있는 장점이 있다.
아날로그 레벨 미터, 피크(peak), 바텀(bottom), 듀티 (duty)

Description

듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호 레벨 측정 방법{Analog level meter and method for measuring level of analog signal using duty ratio}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 아날로그 디지털 컨버터를 구비하는 종래 기술에 따른 아날로그 레벨 미터를 나타내는 도면이다.
도 2a 및 도 2b는 도 1의 피크/바텀 검출부를 보다 자세히 나타내는 회로도이다.
도 3은 본 발명의 실시예에 따른 듀티 비를 이용하는 아날로그 레벨 미터를 개략적으로 나타내는 순서도이다.
도 4는 도 3의 아날로그 레벨 검출부를 보다 자세히 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 듀티 비를 이용하는 아날로그 신호 레벨 측정 방법을 나타내는 순서도이다.
**도면의 주요부분에 대한 부호의 설명**
본 발명은 아날로그 레벨 미터(analog peak/bottom level detector)에 관한 것으로서, 특히 아날로그-디지털 컨버터(analog digital convertor)를 구비하지 아니하고도 아날로그 피크(peak)/바텀(bottom) 레벨을 검출할 수 있는 듀티 비(duty ratio)를 이용하는 아날로그 레벨 미터에 관한 것이다.
일반적으로 아날로그 레벨 미터는 아날로그 신호(analog signal)를 디지털 신호(digital signal)로 변환하기 위해서 아날로그 디지털 컨버터를 구비한다. 그러나, 아날로그 신호의 주파수가 아날로그-디지털 컨버터의 샘플링 주파수(sampling frequency)보다 고주파수인 경우에는 샘플링이 제대로 이루어지지 아니한다. 따라서, 입력되는 아날로그 신호를 아날로그-디지털 컨버터가 제대로 동작할 수 있을 정도의 레벨로 조절해야될 필요성이 있다.
도 1은 아날로그-디지털 컨버터를 구비하는 종래 기술에 따른 아날로그 레벨 미터를 나타내는 도면이다.
도 1을 참조하면, 종래 기술에 따른 아날로그 레벨 미터(10)는 옵셋(offset) 조정단(11), 이득 조정단(12), 피크/바텀 검출부(13) 및 아날로그-디지털 컨버터(14)를 구비한다.
옵셋 조정단(11) 및 이득 조정단(12)은 아날로그 신호를 아날로그 디지털 컨버터(14)가 동작하기에 적합한 레벨로 만들기 위해 옵셋과 이득을 조절한다. 피크/바텀 검출부(13)는 옵셋과 이득이 조정된 아날로그 신호의 피크(peak) 값과 바텀(bottom) 값을 검출한다.
도 2a 및 도 2b는 도 1의 피크/바텀 검출부를 보다 자세히 나타내는 회로도이다.
도 2a 및 도 2b를 참조하면, 피크/바텀 검출부(13)는 오피 엠프(op amp)를 구비한다. 오피 엠프의 비반전 단자는 아날로그 신호를 수신하고, 반전 단자는 오피 엠프의 출력을 피드백(feedback)하여 수신한다. 피크/바텀 검출부(13)는 오피 엠프의 소스 전류(source current) 또는 싱크 전류(sink current)를 제한함으로써 피크 값 또는 바텀 값을 검출한다.
다시 도 1을 참조하면, 아날로그-디지털 컨버터(14)는 검출된 피크 값과 바텀 값에 대하여 아날로그-디지털 컨버팅을 수행한다.
그러나, 종래 기술에 따른 아날로그 레벨 미터는 아날로그 신호를 아날로그 디지털 컨버터가 제대로 동작할 수 있을 정도의 레벨로 조절하기 위해 옵셋 및 이득 조정단을 구비해야한다. 따라서, 아날로그 레벨 미터의 레이 아웃 면적이 증가한다. 또한 종래 기술에 따른 아날로그 레벨 미터는 필연적으로 커패시터들을 구비해야 하므로 부품이 증가하게 될 뿐더러 공정에 따라 커패시터의 특성이 달라질 수 있는 문제가 발생한다.
본 발명이 이루고자하는 기술적 과제는 아날로그 디지털 컨버터를 사용하지 아니하고도 아날로그 신호의 피크/바텀 레베을 검출할 수 있는 아날로그 레벨 미터를 제공하는데 있다.
본 발명이 이루고자하는 기술적 과제는 아날로그 디지털 컨버터를 사용하지 아니하고도 아날로그 신호의 피크/바텀 레베을 검출할 수 있는 아날로그 신호 레벨 측정 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 듀티 비(duty ratio)를 이용하는 아날로그 레벨 미터(analog level meter)는 비교기, 듀티 카운터(duty counter), 아날로그 레벨(analog level) 검출기 및 디지털-아날로그 컨버터(digital analog convertor)를 구비한다.
비교기는 측정하고자 하는 아날로그 신호(analog signal)의 전압 레벨과 기준 전압 레벨을 비교하여 업-다운 신호(up-down signal)를 생성한다. 듀티 카운터는 상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)한다. 아날로그 레벨 검출기는 상기 업-다운 신호의 듀티 값과 타겟 듀티(target duty) 값을 감산하여 듀티 에러(duty error) 값으로 출력한다. 디지털-아날로그 컨버터는 상기 듀티 에러 값을 상응하는 전압 레벨로 변환하여 상기 기준 전압으로서 피드백(feedback)시킨다.
상기 아날로그 레벨 미터는 상기 듀티 에러 값이 특정 값을 갖는 경우 상기 기준 전압을 상기 아날로그 신호의 측정값으로서 출력한다. 상기 아날로그 레벨 미터는 상기 듀티 에러 값이 "0" 경우 상기 기준 전압을 상기 아날로그 신호의 측정값으로서 출력할 수 있다.
상기 업-다운 신호는 상기 아날로그 신호의 전압 레벨이 상기 기준 전압 레벨보다 큰 구간에서는 양의 값을 갖고, 상기 아날로그 신호의 전압 레벨이 상기 기 준 전압 레벨보다 작은 구간에서는 음의 값을 갖는다.
상기 듀티 카운터는 상기 업-다운 신호에 응답하여 상기 업-다운 신호가 양의 값을 갖는 경우 상기 업-다운 신호가 양의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 가산시키고, 상기 업-다운 신호가 음의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 감산시킨다.
상기 타겟 듀티 값은 측정하고자 하는 상기 아날로그 신호의 타겟 전압(target voltage)에 대응되도록 셋팅(setting)된다. 상기 타겟 전압은 상기 아날로그 신호의 피크(peak)/바텀(bottom) 전압일 수 있다. 상기 듀티 카운터는 소정의 클럭(clock)에 동기되어 상기 카운팅을 수행한다.
상기 아날로그 레벨 검출기는 감산부, 로패스 필터(low pass filter) 및 잔차 누적 적분기를 구비한다.
감산부는 상기 업-다운 신호의 듀티 값과 타겟 듀티 값을 감산하여 상기 듀티 에러 값으로 출력한다. 로패스 필터는 상기 듀티 에러 값의 리플(ripple)을 제거한다. 잔차 누적 적분기는 상기 필터링(filtering)된 듀티 에러 값을 출력하고 홀딩(holding)한다. 상기 로패스 필터는 상기 로패스 필터의 입력과 출력의 크기를 비교하여 상기 로패스 필터의 이득을 달리 설정할 수 있다.
상기 아날로그 레벨 미터는 업데이트(update) 신호에 응답하여 일정한 주기마다 상기 업-다운 신호의 듀티 값을 래치(latch)하는 래치부를 더 구비한다. 상기 아날로그 레벨 미터는 상기 주기마다 상기 업데이트 신호를 생성하는 업데이트 신호 생성부를 더 구비한다.
상기 아날로그 레벨 미터는 래치 후 상기 듀티 카운터를 리셋(reset)하기 위한 리셋 신호를 생성하는 리셋부를 더 구비할 수 있다. 상기 리셋부는 상기 업데이트 신호를 지연시켜 상기 리셋 신호를 생성한다.
상기 다른 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 아날로그 신호 레벨 측정 방법은, 아날로그 신호(analog signal)의 전압 레벨(level)을 측정하는 방법에 있어서, 상기 아날로그 신호의 전압 레벨과 기준 전압 레벨을 비교하는 단계, 상기 비교 결과를 업-다운 신호(up-down signal)로서 생성하는 단계, 상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 단계, 상기 업-다운 신호의 듀티 값과 타겟 듀티(target duty) 값을 감산하는 단계, 상기 업-다운 신호의 듀티 값과 타겟 듀티 값을 감산한 결과를 상응하는 전압 레벨로 변환하여 상기 기준 전압으로서 피드백(feedback)시키는 단계 및 상기 업-다운 신호의 듀티 값과 타겟 듀티 값을 감산한 결과가 특정 값을 갖는 경우 상기 기준 전압을 상기 아날로그 신호의 측정값으로서 출력하는 단계를 구비한다.
상기 업-다운 신호는 상기 아날로그 신호의 전압 레벨이 상기 기준 전압 레벨보다 큰 구간에서는 양의 값을 갖고, 상기 아날로그 신호의 전압 레벨이 상기 기준 전압 레벨보다 작은 구간에서는 음의 값을 갖다.
상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 S530 단계는 상기 업-다운 신호가 양의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 가산시킨다. 다만, 상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 S530 단계는 상기 업-다운 신호가 음의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 감산시킨다.
상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 단계는 소정의 클럭(clock)에 동기되어 상기 카운팅을 수행한다. 상기 타겟 듀티 값은 측정하고자 하는 상기 아날로그 신호의 타겟 전압(target voltage)에 대응되도록 셋팅(setting)된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 듀티 비를 이용하는 아날로그 레벨 미터를 개략적으로 나타내는 순서도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 듀티 비(duty ratio)를 이용하는 아날로그 레벨 미터(analog level meter)(100)는 비교기(110), 듀티 카운터(duty counter)(120), 아날로그 레벨(analog level) 검출기(130) 및 디지털-아날로그 컨버터(digital-analog convertor)(140)를 구비한다.
비교기(110)는 측정하고자 하는 아날로그 신호(XANAL)의 전압 레벨과 기준 전압(VREF) 레벨을 비교하여 업-다운 신호(up-down signal)(XUD)를 생성한다. 이때 아날로그 신호(XANAL)는 비교기(110)의 "+" 단자로 입력되고, 기준 전압(VREF)은 "-" 단자로 입력된다.
따라서 업-다운 신호(XUD)는 아날로그 신호(XANAL)의 전압 레벨이 기준 전압 레벨보다 큰 구간에서는 양의 값을 갖고, 아날로그 신호(XANAL)의 전압 레벨이 기준 전압 레벨보다 작은 구간에서는 음의 값을 갖는다.
듀티 카운터(120)는 업-다운 신호의 듀티(duty) 값(VDUTY)을 카운팅(counting)한다. 듀티 카운터(120)는 업-다운 신호(XUD)에 응답하여 업-다운 신호(XUD)가 양의 값을 갖는 경우 업-다운 신호의 듀티 값(VDUTY)을 하나 가산시킨다. 반면, 듀티 카운터(120)는 업-다운 신호(XUD)가 음의 값을 갖는 경우 업-다운 신호의 듀티 값(VDUTY)을 하나 감산시킨다.
이때 듀티 카운터(120)는 소정의 클럭(CLK)에 동기되어 상기 카운팅을 수행한다. 듀티 카운터(120)는 일정한 주기 동안 카운팅된 업-다운 신호의 듀티 값(VDUTY)을 출력한다.
계속해서 도 3을 참조하면, 바람직하게는 아날로그 레벨 미터(100)는 업데이트(update) 신호(XUDTE)에 응답하여 상기 주기마다 업-다운 신호의 듀티 값(VDUTY)을 래치(latch)하는 래치부(150)을 더 구비할 수 있다.
업데이트 신호(XUDTE)는 업데이트 신호 생성부(160)에 의해 생성된다. 업데이트 신호(XUDTE)는 상기 주기마다 활성화되는 클럭(clock)일 수 있다.
또한 업데이트 신호(XUDTE)는 소정의 변환을 거쳐 듀티 카운터(120)에 리셋 신호(XRSET)로서 인가된다. 리셋부(170)는 업데이트 신호(XUDTE)를 지연시켜 리셋 신호(XRSET)를 생성한다. 듀티 카운터(120)는 리셋 신호(XRSET)에 응답하여 상기 주기마다 카운팅된 듀티 값(VDUTY)을 리셋한다.
이렇게 생성된 업-다운 신호의 듀티 값(VDUTY)은 상기 주기마다 아날로그 레벨 검출기(130)로 전송된다. 아날로그 레벨 검출기(130)는 업-다운 신호의 듀티 값(VDUTY)과 타겟 듀티(target duty) 값(TDUTY)을 감산하여 듀티 에러(duty error) 값(Du_Err)으로 출력한다.
도 4는 도 3의 아날로그 레벨 검출기를 보다 자세히 나타내는 도면이다.
도 3 및 도 4를 참조하면, 아날로그 레벨 검출기(130)는 감산부(131), 로패스 필터(low pass filter)(132) 및 잔차 누적 적분기(residual accumulation filter)(133)를 구비한다.
감산부(131)는 업-다운 신호의 듀티 값(VDUTY)과 타겟 듀티 값(TDUTY)을 감산하여 듀티 에러 값(Du_Err)으로 출력한다. 이때 타겟 듀티 값(TDUTY)은 측정하고자 하는 아날로그 신호(XANAL)의 타겟 전압(target voltage)에 대응되도록 셋팅(setting)된다.
상기 타겟 전압은 측정하고자 하는 아날로그 신호(XANAL)의 전압이다. 따라서 상기 타겟 전압은 아날로그 신호(XANAL)의 피크(peak)/바텀(bottom) 전압일 수 있다. 다만, 타겟 전압을 아날로그 신호(XANAL)의 피크/바텀 값의 90%로 설정할 수도 있고, 99%로 설정할 수도 있다.
로패스 필터(132)는 듀티 에러 값(Du_Err)의 리플(ripple)을 제거한다. 잔차 누적 적분기(133)는 필터링(filtering)된 듀티 에러 값(Du_Err)을 출력하고 홀딩(holding)한다.
로패스 필터(132)는 비교 수단을 구비한다. 상기 비교 수단은 로패스 필터(132)의 입력(IN)과 출력(OUT)의 크기를 비교한다. 상기 비교 수단은 로패스 필터(132)의 입력(IN)과 출력(OUT)의 크기를 비교한 결과, 로패스 필터(132)의 이득(C0, C1)에 대한 가중치를 달리 설정할 수 있다.
예를 들어, 듀티 에러 값(Du_Err)이 먼저 "+1"로 로패스 필터(132)의 입력(IN)이 되고, 다음으로 듀티 에러 값(Du_Err)이 "-1"로 로패스 필터(132)의 입력(IN)이 되었다고 하자.
본 발명에 의한 로패스 필터(132)에 의하면, 입력(IN)이 출력(OUT)보다 작으므로 로패스 필터(132)는 C0에 가중치를 "1"(C0_ma)로 주고, C1에 가중치를 "0.1"(C1_sl)로 준다. 그러면 출력(OUT)은 "((+1)*1)+((-1)*0.1)=0.9"가 된다. 따라서 듀티 에러 값(Du_Err)이 "0.9"로 검출된다.
반대로, 듀티 에러 값(Du_Err)이 먼저 "-1"로 로패스 필터(132)의 입력(IN)이 되고, 다음으로 듀티 에러 값(Du_Err)이 "+1"로 로패스 필터(132)의 입력(IN)이 되었다고 하자.
본 발명에 의한 로패스 필터(132)에 의하면, 입력(IN)이 출력(OUT)보다 크므로 로패스 필터(132)는 C0에 가중치를 "0.1"(C0_sl)로 주고, C1에 가중치를 "1"(C1_ma)로 준다. 그러면 출력(OUT)은 "((-1)*1)+((+1)*0.1)=(-0.9)"가 된다. 따라서 듀티 에러 값(Du_Err)이 "-0.9"로 검출된다.
즉, 듀티 에러 값(Du_Err)은 상기 주기에 따라 변하는 값인데 이러한 변화로 발생하는 리플의 피크/바텀 값을 정확히 검출함으로써 정확한 듀티 에러 값 (Du_Err)을 구할 수 있다.
다시 도 3을 참조하면, 디지털-아날로그 컨버터(140)는 듀티 에러 값(Du_Err)을 상응하는 전압 레벨로 변환하여 기준 전압(VREF)으로서 피드백(feedback)시킨다. 아날로그 레벨 미터(100)는 듀티 에러 값(Du_Err)이 특정값을 같는 경우, 예를 들어 듀티 에러 값이 "0"이 되는 경우 기준 전압(VREF)을 아날로그 신호(XANAL)의 측정값(타겟 전압)으로서 출력한다.
본 발명의 실시예에 따른 듀티 비를 이용하는 아날로그 레벨 미터는 아날로그-디지털 컨버터를 사용하지 아니함으로써 아날로그 영역에서 발생되는 많은 문제를 해결할 수 있다. 예를 들어, 아날로그 신호의 옵셋이나 게인(gain) 조절의 필요성이나 부정확한 레벨 검출 등의 문제를 해결할 수 있다.
또한 아날로그 신호 레벨 검출을 디지털 영역에 의함으로써 클럭 주기 및 타겟 전압 등을 달리 설정할 수 있음으로써 유저(user)가 원하는 사항에 보다 유연하게 대처할 수 있다.
도 5는 본 발명의 실시예에 따른 듀티 비를 이용하는 아날로그 신호 레벨 측정 방법을 나타내는 순서도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 듀티 비를 이용하는 아날로그 신호 레벨 측정 방법(500)은, 아날로그 신호(analog signal)의 전압 레벨(level)을 측정하는 방법에 있어서, 상기 아날로그 신호의 전압 레벨과 기준 전압 레벨을 비교하는 S510 단계, 상기 비교 결과를 업-다운 신호(up-down signal)로서 생성하는 S520 단계, 상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 S530 단 계, 상기 업-다운 신호의 듀티 값과 타겟 듀티(target duty) 값을 감산하는 S540 단계, 상기 업-다운 신호의 듀티 값과 타겟 듀티 값을 감산한 결과를 상응하는 전압 레벨로 변환하여 상기 기준 전압으로서 피드백(feedback)시키는 S550 단계 및 상기 업-다운 신호의 듀티 값과 타겟 듀티 값을 감산한 결과가 특정 값을 갖는 경우 상기 아날로그 신호의 측정값으로서 출력하는 S560 단계를 구비한다.
상기 업-다운 신호는 상기 아날로그 전압 레벨이 상기 기준 전압 레벨보다 큰 경우 양의 값을 갖고, 상기 아날로그 전압 레벨이 상기 기준 전압 레벨보다 작은 경우 음의 값을 갖다.
상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 S530 단계는 상기 업-다운 신호가 양의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 가산시킨다. 다만, 상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 S530 단계는 상기 업-다운 신호가 음의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 감산시킨다.
상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 S530 단계는 소정의 클럭(clock)마다 상기 카운팅을 수행한다. 상기 타겟 듀티 값은 상기 아날로그 신호의 타겟 전압에 대응되도록 셋팅(setting)된다.
본 발명의 실시예에 따른 듀티 비를 이용하는 아날로그 신호 레벨 측정 방법은 앞서 설명된 아날로그 레벨 미터와 그 기술적 사상이 동일하다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명에 따른 아날로그 신호 레벨 측정 방법에 대하여 이해할 수 있을 것이므로 이에 대한 자세한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호 레벨 측정 방법은 아날로그-디지털 컨버터를 구비하지 아니하고도 아날로그 신호의 전압 레벨을 측정할 수 있어 장비 크기 및 생산 원가를 절감할 수 있다.
또한 디지털 처리를 통해 노이즈(noise) 및 옵셋 문제를 해결할 수 있다. 나아가 측정하고자 하는 전압 값을 변경하기 위해서는 단지 타겟 듀티 값을 다르게 셋팅하면 되므로 측정하고자 하는 전압 값을 변경하기가 용이할 뿐더러 정확한 전압 값을 측정할 수 있는 장점이 있다.

Claims (18)

  1. 아날로그 레벨 미터(analog level meter)에 있어서,
    측정하고자 하는 아날로그 신호(analog signal)의 전압 레벨(level)과 기준 전압 레벨을 비교하여 업-다운 신호(up-down signal)를 생성하는 비교기;
    상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 듀티 카운터(duty counter);
    상기 업-다운 신호의 듀티 값과 타겟 듀티(target duty) 값을 감산하여 듀티 에러(duty error) 값으로 출력하는 아날로그 레벨 검출기; 및
    상기 듀티 에러 값을 상응하는 전압 레벨로 디지털-아날로그 변환하여 상기 기준 전압으로서 피드백(feedback)시키는 디지털-아날로그 컨버터(digital analog convertor)를 구비하고,
    상기 아날로그 레벨 미터는,
    상기 듀티 에러 값이 특정 값을 갖는 경우 상기 기준 전압을 상기 아날로그 신호의 측정값으로서 출력하는 것을 특징으로 하는 아날로그 레벨 미터.
  2. 제 1 항에 있어서, 상기 아날로그 레벨 미터는,
    상기 듀티 에러 값이 "0" 경우 상기 기준 전압을 상기 아날로그 신호의 측정값으로서 출력하는 것을 특징으로 하는 아날로그 레벨 미터.
  3. 제 1 항에 있어서, 상기 업-다운 신호는,
    상기 아날로그 신호의 전압 레벨이 상기 기준 전압 레벨보다 큰 구간에서는 양의 값을 갖고, 상기 아날로그 신호의 전압 레벨이 상기 기준 전압 레벨보다 작은 구간에서는 음의 값을 갖는 것을 특징으로 하는 아날로그 레벨 미터.
  4. 제 3 항에 있어서, 상기 듀티 카운터는,
    상기 업-다운 신호에 응답하여 상기 업-다운 신호가 양의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 가산시키고, 상기 업-다운 신호가 음의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 감산시키는 것을 특징으로 하는 아날로그 레벨 미터.
  5. 제 1 항에 있어서, 상기 타겟 듀티 값은,
    측정하고자 하는 상기 아날로그 신호의 타겟 전압(target voltage)에 대응되도록 셋팅(setting)되는 것을 특징으로 하는 아날로그 레벨 미터.
  6. 제 5 항에 있어서, 상기 타겟 전압은,
    상기 아날로그 신호의 피크(peak)/바텀(bottom) 전압인 것을 특징으로 하는 아날로그 레벨 미터.
  7. 제 1 항에 있어서, 상기 듀티 카운터는,
    소정의 클럭(clock)에 동기되어 상기 카운팅을 수행하는 것을 특징으로 하는 아날로그 레벨 미터.
  8. 제 1 항에 있어서, 상기 아날로그 레벨 검출기는,
    상기 업-다운 신호의 듀티 값과 타겟 듀티 값을 감산하여 상기 듀티 에러 값으로 출력하는 감산부;
    상기 듀티 에러 값의 리플(ripple)을 제거하는 로패스 필터(low pass filter); 및
    상기 필터링(filtering)된 듀티 에러 값을 출력하고 유지하는 잔차 누적 적분기를 구비하는 것을 특징으로 하는 아날로그 레벨 미터.
  9. 제 8 항에 있어서, 상기 로패스 필터는,
    상기 로패스 필터의 입력과 출력의 크기를 비교하여 상기 로패스 필터의 이득을 달리 설정하는 것을 특징으로 하는 아날로그 레벨 미터.
  10. 제 1 항에 있어서, 상기 아날로그 레벨 미터는,
    업데이트(update) 신호에 응답하여 일정한 주기마다 상기 업-다운 신호의 듀티 값을 래치(latch)하는 래치부를 더 구비하는 것을 특징으로 하는 아날로그 레벨 미터.
  11. 제 10 항에 있어서, 상기 아날로그 레벨 미터는,
    상기 주기마다 상기 업데이트 신호를 생성하는 업데이트 신호 생성부를 더 구비하는 것을 특징으로 하는 아날로그 레벨 미터.
  12. 제 11 항에 있어서, 상기 아날로그 레벨 미터는,
    래치 후 상기 듀티 카운터를 리셋(reset)하기 위한 리셋 신호를 생성하는 리셋부를 더 구비하는 것을 특징으로 하는 아날로그 레벨 미터.
  13. 제 12 항에 있어서, 상기 리셋부는,
    상기 업데이트 신호를 지연시켜 상기 리셋 신호로 생성하는 것을 특징으로 하는 아날로그 레벨 미터.
  14. 아날로그 신호(analog signal)의 전압 레벨(level)을 측정하는 방법에 있어서,
    상기 아날로그 신호의 전압 레벨과 기준 전압 레벨을 비교하는 단계;
    상기 비교 결과를 업-다운 신호(up-down signal)로서 생성하는 단계;
    상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 단계;
    상기 업-다운 신호의 듀티 값과 타겟 듀티(target duty) 값을 감산하는 단계;
    상기 업-다운 신호의 듀티 값과 타겟 듀티 값을 감산한 결과를 상응하는 전 압 레벨로 디지털-아날로그 변환하여 상기 기준 전압으로서 피드백(feedback)시키는 단계; 및
    상기 업-다운 신호의 듀티 값과 타겟 듀티 값을 감산한 결과가 특정 값을 갖는 경우 상기 기준 전압을 상기 아날로그 신호의 측정값으로서 출력하는 단계를 구비하는 것을 특징으로 하는 아날로그 신호 레벨 측정 방법.
  15. 제 14 항에 있어서, 상기 업-다운 신호는,
    상기 아날로그 신호의 전압 레벨이 상기 기준 전압 레벨보다 큰 구간에서는 양의 값을 갖고, 상기 아날로그 신호의 전압 레벨이 상기 기준 전압 레벨보다 작은 구간에서는 음의 값을 갖는 것을 특징으로 하는 아날로그 신호 레벨 측정 방법.
  16. 제 15 항에 있어서, 상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 단계는,
    상기 업-다운 신호가 양의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 가산시키고, 상기 업-다운 신호가 음의 값을 갖는 경우 상기 업-다운 신호의 듀티 값을 하나 감산시키는 것을 특징으로 하는 아날로그 신호 레벨 측정 방법.
  17. 제 14 항에 있어서, 상기 업-다운 신호의 듀티(duty) 값을 카운팅(counting)하는 단계는,
    소정의 클럭(clock)마다 상기 카운팅을 수행하는 것을 특징으로 하는 아날로 그 신호 레벨 측정 방법.
  18. 제 14 항에 있어서, 상기 타겟 듀티 값은,
    측정하고자 하는 상기 아날로그 신호의 타겟 전압(target voltage)에 대응되도록 셋팅(setting)되는 것을 특징으로 하는 아날로그 신호 레벨 측정 방법.
KR1020060004442A 2006-01-16 2006-01-16 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호레벨 측정 방법 KR100752651B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060004442A KR100752651B1 (ko) 2006-01-16 2006-01-16 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호레벨 측정 방법
US11/652,553 US7382309B2 (en) 2006-01-16 2007-01-12 Analog level meter and method of measuring analog signal level
CN2007100019879A CN101004430B (zh) 2006-01-16 2007-01-16 测量模拟信号电平的模拟电平表和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060004442A KR100752651B1 (ko) 2006-01-16 2006-01-16 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호레벨 측정 방법

Publications (2)

Publication Number Publication Date
KR20070075793A true KR20070075793A (ko) 2007-07-24
KR100752651B1 KR100752651B1 (ko) 2007-08-29

Family

ID=38262659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004442A KR100752651B1 (ko) 2006-01-16 2006-01-16 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호레벨 측정 방법

Country Status (3)

Country Link
US (1) US7382309B2 (ko)
KR (1) KR100752651B1 (ko)
CN (1) CN101004430B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7532139B2 (en) * 2007-08-06 2009-05-12 Vns Portfolio Llc System and method for converting analog values into digital form
KR101367681B1 (ko) * 2012-05-30 2014-02-26 삼성전기주식회사 신호 듀티 검출 장치 및 이를 갖는 모터 구동 장치
KR101906371B1 (ko) 2012-06-29 2018-10-10 삼성전자주식회사 듀티 사이클 에러 누적 회로 및 이를 포함하는 듀티 사이클 보정 회로
CN105717351A (zh) * 2016-02-01 2016-06-29 浙江禾川科技股份有限公司 一种逆变器中的母线电压检测方法
CN110231510B (zh) * 2018-03-05 2021-06-18 华润微集成电路(无锡)有限公司 提高芯片内部基准电压值精度的校准系统及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56157123A (en) 1980-05-07 1981-12-04 Toshiba Corp Waveform shaping circuit
US4584566A (en) * 1984-12-21 1986-04-22 Honeywell Inc. Analog to digital converter
KR930000965B1 (ko) * 1989-08-17 1993-02-11 금성 일렉트론 주식회사 프로그래머블 구형파 발생기
JPH05122519A (ja) 1991-06-12 1993-05-18 Oki Electric Ind Co Ltd ピークホールド回路
JPH06334521A (ja) 1993-05-25 1994-12-02 Sony Corp アナログレベル測定装置
US20030101253A1 (en) * 2001-11-29 2003-05-29 Takayuki Saito Method and system for distributing data in a network
JP2004235498A (ja) * 2003-01-31 2004-08-19 Anden 発光ダイオードの制御装置
JP4094460B2 (ja) * 2003-03-18 2008-06-04 松下電器産業株式会社 アナログ信号レベル検出回路
TW200505169A (en) * 2003-07-17 2005-02-01 Quanta Comp Inc Analog signal measurement device and method

Also Published As

Publication number Publication date
CN101004430B (zh) 2012-11-07
KR100752651B1 (ko) 2007-08-29
CN101004430A (zh) 2007-07-25
US7382309B2 (en) 2008-06-03
US20070164886A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US7595744B2 (en) Correcting offset errors associated with a sub-ADC in pipeline analog to digital converters
Ryu et al. A 14-b linear capacitor self-trimming pipelined ADC
US9337730B2 (en) Switching power supply control circuit for current mode switching regulator
US10784882B2 (en) Analog to digital converter device and method of calibrating clock skew
KR100752651B1 (ko) 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호레벨 측정 방법
US9634627B2 (en) Amplification circuit and analog/digital conversion circuit
Mafi et al. Digital blind background calibration of imperfections in time-interleaved ADCs
Wang et al. Nested digital background calibration of a 12-bit pipelined ADC without an input SHA
KR20140035444A (ko) 파이프라인형 아날로그 디지털 변환기에서 지연 시간 감소를 위해 수정된 동적 요소 정합
JPH057154A (ja) Ａ／ｄ変換回路
JP2004177228A (ja) 電流計測装置
JP2007521767A (ja) パイプラインａｄｃにおけるキャパシタミスマッチの較正
US20080048641A1 (en) Peak voltage detector circuit and binarizing circuit including the same circuit
US20150035691A1 (en) Method and related device for generating a digital output signal corresponding to an analog input signal
KR20090085283A (ko) 아날로그 디지털 변환기의 오차 보정 장치 및 방법
US7176818B2 (en) Analog to digital converter, related method and use in voltage regulator circuits
JP6706305B2 (ja) アナログ信号発生装置
JP6550675B2 (ja) パルス波高分析装置
Jędrzejewski et al. Self-calibratable Adaptive Sub-ranging ADC Insensitive to Amplifiers Gain Errors
JP3843232B2 (ja) デルタシグマ変換器のオフセット補正装置及び電力量計
CN113169746B (zh) △σ调制器环路内异步sar的亚稳定性补偿
CN113271100B (zh) 模拟数字转换器装置以及时脉偏斜校正方法
Watabe et al. Preliminary experiment for precise and dynamic digital calibration for two-stage cyclic ADC suitable for 33-Mpixel 120-fps 8K Super Hi-Vision CMOS image sensor
CN113162622A (zh) 模拟数字转换器装置以及时脉偏斜校正方法
JP2609832B2 (ja) 太陽センサ信号の処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 12