CN110231510B - 提高芯片内部基准电压值精度的校准系统及方法 - Google Patents

提高芯片内部基准电压值精度的校准系统及方法 Download PDF

Info

Publication number
CN110231510B
CN110231510B CN201810177831.4A CN201810177831A CN110231510B CN 110231510 B CN110231510 B CN 110231510B CN 201810177831 A CN201810177831 A CN 201810177831A CN 110231510 B CN110231510 B CN 110231510B
Authority
CN
China
Prior art keywords
calibration
voltage value
chip
burner
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810177831.4A
Other languages
English (en)
Other versions
CN110231510A (zh
Inventor
孙红新
顾晓红
赵海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
CRM ICBG Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRM ICBG Wuxi Co Ltd filed Critical CRM ICBG Wuxi Co Ltd
Priority to CN201810177831.4A priority Critical patent/CN110231510B/zh
Publication of CN110231510A publication Critical patent/CN110231510A/zh
Application granted granted Critical
Publication of CN110231510B publication Critical patent/CN110231510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种提高芯片内部基准电压值精度的校准系统及方法，其中该方法包括烧录器首先使待测芯片进入校准过程，其次该烧录器与半自动烧录机台相配合以检测该待测芯片的待校准电压值及接触电阻两端的电压差值，并进行该待测芯片的待校准电压值及接触电阻两端的电压差值的相减处理以得到与当前校准值相对应的该待测芯片的校准电压值，最后烧录器根据是否存在最佳校准电压值的判断结果以完成对待测芯片内部基准电压值的校准。

Description

提高芯片内部基准电压值精度的校准系统及方法
技术领域
本发明涉及电子领域，尤其涉及测试领域，具体是指一种提高芯片内部基准电压值精度的校准系统及方法。
背景技术
芯片与系统预设电压值之间，往往存在着一定的偏差，因此需要对其进行校准，在该过程中，烧录器与半自动烧录机台配合使用，使得烧录器与半自动烧录机台相连，同时烧录器通过金手指与芯片相连，该金手指为半自动烧录机台内部的众多金黄色的导电触片，因其表面镀金而且导电触片排列如手指状，所以称为“金手指”。在待测芯片从半自动烧录机台的料管中落下时，将由半自动烧录机台的金手指抓住，使得待测芯片通过金手指与烧录器相连，而由于半自动烧录机台中金手指的机械结构，金手指在抓取待测芯片时，有的时候会接触不良，即存在一定的接触电阻，接触电阻的存在会影响芯片的校准精度。
在待测芯片的校准过程中，该待测芯片的其他管脚的接触电阻并不会影响整个校准精度，而待测芯片的接地端与金手指之间的接触电阻则会对待测芯片的输出电压校准精度产生影响。
发明内容
本发明的目的是克服了上述现有技术的缺点，提供了一种能够消除接触电阻两端的电压差值影响的提高芯片内部基准电压值精度的校准系统及方法。
为了实现上述目的，本发明的提高芯片内部基准电压值精度的校准系统及方法如下：
该提高芯片内部基准电压值精度的校准系统，其主要特点是，所述的系统包括烧录器和半自动烧录机台，所述半自动烧录机台与一待测芯片接触时产生一接触电阻，所述的烧录器和所述的半自动烧录机台相配合以对所述的待测芯片进行校准，且所述的烧录器通过增设一AD(Analog-to-Digital Convert)转换通道以测量所述接触电阻两端的电压差值，并通过消除所述接触电阻两端的电压差值以实现对所述待测芯片内部基准电压值的校准。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准系统的烧录器具有第一AD转换通道和第二AD转换通道，所述的烧录器分别通过所述的第一AD转换通道和第二AD转换通道测量所述待测芯片的待校准电压值和所述接触电阻两端的电压差值，且所述的烧录器根据通过所述待测芯片的待校准电压值与所述接触电阻两端的电压差值之间的相减处理所得到的校准电压值实现对所述待测芯片内部基准电压值的校准。
该基于上述系统提高芯片内部基准电压值精度的校准控制方法，其主要特点是，所述的方法包括以下步骤：
(1)所述的烧录器向所述的待测芯片输入与当前校准值相对应的校准时序信号，并使所述的待测芯片进入校准过程；
(2)所述的烧录器与所述的半自动烧录机台相配合以检测所述待测芯片的待校准电压值及所述的接触电阻两端的电压差值，并进行所述待测芯片的待校准电压值以及所述接触电阻两端的电压差值的相减处理，以得到与当前校准值相对应的所述待测芯片的校准电压值；
(3)所述的烧录器判断是否存在最佳校准电压值，如存在，则根据与所述最佳校准电压值相对应的校准值设定所述待测芯片的内部基准电压值并结束整个校准过程，否则输出校准失败的结果。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的烧录器具有第一AD转换通道、第二AD转换通道和烧录器接地端，所述的待测芯片具有第一输出端、第二输出端和第三接地端，所述的第一AD转换通道通过所述的半自动烧录机台与所述的第一输出端相连接，所述的第二AD转换通道通过所述的半自动烧录机台与所述的第二输出端相连接，所述的步骤(2)包括以下步骤：
(2.1)所述的烧录器通过所述的第一AD转换通道测量第一参数，同时控制所述的第二输出端输出相对于所述第三接地端零电平的电压值且所述的烧录器通过所述的第二AD转换通道测量第二参数，所述的第一参数为所述第一输出端输出的相对于所述第三接地端的所述待校准电压值，所述的第二参数为所述第二输出端输出的相对于所述烧录器接地端的所述接触电阻两端的电压差值；
(2.2)所述的烧录器进行所述待校准电压值和所述接触电阻两端的电压差值的相减处理，以得到与当前校准值相对应的所述待测芯片的校准电压值。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的步骤(3)包括：
(3.1)所述的烧录器判断当前校准电压值与系统预设电压值是否相等，如相等，则令当前校准电压值为最佳校准电压值并进入步骤(3.5)，否则继续步骤(3.2)；
(3.2)重复上述步骤(1)和(2)，直至当前校准值达到系统预设的校准最大值；
(3.3)所述的烧录器选取最接近所述系统预设电压值的校准电压值；
(3.4)所述的烧录器判断所述最接近系统预设电压值的校准电压值是否符合系统预设的精度误差允许范围，如符合，则选取所述最接近系统预设电压值的校准电压值为所述最佳校准电压值，并进入步骤(3.5)，否则输出校准失败的结果；
(3.5)所述的烧录器根据与所述最佳校准电压值相对应的校准值设定所述待测芯片的内部基准电压值，并结束整个校准过程。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的步骤(1)之前，还包括：对当前校准值进行初始化，以令当前校准值为0；所述的步骤(3.2)中，所述的烧录器控制当前校准值进行加1处理直至达到所述系统预设的校准最大值。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的系统预设的校准最大值为15。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的烧录器具有电源输出端，所述的待测芯片具有电源输入端，所述的电源输出端通过所述的半自动烧录机台与所述的电源输入端相连接，所述的烧录器通过电源输出端向所述的待测芯片进行供电。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的烧录器具有第三通用输入输出端口和第四通用输入输出端口，所述的待测芯片具有SDA(Synchronous Data Adapter)数据信号接口和SCL(Serial Communication Loop)时钟信号接口，所述的第三通用输入输出端口通过所述的半自动烧录机台与所述的SDA数据信号接口相连接，所述的第四通用输入输出端口通过所述的半自动烧录机台与所述的SCL时钟信号接口相连接，所述的步骤(1)中向所述待测芯片输入与当前校准值相对应的校准时序信号具体为：
所述的烧录器分别通过所述的第三通用输入输出端口和所述的第四通用输入输出端口向所述的SDA数据信号接口和SCL时钟信号接口输入与当前校准值相对应的校准时序信号。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的步骤(3.4)中，所述的系统预设的精度误差允许范围为±1％。
采用了本发明中的提高芯片内部基准电压值精度的校准系统及方法，保证了批量芯片出货速度的同时，进一步提高了芯片的校准效率。同时通过在烧录器中增设一个AD转换通道测量待测芯片与半自动烧录机台之间的接触电阻两端的电压差值并对其进行消除，提高了芯片的校准精度，具有更广泛的应用范围。
附图说明
图1为本发明的提高芯片内部基准电压值精度的校准系统的结构示意图。
图2为本发明的提高芯片内部基准电压值精度的校准系统的一局部结构示意图。
图3为本发明的提高芯片内部基准电压值精度的校准控制方法的流程示意图。
具体实施方式
在详细说明根据本发明的实施例前，应该注意到的是，所述实施例涉及对提高芯片内部基准电压值精度的校准系统及方法的组合。所述电路结构和各模块单元在附图中通过常规符号在适当的位置表示出来了，并且只示出了与理解本发明的实施例有关的细节，以免因对于得益于本发明的本领域普通技术人员而言显而易见的那些细节而模糊了本公开内容。
在下文中，第一和第二之类的关系术语仅仅用来区分一个实体或动作与另一个实体或动作，而不一定要求或暗示这种实体或动作之间的任何实际的这种关系或顺序。术语“包括”、“包含”或任何其他变体旨在涵盖非排他性的包含，由此使得包括一系列要素的过程、方法、物品或者设备不仅包含这些要素，而且还包含没有明确列出的其他要素，或者为这种过程、方法、物品或者设备所固有的要素。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参阅图1和图2所示，本发明的提高芯片内部基准电压值精度的校准系统包括：烧录器和半自动烧录机台，所述半自动烧录机台与一待测芯片接触时产生一接触电阻，所述的烧录器和所述的半自动烧录机台相配合以对所述的待测芯片进行校准，且所述的烧录器通过增设一AD转换(Analog-to-Digital Convert)通道以测量所述接触电阻两端的电压差值，并通过消除所述接触电阻两端的电压差值以实现对所述待测芯片内部基准电压值的校准。
在一具体实施方式中，该提高芯片内部基准电压值精度的校准系统的烧录具有第一AD转换通道和第二AD转换通道，所述的烧录器分别通过所述的第一AD转换通道和第二AD转换通道测量所述待测芯片的待校准电压值和所述接触电阻两端的电压差值，且所述的烧录器根据通过所述待测芯片的待校准电压值与所述接触电阻两端的电压差值之间的相减处理所得到的校准电压值实现对所述待测芯片内部基准电压值的校准。
请参阅图1和图3所示，本发明还提供了一种基于图1所示的系统提高芯片内部基准电压值精度的校准控制方法，该方法包括：
(1)所述的烧录器向所述的待测芯片输入与当前校准值相对应的校准时序信号，并使所述的待测芯片进入校准过程；
(2)所述的烧录器与所述的半自动烧录机台相配合以检测所述待测芯片的待校准电压值及所述的接触电阻两端的电压差值，并进行所述待测芯片的待校准电压值以及所述接触电阻两端的电压差值的相减处理，以得到与当前校准值相对应的所述待测芯片的校准电压值；
(3)所述的烧录器判断是否存在最佳校准电压值，如存在，则根据与所述最佳校准电压值相对应的校准值设定所述待测芯片的内部基准电压值并结束整个校准过程，否则输出校准失败的结果。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的烧录器具有第一AD转换通道、第二AD转换通道和烧录器接地端，所述的待测芯片具有第一输出端、第二输出端和第三接地端，所述的第一AD转换通道通过所述的半自动烧录机台与所述的第一输出端相连接，所述的第二AD转换通道通过所述的半自动烧录机台与所述的第二输出端相连接，所述的步骤(2)包括以下步骤：
(2.1)所述的烧录器通过所述的第一AD转换通道测量第一参数，同时控制所述的第二输出端输出相对于所述第三接地端零电平的电压值且所述的烧录器通过所述的第二AD转换通道测量第二参数，所述的第一参数为所述第一输出端输出的相对于所述第三接地端的所述待校准电压值，所述的第二参数为所述第二输出端输出的相对于所述烧录器接地端的所述接触电阻两端的电压差值；
(2.2)所述的烧录器进行所述待校准电压值和所述接触电阻两端的电压差值的相减处理，以得到与当前校准值相对应的所述待测芯片的校准电压值。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的步骤(3)包括：
(3.1)所述的烧录器判断当前校准电压值与系统预设电压值是否相等，如相等，则令当前校准电压值为最佳校准电压值并进入步骤(3.5)，否则继续步骤(3.2)；
(3.2)重复上述步骤(1)和(2)，直至当前校准值达到系统预设的校准最大值；
(3.3)所述的烧录器选取最接近所述系统预设电压值的校准电压值；
(3.4)所述的烧录器判断所述最接近系统预设电压值的校准电压值是否符合系统预设的精度误差允许范围，如符合，则选取所述最接近系统预设电压值的校准电压值为所述最佳校准电压值，并进入步骤(3.5)，否则输出校准失败的结果；
(3.5)所述的烧录器根据与所述最佳校准电压值相对应的校准值设定所述待测芯片的内部基准电压值，并结束整个校准过程。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的步骤(1)之前，还包括：对当前校准值进行初始化，以令当前校准值为0；所述的步骤(3.2)中，所述的烧录器控制当前校准值进行加1处理直至达到所述系统预设的校准最大值。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法中校准值的范围为0000至000F(十六进制)，其分别对应于十进制的0至15，因此该系统预设的校准最大值为15。在其他具体实施方式中，本领域技术人员可根据实际情况选择合适的校准值范围。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的烧录器具有电源输出端，所述的待测芯片具有电源输入端，所述的电源输出端通过所述的半自动烧录机台与所述的电源输入端相连接，所述的烧录器通过电源输出端向所述的待测芯片进行供电。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的烧录器具有第三通用输入输出端口和第四通用输入输出端口，所述的待测芯片具有SDA数据信号接口和SCL时钟信号接口，所述的第三通用输入输出端口通过所述的半自动烧录机台与所述的SDA数据信号接口相连接，所述的第四通用输入输出端口通过所述的半自动烧录机台与所述的SCL时钟信号接口相连接，所述的步骤(1)中向所述待测芯片输入与当前校准值相对应的校准时序信号具体为：
所述的烧录器分别通过所述的第三通用输入输出端口和所述的第四通用输入输出端口向所述的SDA数据信号接口和SCL时钟信号接口输入与当前校准值相对应的校准时序信号。
在本发明的一具体实施方式中，所述的烧录器向所述的待测芯片输入校准时序信号时，先分别通过所述的第三通用输入输出端口和所述的第四通用输入输出端口控制所述的SDA数据信号接口为低电平状态，以及所述的SCL时钟信号接口为高电平状态，接着向所述的待测芯片输入校准时序信号，等待该校准时序信号输入完毕时，继续控制所述的SDA数据信号接口为高电平状态，以及所述的SCL时钟信号接口为低电平状态，以结束所述校准时序信号的输入。
在本发明的一具体实施方式中，该提高芯片内部基准电压值精度的校准控制方法的步骤(3.4)中，所述的系统预设的精度误差允许范围为±1％。
在本发明的一具体实施方式中，半自动烧录机台的金手指在抓取待测芯片时，有的时候会接触不良，会存在一定的接触电阻，在待测芯片的校准过程中，其他端口的接触电阻并不会影响整个的电压测量精度，而待测芯片的接地端与金手指之间的接触电阻R则会影响较大，请参阅图2所示，GND_1为待测芯片的接地端，GND_2为烧录器的接地端，由于GND_2与半自动烧录机台的金手指完全接触，因此所述接触电阻R可用图2来进行表示。在待测芯片的校准过程中，某些MCU微控制器的电流i偏大，并且很难减小。此时GND_2与GND_1之间的压差为i×R，经过实际测量，电流i至少会有2mA，接触电阻至少有20欧姆，会产生至少0.04V的压差。烧录器测量电压为基于烧录器的接地端GND_2来测量，而待测芯片产生的待校准电压是基于GND_1来输出的，如果存在0.04V的压差，那么GND_2会比GND_1低0.04V，当以GND_2为0V时，GND_1为0.04V，也就是说烧录器测到的电压会比无接触电阻时测到的电压的高0.04V。为消除这种误差，需要测量到接触电阻两端的电压差V1。
在本发明的一具体实施方式，请再次参阅图1所示，在对待测芯片进行校准过程中，使用烧录器的第一AD转换通道去检测待测芯片的Vref输出脚(待测芯片的第一输出端)输出的待校准电压，测到的电压为Vref，此电压是存在接触电阻产生的压差的，在这个过程中，让待测芯片的固定管脚A输出零电平电压值，而这个零电平电压值，也是基于GND_1输出的，此时，使用烧录器的第二AD转换通道去检测该固定管脚A(待测芯片的第二输出端)的输出电压值，当去测量这个零电平电压值时，其实测量到的电压是△V＝0V+V1，△V就是GND_1和GND_2之间的压差，那么此时待测芯片相对于自身的接地端GND_1的输出电压就是Vref－△V，通过此种办法可以有效地消除由接触电阻带来的电压测量误差。
在本发明的一具体实施方式中，该固定管脚A可以为待测芯片的空闲状态标志输出脚。
采用了本发明中的提高芯片内部基准电压值精度的校准系统及方法，保证了批量芯片出货速度的同时，进一步提高了芯片的校准效率。同时通过在烧录器中增设一个AD转换通道测量待测芯片与半自动烧录机台之间的接触电阻两端的电压差值并对其进行消除，提高了芯片的校准精度，具有更广泛的应用范围。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (10)

1.一种提高芯片内部基准电压值精度的校准系统，其特征在于，所述的系统包括烧录器和半自动烧录机台，所述半自动烧录机台与一待测芯片接触时产生一接地端的接触电阻，所述的烧录器和所述的半自动烧录机台相配合以对所述的待测芯片进行校准，且所述的烧录器通过增设一AD转换通道以测量所述接触电阻两端的电压差值，并通过消除所述接触电阻两端的电压差值以实现对所述待测芯片内部基准电压值的校准。
2.根据权利要求1所述的提高芯片内部基准电压值精度的校准系统，其特征在于，所述的烧录器具有第一AD转换通道和第二AD转换通道，所述的烧录器分别通过所述的第一AD转换通道和第二AD转换通道测量所述待测芯片的待校准电压值和所述接触电阻两端的电压差值，且所述的烧录器根据通过所述待测芯片的待校准电压值与所述接触电阻两端的电压差值之间的相减处理所得到的校准电压值实现对所述待测芯片内部基准电压值的校准。
3.一种基于权利要求1所述的系统提高芯片内部基准电压值精度的校准控制方法，其特征在于，所述的方法包括以下步骤：
(1)所述的烧录器向所述的待测芯片输入与当前校准值相对应的校准时序信号，并使所述的待测芯片进入校准过程；
(2)所述的烧录器与所述的半自动烧录机台相配合以检测所述待测芯片的待校准电压值及所述的接触电阻两端的电压差值，并进行所述待测芯片的待校准电压值以及所述接触电阻两端的电压差值的相减处理，以得到与当前校准值相对应的所述待测芯片的校准电压值；
(3)所述的烧录器判断是否存在最佳校准电压值，如存在，则根据与所述最佳校准电压值相对应的校准值设定所述待测芯片的内部基准电压值并结束整个校准过程，否则输出校准失败的结果。
4.根据权利要求3所述的提高芯片内部基准电压值精度的校准控制方法，其特征在于，所述的烧录器具有第一AD转换通道、第二AD转换通道和烧录器接地端，所述的待测芯片具有第一输出端、第二输出端和第三接地端，所述的第一AD转换通道通过所述的半自动烧录机台与所述的第一输出端相连接，所述的第二AD转换通道通过所述的半自动烧录机台与所述的第二输出端相连接，所述的步骤(2)包括以下步骤：
(2.1)所述的烧录器通过所述的第一AD转换通道测量第一参数，同时控制所述的第二输出端输出相对于所述第三接地端零电平的电压值且所述的烧录器通过所述的第二AD转换通道测量第二参数，所述的第一参数为所述第一输出端输出的相对于所述第三接地端的所述待校准电压值，所述的第二参数为所述第二输出端输出的相对于所述烧录器接地端的所述接触电阻两端的电压差值；
(2.2)所述的烧录器进行所述待校准电压值和所述接触电阻两端的电压差值的相减处理，以得到与当前校准值相对应的所述待测芯片的校准电压值。
5.根据权利要求3所述的提高芯片内部基准电压值精度的校准控制方法，其特征在于，所述的步骤(3)包括：
(3.1)所述的烧录器判断当前校准电压值与系统预设电压值是否相等，如相等，则令当前校准电压值为最佳校准电压值并进入步骤(3.5)，否则继续步骤(3.2)；
(3.2)重复上述步骤(1)和(2)，直至当前校准值达到系统预设的校准最大值；
(3.3)所述的烧录器选取最接近所述系统预设电压值的校准电压值；
(3.4)所述的烧录器判断所述最接近系统预设电压值的校准电压值是否符合系统预设的精度误差允许范围，如符合，则选取所述最接近系统预设电压值的校准电压值为所述最佳校准电压值，并进入步骤(3.5)，否则输出校准失败的结果；
(3.5)所述的烧录器根据与所述最佳校准电压值相对应的校准值设定所述待测芯片的内部基准电压值，并结束整个校准过程。
6.根据权利要求5所述的提高芯片内部基准电压值精度的校准控制方法，其特征在于，所述的步骤(1)之前，还包括：对当前校准值进行初始化，以令当前校准值为0；
所述的步骤(3.2)中，所述的烧录器控制当前校准值进行加1处理直至达到所述系统预设的校准最大值。
7.根据权利要求6所述的提高芯片内部基准电压值精度的校准控制方法，其特征在于，所述的系统预设的校准最大值为15。
8.根据权利要求3所述的提高芯片内部基准电压值精度的校准控制方法，其特征在于，所述的烧录器具有电源输出端，所述的待测芯片具有电源输入端，所述的电源输出端通过所述的半自动烧录机台与所述的电源输入端相连接，所述的烧录器通过电源输出端向所述的待测芯片进行供电。
9.根据权利要求3所述的提高芯片内部基准电压值精度的校准控制方法，其特征在于，所述的烧录器具有第三通用输入输出端口和第四通用输入输出端口，所述的待测芯片具有SDA数据信号接口和SCL时钟信号接口，所述的第三通用输入输出端口通过所述的半自动烧录机台与所述的SDA数据信号接口相连接，所述的第四通用输入输出端口通过所述的半自动烧录机台与所述的SCL时钟信号接口相连接，所述的步骤(1)中向所述待测芯片输入与当前校准值相对应的校准时序信号具体为：
所述的烧录器分别通过所述的第三通用输入输出端口和所述的第四通用输入输出端口向所述的SDA数据信号接口和SCL时钟信号接口输入与当前校准值相对应的校准时序信号。
10.根据权利要求5所述的提高芯片内部基准电压值精度的校准控制方法，其特征在于，所述的步骤(3.4)中，所述的系统预设的精度误差允许范围为±1％。
CN201810177831.4A 2018-03-05 2018-03-05 提高芯片内部基准电压值精度的校准系统及方法 Active CN110231510B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810177831.4A CN110231510B (zh) 2018-03-05 2018-03-05 提高芯片内部基准电压值精度的校准系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810177831.4A CN110231510B (zh) 2018-03-05 2018-03-05 提高芯片内部基准电压值精度的校准系统及方法

Publications (2)

Publication Number Publication Date
CN110231510A CN110231510A (zh) 2019-09-13
CN110231510B true CN110231510B (zh) 2021-06-18

Family

ID=67861983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810177831.4A Active CN110231510B (zh) 2018-03-05 2018-03-05 提高芯片内部基准电压值精度的校准系统及方法

Country Status (1)

Country Link
CN (1) CN110231510B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265081B (zh) * 2019-06-26 2021-04-23 建荣半导体（深圳）有限公司 校准芯片电压的方法、装置、烧录器及存储介质
CN111257626B (zh) * 2020-02-26 2022-06-17 深圳市元征科技股份有限公司 一种芯片内部基准电压标定方法及装置
CN112557876A (zh) * 2020-12-10 2021-03-26 苏州英嘉通半导体有限公司 一种用于芯片模拟参数校准的装置及其测试方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752651B1 (ko) * 2006-01-16 2007-08-29 삼성전자주식회사 듀티 비를 이용하는 아날로그 레벨 미터 및 아날로그 신호레벨 측정 방법
CN101285848B (zh) * 2008-05-28 2010-06-02 炬力集成电路设计有限公司 一种校正和获取参考电压的方法和装置
CN102608403B (zh) * 2012-02-27 2014-07-09 华为技术有限公司 基准电压的误差检测方法和系统
CN103901336B (zh) * 2014-03-05 2017-01-25 深圳欣锐科技股份有限公司 一种集成电路芯片内部参考电压的校准方法、装置
CN105575837A (zh) * 2014-10-16 2016-05-11 安凯(广州)微电子技术有限公司 一种集成芯片参考电压校准方法、装置及使用方法
CN105577189B (zh) * 2015-12-16 2019-09-27 上海移为通信技术股份有限公司 一种高精度adc校准方法
CN106970312A (zh) * 2016-01-14 2017-07-21 北京君正集成电路股份有限公司 一种芯片测试方法及装置
CN105811982A (zh) * 2016-03-14 2016-07-27 深圳市博巨兴实业发展有限公司 一种adc芯片参考电压测试校准方法
CN106374923B (zh) * 2016-08-18 2020-03-17 芯海科技（深圳）股份有限公司 一种高精度adc基准电压校准系统及校准方法

Also Published As

Publication number Publication date
CN110231510A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
CN110231510B (zh) 提高芯片内部基准电压值精度的校准系统及方法
US8412961B2 (en) Circuit and method for detecting a legacy powered device in a power over Ethernet system
CN102346242A (zh) 电导率测量系统的校准
CN105606948A (zh) 一种电路检测方法及系统
US20090206864A1 (en) On-chip servo loop integrated circuit system test circuitry and method
CN110873836A (zh) 涉及校准比较器电路的模拟测试总线设备和其方法
CN108508270B (zh) 一种电阻测量电路
CN111901586B (zh) 摄像头接地智能测试系统及方法
EP1763678A1 (en) Evaluation of an output signal of a device under test
CN108051651B (zh) 一种微小电容信号的测量装置及方法
CN111856374A (zh) 一种高速数字示波器带宽校准测试装置及测试方法
CN114706718B (zh) 一种PCIe信号完整性验证方法、装置、设备及介质
CN111220931A (zh) 侦测电路
JP2004215128A (ja) 終端抵抗装置、データ伝送装置及び終端抵抗回路の検査方法
US9645195B2 (en) System for testing integrated circuit
CN112865229A (zh) 一种充电保护电路及无线耳机
CN109001534B (zh) 一种飞行器激活电阻测量系统和方法
US10999922B1 (en) Systems and methods for in-silicon measurement of printed circuit board (PCB) trace impedance
CN111596115B (zh) 电阻补偿测量输出电流的方法及其转换电路
TWI738937B (zh) 差分時脈信號的測試系統及其方法
CN217765275U (zh) 铂电阻高精度测温电路
CN117310555B (zh) 一种片上集成短路检测电路及检测方法
US10809827B2 (en) Pointing stick module and controller
CN114994402B (zh) 一种终端模组功耗测试设备、方法及系统
CN114442721B (zh) 一种稳压器筛选方法、测试装置及筛选系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Applicant after: China Resources micro integrated circuit (Wuxi) Co., Ltd

Address before: 214135 Jiangsu city of Wuxi province Taihu international science and Technology Park Linghu Road No. 180 -22

Applicant before: WUXI CHINA RESOURCES SEMICO Co.,Ltd.

GR01 Patent grant
GR01 Patent grant