KR20070061191A

KR20070061191A - 광검출기를 구비한 수직 공진 표면방출레이저 및 그제조방법

Info

Publication number: KR20070061191A
Application number: KR1020060060501A
Authority: KR
Inventors: 박미란; 권오균
Original assignee: 한국전자통신연구원
Priority date: 2005-12-08
Filing date: 2006-06-30
Publication date: 2007-06-13
Also published as: US20070133642A1; KR100809413B1; US7804875B2

Abstract

표면방출레이저에서 방출된 광을 효율적으로 검출하기 위한 광검출기와 표면방출레이저의 정확한 정렬(align)을 확보하는 표면방출 레이저 모듈 및 그 제조방법을 제공한다. 그 모듈 및 제조방법은 소정의 간격만큼 이격되어 배치된 제1 영역과 제2 영역을 포함하는 기판의 제1 영역에 순차적으로 적층된 제1 거울층, 제1 전극층, 활성층, 터널접합층 및 제2 전극층과, 제1 영역의 제2 전극층 상의 일부 영역에 배치된 광검출기를 포함한다. 제2 영역의 기판의 제2 영역에는 제1 영역의 제1 거울층, 제1 전극층, 활성층, 터널접합층 및 제2 전극층과 동일한 형상을 이루는 층을 포함하며 제2 전극층 상의 일부 영역에 제2 거울층이 적층된 표면방출레이저를 포함하고, 이때 소정의 간격은 레이저에 의해 방출된 광이 광검출기에서 감지할 수 있는 정도이다.

표면방출레이저, 모듈, 광검출기

Description

광검출기를 구비한 수직 공진 표면방출레이저 및 그 제조방법{Vertical cavity surface emitting laser having monitoring photodiode and method of fabrication the same}

도 1a 및 도 1b는 본 발명에 의한 광검출기를 구비한 수직 공진 표면방출레이저 소자의 에피 구조와 제작 방법을 나타낸 단면도들이다.

도 2는 본 발명에 의한 광검출기와 수직 공진 표면방출레이저가 일체형으로 제작된 소자의 단위구조를 나타낸 평면도이다.

도 3은 본 발명에 의한 광검출기를 구비한 수직 공진 표면방출레이저의 TO-모듈을 개략적으로 나타낸 단면도이다.

*도면의 주요부분에 대한 부호의 설명*

12; 제1 거울층 14; 제1 전극층

16; 활성층 18, 22; 제2 전극층

20; 터널접합층

30a; PIN층 50; 제2 거울층

400; TO-캔

본 발명은 반도체 레이저 및 그 제조방법에 관한 것으로, 특히 광검출기를 구비한 수직 공진 표면방출레이저(vertical cavity surface emitting laser: VCSEL) 및 그 제조방법에 관한 것이다.

VCSEL은, 종래의 측면발광소자(edge emitting laser diode)에 비하여, 낮은 문턱전류(threshold current) 및 구형의 빔 모양(circular beam shape)에 따른 높은 광섬유 결합효율(coupling efficiency)을 갖는다. 상기 레이저는 이차원 어레이 소자를 용이하게 제작할 수 있고, 웨이퍼 상태로 소자를 테스트할 수 있어, 기존의 전자소자와 같은 양산성을 가짐으로써 소자의 가격이 저렴하여, 광통신망과 광센서 등에서 기존의 광소자를 대체할 수 있는 유력한 소자로 개발되고 있다. 현재는, VCSEL을 응용하기 위한 저가형 모듈 개발에 주력하고 있다.

일반적으로 VCSEL은 출력을 모니터링하고 이를 근거로 출력을 제어하기 위한 광검출기, 예컨대 PIN(positive-intrinsic-negative) 광검출기와 결합된다. 그런데, 광검출기와 VCSEL을 결합 시 저가격을 실현하는 방법은 간단하지 않다. 즉, VCSEL은 광의 출력방향이 소자의 표면에 수직하기 때문에 수직방향으로 방출된 광을 감지하도록 광검출기와 VCSEL을 일체형으로 집적하기가 용이하지 않다. 일체형으로 집적하는 방법은 예건대 웨이퍼 접합(wafer fusion) 방법, 또는 금속 접착제에 의해 VCSEL 하부에 접합하는 방법과 소자의 기판을 일체형으로 성장하여 소자 공정을 이용하여 광검출기를 VCSEL의 측면 및 하부에 집적하는 방법이 있다.

웨이퍼 접합에 의한 광 검출기 접합 방식은 제작 공정시 발생 할 수 있는 접 합결함 등에 의해 소자의 신뢰성 및 양산성의 저하로 인한 소자의 가격이 상승하는 문제점이 있다. 또한, 접합된 계면(interface)에서의 전압강하는 입력전압의 상승을 초래한다. VCSEL의 측면에 광검출기를 집적하는 방법은, 광검출기가 VCSEL의 자발발광(spontaneous emission)과 레이저의 출력을 모두 감지 하게 되어 레이저의 출력만을 정확하게 분별할 수 없다. VCSEL의 하부에 광검출기를 집적하는 방법은, 레이저빔이 기판에 흡수되어 효과적인 검출을 할 수 없다.

한편, VCSEL과 광검출기가 별도로 집적되는 TO-캔 패키지(TO-can package)를 이용하여 집적하는 다양한 광모듈을 제작하는 방법이 제시되고 있다. 그런데, TO-캔 패키지를 이용하여 집적하는 방법은 VCSEL에서 방출된 광을 효율적으로 검출하기 위하여 광검출기와 VCSEL의 정확한 정렬(align)이 요구되며, 따라서 광 모듈의 가격 상승이 불가피하다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 VCSEL이 갖는 제작 과정의 용이함을 활용하여 VCSEL에서 방출된 광을 효율적으로 검출하기 위한 광검출기의 정확한 정렬(align)을 확보하는 VCSEL을 제공하는 데 있다.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기 레이저를 구현하기 위하여 VCSEL층과 광검출기층을 하나의 반도체 기판 위에 연속하여 성장하여, 광검출기와 VCSEL이 일체형으로 집적된 칩의 제조방법을 제공하는 데 있다.

상기 기술적 과제를 달성하기 위한 본 발명에 의한 광검출기를 구비한 VCSEL 는 소정의 간격만큼 이격되어 배치된 제1 영역과 제2 영역을 포함하는 기판을 포함한다. 상기 제1 영역의 상기 기판 상에 순차적으로 적층된 제1 거울층, 제1 전극층, 활성층, 터널접합층 및 제2 전극층과, 상기 제1 영역의 상기 제2 전극층 상의 일부 영역에 배치된 광검출기를 포함한다. 상기 제2 영역의 상기 기판 상에 순차적으로 적층되고, 상기 제1 영역의 상기 제1 거울층, 제1 전극층, 활성층, 터널접합층 및 제2 전극층과 동일한 형상을 이루는 층을 포함하는 VCSEL을 포함하고, 상기 소정의 간격은 상기 레이저에 의해 방출된 광이 상기 광검출기에서 감지할 수 있는 정도이다.

상기 기술적 과제를 달성하기 위한 본 발명에 의한 VCSEL의 제조방법은 반도체 기판 상에 제1 거울층, 제1 전극층, 활성층, 제2 전극층, 터널접합층, 또 다른 제2 전극층, n 도핑층, 도핑되지 않은 층 및 p 도핑층을 순차적으로 적층한다. 상기의 적층된 층에 레이저의 출력이 입사되는 각도에 부합되도록, 광검출기층 즉, n 도핑층, 도핑되지 않은 층 및 p 도핑층이 제1 영역의 일부에만 한정 되도록 식각하여 광검출기를 형성한다. 그후, 상기 제2 영역의 제2 전극층, 터널접합층, 활성층을 식각하여 VCSEL을 형성하여 제1 영역과 제2 영역으로 분리한다.

상기 단계 이후에, 상기 제2 영역의 제2 전극층의 중앙부분이 노출되도록 상기 제2 전극층의 일부를 덮는 제3 금속전극층과 노출된 제1 전극층의 일부를 덮는 제4 금속전극층을 증착하는 단계 및 상기 노출된 제2 전극층을 덮는 제2 거울층을 형성하는 단계를 더 포함할 수 있다.

본 발명의 실시예는 광검출기와 VCSEL 사이에 정확한 정렬(align)을 확보하 고 효율적인 광 검출을 위하여, VCSEL 소자에 광검출기가 추가로 집적된 모듈을 제공할 것이다. 즉, 광검출기와 VCSEL은 하나의 기판 상의 각각 다른 영역에 형성되되, 광검출기는 VCSEL을 형성하는 공정에 추가하는 방법으로 제작된다. 이에 따라, 광검출기는 VCSEL을 형성하는 과정에서 추가로 증착되고 식각되어 제조될 수 있다.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.

도 1a 및 도 1b는 본 발명의 실시예에 의한 광검출기를 구비한 VCSEL 소자(100)를 제작하는 방법을 나타낸 단면도들이다.

도 1a를 참조하면, 기판(10) 상에 예컨대 화합물 반도체 에피택셜 성장법을 이용하여, 제1 거울층(12), 제1 전극층(14), 활성층(16), 제2 전극층(18), 터널접합층(20) 및 또 다른 제2전극층 (22)을 순차적으로 성장한다. 이때, 제1 및 제2 전극층(14, 18, 22)은 전류주입을 위한 전극의 역할을 수행하며, 우수한 열 특성으로 인한 열방출의 기능을 수행하는 반도체로 이루어진 것이 바람직하다. 터널접합층(20)은 전류를 감금하여 전류가 주입되는 영역을 제한하며, 활성층(16)은 레이저의 동작을 위한 이득층이다. 본 발명의 실시의 일례로, 기판(10)은 InP, 제1 거울층(12)은 InAlGaAs/InAlAs, 제1 및 제2 전극층(14, 18, 22)은 각각 n-InP, p-InP, n-InP 로 활성층(16)은 InAlGaAs로 이루어진 다중양자우물 구조일 수 있다. 이에 따라, 후속의 제2 거울층(도 1b의 50)을 제외하고, VCSEL을 위한 에피구조가 완성된다.

계속하여, 제2 전극층(22) 상에 예컨대 에피택셜 성장법을 이용하여 n형 도핑층(31), 도핑되지 않은 광흡수층(32) 및 p형 도핑층(33)을 순차적으로 성장시킨다. 예를 들어, n형 도핑층(31)은 n-InAlGaAs, 광흡수층(32)은 i-InGaAs 및 p형 도핑층(33)은 p-InAlGaAs일 수 있다. 즉, 광검출기를 위한 에피구조는 PIN 구조이다.

도 1b를 참조하면, 통상적인 포토리소그라피 공정, 식각 공정 및 증착 공정 방법을 포함하는 반도체 공정을 이용하여, 광검출기층(30a)을 포함하는 제1 영역(200)과 VCSEL를 포함하는 제2 영역(300)으로 분리된 광검출기를 구비한 VCSEL 소자(100)를 형성한다. 제1 영역(200)은 제1 전극층(14) 상에 제2 영역(300)과 소정의 간격만큼 이격되어 배치된다. 도시되지는 않았지만, 제1 영역(200)과 제2 영역(300)은 절연막에 의해 절연된다. 이때, 제1 영역(200)의 활성층(16a), 제2 전극층(18a, 22a) 및 터널접합층(20a)과 제2 영역(300)의 활성층(16b), 제2 전극층(18b, 22b) 및 터널접합층(20b)은 도 1a의 활성층(16), 제2 전극층(18, 22) 및 터널접합층(20)이 분리되어 형성된 것이다. 이에 따라, 제1 영역(200)과 제2 영역(300)은 기존의 VCSEL 을 제작하는 반도체 공정 방법을 활용하여 간단하게 형성될 수 있다. 이는 VCSEL과 광검출기를 별도로 집적하는 종래의 방법에 비해, 제조공정을 단순하게 할 수 있다.

제1 영역(200)의 제2 전극층(22a) 상에는 광검출기층(30a)이 적층된다. 구체 적으로, PIN층(30a)은 예컨대 도 1a에서의 PIN 에피구조를 제1 영역(200)의 제2 전극층(22a) 상의 일부에 한정되도록 식각하여 제조된다. 광검출기로써의 제1 영역(200)을 구동하기 위한 전류는 제2 전극층(22a) 상의 제1 금속전극층(40)과 PIN층(30a) 상의 제2 금속전극층(42)을 통해 주입된다.

VCSEL로써의 제2 영역(300)의 제2 전극층(22b) 상에는 제2 전극층(22b)의 중앙부분이 노출되도록 제2 전극층(22b)의 일부를 덮으면서 증착된 제3 금속전극층(44)이 놓인다. 제2 영역(300)의 활성층, 터널접합층, 제2 전극층이 식각되어 노출된 제1 전극층(14) 상에는 제4 금속전극층(46)이 놓인다. VCSEL 의 출력은 상부 수직 방향으로 방출된다. 제3 금속전극층(44)이 증착되지 않은 제2 전극층(22b)에 제2 거울층(50)이 증착된다. 예를 들어, 제2 거울층은 유전체 물질인 TiO₂/SiO₂ 을 6.5 쌍 증착하여 실시 할 수 있다. 레이저를 구동하기 위한 전류는 제2 전극층(22b) 상의 제3 금속전극층(44)과 제1 전극층(14) 상의 제4 금속전극층(46)을 통해 주입된다. 또한, 전류감금을 위한 방법의 일례로써 터널접합층(20b)의 양측을 선택 습식 식각에 의한 air-gap 을 사용 하였다.

도 2는 본 발명의 실시예에 의한 광검출기를 구비한 VCSEL 소자(100)의 단위구조를 나타낸 평면도이다.

도 2를 참조하면, 광검출기가 집적된 VCSEL 소자 (100)의 단위구조는 대각선 방향으로 가로지르며 배치된 제2 영역(300)과 제2 영역(300)의 주변을 에워싸고 위치하는 제1 영역(200)으로 구분된다. 제1 영역(200)과 제2 영역(300)은 절연막을 사용하여 전기적으로 절연되어 있다. 본 실시예는 VCSEL 소자(100)의 하나의 사례를 제시한 것으로, 본 발명의 범주에서 다양한 형태로 변형될 수 있다.

도 3은 본 발명의 실시예에 의해 광검출기(200)와 VCSEL(300)이 일체형으로 제작된 소자(100)가 TO-캔에 패키지된 VCSEL 모듈을 개략적으로 나타낸 단면도이다.

도 3을 참조하면, 하나의 VCSEL이 포함된 제2 영역(300)과 하나의 광검출기를 포함하는 제1 영역(200)으로 구분된 VCSEL 칩(100)이 TO-캔의 기판(70)에 조립되고, 광학렌즈(62)가 장착된 TO-캔의 덮개(60)가 씌어진다. 제2 영역(300)에서 상측으로 방출된 빛의 일부는 광학렌즈(62)에 의해 반사되어 제1 영역(100)에 의해 감지된다.

반사된 광은 제2 영역(300)과 수직한 축(90)에 대하여 일정한 각도를 가지며 진행한다. 따라서, VCSEL과 광검출기의 위치를 정확하게 정렬하는 것이 필요하다. 그런데, 본 발명의 광검출기와 VCSEL은 반사광의 각도, 즉 광검출기에 입사되는 광의 각도와 부합되도록 사전에 설계된 대로 반도체 소자의 형태로 제작되므로, 패키지 과정에서 VCSEL과 광검출기의 정렬을 위한 별도의 공정이 요구되지 않는다. 이에 따라, 본 발명의 VCSEL 모듈(400)은 광검출기와 VCSEL의 정확한 정렬을 확보할 수 있다. 제2 영역(300)의 제3 금속전극(44)과 제4 금속전극(46)에 연결된 TO-캔(400)의 핀(80)으로 전류가 주입되고, 제1 영역(200)의 제1 금속전극(40)과 제2 금속전극(42)에 연결된 TO-캔의 핀(82)으로 신호가 검출 되어 VCSEL의 출력을 감지 할 수 있다.

이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

상술한 본 발명에 따른 광검출기와 VCSEL이 일체형으로 집적된 VCSEL에 의하면, VCSEL과 광검출기를 별도로 집적하지 않고 통상적인 VCSEL 제작공정에 의해 제작함으로써, 제조공정을 단순하게 할 수 있다.

또한, 본 발명의 VCSEL은 정렬을 위한 별도의 패키지 과정이 요구되지 않아 저가격 VCSEL 모듈을 확보할 수 있다.

Claims

소정의 간격만큼 이격되어 배치된 제1 영역과 제2 영역을 포함하는 기판;

상기 제1 영역의 상기 기판 상에 순차적으로 적층된 제1 거울층, 제1 전극층, 활성층, 터널접합층 및 제2 전극층;

상기 제1 영역의 상기 제2 전극층 상의 일부 영역에 배치된 광검출기; 및

상기 제2 영역의 상기 기판 상에 순차적으로 적층되고, 상기 제1 영역의 상기 제1 거울층, 제1 전극층, 활성층, 터널접합층 및 제2 전극층과 동일한 형상을 이루는 층을 포함하는 VCSEL을 포함하고;

상기 소정의 간격은 상기 레이저에 의해 방출된 광이 상기 광검출기에서 감지할 수 있는 정도인 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저.
제1항에 있어서, 상기 광검출기는 PIN 반도체층으로 이루어진 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저.
제1항에 있어서, 상기 제2 영역은,

상기 기판 상에 배치된 제1 거울층;

상기 제1 거울층 상에 상기 레이저에 전류를 주입하기 위하여 배치된 제1 전극층;

상기 제1 전극층 상에 위치하는 활성층;

상기 제1 전극층에 대향하여 상기 활성층 상에 배치되어 전류를 주입하기 위한 제2 전극층;

상기 제2 전극층 상에 전류감금을 위한 터널접합층;

상기 터널접합층 상에 전류를 주입하기 위한 또 다른 제2 전극층;

상기 제2 전극층의 중앙부분이 노출되도록 상기 제2 전극층의 일부를 덮으면서 증착된 제3 금속전극층; 및

상기 제2 전극층의 노출된 부분을 덮는 제2 거울층을 포함하고 상기 제2 거울층으로 레이저의 빛이 출력되는 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저.
제3항에 있어서, 상기 제2 전극층은 전류감금을 위한 터널접합층에 의해 분리되는 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저.
제1항에 있어서, 상기 제1 영역은 상기 제2 영역에 대하여 균일한 간격만큼 이격되어 배치되도록 상기 제2 영역을 둘러싸며 위치하는 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저.
제1항에 있어서, 상기 광검출기의 상부면에는 전류주입을 위한 제2 금속전극층을 더 포함하고, 상기 광검출기 하부의 제2 전극층 상에 배치된 제1 금속전극층 과 더불어 상기 광검출기에 전류를 주입하는 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저.
제1항에 있어서, 상기 VCSEL에 의해 방출된 광의 일부가 반사되어 상기 광검출기에서 감지할 수 있도록 상기 TO-캔의 상부에 광학 렌즈가 형성된 덮개를 더 포함하는 광검출기를 구비한 수직 공진 표면방출 레이저.
반도체 기판 상에 제1 거울층, 제1 전극층, 활성층, 제2 전극층, 터널접합층, 제2 전극층, n 도핑층, 도핑되지 않은 층 및 p 도핑층을 순차적으로 적층하는 단계;

상기 n 도핑층, 도핑되지 않은 층 및 p 도핑층에 입사되는 빛의 각도에 부합되도록 제1 영역과 제2 영역으로 분리하는 단계; 및

상기 제2 영역을 식각방지막으로 덮고, 상기 제1 영역의 제2 전극층 상의 일부영역에 한정되도록 n 도핑층, 도핑되지 않은 층 및 p 도핑층을 식각하여 광검출기를 형성하는 단계를 포함하는 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저의 제조방법.
제8항에 있어서, 식각 단계 이후에,

상기 제1 영역을 식각방지막으로 덮고, 상기 제2 영역의 제1 전극층이 노출되도록 상기 제2 영역의 활성층, 제2전극층, 터널접합층을 식각하는 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저의 제조방법
제9항에 있어서, 식각 단계 이후에,

상기 제2 영역의 제2 전극층의 중앙부분이 노출되도록 상기 제2 전극층의 일부를 덮는 제3 금속전극층과 노출된 제1 전극층의 일부를 덮는 제4 금속전극층을 증착하는 단계; 및

상기 노출된 제2 전극층과 제3 금속층의 일부를 덮는 제2 거울층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저의 제조방법.
제8항에 있어서, 상기 제1 영역과 상기 제2 영역을 분리하는 단계는,

상기 제2 영역의 주변에 상기 제2 영역에 대하여 상기 제1 영역이 균일한 간격으로 이격되어 배치되도록 형성하는 것; 및

상기 제1 영역과 제2 영역이 절연막으로 절연되는 것을 특징으로 하는 광검출기를 구비한 수직 공진 표면방출 레이저의 제조방법.