KR20070061136A - 이종접합 바이폴라 트랜지스터 및 그 제조방법 - Google Patents
이종접합 바이폴라 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070061136A KR20070061136A KR1020060050775A KR20060050775A KR20070061136A KR 20070061136 A KR20070061136 A KR 20070061136A KR 1020060050775 A KR1020060050775 A KR 1020060050775A KR 20060050775 A KR20060050775 A KR 20060050775A KR 20070061136 A KR20070061136 A KR 20070061136A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- base
- emitter
- electrode
- collector
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000001459 lithography Methods 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 7
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- 229910019142 PO4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 2
- 239000010452 phosphate Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 베이스전극과 베이스패드 간에 최소의 폭을 갖는 연결선을 형성하고, 베이스패드를 소자로부터 분리(isolation)시켜 성능을 극대화할 수 있는 안정되고 재현성 있는 이종접합 바이폴라 트랜지스터 및 제조방법을 제공하기 위한 것으로, 기판상에 컬렉터층, 베이스층 및 에미터층을 포함하고, 상기 각 층과 접속된 컬렉터 전극, 베이스 전극 및 에미터 전극을 포함하는 이종접합 바이폴라 트렌지스터에 있어서, 상기 기판의 일측 상에 부컬렉터층, 컬렉터층, 베이스층, 에미터층, 에미터캡층, 에미터전극 및 베이스전극이 형성된 소자영역과, 상기 기판의 다른 일측 상에 부컬렉터층, 컬렉터층, 베이스층 및 베이스패드가 순차적으로 형성된 패드영역과, 상기 소자영역의 베이스전극과 상기 패드영역의 베이스패드가 다리구조 형태로 서로 연결된 연결선을 포함하는데 있다.
이종접합 바이폴라 트랜지스터, 자기정렬, 결정이방성, 메사식각, 에미터전극, 베이스전극, 베이스패드, 커패시턴스, 하부식각, 측면식각
Description
도 1 은 본 발명에 따른 이종접합 바이폴라 트랜지스터의 구성을 나타낸 일 실시예
도 2a 내지 도 2h는 본 발명에 따른 이종접합 바이폴라 트랜지스터의 제조방법을 설명하기 위한 일 실시예
*** 도면의 주요 부분에 대한 부호 설명 ***
10 : 소자영역 20 : 패드영역
100 : 기판 110 : 서브 컬렉터층
120 : 컬렉터층 130 : 베이스층
140 : 에미터층 150 : 에미터캡층
160 : 에미터전극 170 : 메사형태의 에미터층
180 : 베이스전극 190 : 베이스패드
200 : 연결선 210 : 컬렉터전극
본 발명은 이종접합 바이폴라 트랜지스터(HBT)에 관한 것으로, 특히 집적회로(IC) 내의 다른 능동 또는 수동 소자와 연결을 위해 불가분하게 존재하는 베이스패드를 HBT 소자로부터 분리(isolation) 시킴으로써 베이스-컬렉터 간의 커패시턴스(Cbc)를 감소시키는 이종접합 바이폴라 트랜지스터 및 그 제조방법에 관한 것이다.
이종접합 바이폴라 트랜지스터의 최대공진주파수는 베이스저항과 베이스-컬렉터간의 커패시턴스에 반비례하는 관계를 갖는다. 또한 동일한 에피층 구조를 갖는 웨이퍼로부터 HBT 소자의 제작시 베이스-컬렉터간의 커패시턴스는 베이스전극의 면적에 비례하게 된다. 한편, 일반적으로 베이스전극은 외부 능/수동 소자와의 연결을 위해 베이스패드를 갖게 되는데, 이 베이스패드는 일반적인 메사구조의 HBT에서 의도와는 달리 부수적으로 베이스전극의 역할도 하게 된다. 즉 베이스패드 만큼 베이스전극의 면적이 증가하는 효과를 갖게 된다.
이와 같은 정의된 내용을 기반으로 종래의 기술에서는 베이스-컬렉터 커패시턴스를 줄이기 위해서 베이스-컬렉터 메사(mesa) 형성시 베이스전극 하부에 과도한 측면식각을 행하였다.
즉, 종래의 기술은 베이스전극을 형성한 후 이를 마스크로 하여 메사형태의 베이스-컬렉터층을 식각한다. 이때, 부컬렉터층과 컬렉터층은 특정한 식각용액에 대하여 선택적 식각특성을 갖게 되어 부컬렉터층의 식각은 거의 없이 컬렉터층의 측면식각이 가능하게 된다.
일례로 InP/InGaAs/InP double HBT 구조를 갖는 에피구조에서는 부컬렉터층 이 InGaAs이며 컬렉터층은 InP이다. 이때 HCl을 식각용액으로 사용하면 InGaAs에 대하여 InP의 선택적 식각비율이 상당히 높으므로 InGaAs층의 식각은 거의 없이 InP층만 식각이 가능하다. 이에 따라, 하부로의 식각은 InGaAs층에 의해 억제되나 InP층은 측면으로 계속 식각이 진행된다.
하지만 베이스패드의 존재로 인한 베이스전극 면적의 증가에 비해 측면식각에 의해 감소하는 베이스 면적의 감소는 그리 크지 않다. 또한 과도한 측면식각은 웨이퍼상의 위치에 따른 식각속도의 차이로 인해 하부식각(under-cut)의 정도를 달리하여 소자 특성의 재현성 및 웨이퍼상의 위치에 따른 균일도를 떨어지게 한다.
이상에서 설명한 종래 기술에 따른 이종접합 바이폴라 트랜지스터 및 제조방법은 다음과 같은 문제점이 있다.
첫째, 앞에서 언급했던 바와 같이 과도한 측면식각을 행함으로써 소자 특성의 재현성 확보가 어려우며, 또한 웨이퍼상의 위치에 따른 균일도가 감소한다는 문제점이 있다.
둘째, 소자 외부와 전기적 연결을 위해 존재하는 베이스패드에 기인한 커패시턴스 증가를 근본적으로 해결할 수는 없는 문제점이 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 베이스전극과 베이스패드 간에 최소의 폭을 갖는 연결선을 형성하고, 베이스패드를 소자로부터 분리(isolation)시켜 성능을 극대화할 수 있는 안정되고 재현성 있는 이종접합 바이폴라 트랜지스터 및 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 이종접합 바이폴라 트랜지스터의 특징은 기판상에 컬렉터층, 베이스층 및 에미터층을 포함하고, 상기 각 층과 접속된 컬렉터 전극, 베이스 전극 및 에미터 전극을 포함하는 이종접합 바이폴라 트렌지스터에 있어서, 상기 기판의 일측 상에 부컬렉터층, 컬렉터층, 베이스층, 에미터층, 에미터캡층, 에미터전극 및 베이스전극이 형성된 소자영역과, 상기 기판의 다른 일측 상에 부컬렉터층, 컬렉터층, 베이스층 및 베이스패드가 순차적으로 형성된 패드영역과, 상기 소자영역의 베이스전극과 상기 패드영역의 베이스패드가 다리구조 형태로 서로 연결된 연결선을 포함하는데 있다.
바람직하게 상기 소자영역은 기판 위에 형성된 부컬렉터층과, 상기 부컬렉터층 상의 소정영역에 메사 형태를 갖고 형성된 베이스층/컬렉터층과, 상기 베이스층 상부에 메사 형태를 갖고 형성된 에미터층과, 상기 에미터층 상부에 형성된 에미터캡층과, 상기 베이스층 상부에 에미터층과 소정간격을 두고 주변에 형성된 베이스전극을 포함하는 것을 특징으로 한다.
바람직하게 상기 에미터층과 베이스전극 간의 소정간격을 0.1㎛로 형성되는 것을 특징으로 한다.
바람직하게 상기 소자영역은 육각형 모양으로 형성되는 것을 특징으로 한다.
바람직하게 상기 패드영역은 기판 위에 형성된 부컬렉터층과, 상기 부컬렉터층 상의 소정영역에 메사 형태를 갖는 베이스층/컬렉터층과, 상기 베이스층 상부에 형성된 베이스패드를 포함하는 것을 특징으로 한다.
바람직하게 상기 연결선은 상기 베이스전극과 베이스패드의 너비보다 좁게 형성되는 것을 특징으로 한다.
바람직하게 상기 연결선은 1㎛ 이하의 폭으로 형성되는 것을 특징으로 한다.
바람직하게 상기 에미터층, 베이스/컬렉터층 및 컬렉터층 중 적어도 하나 이상은 역경사 또는 수직 단면 형상을 갖는 메사형태로 구성되는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 이종접합 바이폴라 트랜지스터의 제조방법의 특징은 (a) 기판 상에 부컬렉터층, 컬렉터층, 베이스층, 에미터층, 에미터캡층 및 소정형상의 에미터전극을 순차적으로 적층하는 단계와, (b) 상기 에미터전극을 마스크로 하여 상기 기판에 수직 및 역경사 방향으로 식각하여 상기 베이스층이 노출되도록 메사형태의 에미터층을 형성하는 단계와, (c) 상기 에미터전극을 마스크로 하여 노출된 상기 베이스층의 상부에 상기 에미터전극과 자기정렬되는 베이스전극 및 다른 일측에 베이스패드를 형성하고, 상기 베이스패드와 베이스전극보다 좁은 폭으로 이를 연결하는 연결선을 형성하는 단계와, (d) 리소그라피 공정을 통해 상기 베이스전극과 베이스패드간의 연결선 영역을 노출시키고 측면식각을 통해 노출된 연결선 하부의 베이스층 및 컬렉터층을 제거하는 단계와, (e) 노출된 부컬렉터층 상에 컬렉터전극을 형성하는 단계와, (f) 상기 컬렉터전극이 형성되지 않고 노출된 부컬렉터층 및 상기 연결선 하부의 부컬렉터층을 제거하는 단계를 포함하는데 있다.
바람직하게 상기 (a) 단계에서 소정형상의 에미터전극은 형상반전(image- reversal) 리소그라피 기술을 이용하여 역경사를 갖는 감광막(photoresist)을 형성하고 금속 증착 및 리프트 오프(lift-off) 공정을 이용하여 육각형 모양의 에미터전극을 형성하는 것을 특징으로 한다.
바람직하게 상기 (b) 단계는 인산, 과산화수소, 물 중 적어도 하나 이상으로 이루어진 식각용액(etchant)을 사용하여 에미터캡층을 식각하는 단계와, 염산, 인산 중 적어도 하나 이상으로 이루어진 식각용액을 사용하여 상기 에미터층을 식각하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 이종접합 바이폴라 트랜지스터 및 제조방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 본 발명에 따른 이종접합 바이폴라 트랜지스터의 구성을 나타낸 일 실시예이다.
도 1과 같이, 부컬렉터층(110), 컬렉터층(120), 베이스층(130)이 순차적으로 적층되고, 상기 베이스층(130) 상부 소정영역에 에미터층(170), 에미터캡층(150), 에미터전극(160)이 순차적으로 적층되고, 상기 베이스층(130) 상부의 다른 영역에 베이스전극(180)이 적층되어 형성된 소자영역(10)과, 부컬렉터층(110), 컬렉터층(120), 베이스층(130) 및 베이스패드(190)가 순차적으로 형성된 패드영역(20)과, 상기 소자영역(10)의 베이스전극(180)과 상기 패드영역(20)의 베이스패드(190)가 다리구조 형태로 서로 연결된 연결선(200)을 포함하여 구성된다.
이때, 상기 소자영역(10)은 기판(100) 위에 형성된 부컬렉터층(110)과, 상기 부컬렉터층(110)상의 소정영역에 메사 형태를 갖고 순차적으로 형성된 컬렉터층(120) 및 베이스층(130)과, 상기 베이스층(130) 상부에 메사 형태를 갖고 형성된 에미터층(170)과, 상기 에미터층(170) 상부에 형성된 에미터캡층(150)과, 상기 베이스층(110) 상부에 에미터층(170)과 소정간격을 두고 주변에 형성된 베이스전극(180)으로 구성된다.
이때, 상기 에미터층(170)과 베이스전극(180) 간의 소정간격을 약 0.1㎛로 미세하게 형성되는 것이 바람직하다. 그리고 상기 소자영역(10)은 육각형 모양으로 형성되는 것이 바람직하다.
그리고 상기 패드영역(20)은 기판(100) 위에 형성된 부컬렉터층(110)과, 상기 부컬렉터층(110)상의 소정영역에 메사 형태를 갖고 순차적으로 형성된 컬렉터층(120) 및 베이스층(130)과, 상기 베이스층(130) 상부에 형성된 베이스패드(190)로 구성된다.
또한, 상기 연결선(200)은 상기 베이스전극(180)과 베이스패드(190)의 너비보다 좁게 형성되며, 그 폭은 1㎛ 이하를 갖는 것이 바람직하다.
한편 상기 에미터층(170), 베이스층(130) 및 컬렉터층(120)은 역경사 또는 수직 단면 형상을 갖는 메사형태로 구성되는 것이 바람직하다.
이와 같이 구성된 본 발명에 따른 이종접합 바이폴라 트랜지스터의 제조공정을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2f는 본 발명에 따른 이종접합 바이폴라 트랜지스터의 제조방 법을 설명하기 위한 일 실시예이다. 이때, 설명의 이해를 돕기 위해서 도 2a ~ 도 2d는 A-A' 단면도로, 도 2e ~ 도 2f는 사시도로 나타내었다.
먼저 도 2a와 같이, 반절연성 화합물반도체 기판(100)상에 이종접합 바이폴라 트랜지스터 제작을 위해 부컬렉터층(110), 컬렉터층(120), 베이스층(130), 에미터층(140) 및 에미터캡층(150)을 순차적으로 에피택셜(epitaxial) 성장한다.
이어 도 2b와 같이, 상기 에미터캡층(150)의 상부에 형상반전(image-reversal) 리소그라피 기술을 이용하여 역경사를 갖는 감광막(photoresist)을 형성하고 금속 증착 및 리프트 오프(lift-off) 공정을 이용하여 육각형 모양의 에미터전극(160)을 형성한다.
그리고 도 2c와 같이, 상기 에미터전극(160)을 식각마스크로 하여 바람직하게 "인산:과산화수소:물"로 구성된 식각용액(etchant)을 사용하여 InGaAs계열의 에미터캡층(150)을 식각하고, 연달아 바람직하게 "염산:인산"으로 구성된 식각용액을 사용하여 InP계열의 에미터층(140)을 상기 베이스층(130)이 노출되도록 식각한다. 이와 같은 습식 식각을 통해 메사형태의 에미터층(170)을 형성한다.
다음으로 도 2d와 같이, 형상반전(image-reversal) 리소그라피 기술을 이용하여 전체 영역 상부에 감광막(photoresist)을 형성하고 금속 증착 및 리프트 오프(lift-off) 공정을 이용하여 에미터전극(160)과 자기정렬되는 베이스전극(180)을 형성한다. 이때, 상기 베이스전극(180)은 상기 에미터전극(160)을 마스크로 하여 노출된 베이스층(130) 상부에 소정 패턴을 갖고 형성된다.
따라서, 상기 에미터전극(160) 하부에 형성된 에미터층(170)은 역경사를 갖 는 메사형태를 갖고 있기 때문에, 역경사 특성에 의해 상기 에미터전극(160)과 베이스전극(180)간에는 전기적으로 연결되지 않게 된다. 아울러, 상기 베이스전극(180) 형성시 마스크로 사용된 에미터전극(160)에 비해 하부에 0.1㎛으로 미세하게 역경사를 갖는 메사 형태로 형성된 에미터층(170)에 의해 상기 에미터층(170)과 베이스전극(180) 간의 간격을 약 0.1㎛로 미세하게 형성할 수 있게 된다. 이때, 상기 에미터전극(160) 상부에 형성된 금속은 에미터전극(160)과 함께 동일한 에미터전극이 된다.
도시된 도 2e는 도 2d의 A-A' 단면도를 사시도로 다시 나타낸 도면으로, 육각형의 소자영역(10)과, 패드영역(20)과, 상기 소자영역(10)의 베이스전극(180)과 상기 패드영역(20)의 베이스패드(190)를 다리형태로 전기적으로 이어주는 연결선(200)을 갖는 구성을 상세히 보여주고 있다.
도 2e와 같이, 상기 베이스전극(180) 형성시 베이스패드(190)와 베이스전극(180)과의 연결선(200)이 동시에 형성되며 이때 형성되는 연결선(200)의 폭은 상기 베이스패드(190) 및 베이스전극(180) 보다 좁게 형성한다.
이어 도 2f를 참조하여 계속 설명하면, 감광막을 통한 리소그라피 공정을 통해 상기 베이스전극(180) 영역과 베이스패드(190) 영역은 감광막을 형성하고, 상기 베이스전극(180)과 베이스패드(190)간의 연결선(200) 영역은 감광막을 제거하여 노출되도록 공정을 수행한다.
이후, 식각용액으로 식각하여 베이스층(130)과 컬렉터층(120)을 각각 역경사를 갖는 베이스/컬렉터 메사를 형성한다. 이때 상기 연결선(200) 영역은 그 폭이 좁고 노출되어 있어서, 상기 베이스/컬렉터 메사 형성 식각시 측면식각(sidecut)에 의해 베이스층(130)과 컬렉터층(120)이 완전히 제거되게 된다.
이때, 상기 베이스/컬렉터(130)(120) 메사형태는 기판의 특정 결정방향에 따라 역경사 식각면을 갖고 있는데, 이러한 특성은 베이스전극(180)과 베이스패드(190) 간에 폭이 좁은 메탈을 형성하여 연결하고 그 연결부(200)의 하부에 과도한 측면식각(sidecut)을 유발시킴으로써 베이스전극과 베이스패드를 분리하는데 이용할 수 있다. 즉 고주파 특성이 우수한 특히, 최대공진주파수가 개선된 자기정렬 소자를 구현할 수 있는 이종접합 바이폴라 트랜지스터를 제조할 수 있게 된다.
여기서 상기 연결선(200) 하부에 형성된 베이스층(130) 및 컬렉터층(120)이 측면식각을 통해 완전히 제거되기 위해서는 연결선의 폭이 1㎛ 이하를 갖는 것이 바람직하다.
이어 도 2g와 같이, 형상반전 리소그라피 공정으로 컬렉터전극(210)이 형성되는 영역이 오픈되도록 감광막을 형성한 후, 금속 증착 및 리프트 오프(lift-off) 공정을 이용하여 상기 베이스전극(180) 영역 주위로 노출된 부컬렉터층(110) 상부에 컬렉터전극(210)을 형성한다.
이후 도 2h에서와 같이, 감광막을 통한 리소그라피 공정을 통해 에미터전극(160), 베이스전극(180) 및 컬렉터전극(210)의 영역과 베이스패드(190)의 영역은 감광막을 형성하고 상기 베이스전극(180)과 베이스패드(190)간의 연결선(200) 영역 및 컬렉터전극(210)이 형성되지 않은 부컬렉터층(110)은 노출되도록 공정을 수행한다. 이어, 식각용액으로 부컬렉터층(110)을 식각한다. 이에 따라, 상기 연결 선(200) 하부에 위치하는 부컬렉터층(110)이 제거되게 된다.
따라서 상기 연결선(200)은 소자영역(10)의 베이스전극(180)과 패드영역(20)의 베이스패드(190) 영역이 다리 형태로 연결된 구조를 갖게 된다.
이처럼, 상기 연결선(200)은 소자영역(10)과 패드영역(20)이 다리 형태로 연결된 입체적인 모양으로서, 패드영역(20)에 메사형태의 베이스/컬렉터층(130)(120) 및 부컬렉터층(110)은 존재하나 소자영역(10)과는 연결선(200)영역으로 분리되어 있어서 소자의 베이스-컬렉터 커패시턴스에 영향을 주지 않게 된다. 즉, 베이스-컬렉터 커패시턴스는 소자영역에서 에미터전극(160)을 포함한 베이스전극(180)의 면적에만 의존하게 되어 종래 기술의 베이스패드에 의한 커패시턴스 성분을 근본적으로 제거할 수 있다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 이종접합 바이폴라 트랜지스터 및 제조방법은 다음과 같은 효과가 있다.
첫째, 베이스패드영역을 베이스전극을 포함한 소자영역으로부터 분리함으로써, 종래의 기술에서 베이스패드영역에 의해 발생하는 베이스-컬렉터 커패시턴스의 증가를 근본적으로 제거하여 고주파특성을 향상시킬 수 있는 효과가 있다.
둘째, 최소의 하부식각만을 필요로 하기 때문에 소자 제작의 재현성 및 균일도를 향상시킬 수 있는 이점이 있다.
Claims (12)
- 기판상에 컬렉터층, 베이스층 및 에미터층을 포함하고, 상기 각 층과 접속된 컬렉터 전극, 베이스 전극 및 에미터 전극을 포함하는 이종접합 바이폴라 트렌지스터에 있어서,상기 기판의 일측 상에 부컬렉터층, 컬렉터층, 베이스층, 에미터층, 에미터캡층, 에미터전극 및 베이스전극이 형성된 소자영역과,상기 기판의 다른 일측 상에 부컬렉터층, 컬렉터층, 베이스층 및 베이스패드가 순차적으로 형성된 패드영역과,상기 소자영역의 베이스전극과 상기 패드영역의 베이스패드가 다리구조 형태로 서로 연결된 연결선을 포함하는 이종접합 바이폴라 트랜지스터.
- 제 1 항에 있어서, 상기 소자영역은기판 위에 형성된 부컬렉터층과,상기 부컬렉터층 상의 소정영역에 메사 형태를 갖고 형성된 베이스층/컬렉터층과,상기 베이스층 상부에 메사 형태를 갖고 형성된 에미터층과,상기 에미터층 상부에 형성된 에미터캡층과,상기 베이스층 상부에 에미터층과 소정간격을 두고 주변에 형성된 베이스전극을 포함하는 이종접합 바이폴라 트랜지스터.
- 제 2 항에 있어서,상기 에미터층과 베이스전극 간의 소정간격은 0.1㎛로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제 1 항에 있어서,상기 소자영역은 육각형 모양으로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제 1 항에 있어서, 상기 패드영역은기판 위에 형성된 부컬렉터층과,상기 부컬렉터층 상의 소정영역에 메사 형태를 갖는 베이스층/컬렉터층과,상기 베이스층 상부에 형성된 베이스패드를 포함하는 이종접합 바이폴라 트랜지스터.
- 제 1 항에 있어서상기 연결선은 상기 베이스전극과 베이스패드의 너비보다 좁게 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제 6 항에 있어서상기 연결선은 1㎛ 이하의 폭으로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- 제 1 항에 있어서상기 에미터층, 베이스/컬렉터층 및 컬렉터층 중 적어도 하나 이상은 역경사 또는 수직 단면 형상을 갖는 메사형태로 구성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
- (a) 기판 상에 부컬렉터층, 컬렉터층, 베이스층, 에미터층, 에미터캡층 및 소정형상의 에미터전극을 순차적으로 적층하는 단계와,(b) 상기 에미터전극을 마스크로 하여 상기 기판에 수직 및 역경사 방향으로 식각하여 상기 베이스층이 노출되도록 메사형태의 에미터층을 형성하는 단계와,(c) 상기 에미터전극을 마스크로 하여 노출된 상기 베이스층의 상부에 상기 에미터전극과 자기정렬되는 베이스전극 및 다른 일측에 베이스패드를 형성하고, 상기 베이스패드와 베이스전극보다 좁은 폭으로 이를 연결하는 연결선을 형성하는 단계와,(d) 리소그라피 공정을 통해 상기 베이스전극과 베이스패드 간의 연결선 영역을 노출시키고 측면식각을 통해 노출된 연결선 하부의 베이스층 및 컬렉터층을 제거하는 단계와,(e) 노출된 부컬렉터층 상에 컬렉터전극을 형성하는 단계와,(f) 상기 연결선 하부의 부컬렉터층을 제거하는 단계를 포함하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 9 항에 있어서,상기 (a) 단계에서 소정형상의 에미터전극은 형상반전(image-reversal) 리소그라피 기술을 이용하여 역경사를 갖는 감광막(photoresist)을 형성하고 금속 증착 및 리프트 오프(lift-off) 공정을 이용하여 육각형 모양의 에미터전극을 형성하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 8 항에 있어서, 상기 (b) 단계는인산, 과산화수소, 물 중 적어도 하나 이상으로 이루어진 식각용액(etchant)을 사용하여 에미터캡층을 식각하는 단계와,염산, 인산 중 적어도 하나 이상으로 이루어진 식각용액을 사용하여 상기 에미터층을 식각하는 단계를 포함하는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터의 제조방법.
- 제 8 항에 있어서상기 (c) 단계에서 연결선은 1㎛ 이하의 폭으로 형성되는 것을 특징으로 하는 이종접합 바이폴라 트랜지스터.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050120037 | 2005-12-08 | ||
| KR1020050120037 | 2005-12-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070061136A true KR20070061136A (ko) | 2007-06-13 |
Family
ID=38357071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060050775A KR20070061136A (ko) | 2005-12-08 | 2006-06-07 | 이종접합 바이폴라 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070061136A (ko) |
-
2006
- 2006-06-07 KR KR1020060050775A patent/KR20070061136A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680494B2 (en) | Ultra high speed heterojunction bipolar transistor having a cantilevered base | |
| JP2001308108A (ja) | 電界効果トランジスタおよびその製造方法 | |
| US20050184312A1 (en) | Double HBT base metal micro-bridge | |
| US6870184B2 (en) | Mechanically-stable BJT with reduced base-collector capacitance | |
| US20070243689A1 (en) | Semiconductor device having semiconductor and base contact pad mesa portions | |
| EP0646960B1 (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
| KR100636595B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| KR20070061136A (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| JPH0845958A (ja) | ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法 | |
| KR100860073B1 (ko) | 측벽을 이용한 이종접합 바이폴라 트랜지스터 제조방법 | |
| JP3755658B2 (ja) | Ｈｂｔの製造方法 | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JPH11251328A (ja) | 化合物半導体装置 | |
| JPH0588541B2 (ko) | ||
| JP3730873B2 (ja) | 片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP4872222B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| KR100860068B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100340927B1 (ko) | 이종접합 쌍극자 트랜지스터 제조방법 | |
| KR100379614B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100333634B1 (ko) | 턴-온 전압이 서로 다른 3개의 피엔 접합 다이오드가 집적화된화합물반도체소자 제조방법 | |
| JP2000349090A (ja) | バイポーラトランジスタ、およびその製造方法 | |
| JP2000138226A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2006210633A (ja) | ヘテロ接合半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |