KR20070055492A - 연속적인 막들을 사용하는 집적된 ｍｉｓ 광감성 소자 - Google Patents
연속적인 막들을 사용하는 집적된 ｍｉｓ 광감성 소자 Download PDFInfo
- Publication number
- KR20070055492A KR20070055492A KR1020077001459A KR20077001459A KR20070055492A KR 20070055492 A KR20070055492 A KR 20070055492A KR 1020077001459 A KR1020077001459 A KR 1020077001459A KR 20077001459 A KR20077001459 A KR 20077001459A KR 20070055492 A KR20070055492 A KR 20070055492A
- Authority
- KR
- South Korea
- Prior art keywords
- mis
- semiconductor
- photodiode
- layer
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000003989 dielectric material Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 102
- 239000011229 interlayer Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 239000012776 electronic material Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000011149 active material Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
- H01L31/1133—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a conductor-insulator-semiconductor diode or a CCD device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
금속-절연체-반도체(MIS) 광다이오드를 갖춘 집적된 광감성 소자는 실질적으로 연속적인 하나 이상의 반도체 물질층들 및 실질적으로 연속적인 유전체 물질층으로 구성된다.
Description
본 발명은 이미지 센서, 특히 금속-절연체-반도체 광다이오드로 구현된 픽셀 회로를 갖는 이미지 센서에 관한 것이다.
대면적 X-레이 이미징을 위해 사용되는 이미지 센서들은 종종 픽셀 회로를 사용하며, 여기서 메사-절연(mesa-isolated) MIS 광다이오드가 광감성 소자로서 사용된다. (메사-절연 장치는 활성(active) 물질의 '메사(mesa)'를 남겨두고, 활성 물질의 일부분을 에칭제거함으로써 형성된다. ) 또 다른 보편적인 광감성 소자로는 메사-절연 p-i-n 광다이오드가 있다. 또 다른 종래의 광감성 소자로는 실질적으로 연속적인 막들로 구성된 p-i-n 광다이오드가 있다. 그러나 이러한 종래의 광감성 소자들은 문제점을 갖는다. 메사-절연 MIS 및 p-i-n 광다이오드 모두는 일반적으로 약한(poor) 이미지 신호들을 생성한다. 실질적으로 연속적인 막들로 구성된 p-i-n 광다이오드는 인접한 픽셀들 사이에서 상당한 혼선(crosstalk)을 나타낸다.
도 1을 참조로, 메사-절연 MIS 광다이오드 및 박막 트랜지스터(TFT)로 구현된 픽셀 회로에 대한 종래의 실시예(10a)는 통상적으로 도시된 것처럼 집적화된다. 기판(12)에서 시작하여, 다양한 유전체(절연체), 반도체 및 도전성 재료들의 층들이 형성된다(예를 들어, 증착된다). 예를 들어, 기판(12)의 표면상에서 패터닝된 도전성 물질(예를 들어, 금속)의 층은 MIS 광다이오드(14a)의 바닥 전극(20a)과 TFT(16)의 게이트 단자(32)를 형성한다. 다음 MIS 광다이오드(14a)의 유전체(26a) 및 TFT(16)의 게이트 유전체(34)를 형성하는 패터닝된 유전체 물질층이 제공된다. 다음 MIS 광다이오드(14a)의 반도체층(24a), 광흡수층 및 TFT(16)의 채널(36) 중 하나를 형성하는 패터닝된 진성의 비정질 실리콘(i a-Si) 물질층이 제공된다. 다음 나머지 반도체층, 오믹 콘택(22a), 및 효율적으로 MIS 광다이오드(14a)의 상부 전극 및 TFT(16)의 드레인 및 소스 단자들에 대한 오믹 콘택(38)을 형성하는 패터닝된 n+ 비정질 실리콘층이 제공된다. 다음 TFT(16)의 드레인(42) 및 소스(44) 단자들, 데이터 라인(46), 및 바이어스 라인(30)을 형성하는 패터닝된 또다른 도전성층(예를 들어 금속)이 제공된다. 이들 모두에 이어서 패시베이션(유전체)층(50)이 제공된다.
도 2를 참조로, 종래의 픽셀 회로의 또 다른 실시예(10b)는 메사-절연 MIS 광다이오드 대신 메사-절연 p-i-n 광다이오드(14b)를 이용한다. 본 실시예(10b)에서, TFT(16)의 구조물은 도 1의 실시예(10a)의 구조물과 실질적으로 동일하다. 그러나 MIS 광다이오드(14a)의 위치에 p-i-n 광다이오드(14b)가 이용된다. TFT(16)의 소스 단자(44)를 형성하는 패터닝된 도전성 물질(예를 들어 금속)층은 p-i-n 광다이오드(14b)의 바닥 전극(20b)을 형성한다. 다음 패터닝된 n+ 비정질 실리콘(28b)층이 제공되고, 이어서 패터닝된 진성의 비정질 실리콘층(24b), 광흡수층, 및 패터닝된 p+ 비정질 실리콘층(22b)이 제공되어 광다이오드(14b)의 p-i-n 구조물을 형성한다. 다음 광학적으로 투과성있는 패터닝된 도전성 물질(예를 들어, 인듐 주석 산화물, 또는 ITO)층이 제공되어 상부 전극(18b)을 형성한다. 다음 패터닝된 유전체 물질층이 제공되어 층간 유전체(52)가 형성되며, 이를 통해 비아가 형성되어 도전성 물질(예를 들어, 금속)이 광다이오드(14b)의 상부 전극(18b)과 콘택되어 바이어스 라인(30)을 형성하도록 증착된다. 마지막으로 패시베이션층(50)이 제공된다.
도 3을 참조로, p-i-n 광다이오드(14c)를 이용하는 종래의 픽셀 회로의 선택적 실시예(10c)는, 메사-절연 구조물에 형성되는 것과 달리 광다이오드(14c)의 상당부가 연속적인 막들을 사용함으로써 형성된다는 것을 제외하고는, 도 2의 실시예(10b)와 유사하다. 따라서, 다양한 광다이오층들(24c, 22c, 18c)을 위해 사용되는 제조 및 물질들은 연속적인 막에서 동일하다.
앞서 개시된 바와 같이, 메사-절연 MIS 및 p-i-n 광다이오드 센서들에 있어 공통적인 문제점은 신호 레벨이 낮다는 것이다. 메사-절연 구조물로, 상기 광감성 부재들은 1(unity) 미만의 곡선 인자(fill factor)를 갖는다(곡선 인자는 광감성 부재의 면적을 전체 픽셀 면적으로 나눈 것으로 정의된다). 따라서, 픽셀상에 충돌하는 모든 광이 광감성 부재에 의해 흡수되는 것은 아니다. 따라서, 최대 가능한 신호 세기는 달성될 수 없다.
도 1의 메사-절연 MIS 광다이오드 구조물에는 또 다른 문제점이 있다. TFT(16)의 채널(36)을 형성하기 위해 이용되는 동일한 막이 MIS 광다이오드(14a)의 광흡수층(24a)을 형성하기 위해 사용된다. 일반적으로, TFT(16) 성능은 채널(36) 두께가 얇을 경우 최적화되는 반면, MIS 광다이오드(14a) 성능은 광흡수층(24a)의 두게가 두꺼울 때 최적화된다. 단일 막으로, TFT(16)와 MIS 광다이오드(14a)중 하나 또는 둘다의 성능은, 선택된 막 두께가 하나 또는 둘다에 대해 최적화되지 않을 수 있기 때문에 문제시될 수 있다.
신호 세기와 관련하여, 도 3의 실시예(10c)에 도시된 것처럼, 실질적으로 연속적인 막들로 형성된 p-i-n 광다이오드(14c)는 강화된 신호 세기를 갖는다. 거의 1의 곡선 인자, 거의 최대의 신호 세기를 가지는 이러한 감광성 부재가 달성될 수 있다. 그러나 상기 구조물은 인접한 픽셀들 사이에 상당한 혼선을 야기시킬 수 있다. 예를 들어, 층간 유전체(52)와 광흡수층(24c) 간의 인터페이스(54)는 제로가아닌 컨덕턴스를 가질 수 있다. 따라서, 인접한 픽셀들의 바닥 전극들(20c) 간의 전위차는 상기 픽셀들 사이에 적은 전류, 즉 혼선을 생성한다.
금속-절연체-반도체(MIS) 광다이오드를 갖춘 집적된 감광성 장치는 실질적으로 연속적인 하나 이상의 반도체 물질층들 및 실질적으로 연속적인 유전체 물질층으로 구성된다.
본 발명에서 따른 일 실시예에서, 집적된 감광성 장치는 기판 및 적어도 일부분이 상기 기판 위에 배치되는 금속-절연체-반도체(MIS) 광다이오드를 포함한다. MIS 광다이오드는, 제 1 전극 및 제 2 전극; 적어도 하나의 적어도 일부분이 상기 제 1 전극 및 제 2 전극 사이에 배치되는 하나 이상의 유전체들 - 상기 하나 이상의 유전체 부분들 중 적어도 하나는 각각 실질적으로 연속적인 유전체 물질층을 포함함 - ; 적어도 하나의 적어도 일부분이 상기 하나 이상의 유전체들 중 하나와 상기 제 1 전극 및 제 2 전극들 중 하나 사이에 배치되는 하나 이상의 반도체들 - 상기 하나 이상의 반도체 부분들 중 적어도 하나는 각각 실질적으로 연속적인 반도체 물질층을 포함함 - ; 및 상기 제 1 전극 및 제 2 전극 중 하나를 실질적으로 경계설정하는(bordering) 제 3 전극을 포함한다.
본 발명에 따른 또 다른 실시예에서, 집적된 광감성 소자는 기판 및 적어도 일부분이 기판 위에 배치되는 금속-절연체-반도체(MIS) 광다이오드를 포함한다. MIS 광다이오드는, 각각 도전성 물질의 1 막 및 제 2 막을 가지는 적어도 제 1 도전층 및 제 2 도전층을 포함하는 다수의 도전층들; 적어도 하나의 적어도 일부분이 상기 제 1 도전층과 제 2 도전층 사이에 배치되는 하나 이상의 절연층들 - 상기 하나 이상의 절연층 부분들중 적어도 하나는 각각 실질적으로 연속적인 절연 물질막을 포함함 - ; 및 적어도 하나의 적어도 일부분이 상기 하나 이상의 절연층들 중 하나와 상기 제 1 도전층과 제 2 도전층중 하나 사이에 배치되는 하나 이상의 반도체층들 - 상기 하나 이상의 반도체층 부분들 중 적어도 하나는 각각 실질적으로 연속적인 반도체 물질막을 포함함 - 을 포함하며, 상기 제 1 도전층 및 제 2 도전층중 하나는 제 1 부분을 포함하며, 상기 다수의 도전층들 중 하나는 제 2 부분을 포함하며, 상기 제 1 부분 및 제 2 부분은 서로 절연되며, 상기 제 1 부분은 상기 제 2 부분에 의해 실질적으로 경계설정된다.
본 발명의 또 다른 실시예에서, 집적된 광감성 어레이는 기판 및 적어도 일부분이 기판 위의 어레이에 배치된 다수의 금속-절연체-반도체(MIS) 광다이오드를 포함한다. 다수의 MIS 광다이오드의 적어도 일부분들 각각은, 제 1 전극 및 제 2 전극; 적어도 하나의 적어도 일부분이 상기 제 1 전극과 제 2 전극 사이에 배치되는 하나 이상의 유전체들; 적어도 하나의 적어도 일부분이 상기 하나 이상의 유전체들 중 하나와 상기 제 1 전극과 제 2 전극 중 하나 사이에 배치되는 하나 이상의 반도체들 - 상기 하나 이상의 반도체 부분들의 적어도 하나는 각각 실질적으로 연속적인 반도체 물질층을 포함함 - ; 및 상기 제 1 전극 및 제 2 전극중 하나를 실질적으로 경계설정하는 제 3 전극을 포함한다.
도 1은 MIS 광다이오드를 이용하는 종래의 픽셀 회로의 단면도;
도 2는 p-i-n 광다이오드를 이용하는 종래의 픽셀 회로의 단면도;
도 3은 p-i-n 광다이오드를 이용하는 또 다른 종래의 픽셀 회로의 단면도;
도 4는 본 발명 따른 일 실시예를 따르는 픽셀 회로의 개략도;
도 5는 도 4의 개략도에 상응하는 픽셀 회로들을 구비한 집적 회로의 부분 평면도;
도 6은 도 5의 A-A' 라인을 따른 단면도;
도 7은 도 5의 B-B' 라인을 따른 단면도;
도 8은 도 4의 픽셀 회로에 의해 수행되는 통합(integration) 및 리셋 동작들과 관련된 에너지 밴드를 나타내는 다이아그램;
도 9는 본 발명에 따른 또 다른 실시예에 따르는 픽셀 회로의 개략적 다이아 그램;
도 10은 도 9의 개략도에 상응하는 픽셀 회로들을 구비한 집적 회로의 부분 평면도;
도 11은 도 10의 A-A' 라인을 따른 단면도;
도 12는 본 발명에 따른 또 다른 실시예에 따르는 픽셀 회로의 개략적 다이아그램;
도 13은 도 12의 개략도에 상응하는 픽셀 회로들을 구비한 집적 회로의 부분 평면도;
도 14는 도 13의 A-A' 라인을 따른 단면도.
하기의 상세한 설명은 첨부되는 도면을 참조로 본 발명에 따른 예시적인 실시예들에 관한 것이다. 이러한 설명은 본 발명의 설명을 위한 것으로 본 발명의 범주를 제한하고자 하는 것은 아니다. 상기 실시예들은 당업자들이 본 발명을 충분히 실행할 수 있도록 개시되며, 본 발명의 범주 또는 범위를 벗어나지 않는 소정의 변형으로 다른 실시예들이 실행될 수 있다.
도 4를 참조로, 본 발명에의 일 실시예에 따른 픽셀 회로(100)는 공지된 픽셀 회로 기술에 따라, 바이어스 라인(130), 게이트 라인(132) 및 데이터 라인(146)에 접속되는 MIS 광다이오드(114) 및 TFT(116)를 포함한다. MIS 광다이오드(114)는 광학적으로 투과성있는 상부 전극(118) 및 바닥 전극(120)을 포함하며, 이들 사이에는 도시된 것처럼 수직으로 반도체층들(122, 124) 및 절연체(126)가 제공된다. 그러나 부가적으로, 바닥 전극(120)은 인접한 픽셀들 간의 혼선을 방지하기 위해(하기 보다 상세히 설명됨) 전압이 인가되는 가이드 라인(158)에 접속된 가이드 링(156)에 의해 경계가 설정된다(bordered).
도 5를 참조로, 도 4의 픽셀 회로(100)에 따라 구현된 픽셀 회로들을 구비한 집적 회로의 부분(200) 평면도는 각각 위, 아래, 좌우로, 픽셀 회로들(100a, 100c, 100d, 100e)에 인접한 픽셀 회로(100b)를 나타낸다.
도 6을 참조로, 도 5의 A-A' 라인을 따른 단면도는 TFT(116) 및 MIS 광다이오드(114)의 구조물을 나타낸다. TFT(116)의 구조물은 실질적으로 도 1, 2, 3의 종래의 픽셀 회로들(10a, 10b, 10c)과 동일하다. 기판(112) 바로 위에는 (주요한 역할로 나머지 물질층들에 대한 베이스, 지지부 또는 토대가 되는), TFT(116)의 부분들을 형성하기 위해 이용되는 패터닝된 비정질 실리콘(136, 138) 및 도전성(142) 층들로 부터 가이드 라인(158)이 형성된다. 가이드 라인(158) 및 TFT(116) 위에는 MIS 광다이오드(114)의 바닥 전극(120)과 TFT(116)의 드레인 단자(142) 간에 콘택을 허용하도록 비아(160)가 형성되는 층간 유전체 물질(152)이 제공된다. 바닥 전극(120)을 형성하기 위해 이용되는 물질층은 가이드 링(156)을 형성하도록 패터닝된다. 다음 유전체층(126)에 이어, 진성의 비정질 실리콘층(124), 광흡수층이 제공된다. 다음 광학적으로 투과성있는 도전성층(118)에 오믹 콘택이 형성되도록 n+ 비정질 실리콘층(122)이 제공된다. 도전성층(118)은 MIS 광다이오드(114)의 상부 전극을 형성한다. 마지막으로 패시베이션층(150)이 제공된다.
도 7을 참조로, 도 5의 B-B' 라인을 따른 단면도는 인접한 픽셀들(100a, 100b) 사이의 게이트 라인 혼선 영역(162)의 구조물을 나타낸다. 상기 영역(162)은 바이어스 라인(130), 게이트 라인(132), 가이드 링(156) 및 가이드 라인(158)을 통과한다. 가이드 링(156)은 인접한 픽셀 회로들(100a, 100b)의 바닥 전극들(120a, 120b)을 형성하기 위해 사용되는 동일한 물질층으로부터 패터닝된다. 가이드 링(156)은 층간 유전체(152)에 형성된 비아(164)를 통해 가이드 라인(158)에 콘택을 형성한다.
이를 기초로, 도 4의 픽셀 회로(100)는, 도 5, 6, 7에 도시된 것처럼 구현될 때, 실질적으로 연속적인 막들로 형성된 MIS 광다이오드(114)를 이용한다는 것을 알수 있다. 특히, 광다이오드 구조물의 절연체(126), 반도체(122, 124) 및 전극(118) 부분들은 연속적이다. 구조물의 금속 부분은 각각의 픽셀이 인접한 픽셀들 간의 혼선을 최소화시키는 역할을 하는 가이드 링(156)에 의해 경계가 설정된, 즉, 둘러쌓인 바닥 전극(120)을 포함하도록 패터닝된다.
도 8을 참조로, 본 발명에 따른 픽셀 회로는 (적어도 부분적으로) 다음과 같이 동작한다. 동작의 통합 모드에서, 상부 전극(118)은 바닥 전극(120)의 전위에 비해 포지티브인 전위를 갖는다. 광이 진성층(124) 상에 충돌할 때, 광은 흡수되며 전자-홀 쌍들이 생성된다. 전극들(118, 120) 사이의 전계로 인해, 생성된 전자들은 상부 전극(118)으로 주입되고, 홀들은 진성층(124) 내로 이동하여 절연, 또는 유전체인 층(126)의 인터페이스에 도달한다. 그러나 홀들은 절연층(126) 속으로 이동할 수 없어 진성층(124) 내에 남아있게 된다. 반도체/절연체 인터페이스에 홀 전하가 축적되어 결과적으로 입사광의 흡수는 픽셀 회로의 신호를 형성한다.
동작의 리셋 모드 동안, 상부 전극(118)은 바닥 전극(120)의 전위에 비해 네거티브인 전위를 갖는다. 전자들은 전극에 의해 오믹 콘택 반도체층(122) 및 실질적으로 진성 반도체층(124) 속으로 주입된다. 주입된 전자들은 반도체층(122)과 유전체층(126) 사이의 인터페이스로 이동하여 상기 인터페이스에서 홀들과 재결합된다. 진성층(124)에 남아있는 홀들은 상부 전극(118)으로 주입된다.
가이드 링(156)은 바닥 전극(120)에 비해 포지티브인 전위를 갖는다. 이는 동작의 통합 모드 동안 바닥 전극(120) 위에 축적되는 홀 신호 전하에 전위 장벽을 형성한다. 상기 전위 장벽은 인접한 픽셀들 간의 혼선을 방지, 방해한다.
도 9를 참조로, 본 발명에 따른 또 다른 실시예에 따른 픽셀 회로(300)는, 저장 캐패시터(170) 및 리셋 라인(180)은 포함하나, 도 4의 실시예처럼, 바이어스 라인(130), 게이트 라인(132), 데이터 라인(146) 및 가이드 라인(158)에 접속되는 MIS 광다이오드(114) 및 TFT(116)를 포함한다. 이러한 부가적인 부재들은 증가된 신호 처리 능력 및 추가의 리셋 메커니즘을 위해 제공된다. 전자의 경우, MIS 광다이오드(114)에 사용되는 두꺼운 반도체층(124)은 최대 광 흡수를 산출하지만, 광다이오드에 대해 낮은 캐패시턴스를 야기시켜 전하 처리 능력을 제한할 수 있다. 이는 높은 캐패시턴스 및 큰 전하 처리 능력을 갖도록 설계된 저장 캐패시터(170)의 도입에 의해 해결된다. 후자의 경우, 도 4의 실시예에서, 이미저(imager)는 바이어스 라인(130)을 바닥 전극(120)의 전압(공칭적으로 데이터 라인(146)의 전압에 있음)에 비해 네거티브 전압으로 펄싱함으로써 리셋된다. 이러한 선택적 실시예(300)에서, MIS 광다이오드(114)는 리셋 라인(180)을 바이어스 라인(130)에 비해 충분히 포지티브 전압으로 펄싱함으로써 리셋될 수 있다.
도 10을 참조로, 도 9의 픽셀 회로(300)에 따라 구현되는 픽셀 회로들을 구비한 집적 회로의 부분(400)의 평면도는 각각 위, 아래, 좌우로 인접한 픽셀 회로들(300a, 300c, 300d, 300e)를 갖는 픽셀 회로(300b)를 나타낸다.
도 11을 참조로, 도 10의 A-A' 라인을 따른 단면도는 TFT(116)와 MIS 광다이오드(114)의 구조물을 나타낸다. TFT(116)의 구조물은 도 1, 2 및 3의 종래의 픽셀 회로들(10a, 10b, 10c)과 실질적으로 동일하다. 기판(112) 바로 위에 있는, 저장 캐패시터(170)의 바닥 전극(178)은 TFT(116)의 게이트 단자(132)를 형성하는데 이용되는 패터닝된 도전성 물질층으로 형성된다. 다음 TFT(116)의 게이트 유전체(134)로서의 역할을 하는 저장 캐패시터(170)의 유전체(176)가 제공된다. 가이드 라인(158)은 다른 다양한 부분들을 형성하기 위해 이용되는 TFT(116)의 패터닝된 비정질 실리콘(136, 138) 및 도전성(142) 층들로 형성된다. 가이드 라인(158) 및 TFT(116) 위에는 비아(160, 166)가 형성되는 층간 유전체 물질(152)이 제공된다. 비아(160)는 MIS 광다이오드(114)의 바닥 전극(120)과 TFT(116)의 드레인 단자(142) 사이의 콘택을 허용한다. 비아(166)는 저장 캐패시터(170)의 유전체(176)와 MIS 광다이오드(114)의 바닥 전극(120)의 콘택을 허용하여, 저장 캐패시터(170)의 상부 전극(174)이 형성된다. MIS 광다이오드(114)의 바닥 전극(120)을 형성하는데 이용되는 물질층은 가이드링(156)을 형성하도록 패터닝된다. MIS 광다이오드(114)의 바닥 전극(120) 및 가이드 링(156)을 형성하는 패터닝된 물질층 위에는 유전체(126)층, 진성의 비정질 실리콘층(124), 광흡수층이 제공된다. 다음 광학적으로 투과성있는 도전성층(118)에 오믹 콘택을 형성하기 위해 n+ 비정질 실리콘층(122)이 제공된다. 도전성층(118)은 MIS 광다이오드(114)의 상부 전극을 형성한다. 마지막으로 패시베이션층(150)이 제공된다.
도 12를 참조로, 본 발명에 따른 또 다른 실시예에 따른 픽셀 회로(500)는 도 4에서처럼, 바이어스 라인(130), 통과 게이트 라인(132), 데이터 라인(146) 및 가이드 라인(158)에 접속되는 MIS 광다이오드(114) 및 통과 TFT(116), 및 버퍼/증폭기 TFT(190), 리셋 TFT(182), 초기화 TFT(184), 리셋 게이트 라인(186), 초기화 게이트 라인(188), VDD 라인(192), 및 VSS 라인(194)을 포함한다. 버퍼/증폭기 TFT(190)는 데이터 라인(146)이 어떻게 종결되는지에 따라, 전압 또는 전류 출력 모드중 하나로 동작할 수 있다. 리셋 TFT(182)는 통합 모드(integration mode) 이후 MIS 광다이오드(114)의 모든 신호 전하를 소거하고, 초기화 TFT(184)는 통합 모드 이전에 MIS 광다이오드(114)의 바닥 전극(120)의 전위를 설정한다. 픽셀 회로(500)는 증폭기를 포함하는 픽셀 회로들로서 한정되는 '활성' 픽셀 회로들로서 공지된 예시적인 픽셀 회로들의 클래스에 속한다.
도 13을 참조로, 도 12의 픽셀 회로(500)에 따라 구현되는 픽셀 회로들을 포함하는 집적 회로 부분(600)의 평면도는 각각 위, 아래 및 좌우로 인접한 픽셀 회로들(500a, 500c, 500d, 500e)을 갖춘 픽셀 회로(500b)를 나타낸다.
도 14를 참조로, 도 13의 A-A' 라인을 따른 단면도는 MIS 광다이오드(114), 통과 TFT(116), 버퍼/증폭기 TFT(190), 리셋 TFT(182) 및 초기화 TFT(184)를 나타낸다. 모든 TFT들의 구조는 도 1, 2 및 3의 종래의 픽셀 회로들(10a, 10b, 10c)의 TFT와 실질적으로 동일하다. 기판(112) 바로 위에 있는 가이드 라인(158)은 TFT들의 부분들을 형성하는데 이용되는 패터닝된 비정질 실리콘(136, 138) 및 도전성(142) 층들로 형성된다. 가이드 라인(158) 및 TFT들 위에는 비아 홀들이 형성되는 제 1 층간 유전체 물질(152)이 제공되어 패터닝된 금속층이 회로 부품들을 상호접속한다. 상호접속 금속 위에는 제 2 층간 유전체 물질(153)이 제공된다. 층간 유전체막들(152, 153)에 대한 비아 홀은 MIS 광다이오드(114)의 바닥 전극이 금속 패드와 콘택되도록 허용하여 결국 버퍼/증폭기 TFT(190)의 게이트에 접속되게 한다(미도시). MIS 광다이오드(114)의 바닥 전극(120)을 형성하는데 이용되는 물질층은 가이드 링(156)을 형성하도록 패터닝된다. MIS 광다이오드(114)의 바닥 전극(120) 및 가이드 링(156)을 형성하는 패터닝된 물질층 위에는 유전체(126)층, 진성의 비정질 실리콘층(124), 광흡수층이 제공된다. 다음 광학적으로 투과성있는 도전성층(118)과의 오믹 콘택을 형성하도록 n+ 비정질 실리콘층(122)이 제공된다. 도전성층(118)은 MIS 광다이오드(114)의 상부 전극을 형성한다. 마지막으로 패시베이션층(150)이 제공된다.
상기 설명을 기초로, 바람직하게 본 발명에 따른 MIS 광다이오드(114)는 메사-절연 MIS 및 p-i-n 광다이오드 보다 높은 픽셀 곡선 인자를 가져, 큰 신호 레벨을 형성한다. 상기 MIS 광다이오드(114)는 TFT 성능에 대해 막 두께 최적화와 상관없이 최대 광 흡수 및 이로 인해 최대 신호 발생에 대해 광흡수 반도체층(124)이 최적화되게 허용함으로써 메사-절연 MIS 광다이오드 구조물에 대해 보다 나은 개선을 제공한다.
또한, 바닥 전극의 경계를 설정하는, 예를 들어 실질적으로 둘러싸는 가이드 링들의 사용으로 실질적으로 연속적인 막들을 포함하는 광다이오드 구조물에서 공통되는 인접한 픽셀들 간의 혼선이 바람직하게 제거 또는 감소된다.
또한, 연속적인 막들을 사용하는 본 발명에 따른 MIS 광다이오드 구조물은 p-i-n 광다이오드 구조물의 메사-절연 및 연속적인 막 형태들과 비교할 때 제조 비용을 감소시킬 수 있다. p-형 비정질 실리콘 물질에 대한 요구조건 없이, 본 발명에 따른 MIS 광다이오드 구조물은 액정 디스플레이(LCD)에 대한 표준 TFT 백플레인(backplane)을 제조하기 위해 이용되는 제조설비들과 동일한 설비를 이용하여 형성될 수 있다. 이러한 제조 설비들은 높은 볼륨(volume)으로 바람직하며, 낮은 비용으로 제품을 산출한다.
적절한 조건하에서 바람직하게 검증되는 본 발명의 또 다른 실시예에서, 바이어스 라인(130)은 소거된다(도 4, 5, 7, 9 , 10, 12 및 13 참조). 이미저의 활성 영역이 충분히 작고, 연속적인 상부 전극(118)의 시트 저항이 충분히 낮아질 수 있다면, 이미지 센서 어레이에 있는 픽셀 마다 어드레스되는 바이어스 라인들(130)을 가질 필요는 없다. 또한, 어레이 주변부에서 상부 전극(118)에 대해 글로벌(global) 바이어스 접속이 이루어질 수 있다. 바이어스 라인(130)은 단지 MIS 광다이오드들(114) 상에 충돌하는 광을 차단하는 구조이기 때문에, 바이어스 라인(130)의 소거는 약 1의 곡선 인자를 갖는 픽셀들을 형성한다. 또한 바이어스 라인들(130)의 소거는 제조 프로세스에서 보다 높은 수율을 유도한다.
적절한 조건하에서 바람직한 것으로 증명된 본 발명의 또 다른 실시예에서, 일반적으로 상부 전극(118)을 형성하기 위해 이용되는 광학적으로 투과성있는 도전성 물질(예를 들어, ITO)이 소거된다(도 6, 7, 11 및 14 참조). 이미저의 활성 영역이 충분히 작고, n+ 비정질 실리콘 반도체층(122)의 시트 저항이 충분히 낮다면, n+ 비정질 실리콘 반도체층(122)은 상부 전극(118)으로의 역할을 할 수도 있다. 광학적으로 투과성있는 도전성 물질의 소거는 제조 프로세스에서 보다 높은 수율을 유도한다.
적절한 조건하에서 바람직한 것으로 증명된 본 발명의 또 다른 실시예에서, 가이드 라인들(158)이 소거된다(도 4-7, 9-11 및 12-14 참조). 이미저의 활성 영역이 충분히 작고, 가이드 링 격자 구조물(156)의 시트 저항이 충분히 낮아질 수 있다면, 이미지 센서 어레이에 있는 픽셀 마다 어드레스되는 가이드 라인들(158)을 가질 필요가 없다. 또한, 어레이 주변부의 가이드 링 격자 구조물(156)에 글로발 접속이 이루어질 수 있다. 가이드 라인들(158)의 소거는 제조 프로세스에서 보다 높은 수율을 유도한다.
바람직한 것으로 증명되는 본 발명의 또 다른 실시예에서, 유전체층(126) 및 반도체층(124) 사이에 추가의 유전체층들이 통합된다(도 4, 6, 7, 11, 12 및 14 참조). 바닥 전극들(120) 사이의 유전체 물질 및 연속적인 반도체층(124)은 몇 가지 목적을 수행해야 한다. 상기 유전체 물질은 바닥 전극들(120)과 연속적인 상부 전극(118) 사이에 설정된 전계하에서 브레이크다운이 없도록 충분한 두께 및 구조적 보전성을 가져야 한다. 상기 유전체 물질은 하부 기판(12)이 휘지 않도록 충분히 내부 스트레스가 방지되어야 한다. 상기 유전체 물질은 전자 및 홀 트랩 상태(트 랩 상태는 이미지 지연 문제, 즉, 고스트 영상을 유도한다)을 최소화시키는 연속적인 반도체층(124)과 인터페이스를 형성해야 한다. 하나의 연속적인 유전체층(126)이 상기 모든 조건들을 적절히 충족시킬 수 없을 수 있다.
바람직한 것으로 증명되는 본 발명의 또 다른 실시예에서, 가이드 링(156)은 MIS 광다이오드(114)의 바닥 전극(120)을 형성하는데 이용되는 것과 상이한 하나 이상의 도전성 물질층들로 형성된다(도 5-7, 10, 11, 13 및 14 참조). 이는 예를 들어, 가이드 링(156)의 일부분 아래에 위치된 데이터 라인(146)의 감소된 기생 캐패시턴스를 산출하는 가이드 링 구조물(156)을 형성하도록 수행될 수 있다. 이러한 캐패시턴스가 (특히 도 4 및 9의 픽셀 회로에 대한) 이미징 프로세스에서 노이즈를 산출할 수 있기 때문에 데이터 라인(146)의 기생 캐패시턴스를 최소화시키는 것이 바람직하다. 감소된 데이터 라인(146) 기생 캐패시턴스를 산출하는 가이드 링 구조물(156)은 바닥 전극(120) 위로 수직으로 배치되는 가이드 링(156)을 산출하기 위해 예를 들어 추가의 유전체 물질을 증착하고, 추가의 도전성 물질을 증착한 다음 상기 2개 층을 패터닝함으로써 바닥 전극(120)의 형성으로 순차적으로 생성될 수 있다. 데이터 라인(146)으로부터 가이드 링(156)의 추가적 분리는 데이터 라인(146)의 감소된 기생 캐패시턴스를 산출한다.
본 발명에 따른 또 다른 실시예에서, p+ 비정질 실리콘층은 MIS 광다이오드(114)의 상부 전극(118)과 콘택되는 도핑된 비정질 실리콘층(122)으로 사용된다(도 4, 6-9, 11-12 및 14 참조). 이 경우, 모든 바이어스 극성들은 상기 설명된 것과 상반되며, 신호 캐리어들은 전자가 된다.
본 발명의 또 다른 실시예에서, 장치 구조물의 임의의 부분에 선택적 물질들이 이용될 수 있다. 예를 들어, 도전성, 반도체성, 및 절연성을 갖는 유기 전자 물질들은 상기 설명에서 해당하는 성질을 갖는 무기 전자 물질로 대체될 수 있다. 유기 전자 물질을 사용하는 실시예에 대해, 다양한 물질층들의 상대적 위치 및 신호 캐리어의 극성들 및 동작 전압은 변할 수 있다. 이러한 변화는, 통상적으로 유기 TFT는 아래쪽 보다는 소스 및 드레인 전극들 위로 수직으로 배치된 게이트 전극을 갖기 때문에 필요할 수 있고, 유기 반도체성 물질은 통상적으로 n-형 보다는 p-형이다. 그럼에도 불구하고, 남아있는 픽셀 회로들 아래로 연속적인 막들 및 가이드 링을 이용하는 MIS 광다이오드의 기본 구성은 유기 전자 물질을 이용하여 구현될 수 있다.
본 발명의 구조 및 작동 방법에 대한 다양한 다른 변형 및 변조를 본 발명의 범주내에서 당업자들은 구현할 수 있을 것이다. 본 발명은 특정한 바람직한 실사예를 참조로 개시되었지만, 본 발명은 상기 특정 실시예들로 제한되지 않는다. 하기 특허청구항들은 본 발명의 범주를 한정하며 상기 특허청구항들의 범주내에 상기 본 발명의 구조 및 방법이 포함된다.
Claims (21)
- 집적된 감광성 소자를 갖춘 장치로서,기판; 및적어도 일부분이 상기 기판 위에 배치되는 금속-절연체-반도체(MIS) 광다이오드를 포함하며, 상기 금속-절연체-반도체(MIS) 광다이오드는,제 1 전극 및 제 2 전극;적어도 하나의 적어도 일부분이 상기 제 1 전극과 제 2 전극 사이에 배치되는, 하나 이상의 유전체들 - 상기 하나 이상의 유전체 부분들 중 적어도 하나는 각각 실질적으로 연속적인 유전체 물질층을 포함함 - ;적어도 하나의 적어도 일부분이 상기 하나 이상의 유전체들 중 하나와 상기 제 1 전극 및 제 2 전극 중 하나 사이에 배치되는, 하나 이상의 반도체들 - 상기 하나 이상의 반도체 부분들 중 적어도 하나는 각각 실질적으로 연속적인 반도체 물질층을 포함함 - ; 및상기 제 1 전극 및 제 2 전극 중 하나를 실질적으로 경계설정하는(bordering) 제 3 전극을 포함하는, 집적된 감광성 소자를 갖춘 장치.
- 제 1 항에 있어서,상기 제 1 전극 및 제 2 전극 중 하나는 실질적으로 상기 하나 이상의 반도체 부분들 중 적어도 하나의 부근에 배치되는 실질적으로 연속적인 전극을 포함하는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 1 항에 있어서,상기 MIS 광다이오드와 결합되는 하나 이상의 박막 트랜지스터들(TFTs)을 더 포함하는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 3 항에 있어서,상기 하나 이상의 박막 트랜지스터들 중 적어도 하나는 두께를 갖는 채널 여역을 포함하며, 상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 상기 적어도 하나의 TFT 채널 영역의 두께 보다 두꺼운 두께를 갖는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 4 항에 있어서,상기 적어도 하나의 TFT 채널 영역의 두께 보다 두꺼운 두께를 갖는 상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 실질적으로 연속적인 상기 반도체 물질층을 포함하는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 3 항에 있어서,상기 하나 이상의 TFT들 중 적어도 하나는 실질적으로 상기 MIS 광다이오드와 상기 기판 사이에 배치되는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 1 항에 있어서,상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 n-형 비정질 실리콘(a-Si)을 포함하는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 집적된 감광성 소자를 갖춘 장치로서,기판; 및적어도 일부분이 상기 기판 위에 배치되는 금속-절연체-반도체(MIS) 광다이오드를 포함하며, 상기 금속-절연체-반도체(MIS) 광다이오드는,각각 도전성 물질의 제 1 막 및 제 2 막을 포함하는 적어도 제 1 도전층 및 제 2 도전층을 가지는, 다수의 도전층들 ;적어도 하나의 적어도 일부분이 상기 제 1 도전층 및 제 2 도전층 사이에 배치되는, 하나 이상의 절연층들 - 상기 하나 이상의 절연층 부분들 중 적어도 하나는 각각 실질적으로 연속적인 절연 물질막을 포함함 - ; 및적어도 하나의 적어도 일부가 상기 하나 이상의 절연층들 중 하나와 상기 제 1 도전층 및 제 2 도전층 중 하나 사이에 배치되는, 하나 이상의 반도체층들 - 상기 하나 이상의 반도체층 부분들 중 적어도 하나는 각각 실질적으로 연속적인 반도체 물질막을 포함함 -을 포함하며, 상기 제 1 도전층 및 제 2 도전층 중 하나는 제 1 부분을 포함하며, 상기 다수의 도전층들 중 하나는 제 2 부분을 포함하며, 상기 제 1 부분 및 제 2 부분은 서로 절연되며, 상기 제 1 부분은 상기 제 2 부분에 의해 실질적으로 경계설정되는, 집적된 감광성 소자를 갖춘 장치.
- 제 8 항에 있어서,상기 제 1 도전층 및 제 2 도전층 중 하나는 실질적으로 상기 하나 이상의 반도체층 부분들 중 적어도 하나의 부근에 배치되는 실질적으로 연속적인 도전층을 포함하는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 8 항에 있어서,상기 MIS 광다이오드와 결합되는 하나 이상의 박막 트랜지스터들(TFTs)을 더 포함하는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 10 항에 있어서,상기 하나 이상의 박막 트랜지스터들 중 적어도 하나는 두께를 갖는 채널 영 역을 포함하며, 상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 상기 적어도 하나의 TFT 채널 영역의 두께 보다 두꺼운 두께를 갖는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 11 항에 있어서,상기 적어도 하나의 TFT 채널 영역의 두께 보다 두꺼운 두께를 갖는 상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 실질적으로 연속적인 상기 반도체 물질층을 포함하는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 10 항에 있어서,상기 하나 이상의 TFT들 중 적어도 하나는 실질적으로 상기 MIS 광다이오드와 상기 기판 사이에 배치되는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 제 8 항에 있어서,상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 n-형 비정질 실리콘(a-Si)을 포함하는 것을 특징으로 하는 집적된 감광성 소자를 갖춘 장치.
- 집적된 감광성 어레이를 포함하는 장치로서,기판 ; 및적어도 일부가 상기 기판 위의 어레이에 배열되는 다수의 금속-절연체-반도체(MIS) 광다이오드를 포함하며, 상기 다수의 금속-절연체-반도체(MIS) 광다이오드의 적어도 일부 각각은,제 1 전극 및 제 2 전극 ;적어도 하나의 적어도 일부분이 상기 제 1 전극 및 제 2 전극 사이에 배치되는, 하나 이상의 유전체들 - 상기 하나 이상의 유전체 부분들 중 적어도 하나는 각각 실질적으로 연속적인 유전체 물질층을 포함함 - ;상기 하나 이상의 유전체들 중 하나와 상기 제 1 전극 및 제 2 전극 중 하나 사이에 배치되는, 하나 이상의 반도체들 - 상기 하나 이상의 반도체 부분들중 적어도 하나는 각각 실질적으로 연속적인 반도체 물질층을 포함함 - ; 및상기 제 1 및 제 2 전극 중 하나를 실질적으로 경계설정하는 제 3 전극을 포함하는, 집적된 광감성 어레이를 갖춘 장치.
- 제 15 항에 있어서,상기 제 1 전극 및 제 2 전극 중 하나는 실질적으로 상기 하나 이상의 반도체 부분들 중 적어도 하나의 부근에 배치되는 실질적으로 연속적인 전극을 포함하는 것을 특징으로 하는 집적된 감광성 어레이를 갖춘 장치.
- 제 15 항에 있어서,상기 다수의 MIS 광다이오드와 결합되는 다수의 박막 트랜지스터들(TFTs)을 더 포함하는 것을 특징으로 하는 집적된 감광성 어레이를 갖춘 장치.
- 제 17 항에 있어서,상기 다수의 TFT들의 적어도 일부분 각각은 두께를 갖는 각각의 채널 영역을 포함하며, 상기 다수의 MIS 광다이오드 각각에 있는 상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 상기 다수의 TFT 채널 영역의 각각의 두께 보다 두꺼운 두께를 갖는 것을 특징으로 하는 집적된 감광성 어레이를 갖춘 장치.
- 제 18 항에 있어서,상기 다수의 TFT 채널 영역 각각의 두께 보다 두꺼운 두께를 갖는 상기 다수의 MIS 광다이오드 각각에 있는 상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 실질적으로 연속적인 상기 반도체 물질층을 포함하는 것을 특징으로 하는 집적된 감광성 어레이를 갖춘 장치.
- 제 17 항에 있어서,상기 다수의 TFT들의 적어도 일부분 각각은 실질적으로 상기 다수의 MIS 광다이오드의 적어도 일부분의 각각과 상기 기판 사이에 배치되는 것을 특징으로 하 는 집적된 감광성 어레이를 갖춘 장치.
- 제 15 항에 있어서,상기 MIS 광다이오드의 하나 이상의 반도체 부분들 중 적어도 하나는 n-형 비정질 실리콘(a-Si)을 포함하는 것을 특징으로 하는 집적된 감광성 어레이를 갖춘 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/882,603 | 2004-07-01 | ||
| US10/882,603 US7208810B2 (en) | 2004-07-01 | 2004-07-01 | Integrated MIS photosensitive device using continuous films |
| PCT/US2005/022471 WO2006007480A2 (en) | 2004-07-01 | 2005-06-23 | Integrated mis photosensitive device using continuous films |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127015192A Division KR20120088841A (ko) | 2004-07-01 | 2005-06-23 | 연속적인 막들을 사용하는 집적된 ｍｉｓ 광감성 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070055492A true KR20070055492A (ko) | 2007-05-30 |
| KR101256597B1 KR101256597B1 (ko) | 2013-04-19 |
Family
ID=35513016
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127015192A KR20120088841A (ko) | 2004-07-01 | 2005-06-23 | 연속적인 막들을 사용하는 집적된 ｍｉｓ 광감성 소자 |
| KR1020077001459A KR101256597B1 (ko) | 2004-07-01 | 2005-06-23 | 연속적인 막들을 사용하는 집적된 ｍｉｓ 광감성 소자 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127015192A KR20120088841A (ko) | 2004-07-01 | 2005-06-23 | 연속적인 막들을 사용하는 집적된 ｍｉｓ 광감성 소자 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7208810B2 (ko) |
| EP (1) | EP1779443A2 (ko) |
| JP (1) | JP5366400B2 (ko) |
| KR (2) | KR20120088841A (ko) |
| CN (2) | CN102709298A (ko) |
| WO (1) | WO2006007480A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120014871A (ko) * | 2010-08-10 | 2012-02-20 | 소니 주식회사 | 광전 변환 소자 및 그 제조 방법 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4266656B2 (ja) * | 2003-02-14 | 2009-05-20 | キヤノン株式会社 | 固体撮像装置及び放射線撮像装置 |
| US8067813B2 (en) * | 2004-07-01 | 2011-11-29 | Varian Medical Systems Technologies, Inc. | Integrated MIS photosensitive device using continuous films |
| US7615731B2 (en) * | 2006-09-14 | 2009-11-10 | Carestream Health, Inc. | High fill-factor sensor with reduced coupling |
| US7824949B2 (en) * | 2007-12-21 | 2010-11-02 | Palo Alto Research Center Incorporated | Structure and method for flexible sensor array |
| JP2009252835A (ja) * | 2008-04-02 | 2009-10-29 | Fujifilm Corp | 電磁波検出素子 |
| US8106487B2 (en) * | 2008-12-23 | 2012-01-31 | Pratt & Whitney Rocketdyne, Inc. | Semiconductor device having an inorganic coating layer applied over a junction termination extension |
| US8674468B2 (en) * | 2009-05-29 | 2014-03-18 | Carestream Health, Inc. | Imaging array with dual height semiconductor and method of making same |
| JP5439984B2 (ja) * | 2009-07-03 | 2014-03-12 | ソニー株式会社 | 光電変換装置および放射線撮像装置 |
| US7968358B2 (en) * | 2009-07-29 | 2011-06-28 | Carestream Health, Inc. | Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same |
| JP5398564B2 (ja) | 2010-01-29 | 2014-01-29 | 富士フイルム株式会社 | 放射線検出素子 |
| US8383443B2 (en) | 2010-05-14 | 2013-02-26 | International Business Machines Corporation | Non-uniform gate dielectric charge for pixel sensor cells and methods of manufacturing |
| US8405036B2 (en) | 2010-08-24 | 2013-03-26 | Carestream Health, Inc. | Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same |
| US8472583B2 (en) | 2010-09-29 | 2013-06-25 | Varian Medical Systems, Inc. | Radiation scanning of objects for contraband |
| US8878137B2 (en) | 2011-10-13 | 2014-11-04 | Varian Medical Systems, Inc. | Photo detector of an X-ray imager |
| CN102790061B (zh) * | 2012-07-26 | 2016-05-11 | 北京京东方光电科技有限公司 | 一种传感器及其制造方法 |
| CN102790063B (zh) * | 2012-07-26 | 2017-10-17 | 北京京东方光电科技有限公司 | 一种传感器及其制造方法 |
| CN104078421B (zh) * | 2013-03-29 | 2018-01-30 | 北京京东方光电科技有限公司 | 非晶硅光电二极管基板的制造方法、基板及半导体装置 |
| JP6153224B2 (ja) * | 2013-09-20 | 2017-06-28 | 国立研究開発法人物質・材料研究機構 | 表面の平坦性および結晶構造の完全性に優れたＧａＳｂ／ＩｎＡｓ／Ｓｉ（１１１）構造とその形成方法、並びにその構造を用いたＭＯＳデバイスおよび赤外線検出デバイス |
| US9515106B2 (en) | 2014-08-15 | 2016-12-06 | Perkinelmer Holdings, Inc. | Radiation imaging device with metal-insulator-semiconductor photodetector and thin film transistor |
| TWI574374B (zh) * | 2015-09-09 | 2017-03-11 | 友達光電股份有限公司 | 製作光學感測元件與薄膜電晶體元件的方法 |
| CN107248518B (zh) | 2017-05-26 | 2020-04-17 | 京东方科技集团股份有限公司 | 光电传感器及其制作方法、显示装置 |
| KR101973021B1 (ko) * | 2017-11-28 | 2019-04-26 | 한국기계연구원 | 양자점 포토 다이오드, 그리고 이를 포함하는 광센서 및 태양 전지 |
| CN107968100A (zh) * | 2017-11-30 | 2018-04-27 | 京东方科技集团股份有限公司 | 光电转换基板及其制作方法、显示面板、显示装置 |
| FR3074962A1 (fr) * | 2017-12-08 | 2019-06-14 | Stmicroelectronics (Crolles 2) Sas | Dispositif electronique capteur d'images |
| JP7268986B2 (ja) * | 2018-10-05 | 2023-05-08 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 整流性を有する素子と薄膜トランジスタとを含む装置 |
| CN109858443B (zh) * | 2019-01-31 | 2021-07-09 | 厦门天马微电子有限公司 | 显示面板、显示装置和显示面板的制作方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1186785A (en) * | 1982-09-07 | 1985-05-07 | Her Majesty The Queen, In Right Of Canada, As Represented By The Minister Of National Defence | Electret semiconductor solar cell |
| JPH0513748A (ja) * | 1991-07-03 | 1993-01-22 | Canon Inc | 固体撮像素子 |
| JP3066944B2 (ja) | 1993-12-27 | 2000-07-17 | キヤノン株式会社 | 光電変換装置、その駆動方法及びそれを有するシステム |
| DE69731419T2 (de) | 1996-02-26 | 2005-11-10 | Canon K.K. | Photoelektrische Umwandlungsvorrichtung und Ansteuermethode dafür |
| JP3976915B2 (ja) * | 1998-02-09 | 2007-09-19 | シャープ株式会社 | 二次元画像検出器およびその製造方法 |
| JP2000046646A (ja) | 1998-07-31 | 2000-02-18 | Canon Inc | 光電変換装置及びその駆動方法及びｘ線撮像装置 |
| JP3597392B2 (ja) * | 1998-08-07 | 2004-12-08 | シャープ株式会社 | 二次元画像検出器 |
| US6816355B2 (en) * | 2001-09-13 | 2004-11-09 | Seiko Epson Corporation | Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus |
| US6710370B2 (en) * | 2002-01-07 | 2004-03-23 | Xerox Corporation | Image sensor with performance enhancing structures |
| US7214945B2 (en) * | 2002-06-11 | 2007-05-08 | Canon Kabushiki Kaisha | Radiation detecting apparatus, manufacturing method therefor, and radiation image pickup system |
| JP2004015000A (ja) * | 2002-06-11 | 2004-01-15 | Canon Inc | 放射線検出装置及び放射線撮像システム |
| US7006598B2 (en) * | 2002-08-09 | 2006-02-28 | Canon Kabushiki Kaisha | Imaging method and apparatus with exposure control |
| JP4938961B2 (ja) * | 2002-11-13 | 2012-05-23 | キヤノン株式会社 | 撮像装置、放射線撮像装置及び放射線撮像システム |
-
2004
- 2004-07-01 US US10/882,603 patent/US7208810B2/en not_active Expired - Fee Related
-
2005
- 2005-06-23 JP JP2007519304A patent/JP5366400B2/ja not_active Expired - Fee Related
- 2005-06-23 KR KR1020127015192A patent/KR20120088841A/ko not_active Application Discontinuation
- 2005-06-23 WO PCT/US2005/022471 patent/WO2006007480A2/en active Application Filing
- 2005-06-23 CN CN2012101320239A patent/CN102709298A/zh active Pending
- 2005-06-23 EP EP05767471A patent/EP1779443A2/en not_active Withdrawn
- 2005-06-23 KR KR1020077001459A patent/KR101256597B1/ko not_active IP Right Cessation
- 2005-06-23 CN CN200580022299.XA patent/CN101427387B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120014871A (ko) * | 2010-08-10 | 2012-02-20 | 소니 주식회사 | 광전 변환 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006007480A2 (en) | 2006-01-19 |
| US7208810B2 (en) | 2007-04-24 |
| EP1779443A2 (en) | 2007-05-02 |
| JP5366400B2 (ja) | 2013-12-11 |
| WO2006007480A3 (en) | 2009-03-26 |
| CN101427387A (zh) | 2009-05-06 |
| KR20120088841A (ko) | 2012-08-08 |
| US20060001120A1 (en) | 2006-01-05 |
| JP2008505496A (ja) | 2008-02-21 |
| KR101256597B1 (ko) | 2013-04-19 |
| CN102709298A (zh) | 2012-10-03 |
| CN101427387B (zh) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101256597B1 (ko) | 연속적인 막들을 사용하는 집적된 ｍｉｓ 광감성 소자 | |
| US8067813B2 (en) | Integrated MIS photosensitive device using continuous films | |
| US10803282B2 (en) | Self-luminous display pixel | |
| US6392254B1 (en) | Corrosion resistant imager | |
| US7265740B2 (en) | Suppression of leakage current in image acquisition | |
| US7902512B1 (en) | Coplanar high fill factor pixel architecture | |
| US10347683B2 (en) | Photo detector device | |
| WO1996022616A1 (en) | Flat panel imaging device | |
| US11011665B2 (en) | Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same | |
| US6593577B2 (en) | Electromagnetic wave detecting device | |
| US11735611B2 (en) | Drive backplane, manufacturing method thereof, detection substrate, and detection device | |
| CN113711362B (zh) | 包括薄膜晶体管和有机光电二极管的图像传感器阵列器件 | |
| US6384461B1 (en) | Dual dielectric structure for suppressing lateral leakage current in high fill factor arrays | |
| US6744479B2 (en) | Active matrix display device | |
| US7161640B2 (en) | Shield junction thin film transistor structure | |
| US11335706B2 (en) | Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same | |
| US20130207190A1 (en) | Semiconductor device, and method for producing same | |
| JPS6199371A (ja) | 固体撮像素子の製造方法 | |
| JPH0462872A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| A107 | Divisional application of patent | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160328 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |