JP7268986B2 - 整流性を有する素子と薄膜トランジスタとを含む装置 - Google Patents

整流性を有する素子と薄膜トランジスタとを含む装置 Download PDF

Info

Publication number
JP7268986B2
JP7268986B2 JP2018189931A JP2018189931A JP7268986B2 JP 7268986 B2 JP7268986 B2 JP 7268986B2 JP 2018189931 A JP2018189931 A JP 2018189931A JP 2018189931 A JP2018189931 A JP 2018189931A JP 7268986 B2 JP7268986 B2 JP 7268986B2
Authority
JP
Japan
Prior art keywords
electrode
thin film
film transistor
control electrode
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018189931A
Other languages
English (en)
Other versions
JP2020061402A (ja
Inventor
裕之 関根
修平 奈良
隆行 石野
祐輔 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
Tianma Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Japan Ltd filed Critical Tianma Japan Ltd
Priority to JP2018189931A priority Critical patent/JP7268986B2/ja
Priority to CN201910938047.5A priority patent/CN111009539B/zh
Priority to US16/587,349 priority patent/US10991732B2/en
Publication of JP2020061402A publication Critical patent/JP2020061402A/ja
Application granted granted Critical
Publication of JP7268986B2 publication Critical patent/JP7268986B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14667—Colour imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本開示は、整流性を有する素子と薄膜トランジスタとを含む装置に関する。
実質的に一方向にのみ電流が流れる整流性を有する素子を含む装置が知られている。例えば、イメージセンサは、複数の画素からなる画素アレイを含み、各画素は整流性を有するフォトダイオード（ＰＤ）と、フォトダイオードの下部下電極に接続され、フォトダイオードを流れる電流を制御するための薄膜トランジスタ（ＴＦＴ）を含む。
米国特許出願公開第２００４／００４１０９７号 米国特許出願公開第２００６／０２３７６５５号 米国特許出願公開第２００６／０２３７６５６号
装置の製造工程において、整流性を有する素子の下部電極に静電気による電荷が注入されることで、素子及びその下部電極に接続されているＴＦＴが破壊されることがある。装置の歩留まりを向上させるため、上記静電破壊に対する対策が望まれる。
本開示の一態様の装置は、上部電極から下部電極への整流性を有する第１素子と、半導体膜、ゲート電極、第１信号電極及び第２信号電極を含む、Ｎチャネル薄膜トランジスタと、前記半導体膜を挟んで、前記ゲート電極と対向する制御電極と、を含む。前記第２信号電極と前記下部電極が接続されている。前記制御電極と前記下部電極が接続されている。平面視において、前記半導体膜の前記第１信号電極側の第１チャネル端の少なくとも一部は、前記制御電極と重なっている。平面視において、前記半導体膜の前記第２信号電極側の第２チャネル端は、前記制御電極から離間している。
本開示の他の態様の装置は、下部電極から上部電極への整流性を有する第１素子と、半導体膜、ゲート電極、第１信号電極及び第２信号電極を含む、Ｎチャネル薄膜トランジスタと、前記半導体膜を挟んで、前記ゲート電極と対向する制御電極と、を含む。前記第２信号電極と前記下部電極が接続されている。前記制御電極と前記第１信号電極が接続されている。平面視において、前記半導体膜の前記第１信号電極側の第１チャネル端は、前記制御電極から離間している。平面視において、前記半導体膜の前記第２信号電極側の第２チャネル端の少なくとも一部は、前記制御電極と重なっている。
本開示の一態様によれば、整流性を有する素子及び薄膜トランジスタの静電破壊を抑制できる。
イメージセンサの構成例を示すブロック図である。 画素の等価回路構成例を示す回路図である。 画素のフォトダイオード及び薄膜トランジスタの静電破壊を説明する図である。 画素のフォトダイオード及び薄膜トランジスタの静電破壊を説明する図である。 比較例における、画素における静電気による電荷の振る舞いを示す。 比較例における、画素における静電気による電荷の振る舞いを示す。 本実施形態の画素の断面構造を模式的に示す。 本実施形態の画素の平面図を示す。 比較例の画素の平面図を示す。 薄膜トランジスタのソース側に配置されている制御電極の作用を説明する図である。 薄膜トランジスタのドレイン側に配置されている制御電極の作用を説明する図である。 フォトダイオードに蓄積されている電荷を測定する際の薄膜トランジスタの電極の電位Ｖ１とフォトダイオードの下部電極の電位Ｖ２の関係を示す。 電気により正の電荷がフォトダイオードの下部電極に注入された場合の電位関係を示す。 薄膜トランジスタの平面図である。 薄膜トランジスタの断面図である。 画素の他の構成例を示す。 画素の他の構成例を示す。 画素の他の構成例の断面図である。 図１２に示す画素の平面図である。
以下、添付図面を参照して実施形態を説明する。実施形態は本開示を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではない。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。
図１Ａは、イメージセンサの構成例を示すブロック図である。イメージセンサ１０は、例えば、Ｘ線透過像の撮像のために用いられる。イメージセンサ１０は、画素マトリクス１０１、走査回路１７０、及び検出回路１５０を含む。画素マトリクス１０１は、マトリックス状に配列された画素１０２を含む。画素マトリクス１０１は、センサ基板１００上に形成されている。センサ基板１００は、絶縁性基板（例えばガラス基板）である。
画素１０２は、図１における縦方向に延び横方向に配列された複数の信号線１０６と、横方向に延び縦方向に配列された複数のゲート線（走査線）１０５との各交点に配置されている。画素１０２は、それぞれ、図１の縦方向に延び横方向に配列されたバイアス線１０７に接続されている。図１において、一つの画素、一つの信号線、一つのゲート線及び一つのバイアス線のみが、それぞれ、符号１０２、１０６、１０５及び１０７で指示されている。
信号線１０６は、それぞれ、異なる画素列に接続されている。ゲート線１０５は、それぞれ、異なる画素行に接続されている。信号線１０６は検出回路１５０に接続され、ゲート線は走査回路１７０に接続される。バイアス線１０７は、共通バイアス線１０８に接続されている。共通バイアス線１０８のパッド１０９にバイアス電位が与えられる。
図１Ｂは、画素１０２の等価回路構成例を示す回路図である。画素１０２は、光電変換素子であるフォトダイオード１０３と、スイッチング素子である薄膜トランジスタ（ＴＦＴ）１０４とを含む。薄膜トランジスタ１０４のゲート端子は、ゲート線１０５に接続され、ソース／ドレイン端子の一方は信号線１０６に接続され、ソース／ドレイン端子の他方はフォトダイオード１０３のカソード端子に接続される。図１Ｂの例において、フォトダイオード１０３のアノード端子は、バイアス線１０７に接続されている。
薄膜トランジスタ１０４は、ａ－Ｓｉ（アモルファスシリコン）薄膜トランジスタ、又は、酸化物半導体薄膜トランジスタである。薄膜トランジスタ１０４は、ｎ型の導電型である。以下において、薄膜トランジスタ１０４は、酸化物半導体薄膜トランジスタであるとする。
Ｘ線の撮像装置として用いられるイメージセンサ１０は、フォトダイオード１０３に保持されたＸ線の照射量に対応して蓄積された信号電荷を、その画素１０２に配置された薄膜トランジスタ１０４を導通させて外部に取り出すことにより、信号を読み出す。具体的には、フォトダイオード１０３に光が入射すると、信号電荷が生成されフォトダイオード１０３に蓄積される。
走査回路１７０は、ゲート線１０５を順次選択し、薄膜トランジスタ１０４を導通状態とするパルスを印加する。フォトダイオード１０３のアノード端子はバイアス線１０７に接続されており、信号線１０６には、検出回路１５０によりリファレンス電位が印加される。そのため、フォトダイオード１０３にはバイアス線１０７のバイアス電位とリファレンス電位との差分電圧が充電される。この差分電圧は、アノード電位に対しカソード電位の方が高くなる逆バイアス電圧に設定される。
フォトダイオード１０３を、この逆バイアス電圧にまで再充電するために必要な電荷は、フォトダイオード１０３に照射された光量に依存する。検出回路１５０は、フォトダイオード１０３が逆バイアスまで再充電される際に流れる電流を積分することで、信号電荷を読み出す。
フォトダイオード１０３に充電された電荷は、照射された光による電荷の減少、及びフォトダイオード１０３に光が照射されない状態でも流れる暗リーク電流により電荷が必ず減少するため、信号電荷の読出しにおいて、薄膜トランジスタ１０４の信号線１０６に接続される端子の電圧は、フォトダイオード１０３に接続されている端子の電圧以上である。つまり、信号電荷の検出において、薄膜トランジスタ１０４の信号線１０６に接続される端子がドレインであり、フォトダイオード１０３に接続されている端子がソースである。
図２Ａ及び２Ｂを参照して、画素のフォトダイオード１０３及び薄膜トランジスタ１０４の静電破壊を説明する。図２Ａに示すように、イメージセンサ１０の製造工程において、フォトダイオード１０３と薄膜トランジスタ１０４の接続部に、静電気による電荷２１１が注入されることがある。図２Ｂに示すように、フォトダイオード１０３及び薄膜トランジスタ１０４の静電破壊により、リーク経路２１３が形成される。
図３Ａ及び図３Ｂは、比較例における、画素における静電気による電荷の振る舞いを図示する。図３Ａは、画素の断面構造を示し、静電気による負の電荷がフォトダイオード１０３の下部電極に注入される場合を示す。図３Ｂは、画素の断面構造を示し、静電気による正の電荷がフォトダイオード１０３の下部電極に注入される場合を示す。
以下の説明において、イメージセンサ１０に対して、測定対象物が配置される側を前側と呼ぶ。図３Ａ及び３Ｂの例において、フォトダイオード１０３に対して、センサ基板１００の反対側が前側である。また、画素の構成要素の位置関係において、センサ基板１００側を下側と呼び、その反対側を上側と呼ぶ。
画素に含まれる薄膜トランジスタ１１４及びフォトダイオード１０３は、それぞれ、積層構造を有している。薄膜トランジスタ１１４は、絶縁性のセンサ基板１００上に形成されているゲート電極３０２、ゲート電極３０２上のゲート絶縁層（膜）３０３、ゲート絶縁層３０３上の酸化物半導体層（膜）３０４を含む。
図３Ａ、３Ｂが示す薄膜トランジスタ１１４は、ボトムゲート構造を有しており、ゲート電極３０２は、酸化物半導体層３０４の下側に存在する。薄膜トランジスタ１１４は、さらに、ゲート絶縁層３０３上のソース／ドレイン電極（第１信号電極）３０５及びソース／ドレイン電極（第２信号電極）３０６を含む。ソース／ドレイン電極３０５及び３０６は、それぞれ、酸化物半導体層３０４に接続されている。島状の酸化物半導体層３０４の側面、及び、上面の一部に接するようにソース／ドレイン電極３０５及び３０６が形成されている。
キャリアの流れに応じて、ソース／ドレイン電極３０５及び３０６の一方がソース電極であり他方がドレイン電極である。フォトダイオード１０３の電荷の検出において、電極３０５がドレイン電極であり、電極３０６がソース電極である。後述するように、静電気による電荷の流出において、電極３０５がソース電極であり、電極３０６がドレイン電極である。
ゲート絶縁層３０３は、ゲート電極３０２の全面を覆うように形成されている。ゲート絶縁層３０３は、ゲート電極３０２と酸化物半導体層３０４との間、並びに、ゲート電極３０２とソース／ドレイン電極３０５及び３０６それぞれとの間に形成されている。
第１層間絶縁層（膜）３０７が、薄膜トランジスタ１１４の全体を覆う。具体的には、第１層間絶縁層３０７は、酸化物半導体層３０４の上面、並びに、ソース／ドレイン電極３０５及び３０６６の上面を覆っている。
センサ基板１００は、例えば、ガラス又は樹脂で形成されている。ゲート電極３０２は導体であり、金属又は不純物ドープされたシリコンで形成することができる。ゲート絶縁層３０３は、例えば、シリコン熱酸化物又は窒化シリコンで形成される。酸化物半導体層３０４を構成する酸化物半導体は、Ｉｎ、Ｇａ、およびＺｎの少なくともいずれかを含む酸化物半導体であって、その例は、アモルファスＩｎＧａＺｎＯ（ａ－ＩｎＧａＺｎＯ）や微結晶ＩｎＧａＺｎＯである。この他、ａ－ＩｎＳｎＺｎＯ、ａ－ＩｎＧａＺｎＳｎＯ等の酸化物半導体を使用することができる。
ソース／ドレイン電極３０５及び３０６は、それぞれ導体であり、例えば、Ｍｏ、Ｔｉ、Ａｌ、Ｃｒ等の金属、それらの合金、又はそれらの積層体で形成することができる。第１層間絶縁層３０７は、無機又は有機絶縁体である。図３Ａ及び３Ｂに示す薄膜トランジスタ１１４は、ボトムゲート構造を有するが、これと異なり、薄膜トランジスタ１１４は、トップゲート構造を有してもよい。
第１層間絶縁層３０７上に、フォトダイオード１０３が形成されている。図３Ａ及び３Ｂに示すフォトダイオード１０３の例は、ＰＩＮダイオードである。ＰＩＮダイオードは、膜厚方向に広い空乏層が形成されることにより、効率的に光を検出することができる。フォトダイオード１０３は、第１層間絶縁層３０７上の下部電極３０８と上部電極３１２との間に挟まれた、半導体積層体を含む。下部電極３０８は、第１層間絶縁層３０７のビアホール３２１の相互接続部を介して、薄膜トランジスタ１１４のソース／ドレイン電極３０６に接続されている。
下部電極３０８は、導体であり、例えば、Ｃｒ、Ｍｏ、Ａｌ等の金属、それらの合金、又はそれらの積層体で形成することができる。上部電極３１２はシンチレータ３１６からの光に対して透明な電極であり、例えば、ＩＴＯである。
フォトダイオード１０３は、下部電極３０８上のｎ型アモルファスシリコン層（膜）３０９、ｎ型アモルファスシリコン層３０９上の真性アモルファスシリコン層（膜）３１０、真性アモルファスシリコン層３１０上のｐ型アモルファスシリコン層（膜）３１１を含む。上部電極３１２はｐ型アモルファスシリコン層３１１上に形成されている。検出する光は、上部電極３１２側（ｐ型アモルファスシリコン層３１１側）からフォトダイオード１０３に入射する。
第２層間絶縁層（膜）３１３が、フォトダイオード１０３を覆うように形成されている。具体的には、第２層間絶縁層３１３は、第１層間絶縁層３０７、下部電極３０８の一部及び上部電極３１２上に形成されている。第２層間絶縁層３１３は、無機又は有機絶縁体である。
バイアス線１０７が、第２層間絶縁層３１３上に形成されている。バイアス線１０７は、第２層間絶縁層３１３のビアホール３２２に形成されている相互接続部によって、上部電極３１２に接続されている。バイアス線１０７は、導体であり、例えば、Ｍｏ、Ｔｉ、Ａｌ等の金属、それらの合金、又はそれらの積層体で形成することができる。
バイアス線１０７及び第２層間絶縁層３１３を覆うようにパッシベーション層（膜）３１５が形成されている。パッシベーション層３１５は、画素マトリクス１０１の全域を覆う。パッシベーション層３１５は、無機又は有機絶縁体である。パッシベーション層３１５上にシンチレータ３１６が配置されている。
シンチレータ３１６は、画素マトリクス１０１の全域を覆う。シンチレータ３１６は、放射線に励起されることにより発光する。具体的には、シンチレータ３１６は、入射したＸ線をフォトダイオード１０３が検出する波長の光に変換する。フォトダイオード１０３は、シンチレータ３１６からの光に応じて、信号電荷を蓄積する。
図３Ａに示すように、静電気３７１による負の電荷（－Ｑ）がフォトダイオード１０３の下部電極３０８に注入された場合、負の電荷は、フォトダイオードの整流特性から、フォトダイオード１０３、バイアス線１０７を介して外部へ抜けていく。そのため、負の電荷によってフォトダイオード１０３及び薄膜トランジスタ１１４の破壊が起きない。
一方、図３Ｂに示すように、静電気３７２による正の電荷（＋Ｑ）がフォトダイオード１０３の下部電極３０８に注入された場合、正の電荷は、フォトダイオード１０３と薄膜トランジスタ１１４のいずれからも外部抜けていくことができず、正の電荷が抜ける経路が存在しない。そのため、正の電荷によってフォトダイオード１０３及び薄膜トランジスタ１１４の破壊が起き得る。
図３Ａ及び３Ｂを参照して説明から理解されるように、正の電荷を逃がす経路を形成することで、静電気によるフォトダイオード１０３及び薄膜トランジスタ１１４の破壊を避けることができる。本実施形態のイメージセンサ１０は、特定の構造を有する制御電極により、検出回路１５０による測定対象物による電荷の検出に大きな影響を与えることなく、静電気による電荷が薄膜トランジスタを抜けることを可能とする。
図４は、本実施形態の画素１０２の断面構造を模式的に示す。本実施形態の画素１０２は、図３Ａ及び３Ｂに示す比較例と比較して、制御電極３３１を含む。制御電極３３１は、薄膜トランジスタ１０４の構成要素である。後述するように、制御電極３３１は、正の電荷がフォトダイオード１０３の下部電極３０８から薄膜トランジスタ１０４を通って信号線１０６へ流れ出ていくことを可能とする。
制御電極３３１は、第１層間絶縁層３０７上に形成されている。制御電極３３１は、平面視において（図４における上から見た場合又は積層方向において）、薄膜トランジスタ１０４の電極３０５の電極３０６側の端３５１と重なっている。制御電極３３１は、第１層間絶縁層３０７を介して、電極３０５の一部と重なり、酸化物半導体層３０４の一部と重なっている。一方、制御電極３３１は、平面視において、薄膜トランジスタ１０４の電極３０６の電極３０５側の端３６１から離間している。
一方、ゲート電極３０２は、平面視において、電極３０５の端３５１、電極３０６の端３６１及び酸化物半導体層３０４のそれらの間の部分と重なっている。図４の例においては、平面視において、酸化物半導体層３０４の全体が、ゲート電極３０２に重なっている。ゲート電極３０２は、半導体層３０４の全体と重なっていなくてよい。
制御電極３３１は、フォトダイオード１０３の下部電極３０８と接続されており、同電位に維持される。図５は、本実施形態の画素１０２の平面図を示す。図６は、比較例の画素の平面図を示す。制御電極３３１及び制御電極とフォトダイオード１０３の下部電極３０８と接続する接続部３３２以外の構成は同一である。
図５に示すように、ゲート線１０５は図における左右方向に延び、信号線１０６は図における上下方向に延びている。ゲート電極３０２は、ゲート線１０５と連続しており、これらは連続する金属膜の一部である。ゲート電極３０２は、ゲート線１０５から、ゲート線１０５が延びる方向と垂直な方向に突出している。
薄膜トランジスタのソース／ドレイン電極３０５は、信号線１０６と連続しており、これらは連続する金属膜の一部である。ソース／ドレイン電極３０５は、信号線１０６から、信号線１０６が延びる方向と垂直な方向に突出している。ソース／ドレイン電極３０６は島状電極であり、ソース／ドレイン電極３０５から離間している。
酸化物半導体層３０４は、平面視において、ゲート電極３０２と重なるように配置され、一方の側にソース／ドレイン電極３０５が配置され、対向する側にソース／ドレイン電極３０６が配置されている。ソース／ドレイン電極３０６は、フォトダイオード１０３の下部電極３０８と部分的に重なり、ビアホール３２１を介して接続されている。
制御電極３３１は、接続部３３２を介して、下部電極３０８と連続している。制御電極３３１及び下部電極３０８は、同一材料であり、同一層に形成されている。具体的には、制御電極３３１は、接続部３３２及び下部電極３０８は連続する金属膜の一部であり、これらは同一プロセス（金属膜生成及びパターニング）により同時に形成することができる。
制御電極３３１は、ソース／ドレイン電極３０５と酸化物半導体層３０４と接続する部分を含む、ソース／ドレイン電極３０５と酸化物半導体層３０４部それぞれの一部と重なっている。制御電極３３１は、平面視において、ソース／ドレイン電極３０６から離間している。なお、制御電極３３１は、下部電極３０８と異なる材料で形成されていてもよい。
図５の例において、フォトダイオード１０３の上部電極３１２の全域は、平面視において、下部電極３０８の領域内に存在する。バイアス線１０７が図の上下方向に延びている。バイアス線１０７の一部が上部電極３１２と重なっており、ビアホール３２２を介して上部電極３１２と接続されている。
次に、制御電極３３１の作用を説明する。図７Ａは、薄膜トランジスタのソース側に配置されている制御電極３３５の作用を説明する図であり、図７Ｂは薄膜トランジスタのドレイン側に配置されている制御電極３３７の作用を説明する図である。図７Ａに示すように、ソース側に配置されている制御電極３３５に与える制御電位が上昇すると、薄膜トランジスタのゲート閾値電圧Ｖｔｈが大きく低下する。
一方、図７Ｂに示すように、ドレイン側に配置されている制御電極３３７に与える制御電位が上昇しても、薄膜トランジスタのゲート閾値電圧Ｖｔｈの低下は小さい。このように、制御電極を、ソース側に配置する場合と、ドレイン側に配置する場合との間に、ゲート閾値電圧Ｖｔｈの変化に大きな差が存在する。図７Ａ及び図７Ｂに示す特性は、酸化物半導体薄膜トランジスタにおいて顕著に認められた。
図８Ａ及び図８Ｂは、本実施形態の画素１０２における電位関係をそれぞれ示す。図８Ａは、通常動作、つまり、フォトダイオード１０３に蓄積されている電荷を測定する際の薄膜トランジスタ１０４の電極３０５の電位Ｖ１とフォトダイオード１０３の下部電極３０８の電位Ｖ２の関係を示す。電極３０５の電位Ｖ１は下部電極３０８の電位Ｖ２よりも大きい。つまり、電極３０５はドレイン電極であり、下部電極３０８と接続された電極３０６がソース電極である。
図８Ｂは、電気により正の電荷がフォトダイオード１０３の下部電極３０８に注入された場合の電位関係を示す。図３Ａ及び３Ｂを参照して説明したように、静電気による正の電荷が、下部電極３０８に蓄積される。そのため、電極３０５の電位Ｖ１は下部電極３０８の電位Ｖ２よりも小さい。つまり、電極３０５はソース電極であり、下部電極３０８と接続された電極３０６がドレイン電極である。
図７Ａを参照して説明したように、ソース側に配置された制御電極の電位が上昇すると、薄膜トランジスタのゲート閾値電圧が小さくなる。図８Ｂを参照して説明したように、静電気による正の電荷がフォトダイオード１０３の下部電極３０８に注入された場合、電極３０５はソース電極である。
つまり、制御電極３３１は、薄膜トランジスタ１０４のソース側に配置されている。さらに、制御電極３３１は、下部電極３０８と同電位であるため、ソース電極３０５に対して正の電位を有する。したがって、制御電極３３１の電位により、薄膜トランジスタ１０４のゲート閾値電圧Ｖｔｈが大きく低下し、下部電極３０８に注入された正の電荷を、薄膜トランジスタ１０４を通って信号線１０６に流出させることができる。
一方、図７Ｂを参照して説明したように、ドレイン側に配置されている制御電極は、ゲート電圧閾値に対する影響が小さい。図８Ａを参照して説明したように、通常動作における電極３０５はドレイン電極である。つまり、制御電極３３１は、薄膜トランジスタ１０４のドレイン側に配置されている。したがって、通常動作において制御電極３３１によるゲート閾値電圧Ｖｔｈの変化が小さく、検出回路１５０による信号の読み取りに悪影響を及ぼすことがない。
上述のように、イメージセンサ１０を通常動作させる際は、薄膜トランジスタ１０４信号線１０６に接続された電極３０５がドレイン電極となる。一方、静電気により正の電荷が画素１０２に与えられた場合は、薄膜トランジスタ１０４のフォトダイ－オード１０３に接続された電極３０６がドレイン電極となる。その為、制御電極３３１を電極３０５の側にのみ配置することで、通常動作時には薄膜トランジスタ１０４のゲート閾値電圧Ｖｔｈは殆ど変化せず、正の電荷がフォトダイオード１０３に与えられた場合にのみゲート閾値電圧Ｖｔｈが大きく変化する。
このように、本実施形態の画素構造は、静電気による正の電荷が注入された時のみ、薄膜トランジスタのゲート閾値電圧を小さくして電荷を逃がし、通常動作時はゲート閾値電圧の変化が小さく、信号読み取りへの影響を小さくすることができる。
次に、制御電極３３１を含む薄膜トランジスタ１０４の構造の詳細を説明する。図９Ａは薄膜トランジスタ１０４の平面図である。図９Ｂは薄膜トランジスタ１０４の断面図である。酸化物半導体層３０４は、チャネル幅Ｗ及びチャネル長Ｌを有する。チャネルは、酸化物半導体層３０４とソース／ドレイン電極３０５とが接する領域の端部であるチャネル端３４１及び、酸化物半導体層３０４とソース／ドレイン電極３０６とが接する領域の端部である３４２で画定される。酸化物半導体層３０４は不純物がドープされておらず、チャネル端３４１及び３４２の位置は、ソース／ドレイン電極端３５１及び３６１の位置と一致する。
制御電極３３１は、平面視において（積層方向において）、チャネル端３４１と重なり、チャネル端３４２から離間するように配置されている。薄膜トランジスタ１０４のゲート閾値電圧Ｖｔｈを下げるためには、ソースのチャネル端の電位を上げることが重要である。制御電極３３１がチャネル端３４１と重なっていることで、静電気による正の電荷を効果的に逃がすことができる。
制御電極３３１がチャネル端３４１とより確実に重なるようにするため、図９Ａ及び９Ｂに示す例において、制御電極３３１の一部は電極３０５の一部と重なり、他の一部が酸化物半導体層３０４の一部と重なっている。図９Ａに示す例において、制御電極３３１はチャネル端３４１の端から端までの全域を覆う。これにより、静電気による正の電荷をより効果的に逃がすことができる。他の例において、制御電極３３１はチャネル端３４１の一部のみと重なっていてもよい。
制御電極３３１は、もう一方のチャネル端３４２と重なっておらず、それから離間している。これにより、通常動作における信号電荷の読み出しへの影響を小さくすることができる。一例において、制御電極３３１の端３３４は、チャネル中央よりも電極３０５に近い位置にある、つまり、チャネル端３４２よりもチャネル端３４１に近い。これにより、信号電荷の読み出しへの影響をより効果的に小さくすることができる。
制御電極３３１は、酸化物半導体薄膜トランジスタにおいて特に有効である。酸化物半導体は、正のリーク電流が非常に小さく、制御電極３３１がない場合、静電気による正の電荷をほとんど流さない。そのため、フォトダイオード１０３及び薄膜トランジスタ１０４の静電破壊の可能性が高くなる。また、酸化物半導体のキャリア移動度は高いため、制御電極３３１は、静電気による正の電荷を酸化物半導体層３０４から効果的に流出させることができる。
上記例と異なり、半導体層の一部にキャリア密度が高くなる領域を設け、その領域をソース、ドレインとする構成においては、チャネルは半導体層であってキャリア密度が高く設定されたソース領域とキャリア密度が高く設定されたドレイン領域との間で規定され、各々の境界領域はキャリア密度が変化する位置となる。
＜他の構成例＞
以下において、他の構成例を説明する。図１０は、画素１０２の他の構成例を示す。以下では、図４の構成との相違点を主に説明する。薄膜トランジスタ１０４の制御電極３３１は、フォトダイオード１０３の下部電極３０８よりも下層の金属層であり、制御電極３３１は、下部電極３０８よりも、酸化物半導体層３０４に近い層である。
具体的には、制御電極３３１の上に、第３層間絶縁層（膜）４０１が形成されている。第３層間絶縁層４０１は、制御電極３３１を覆うように、制御電極３３１及び第１層間絶縁層３０７上に形成されている。フォトダイオード１０３の下部電極３０８は、第３層間絶縁層４０１上に形成されている。制御電極３３１は、第３層間絶縁層４０１のビアホールに形成された導体部を含む接続部３３３により、下部電極３０８に接続されている。
このように、制御電極３３１を酸化物半導体層３０４に近づけることで、ゲート閾値電圧のシフトが大きくなり、小さい電圧であっても静電気による正の電荷を、薄膜トランジスタ１０４を介して逃がすことができる。
図１１は、画素１０２の他の構成例を示す。以下では、図４の構成との相違点を主に説明する。フォトダイオード１０３は、ショットキダイオードである。ショットキダイオードは、金属と半導体の接合部で起こるショットキー効果を利用したフォトダイオードである。図４に示す構成例から、ｎ型アモルファスシリコン層３０９が省略されている。
このように、ショットキダイオードを使用するイメージセンサ１０においても、制御電極３３１は効果的に薄膜トランジスタ１０４及びフォトダイオード１０３の静電破壊を防ぐことができる。
図１２及び１３は、画素１０２の他の構成例を示す。以下では、図４の構成との相違点を主に説明する。図１２は画素１０２の断面図であり、図１３は画素１０２の平面図である。図１２に示すように、本構成例において、フォトダイオード１０３の積層順序が図４に示す構成例と異なる。具体的には、ｎ型アモルファスシリコン層３０９とｐ型アモルファスシリコン層３１１とが入れ替えられている。
つまり、ｐ型アモルファスシリコン層３１１が下部電極３０８と真性アモルファスシリコン層３１０との間にあり、ｎ型アモルファスシリコン層３０９が真性アモルファスシリコン層３１０と上部電極３１２との間にある。また、シンチレータ３１６は、センサ基板１００の下面に配置されている。図１２に示すイメージセンサ１０の前側は、図における下側である。測定対象物は、センサ基板１００の側に配置される。
測定対象物からのＸ線によるシンチレータ３１６からの光は、下部電極３０８を介してｐ型アモルファスシリコン層３１１に入射する。下部電極３０８は、シンチレータ３１６からの光に対して透明な電極であり、例えば、ＩＴＯである。上部電極３１２は例えば、Ｃｒ、Ｍｏ、Ａｌ等の金属、それらの合金、又はそれらの積層体で形成することができる。
制御電極３３１は、薄膜トランジスタ１０４のソース／ドレイン電極３０６の側に配置されている。具体的には、制御電極３３１は、平面視において、薄膜トランジスタ１０４の電極３０６の端３６１と重なっている。制御電極３３１は、第１層間絶縁層３０７を介して、電極３０６の一部と重なり、酸化物半導体層３０４の一部と重なっている。一方、制御電極３３１は、平面視において、薄膜トランジスタ１０４の電極３０５の端３５１から離間している。
図９Ａ及び９Ｂを参照した説明から理解されるように、制御電極３３１は、平面視において（積層方向において）、チャネル端３４２と重なり、チャネル端３４１から離間するように配置されている。本例において、制御電極３３１はチャネル端３４２の端から端までの全域を覆うが、他の例において、制御電極３３１はチャネル端３４２の一部のみと重なっていてもよい。制御電極３３１は、もう一方のチャネル端３４１と重なっておらず、それから離間している。一例において、制御電極３３１の端は、チャネル中央よりも電極３０６に近い位置にある。
制御電極３３１は、薄膜トランジスタ１０４の電極３０５と接続部４５２を介して接続されており、同電位に維持される。図１３に示すように、制御電極３３１と接続部４５２とは連続しており、連続する金属膜の一部である。制御電極３３１と接続部４５２は、下部電極３０８と同一材料で、同一層位置に形成されている。制御電極３３１と接続部４５２は、下部電極３０８と同一プロセスで同時に形成することができる。
接続部４５２は、第１層間絶縁層３０７に形成されているビアホール４５３を介して、薄膜トランジスタ１０４の電極３０５に接続されている。制御電極３３１と接続部４５２は、フォトダイオード１０３の下部電極３０８と同一材料で形成されてもよく、異なる材料で形成されてもよい。
次に、制御電極３３１の作用を説明する。本例の画素１０２の動作の極性は、図８Ａ及び８Ｂを参照して説明した動作の極性と逆である。静電気による正の電荷（＋Ｑ）がフォトダイオード１０３の下部電極３０８に注入された場合、正の電荷は、フォトダイオード１０３から外部抜けていく。そのため、正の電荷によってフォトダイオード１０３及び薄膜トランジスタ１０４の破壊が起きない。
一方、静電気による負の電荷（－Ｑ）がフォトダイオード１０３の下部電極３０８に注入された場合、負の電荷は、フォトダイオード１０３から外部抜けていくことができない。下部電極３０８に負の電荷が蓄積されている場合、電極３０５の電位は、電極３０６の電位よりも高い。したがって、電極３０５がドレイン電極であり、電極３０６がソース電極である。
制御電極３３１は電極３０５と同電位であり、電極３０６の電位よりも高い。制御電極３３１の電界はチャネル端３４２に作用し、薄膜トランジスタ１０４のゲート閾値電圧をシフトさせて小さくする。ゲート閾値電圧の低下により、下部電極３０８に蓄積されている負の電荷が、酸化物半導体層３０４を通過する。
一方、通常動作における信号電荷の検出において、信号線１０６に接続されている電極３０５の電位がフォトダイオード１０３に接続されている電極３０６の電位よりも低い。つまり、電極３０５がソース電極であり、電極３０６がドレイン電極である。したがって、制御電極３３１によりゲート電圧閾値はほとんど変化せず、信号電荷の検出が悪影響を受けることはない。
図１２及び１３に示す構成において、図９Ａ及び９Ｂを参照した説明を適用できる。具体的には、制御電極３３１は、電極３０６側のチャネル端３４２の端から端までの全域を覆う。これにより、静電気による負の電荷をより効果的に逃がすことができる。他の例において、制御電極３３１はチャネル端３４２の一部のみと重なっていてもよい。
制御電極３３１は、もう一方のチャネル端３４１と重なっておらず、それから離間している。これにより、通常動作における信号電荷の読み出しへの影響を小さくすることができる。一例において、制御電極３３１の電極３０５側の端は、チャネル端３４１よりもチャネル端３４２に近い。これにより、信号電荷の読み出しへの影響をより効果的に小さくすることができる。
さらに、図１０に示す構成を図１２及び１３の構成に適用できる。つまり、制御電極３３１は、下部電極３０８よりも、電極３０６に近い層位置に形成される。つまり、制御電極３３１は、電極３０６よりも上であり、下部電極３０８よりも下の層に形成される。また、図１１に示すように、フォトダイオード１０３はショットキダイオードでもよい。
本実施形態の制御電極を含む構成は、Ｘ線と異なる波長の光、例えば可視光のイメージセンサに適用することができる。また、イメージセンサに限らず、整流性を有する素子と当該ダイオードの下部電極に接続された薄膜トランジスタとを含み、薄膜トランジスタのソースとドレインが、通常動作と放電動作において逆となる、他の装置にも適用することができる。
以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
１０ イメージセンサ、１００ センサ基板、１０１ 画素マトリクス、１０２ 画素、１０３ フォトダイオード、１０４ 薄膜トランジスタ、１０５ ゲート線、１０６ 信号線、１０７ バイアス線、１０８ 共通バイアス線、１０９ パッド、１１４ 薄膜トランジスタ、１５０ 検出回路、１７０ 走査回路、２１０ 画素、２１１ 電荷、２１３ リーク経路、３０２ ゲート電極、３０３ ゲート絶縁層、３０４ 酸化物半導体層、３０５、３０６ ソース／ドレイン電極、３０７ 層間絶縁層、３０８ 下部電極、３０９ ｎ型アモルファスシリコン層、３１０ 真性アモルファスシリコン層、３１１ ｐ型アモルファスシリコン層、３１２ 上部電極、３１３ 層間絶縁層、３１５ パッシベーション層、３１６ シンチレータ、３２１、３２２ ビアホール、３３１ 制御電極、３３２、３３３ 接続部、３３４ 制御電極端、３３５、３３７ 制御電極、３４１、３４２ チャネル端、３５１、３６１ 電極端、３７１、３７２ 静電気、４０１ 層間絶縁層、４５２ 接続部、４５３ ビアホール

Claims (12)

  1. 上部電極から下部電極への順方向の整流性を有する第１素子と、
    半導体膜、ゲート電極、第１信号電極及び第２信号電極を含む、Ｎチャネル薄膜トランジスタと、
    前記半導体膜を挟んで、前記ゲート電極と対向する制御電極と、
    を含み、
    前記第２信号電極と前記下部電極が接続され、
    前記制御電極と前記下部電極が接続され、
    平面視において、前記半導体膜の前記第１信号電極側の第１チャネル端の少なくとも一部は、前記制御電極と重なっており、
    平面視において、前記半導体膜の前記第２信号電極側の第２チャネル端は、前記制御電極から離間している、
    装置。
  2. 下部電極から上部電極への順方向の整流性を有する第１素子と、
    半導体膜、ゲート電極、第１信号電極及び第２信号電極を含む、Ｎチャネル薄膜トランジスタと、
    前記半導体膜を挟んで、前記ゲート電極と対向する制御電極と、
    を含み、
    前記第２信号電極と前記下部電極が接続され、
    前記制御電極と前記第１信号電極が接続され、
    平面視において、前記半導体膜の前記第１信号電極側の第１チャネル端は、前記制御電極から離間しており、
    平面視において、前記半導体膜の前記第２信号電極側の第２チャネル端の少なくとも一部は、前記制御電極と重なっている、
    装置。
  3. 請求項１又は２に記載の装置であって、
    前記第１素子はフォトダイオードである、
    装置。
  4. 請求項１又は２に記載の装置であって、
    前記半導体膜は、酸化物半導体膜である、
    装置。
  5. 請求項１又は２に記載の装置であって、
    前記ゲート電極は、前記半導体膜の下側に配置されている、
    装置。
  6. 請求項１に記載の装置であって、
    前記制御電極は、平面視において、前記第１チャネル端の全域と重なっている。
    装置。
  7. 請求項２に記載の装置であって、
    前記制御電極は、平面視において、前記第２チャネル端の全域と重なっている。
    装置。
  8. 請求項１に記載の装置であって、
    前記制御電極の前記第２チャネル端側の端は、前記第２チャネル端よりも前記第１チャ
    ネル端に近い、
    装置。
  9. 請求項２に記載の装置であって、
    前記制御電極の前記第１チャネル端側の端は、前記第１チャネル端よりも前記第２チャネル端に近い、
    装置。
  10. 請求項１又は２に記載の装置であって、
    前記制御電極及び前記下部電極は、同一材料で構成され、同一層位置に配置されている、
    装置。
  11. 請求項１に記載の装置であって、
    前記制御電極は、前記下部電極の層と前記第１信号電極の層との間の層に配置されている、
    装置。
  12. 請求項２に記載の装置であって、
    前記制御電極は、前記下部電極の層と前記第２信号電極の層との間の層に配置されている、
    装置。
JP2018189931A 2018-10-05 2018-10-05 整流性を有する素子と薄膜トランジスタとを含む装置 Active JP7268986B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018189931A JP7268986B2 (ja) 2018-10-05 2018-10-05 整流性を有する素子と薄膜トランジスタとを含む装置
CN201910938047.5A CN111009539B (zh) 2018-10-05 2019-09-30 图像传感器装置
US16/587,349 US10991732B2 (en) 2018-10-05 2019-09-30 Device including element having rectification characteristics and thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018189931A JP7268986B2 (ja) 2018-10-05 2018-10-05 整流性を有する素子と薄膜トランジスタとを含む装置

Publications (2)

Publication Number Publication Date
JP2020061402A JP2020061402A (ja) 2020-04-16
JP7268986B2 true JP7268986B2 (ja) 2023-05-08

Family

ID=70051875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018189931A Active JP7268986B2 (ja) 2018-10-05 2018-10-05 整流性を有する素子と薄膜トランジスタとを含む装置

Country Status (3)

Country Link
US (1) US10991732B2 (ja)
JP (1) JP7268986B2 (ja)
CN (1) CN111009539B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242718A1 (en) 2004-04-29 2005-11-03 Lg.Philips Lcd Co. Ltd. Organic electroluminescent display device and method of fabricating the same
JP2008505496A (ja) 2004-07-01 2008-02-21 バリアン・メディカル・システムズ・テクノロジーズ・インコーポレイテッド 連続した膜を使用する集積されたｍｉｓ光電性デバイス
JP2010521816A (ja) 2007-03-16 2010-06-24 バリアン・メディカル・システムズ・インコーポレイテッド 連続した膜を使用する集積されたｍｉｓ光電性デバイス
JP2013191837A (ja) 2012-02-15 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013243355A (ja) 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2016154229A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置、または該半導体装置を有する表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177417A (ja) * 1992-12-04 1994-06-24 Hitachi Ltd ホトトランジスタ及びラインイメージセンサ
JP4203783B2 (ja) * 2000-09-13 2009-01-07 カシオ計算機株式会社 ２次元画像読取装置
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
US7148487B2 (en) 2002-08-27 2006-12-12 Canon Kabushiki Kaisha Image sensing apparatus and method using radiation
KR102279274B1 (ko) * 2014-11-05 2021-07-21 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판
DE112016004928B4 (de) * 2015-10-29 2020-08-06 Mitsubishi Electric Corporation Dünnschichttransistor-Substrat
US9806197B1 (en) * 2016-07-13 2017-10-31 Innolux Corporation Display device having back gate electrodes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242718A1 (en) 2004-04-29 2005-11-03 Lg.Philips Lcd Co. Ltd. Organic electroluminescent display device and method of fabricating the same
JP2008505496A (ja) 2004-07-01 2008-02-21 バリアン・メディカル・システムズ・テクノロジーズ・インコーポレイテッド 連続した膜を使用する集積されたｍｉｓ光電性デバイス
JP2010521816A (ja) 2007-03-16 2010-06-24 バリアン・メディカル・システムズ・インコーポレイテッド 連続した膜を使用する集積されたｍｉｓ光電性デバイス
JP2013191837A (ja) 2012-02-15 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013243355A (ja) 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2016154229A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置、または該半導体装置を有する表示装置

Also Published As

Publication number Publication date
US20200111824A1 (en) 2020-04-09
US10991732B2 (en) 2021-04-27
JP2020061402A (ja) 2020-04-16
CN111009539A (zh) 2020-04-14
CN111009539B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
CN101427387B (zh) 使用连续膜的集成mis光敏器件
EP2490264B1 (en) Photoelectric conversion device and electronic apparatus
CN109427837B (zh) 用于数字x射线检测器的阵列基板及其制造方法
US20110001051A1 (en) Photoelectric conversion apparatus and radiographic imaging apparatus
US9780140B2 (en) X-ray image sensor substrate
CN109427836B (zh) 阵列基板、x射线检测器、及用于制造该阵列基板的方法
CN110034134B (zh) 用于x射线探测器的阵列基板以及包括其的x射线探测器
KR102583562B1 (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 엑스레이 검출기
US10707251B2 (en) Array substrate for digital X-ray detector, and digital X-ray detector including the same
US20210175274A1 (en) Thin film transistor array substrate for digital x-ray detector device and digital x-ray detector device including the same
EP2240963B1 (en) Electrical isolation of x-ray semiconductor imager pixels
JP7268986B2 (ja) 整流性を有する素子と薄膜トランジスタとを含む装置
US11769783B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof
US20230022384A1 (en) Multiplying image sensor
US10962660B2 (en) Active matrix substrate, and x-ray imaging panel
JP2009272452A (ja) 固体撮像装置
US20240136373A1 (en) Imaging device
US11366366B2 (en) Active matrix substrate and photoelectric imaging panel with the same
US20220336517A1 (en) Photodiode array and image sensor
US20230387151A1 (en) Image sensor
KR102670831B1 (ko) 광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법
JP2024060759A (ja) 撮像装置
KR102631651B1 (ko) 필팩터가 향상된 디지털 엑스레이 검출장치
KR102670832B1 (ko) 디지털 엑스레이 검출장치
KR101858356B1 (ko) 수소침투가 방지된 디지털 엑스레이 검출장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230421

R150 Certificate of patent or registration of utility model

Ref document number: 7268986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150