KR20070054295A - 플래쉬 메모리 소자의 제조방법 - Google Patents
플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR20070054295A KR20070054295A KR1020050112134A KR20050112134A KR20070054295A KR 20070054295 A KR20070054295 A KR 20070054295A KR 1020050112134 A KR1020050112134 A KR 1020050112134A KR 20050112134 A KR20050112134 A KR 20050112134A KR 20070054295 A KR20070054295 A KR 20070054295A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- film
- interlayer insulating
- region
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 239000011229 interlayer Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000010410 layer Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 230000010354 integration Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 셀 게이트와 셀 게이트 사이에 폴리실리콘막으로 매립함으로써 게이트간 캐피시턴스(capacitance)를 감소시켜 게이트간 간섭효과를 개선할 수 있다.
게이트, 간섭 효과, MLC
Description
도 1a 내지 도 1d는 본 발명에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 게이트
104 : 스페이서 106 : 질화막
108 : 제1 층간 절연막 110 : 소오스 콘택
112 : 제2 층간 절연막 114 : 폴리실리콘막
a : 터널 산화막 b : 플로팅 게이트
c : 유전체막 d : 컨트롤 게이트
e : 하드 마스크막 f : 소오스
g : 드레인
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히, 서로 인접하는 게이트간 간섭(interference) 효과를 최소화시키기 위한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
멀티레벨 셀(Multi-Level-Cell; MLC)은 집적도를 높이기 위해 하나의 메모리 셀에 2비트의 데이터를 저장하고자 하는 용도로 사용되는 플래쉬 메모리 셀로서 1개의 셀이 4개의 레벨 상태로 나누어질 수 있어, 하나의 메모리 셀에 1비트의 데이터를 저장하고자 하는 용도로 사용되는 싱글레벨 셀(Single Level Cell; SLC)보다 2배 많은 비트 수를 가진다. 그런데, 멀티레벨 셀(MLC)은 셀 문턱 전압(Vt)이 변동하여 셀 균일도가 불량해지는데, 이는 셀간의 캐피시턴스(capacitiance)에 의해 발생 되는 간섭 효과가 그 원인이 된다. 따라서, 셀 문턱 전압(Vt) 변동을 감소시키는 것이 필요하지만, 소자의 고집적화에 따라 단위 액티브 영역과 필드 영역이 형성될 공간이 줄어듦으로써 게이트간 거리가 좁아져 간섭 효과가 점점더 문제시되고 있다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 게이트간의 캐패시턴스를 감소시켜 게이트간 간섭효과를 개선하는 플래쉬 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법은, 셀 영역, 소오스 선택 라인 영역 및 드레인 선택 라인 영역이 정의된 반도체 기판 상부에 게이트를 형성한 후 상기 게이트 측벽에 스페이서를 형성하는 단계와, 전체 구조 상부에 질화막 및 제1 층간 절연막을 증착한 후 상기 제1 층간 절연막의 소정 영역을 식각하여 소오스 콘택 홀을 형성하고, 상기 소오스 콘택 홀이 매립되도록 전체 구조 상부에 텅스텐막을 형성하여 연마하는 단계와, 전체 구조 상부에 제2 층간 절연막을 형성한 후 상기 셀 영역 및 드레인 콘택이 형성될 영역이 오픈된 마스크로 상기 제2, 제1 층간 절연막 및 질화막을 식각하는 단계와, 전체 구조 상부에 폴리실리콘막을 형성한 후 연마하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 셀 영역, 소오스 선택 라인 영역 및 드레인 선택 라인 영역이 정의된 반도체 기판(100) 상부에 터널 산화막(a), 플로팅 게이트(b), 유전체 막(c), 폴리실리콘막과 텅스텐막으로 구성된 컨트롤 게이트(d) 및 하드 마스크막(e)이 적층된 게이트(102)를 형성한 후 게이트(102) 측벽에 스페이서(104)를 형성한다. 이때, 스페이서(104)는 산화막으로 형성한다.
도 1b를 참조하면, 전체 구조 상부에 질화막(106) 및 제1 층간 절연막(108)을 증착한 후 제1 층간 절연막(108)을 연마하여 평탄화시킨다. 소정의 마스크를 이용한 사진 및 식각 공정으로 제1 층간 절연막(108)의 소정 영역을 식각하여 소오스(f)를 노출시키는 콘택 홀을 형성한 후 전체 구조 상부에 텅스텐막을 형성하고, 제1 층간 절연막(108) 상부가 노출될 때까지 연마하여 소오스 콘택(110)을 형성한다.
도 1c를 참조하면, 전체 구조 상부에 제2 층간 절연막(112)을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 제2 및 제1 층간 절연막(112 및 108)과 질화막(106)을 식각하여 셀 영역 및 드레인 콘택이 형성될 영역을 노출시킨다. 이때, 셀 영역에는 질화막(106)이 반도체 기판(100) 상부에 일부 잔류되도록 한다. 제1 및 제2 층간 절연막(108 및 112)은 건식 식각 공정을 실시하여 제거하고, 질화막(106)은 습식 식각 공정을 실시하여 제거한다.
도 1d를 참조하면, 드레인 콘택이 형성될 영역 및 셀 게이트(102)와 셀 게이트(102) 사이가 매립되도록 전체 구조 상부에 폴리실리콘막(114)을 형성한 후 제2 층간 절연막(112) 상부가 노출될 때까지 연마한다. 셀 게이트(102)와 셀 게이트(102) 사이에 폴리실리콘막(114)을 형성함으로써 게이트(102)간 캐피시턴스가 감소하여 게이트(102)간 간섭효과가 감소한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 셀 게이트와 셀 게이트 사이에 폴리실리콘막을 형성함으로써 게이트간 캐피시턴스를 감소시켜 게이트간 간섭효과를 개선할 수 있다.
Claims (2)
- 셀 영역, 소오스 선택 라인 영역 및 드레인 선택 라인 영역이 정의된 반도체 기판 상부에 게이트를 형성한 후 상기 게이트 측벽에 스페이서를 형성하는 단계;전체 구조 상부에 질화막 및 제1 층간 절연막을 증착한 후 상기 제1 층간 절연막의 소정 영역을 식각하여 소오스 콘택 홀을 형성하고, 상기 소오스 콘택 홀이 매립되도록 전체 구조 상부에 텅스텐막을 형성하여 연마하는 단계;전체 구조 상부에 제2 층간 절연막을 형성한 후 상기 셀 영역 및 드레인 콘택이 형성될 영역이 오픈된 마스크로 상기 제2, 제1 층간 절연막 및 질화막을 식각하는 단계; 및전체 구조 상부에 폴리실리콘막을 형성한 후 연마하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
- 제1항에 있어서, 상기 질화막 식각시 상기 셀 영역의 질화막은 전부 식각되지 않고, 상기 반도체 기판 상부에 일부 잔류되도록 하는 플래쉬 메모리 소자의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050112134A KR100739963B1 (ko) | 2005-11-23 | 2005-11-23 | 플래쉬 메모리 소자의 제조방법 |
CNB2006100836907A CN100452358C (zh) | 2005-11-23 | 2006-06-02 | 制造闪存器件的方法 |
US11/454,233 US7351630B2 (en) | 2005-11-23 | 2006-06-16 | Method of manufacturing flash memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050112134A KR100739963B1 (ko) | 2005-11-23 | 2005-11-23 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070054295A true KR20070054295A (ko) | 2007-05-29 |
KR100739963B1 KR100739963B1 (ko) | 2007-07-16 |
Family
ID=38054079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050112134A KR100739963B1 (ko) | 2005-11-23 | 2005-11-23 | 플래쉬 메모리 소자의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7351630B2 (ko) |
KR (1) | KR100739963B1 (ko) |
CN (1) | CN100452358C (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ZA200705822B (en) * | 2005-01-07 | 2009-02-25 | Discovery Holdings Ltd | A method of managing the business of a health insurance plan and a system therefor |
AU2007257546A1 (en) * | 2006-06-06 | 2007-12-13 | Discovery Holdings Limited | A system and method of managing an insurance scheme |
CN101506832A (zh) * | 2006-06-07 | 2009-08-12 | 发现控股有限公司 | 管理保险方案的系统和方法 |
KR100838531B1 (ko) * | 2006-10-20 | 2008-06-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 형성방법 |
WO2009147592A1 (en) * | 2008-06-03 | 2009-12-10 | Discovery Holdings Limited | A system and method of managing an insurance scheme |
CN102057389A (zh) * | 2008-06-03 | 2011-05-11 | 发现控股有限公司 | 用于管理保险方案的系统及方法 |
KR101185988B1 (ko) * | 2009-12-30 | 2012-09-25 | 에스케이하이닉스 주식회사 | 반도체 메모리소자의 랜딩플러그컨택 형성방법 |
ZA201308624B (en) | 2012-12-21 | 2015-02-25 | Destiny Health Inc | A method of determining the attendance of an individual at a location and a system therefor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3716047B2 (ja) * | 1996-06-13 | 2005-11-16 | ミサワホーム株式会社 | 土間ユニット構造及び土間ユニットの施工方法 |
JP3641103B2 (ja) * | 1997-06-27 | 2005-04-20 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
US6936885B2 (en) * | 2000-01-17 | 2005-08-30 | Samsung Electronics Co., Ltd. | NAND-type flash memory devices and methods of fabricating the same |
US6617639B1 (en) * | 2002-06-21 | 2003-09-09 | Advanced Micro Devices, Inc. | Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling |
US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
KR101099513B1 (ko) * | 2005-06-30 | 2011-12-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 콘택플러그 형성방법 |
KR20070005074A (ko) * | 2005-07-05 | 2007-01-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
-
2005
- 2005-11-23 KR KR1020050112134A patent/KR100739963B1/ko not_active IP Right Cessation
-
2006
- 2006-06-02 CN CNB2006100836907A patent/CN100452358C/zh not_active Expired - Fee Related
- 2006-06-16 US US11/454,233 patent/US7351630B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7351630B2 (en) | 2008-04-01 |
KR100739963B1 (ko) | 2007-07-16 |
US20070117302A1 (en) | 2007-05-24 |
CN100452358C (zh) | 2009-01-14 |
CN1971883A (zh) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100739963B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
TWI387059B (zh) | 整合非揮發性記憶體及周邊電路之製造 | |
US7773403B2 (en) | Spacer patterns using assist layer for high density semiconductor devices | |
JP2007036173A (ja) | フラッシュメモリ素子およびその製造方法 | |
US7592225B2 (en) | Methods of forming spacer patterns using assist layer for high density semiconductor devices | |
KR100833427B1 (ko) | 데이터 보존 특성을 향상시킬 수 있는 플래시 메모리 소자 | |
KR20070069358A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
US8994088B2 (en) | Semiconductor storage device and manufacturing method thereof | |
US20100291766A1 (en) | Transistor Constructions and Processing Methods | |
KR100831158B1 (ko) | 플래시 메모리 소자의 제조방법 | |
KR20090097737A (ko) | 매립형 차폐 판을 갖는 비휘발성 메모리 장치 및 그제조방법 | |
US20100283095A1 (en) | Flash Memory Device | |
KR100723764B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
US20140217555A1 (en) | Semiconductor device and manufacturing method thereof | |
US11424255B2 (en) | Semiconductor device and manufacturing method thereof | |
US11239089B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100761409B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
KR20060099157A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR100799860B1 (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
KR100833440B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
US6723603B2 (en) | Method of utilizing fabrication process of poly-Si spacer to build flash memory with 2bit/cell | |
US20090053870A1 (en) | Method for preparing flash memory structures | |
KR100945228B1 (ko) | 비휘발성 메모리 소자 제조방법 | |
JP2007067223A (ja) | 半導体装置およびその製造方法 | |
KR20060136126A (ko) | Nand형 플래쉬 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120625 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |