KR20070051891A - 초박형 접합부를 형성하는 방법 - Google Patents

초박형 접합부를 형성하는 방법 Download PDF

Info

Publication number
KR20070051891A
KR20070051891A KR1020077005585A KR20077005585A KR20070051891A KR 20070051891 A KR20070051891 A KR 20070051891A KR 1020077005585 A KR1020077005585 A KR 1020077005585A KR 20077005585 A KR20077005585 A KR 20077005585A KR 20070051891 A KR20070051891 A KR 20070051891A
Authority
KR
South Korea
Prior art keywords
ultra
aluminum
junction
silicon layer
annealing
Prior art date
Application number
KR1020077005585A
Other languages
English (en)
Inventor
유우식
Original Assignee
웨이퍼마스터스, 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이퍼마스터스, 인코퍼레이티드 filed Critical 웨이퍼마스터스, 인코퍼레이티드
Publication of KR20070051891A publication Critical patent/KR20070051891A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 p-형 디바이스에 초박형 접합부를 형성하는 방법에 관한 것으로서, 알루미늄 이온을 사용하여 n-도핑된 실리콘을 주입하고, 상기 알루미늄을 활성화시켜 확산시키기 위해 저온 어닐링을 후속적으로 수행한다. 알루미늄의 사용은 붕소에 비해 더 얇은 접합부의 형성하는 능력, 더 낮은 비저항, 및 더욱 저온의 어닐링을 사용하는 능력 등 다수의 장점을 제공한다.

Description

초박형 접합부를 형성하는 방법{METHOD OF FORMING ULTRA SHALLOW JUNCTIONS}
본 발명은 반도체 디바이스를 제조하는 방법에 관한 것이며, 더욱 상세하게는 그와 같은 디바이스에서 초박형 접합부를 형성하는 것에 관한 것이다.
잘 알려진 바와 같이, 전형적인 MOS 트랜지스터에서, 하나의 도전성 타입의 소스와 드레인 영역은 반대의 도전성 타입의 바디에 형성된다. 그러나, 포토리소그래피와 다른 반도체 공정 기술이 발달함에 따라, 집적회로는 크기에 있어서 예를 들면 서브 마이크론까지 계속 줄어들고 있다. 그 결과, 소스와 드레인 영역간(즉, 채널)의 거리 역시 필연적으로 줄어든다. 그러나, 채널 길이기 증가함에 따라, 짧은 채널 효과는 상기 디바이스가 정확하게 동작하기 위해 최소화되거나 제거될 필요가 있다. 한 가지 방법은 소스와 드레인 영역의 깊이 즉, 접합 깊이(Xj)를 줄이는 것이다. 예를 들면, 0.25 ㎛의 폴리실리콘 게이트 폭에서, 접합 깊이는 800 Å 이하이어야 한다.
전형적인 공정은 붕소 이온을 실리콘 기판의 영역에 주입하여 얇은 p-형 소스와 드레인 영역을 형성한다. 일반적으로, 붕소 이온은 깊이를 제어하기 위해 선 택된 에너지로 주입되고 농도를 제어하기 위해 특정한 양이 주입된다. 붕소는 극히 가벼운 원소이므로, 아주 얇은 접합부를 만들기 위해 아주 낮은 예를 들면 1 KeV 이하의 에너지로 주입된다. 상기 주입 공정에 의한 결점을 수정하고, 또한 상기 붕소를 활성화시켜 확산시키기 위해 열적 어닐 공정(thermal anneal process)(또는 불순물 활성화 어닐)이 수행된다.
불행하게도, 수백 옹스트롬의 접합 깊이를 갖는 디바이스를 제조하는 이와 같은 공정들은 문제가 있다. 예를 들면, 붕소의 확산 상수가 높기 때문에, 붕소는 어닐 중에 실리콘 기판에서 빠르게 확산하고, 그 결과 원하는 것보다 더 깊은 접합 깊이가 만들어진다. 또한, 비소 또는 인 이온이 보통 붕소 주입에 앞서서 영역을 형성하기 위해 주입된다. 붕소 이온에 대한 이온 채널 효과의 영향이 비소나 인의 영향보다 더 크기 때문에(붕소의 확산계수가 비소나 인의 확산계수보다 더 크기 때문에), 소스/드레인과 소스/드레인 연장 형성을 갖는 P-형의 초박형 접합(USJ: ultra shallow junction)을 형성하는 것은 아주 어렵다. 이것은, 차례로, 상기 USJ의 깊이를 제어하는 것을 어렵게 만든다.
접합 깊이를 제어하는데 어려움을 주는 붕소의 빠른 확산에 기여하는 또 하나의 인자는 붕소의 주입으로 생성된 상기 기판 내의 실리콘의 격자간 원자의 존재이다. 단결정 실시콘 층으로의 붕소 주입은 실리콘의 격자간 원자 즉, 결정 격자 내부가 아니라 격자 원자 사이에 원자를 생성함으로써 주입 손상을 초래한다. 다시 말하면, 실리콘 원자가 단결정 격자로부터 이동하여 단결정 격자의 실리콘 원자들 사이에 자리하고 있다. 어닐 공정 동안에, 고온에 의해 붕소가 이들 격자간 실 리콘 원자에 부착되며, 그 결과 붕소는 단결정 실리콘층으로 아주 빠르게 확산한다(TED(transient enchanced diffusion)이라고도 함) 따라서, 일반적으로, 붕소가 단결정 실리콘에 주입되고 다음에 어닐 공정이 행해지는 경우, 최대 온도가 아주 짧은 시간 동안(예를 들어, 마이크로 또는 나노 초) 유지되는 섬광 또는 스파이크 어닐과 같이 아주 낮은 에너지로 빠르게 주입 붕소 이온이 어닐되는 경우에도, 접합 깊이는 원하는 것보다 더 확대된다.
붕소를 사용하는 또 하나의 단점은 주입하는 동안 붕소 농도가 증가할 때 알 수 있다. 이전에, 주입된 영역에서 더 낮은 비저항(즉, 시트 저항)을 얻기 위해서, 실리콘에서 전기적으로 더욱 활성인 붕소를 가질 기회가 더 많도록 붕소의 양이 증가된다. 그러나, 일단 붕소의 고체 용해도 한계에 도달하면, 붕소를 증가시키는 것은 비저항에 효과가 없다. 사실, 특정 한계를 초과하여 붕소를 추가하는 것은 바람직하지 않은 효과를 가져 온다. 예를 들면, 추가적인 불순물이 역으로 접합의 깊이를 증가시킨다. 또한, 어닐링은 모든 불순물을 활성화시키지 않는다. 따라서, 더 많은 붕소가 추가되는 경우, 실리콘에는 훨씬 더 많은 비활성화된 붕소가 존재할 것이다. 이것은 p-n 접합에 결정 흠결을 발생 또는 초래할 수 있으며, 그 결과 누설 경로가 만들어진다. 결국, 붕소 이온 주입은 인터페이스에서 심각한손상을 초래할 수 있으며, 그 결과 누설 외에 다른 원치않는 특성을 초래한다. 붕소 원자의 더 높은 전기적인 활성화를 위해 고온 어닐링이 필요하다. 이것은 추가적인 불순물 활성화를 초래하여 접합 깊이가 증가한다.
따라서, 붕소와 붕소를 포함하는 이온 주입을 사용하는 종래 기술과 관련하 여 상술한 단점들이 없는 초박형 접합부를 형성하는 방법이 요구된다.
발명의 요약
본 발영의 일 형태에 의하면, 기판(substrate)에 p-형 불순물을 주입하기 위해 알루미늄 이온(Al+)(예를 들면, AlF3, AlCl3 등)을 사용하여 초박형 접합부가 형성된다. 일 실시 형태에서, p-형 기판이 제공되고, 예컨대 인 이온(P+) 또는 비소 이온(As+)의 주입에 의해 n-웰(well)이 형성된다. 다음에, 알루미늄 이온을 사용하는 주입 공정이 수행되고, 상기 알루미늄을 활성화시켜 실리콘에 확산시키기 위해 레이저, 섬광, 또는 스파이크 어닐과 같은 저온 어닐이 후속적으로 수행된다. 그 결과 생성된 반도체 디바이스는 접합 깊이(Xj)가 1000 Å 미만인 가볍게 도핑된 초박형 접합부를 갖는다. 알루미늄의 농도, 주입 에너지, 및 어닐 시간과 같은 다양한 파라미터를 변경함으로써, 상기 초박형 접합부의 원하는 특성이 제어될 수 있다.
알루미늄은 또한 양호한 오믹접점(ohmic contact)을 갖는 접합부를 제공하는 것과 같은 다른 장점들을 제공한다. 알루미늄 실리콘은 그 낮은 비저항 때문에 오믹접점을 위한 재료로서 산업계에서 사용되고 있다. 이와 같이, 실리콘에 알루미늄을 주입하여 형성된 초박형 접합부는 또한 낮은 저항과 양호한 오믹접점을 가질 것이다. 알루미늄의 농도를 바꾸면, 접합부의 비저항이 바뀐다. 또한, 알루미늄과 실리콘을 혼합하는 경우, 녹는 온도는 단독의 실리콘 또는 알루미늄과 비교하여 낮아진다. 그 결과, 실리콘에서 알루미늄의 용해도는 저온에서 더 높으며, 그 결과 어닐링 공정 중에 더욱 활성화되고 결정 흠결이 감소한다.
추가적인 장점들은 실리콘에서 알루미늄의 높은 고체 용해도와 실리콘에서 알루미늄의 느린 확산 때문에 더 낮은 어닐링 온도를 사용할 수 있는 능력을 포함한다. 부분적으로 붕소보다 더 큰 분자크기에 기인한 낮은 확산은 접합이 어닐링 동안에 너무 깊어지는 것을 방지한다.
알루미늄 외의 p-형 불순물, 예컨대 갈륨, 인듐, 및 탈륨(thallium) 등도 초박형 접합부를 형성하는데 사용될 수 있다.
본 발명은 첨부한 도면을 참조하여 기술한 다음의 상세한 설명을 통해서 더욱 완전히 이해될 것이다.
도 1A - 1F는 일 실시 형태에 따라 초박형 접합을 형성하는 공정 단계들을 도시하고,
도 2는 실리콘에 대한 합금 접점의 도핑 레벨의 함수로서 비접촉 저항을 도시하고,
도 3은 알루미늄 실리콘 상 다이어그램이다.
본 발명의 일 실시 형태에 의하면, 초박형 접합(USJ: ultra shallow junction)은 붕소 대신에 알루미늄 또는 갈륨을 가지고 n-웰을 주입함으로써 반도 체 디바이스에 형성되며, 극히 얇은 깊이가 제어되도록 하고 상기 접합을 위한 높은 오믹 접점을 허용하는 저온 어닐링이 후속적으로 수행된다.
일 실시 형태에서, 알루미늄을 가지고 n-웰을 주입하여 1000 Å 이하의 깊이의 초박형 접합부를 갖는 p-형 트랜지스터가 형성되고, 섬광, 스파이크, 또는 일정한 퍼니스 어닐(furnace anneal)과 같은 저온 (예를 들어, 1000℃ 이하) 어닐이 후속적으로 수행된다. 알루미늄은 실리콘에서 높은 용해도를 갖는 것으로 알려져 있기 때문에, 상기 어닐링 공정의 결과 더욱 활성화되고 따라서 결정의 흠결이 더욱 낮아진다. 또한, 알루미늄 실리콘은 낮은 비저항 특성으로 인해 오믹 접점으로서 사용되어 왔기 때문에, 생성된 USJ는 낮은 비저항을 갖는다. 실리콘에서 알루미늄의 함량은 상기 USJ의 오믹 비저항을 원하는 값으로 수정하기 위해 변경될 수 있다. 알루미늄은 실리콘과 혼합될 때 용융점이 단독의 실리콘이나 알루미늄보다 더 낮고, 그로 인해 용해도가 증가하기 때문에, 본 발명의 일 실시 형태에서 사용된다.
알루미늄의 고체 용해도가 높고 실리콘과 알루미늄 사이에 반응하는 것으로 알려져 있으므로, 저온 어닐은 상기 알루미늄을 활성화시키는데 충분하다. 그 결과, 알루미늄은 실리콘으로 빠르게 그리고 깊이 확산되지 않으며, 실리콘 내의 알루미늄의 양 또는 농도는 예컨대 특정 융해온도를 초과하지 않도록 이온 주입에 의해 제어될 수 있다.
도 1A - 1F는 일 실시 형태에 의한 다양한 처리 단계를 도시한다. 도 1A에서, FOX(field oxide) 영역(100)은 p-형 재료가 가볍게 도핑된 실리콘 기판(sub: substrate) 또는 웨이퍼(102) 상에 형성된다. FOX 영역(100)은 임의의 종래 방법을 사용하여 형성될 수 있다. 다음에, 포토레지스트층(104)이 상기 기판 위에 피착되고, 종래의 포토리소그래피 방법에 따라 패턴이 형성된다. 상기 포토레지스트가 선택적으로 제거된 후, n-웰 불순물(106)이 주입되어 도 1B에 도시된 바와 같은 n-웰(108)을 형성한다. 도 1C에서, FOX 영역(100) 사이의 n-웰(108) 상부에 유전체층(110)이 피착되고, 이어서 폴리실리콘과 같은 도전성 재료(112)가 유전체층(110) 위에 피착된다. 그 다음에 도전성 재료(112)에 패턴이 형성되고 종래의 방법에 의해 제거되어 도 1D에 도시된 바와 같이 게이트 전극 또는 폴리실리콘 게이트(114)를 형성한다. 도 1D에서, 유전체층(110)도 패턴이 형성되고 에칭되어 게이트(114)와 n-웰(108) 사이에 얇은 게이트 산화막(116)을 형성한다. 주목할 것은 FOX 영역(100)은 형성될 활성 영역의 외측 가장자리를 규정하고, 폴리실리콘 게이트(114)는 대응하는 내측 가장자리를 규정한다.
다음에, 알루미늄 이온(Al+)(118)이 주입되어 도 1E에 도시된 바와 같이 n-웰(108)에 가볍게 도핑된 영역(120, 122)을 형성한다. 알루미늄 이온의 소스는 AlF3, AlCl3 등과 같이 다양할 수 있다. 알루미늄 이온(118)은 0.5 KeV 와 50 KeV 사이의 에너지 레벨에서 1E13 내지 1E16 이온/㎠의 범위 내의 분량으로 가해진다. 그 다음 생성되는 구조는 도 1F에 도시된 바와 같이 형성하고자 하는 초박형 접합부(124, 126)의 공정 및 디바이스 특성에 따라 대략 0.1 마이크로 초에서 24시간 동안 대략 1000 ℃ 미만 예를 들면 800℃에서 어닐링 된다. 상기 어닐링은 종래 기술에서 알려진 바와 같이 섬광, 레이저, 또는 스파이크 어닐에 의해 이루어질 수 있다. 상기 반도체 결정 격자는 이온 주입 공정 동안에 손상되었을 수 있으므로 상기 반도체 재료는 확산층의 결정 흠결을 제거하기 위해 어닐링된다.
어닐링은 또한 불순물(예컨대, 알루미늄) 원자를 대체 사이트(site)에 배치함으로써, 즉 알루미늄 이온을 결정 격자 사이트에 "드롭(drop)"함으로써 상기 불순물 원자들을 활성화시켜 활성 접합부를 결정한다. 어닐링 동안에, 알루미늄은 가볍게 도핑된 영역(116, 118)으로 확산되어 초박형 접합부(또는 가볍게 도핑된 소스 및 드레인 영역)를 형성한다. 본 발명을 사용하면, 10 Å 내지 1000 Å 의 깊이를 갖는 초박형 접합부가 형성될 수 있다. 그 다음에 트랜지스터를 형성하기 위해 종래의 공정들이 계속된다.
도 2 및 3은 알루미늄과 실리콘의 상이한 특성을 도시하는 도면이며, 이것들은 상기 USJ를 형성하기 위한 다양한 공정 파라미터를 결정하는데 유용하게 사용될 수 있다. 도 2는 p-Si에 대한 합금 접점의 도핑 레벨과 비접촉 저항 사이의 관계를 도시하는 도면이고, 도3은 알루미윰 실리콘 상 다이어그램이다. 도 2 및 3은 1990년도, Runyan and Bean에 의한 "반도체 집적회로 공정 기술"에서 인용되었다.
알루미늄은 여러 가지 이유로 초박형 접합부를 생성하기 위해 주입하는 p-형 불순물로서 바람직하다. 실리콘에서 알루미늄 용해도는 알루미늄이 실리콘에서 또는 그 반대로 아주 쉽게 용해될 수 있기 때문에 사람들이 기대하는 것보다 훨씬 더 크다고 알려져 있다. 이와 같이, 생성되는 2성분 합금 Si-Al이 단독의 실리콘이나 알루미늄보다 더 낮은 융점을 가지므로 실리콘은 주입/어닐 공정 동안에 알루미늄 과 아주 쉽게 혼합될 수 있다. 예를 들면, 실리콘은 대략 1420 ℃에서 녹고 알루미늄은 대략 660 ℃에서 녹는다. 그러나, Si-Al의 녹는점은 대략 577 ℃이다. 실리콘에서 알루미늄의 고체 용해도가 더 높기 때문에 어닐링 동안에 알루미늄의 더 높은 활성화가 이루어진다. 결국, 알루미늄의 주입에 의해 형성된 초박형 접합부는 더 적은 결정 흠결을 갖는다.
실리콘 내 알루미늄의 비율은 필요에 따라 원하는 특성을 얻기 위해 조절될 수 있다. 예를 들면, 상기 비율은 도 3에 도시된 바와 같이 원하는 고체 용해도를 얻기 위해 0.01 ppb 내지 100 % 범위일 수 있다. 그 다음, 상술한 바와 같이 알루미늄을 활성화시켜 확산시키기 위해 저온 어닐이 수행될 수 있다. 높은 고체 용해도와 실리콘과 알루미늄의 반응에 의해, 상기 어닐링 온도는 높을 필요가 없으며, 예를 들면 1000 ℃ 미만의 온도가 사용될 수 있다. 그러나, 실리콘에서 알루미늄의 확산 계수는 그다지 높지 않고 또한 알루미늄의 원자 크기가 붕소보다 훨씬 더 크기 때문에, 알루미늄은 어닐링 동안에 아주 빠르게 이동하거나 확산되지 않는다. 다시 말해서, 붕소에서와 같은 어닐링 동안의 과도한 확산이 알루미늄에서는 문제가 되지 않는다. 따라서, USJ가 아주 작은 접합 깊이(Xj)를 갖도록 정확하게 형성될 수 있다. 또한, 실리콘 내의 알루미늄의 농도는 예를 들면 특정 용융온도가 초과되지 않도록 이온 주입에 의해 제어될 수 있다.
본 발명의 다른 장점은 도 X에서 도시된 바와 같이 디바이스에서 원하는 접합 깊이(Xj)를 생성하기 위해 변경될 수 있다는 것이다. 또한, 알루미늄 실리콘은 낮은 비저항을 갖고 오믹 접점으로서 사용되어 왔기 때문에 생성되는 USJ를 위한 전기적 도전성은 바람직하게는 더 낮은 저항을 가질 것이다. 그러므로, 얇은 깊이(Xj)를 갖는 접합부에 추가하여, 상기 접합부는 양호한 접점 특성을 가질 것이다. 실리콘 내의 알루미늄의 농도는 상기 접합부의 오믹 비저항을 수정하기 위해 변경될 수 있다.
상술한 실시 형태는 단지 설명을 위한 것이며 본 발명을 한정하지는 않는다. 또한 본 발명의 원리에 의하면 다수의 변형 및 변경이 가능할 수 있음을 이해해야 한다. 예를 들면, 상기 실시 형태들은 p-형 디바이스를 위한 초박형 접합부의 형성에 알루미늄의 사용을 설명했다. 그러나, 갈륨, 인듐, 및 탈륨과 같은 다른 p-형 불순물도 사용될 수 있다. 인듐과 탈륨에 의하면, 원자 크기다 더 커지며, 따라서 크기가 실리콘에 더욱 근접하고, 결과적으로 확산이나 이동하기 더 어려운 불순물 원자가 된다. 또한, 상술한 내용은 n-웰에서 초박형 접합부(USJ)를 형성하는 것을 설명한다. 그러나, USJ는 임의의 적합한 n-도핑된 실리콘 바디에 형성될 수 있다. 결과적으로, 격자 원자들 사이에서 이동하기가 더 어렵고 어닐 동안 확산의 깊이는 더 작다. 따라서, 본 발명의 범위는 다음의 청구항들에 의해서만 정해진다.

Claims (23)

  1. 반도체 디바이스를 제조하는 방법에 있어서,
    실리콘층을 제공하는 단계;
    상기 실리콘층에 n-형 불순물을 주입하는 단계;
    상기 n-도핑된(doped) 실리콘층에 알루미늄 이온(aluminum-containing ion)을 주입하는 단계; 및
    상기 n-도핑된 실리콘층에 초박형 접합부를 형성하기 위해 어닐링(annealing)하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 실리콘층 아래에 p-형 기판을 제공하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  3. 제 1 항에 있어서,
    상기 초박형 접합부는 접합 깊이(Xj)가 1000 Å 미만인 것을 특징으로 하는 반도체 디바이스 제조 방법.
  4. 제 1 항에 있어서,
    상기 어닐링은 1000 ℃ 미만의 온도에서 수행되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  5. 제 1 항에 있어서,
    상기 어닐링은 섬광 어닐(flash anneal), 레이저 어닐(laser anneal), 스파이크 어닐(spike anneal), 로 어닐(furnace anneal), 또는 열판 어닐(hot plate anneal)에 의해 수행되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  6. 제 1 항에 있어서,
    상기 n-형 불순물은 비소(aresenic), 인(phosphorous), 및 안티몬(antimony)으로 구성된 군으로부터 선택되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  7. 반도체 디바이스의 n-도핑된 실리콘층에 초박형 접합부를 형성하는 방법에 있어서,
    상기 n-도핑된 실리콘층에 붕소보다 더 무거운 p-형 불순물을 주입하는 단계; 및
    상기 p-형 불순물을 활성화시켜 확산시키기 위해 1000 ℃ 미만의 온도에서 상기 실리콘층을 가열하는 단계;
    를 포함하는 것을 특징으로 하는 초박형 접합부 형성 방법.
  8. 제 7 항에 있어서,
    상기 p-형 불순물은 알루미늄, 갈륨, 인듐, 및 탈륨(thallium)으로 구성된 군으로부터 선택되는 것을 특징으로 하는 초박형 접합부 형성 방법.
  9. 제 8 항에 있어서,
    상기 p-형 불순물은 알루미늄인 것을 특징으로 하는 초박형 접합부 형성 방법.
  10. 제 7 항에 있어서,
    상기 가열단계는 섬광 어닐링(flash annealing), 레이저 어닐링(laser annealing), 또는 스파이크 어닐링(spike annealing)을 포함하는 것을 특징으로 하는 초박형 접합부 형성 방법.
  11. 제 7 항에 있어서,
    상기 초박형 접합부는 접합 깊이(Xj)가 1000 Å 미만인 것을 특징으로 하는 초박형 접합부 형성 방법.
  12. 제 7 항에 있어서,
    상기 초박형 접합부는 비저항이 1Ω㎝ 미만인 것을 특징으로 하는 초박형 접합부 형성 방법.
  13. n-형 실리콘층; 및
    알루미늄 도핑된 초박형 접합부;
    를 포함하는 반도체 디바이스.
  14. 제 13 항에 있어서,
    p-형 기판을 추가로 포함하고,
    상기 n-형 실리콘층은 상기 p-형 기판 내에 형성되는 것을 특징으로 하는 반도체 디바이스.
  15. 제 13 항에 있어서,
    상기 n-형 실리콘층은 n-웰(well)인 것을 특징으로 하는 반도체 디바이스.
  16. 제 13 항에 있어서,
    상기 초박형 접합부는 1000 Å 미만의 접합 깊이(Xj)를 갖는 것을 특징으로 하는 반도체 디바이스.
  17. 제 13 항에 있어서,
    상기 초박형 접합부는 비저항이 1Ω㎝ 미만인 것을 특징으로 하는 반도체 디바이스.
  18. 제 13 항에 있어서,
    상기 n-형 실리콘층은 비소 또는 인으로 도핑된 것을 특징으로 하는 반도체 디바이스.
  19. 제 13 항에 있어서,
    상기 초박형 접합부의 알루미늄의 농도는 1E16 내지 1E22 원자/㎤인 것을 특징으로 하는 반도체 디바이스.
  20. p-형 기판과 상기 p-형 기판에 형성된 n-웰을 구비하는 반도체 디바이스를 제조하는 방법에 있어서,
    상기 n-웰에 알루미늄 이온을 주입하는 단계;
    상기 알루미늄 이온을 상기 n-웰에서 확산시키는 단계; 및
    초박형 접합부를 형성하기 위해 상기 알루미늄 이온을 활성화하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  21. 제 20 항에 있어서,
    상기 확산단계와 상기 활성화단계는 1000 ℃ 미만의 온도에서 가열함으로써 수행되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  22. 제 20 항에 있어서,
    상기 확산단계와 상기 활성화단계는 섬광 어닐링(flash annealing), 스파이크 어닐링(spike annealing), 또는 레이저 어닐링(laser annealing)에 의해 수행되는 것을 특징으로 하는 반도체 디바이스 제조 방법.
  23. 제 20 항에 있어서,
    상기 초박형 접합부는 접합 깊이(Xj)가 1000 Å 미만인 것을 특징으로 하는 반도체 디바이스 제조 방법.
KR1020077005585A 2004-08-10 2005-06-22 초박형 접합부를 형성하는 방법 KR20070051891A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/916,182 US20060035449A1 (en) 2004-08-10 2004-08-10 Method of forming ultra shallow junctions
US10/916,182 2004-08-10

Publications (1)

Publication Number Publication Date
KR20070051891A true KR20070051891A (ko) 2007-05-18

Family

ID=35800505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005585A KR20070051891A (ko) 2004-08-10 2005-06-22 초박형 접합부를 형성하는 방법

Country Status (6)

Country Link
US (4) US20060035449A1 (ko)
EP (1) EP1787318A4 (ko)
JP (1) JP2008510300A (ko)
KR (1) KR20070051891A (ko)
TW (1) TW200610064A (ko)
WO (1) WO2006023044A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK1696842T3 (da) 2003-11-26 2010-06-21 Xceed Holdings Pty Ltd Halskrave
US8076189B2 (en) * 2006-04-11 2011-12-13 Freescale Semiconductor, Inc. Method of forming a semiconductor device and semiconductor device
US8258042B2 (en) 2009-08-28 2012-09-04 Macronix International Co., Ltd. Buried layer of an integrated circuit
JP6587818B2 (ja) * 2015-03-26 2019-10-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US11289593B2 (en) * 2015-07-31 2022-03-29 Infineon Technologies Austria Ag Breakdown resistant HEMT substrate and device
CN107026075A (zh) * 2016-08-31 2017-08-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
CN112889153B (zh) * 2018-10-30 2024-04-26 苏州晶湛半导体有限公司 半导体结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436255A (en) * 1965-07-06 1969-04-01 Monsanto Co Electric resistance heaters
GB1532146A (en) * 1977-05-16 1978-11-15 California Linear Circuits Inc Semiconductor junction
US4365588A (en) * 1981-03-13 1982-12-28 Rca Corporation Fixture for VPE reactor
US4574467A (en) * 1983-08-31 1986-03-11 Solid State Scientific, Inc. N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel
US4978567A (en) * 1988-03-31 1990-12-18 Materials Technology Corporation, Subsidiary Of The Carbon/Graphite Group, Inc. Wafer holding fixture for chemical reaction processes in rapid thermal processing equipment and method for making same
JPH03155617A (ja) * 1989-08-22 1991-07-03 Fuji Electric Co Ltd 半導体装置の製造方法
US4999309A (en) * 1990-07-12 1991-03-12 National Semiconductor Corporation Aluminum-implant leakage reduction
JPH05109762A (ja) * 1991-05-16 1993-04-30 Internatl Business Mach Corp <Ibm> 半導体装置及びその製造方法
US5616208A (en) * 1993-09-17 1997-04-01 Tokyo Electron Limited Vacuum processing apparatus, vacuum processing method, and method for cleaning the vacuum processing apparatus
EP0707346A1 (en) * 1994-10-11 1996-04-17 Advanced Micro Devices, Inc. Method for fabricating an integrated circuit
US5584936A (en) * 1995-12-14 1996-12-17 Cvd, Incorporated Susceptor for semiconductor wafer processing
US6025242A (en) * 1999-01-25 2000-02-15 International Business Machines Corporation Fabrication of semiconductor device having shallow junctions including an insulating spacer by thermal oxidation creating taper-shaped isolation
US6326219B2 (en) * 1999-04-05 2001-12-04 Ultratech Stepper, Inc. Methods for determining wavelength and pulse length of radiant energy used for annealing
TW580729B (en) * 2001-02-23 2004-03-21 Macronix Int Co Ltd Method of avoiding electron secondary injection caused by pocket implantation process
JP4090225B2 (ja) * 2001-08-29 2008-05-28 東京エレクトロン株式会社 半導体装置の製造方法、及び、基板処理方法
US20030134479A1 (en) * 2002-01-16 2003-07-17 Salling Craig T. Eliminating substrate noise by an electrically isolated high-voltage I/O transistor
US6660608B1 (en) * 2002-02-25 2003-12-09 Advanced Micro Devices, Inc. Method for manufacturing CMOS device having low gate resistivity using aluminum implant
JP4546021B2 (ja) * 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6815770B1 (en) * 2003-08-14 2004-11-09 United Microelectronics Corp. MOS transistor having reduced source/drain extension sheet resistance

Also Published As

Publication number Publication date
EP1787318A4 (en) 2008-10-01
US20060154458A1 (en) 2006-07-13
EP1787318A2 (en) 2007-05-23
US20060148224A1 (en) 2006-07-06
WO2006023044A2 (en) 2006-03-02
WO2006023044A3 (en) 2007-03-01
US20060097289A1 (en) 2006-05-11
TW200610064A (en) 2006-03-16
US20060035449A1 (en) 2006-02-16
JP2008510300A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
KR100305623B1 (ko) 이온주입을이용한반도체장치의제조방법
US6503801B1 (en) Non-uniform channel profile via enhanced diffusion
KR100268979B1 (ko) 반도체 셸로우 접합형성 방법과 셸로우소스 및 드레인 영역을 갖는 전계효과트랜지스터 제조방법
US6268640B1 (en) Forming steep lateral doping distribution at source/drain junctions
US5998272A (en) Silicidation and deep source-drain formation prior to source-drain extension formation
US5872382A (en) Low junction leakage mosfets with particular sidewall spacer structure
US6291302B1 (en) Selective laser anneal process using highly reflective aluminum mask
US6013546A (en) Semiconductor device having a PMOS device with a source/drain region formed using a heavy atom p-type implant and method of manufacture thereof
KR20070051891A (ko) 초박형 접합부를 형성하는 방법
US5849622A (en) Method of forming a source implant at a contact masking step of a process flow
US20040188765A1 (en) Cmos device integration for low external resistance
KR100650901B1 (ko) 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터
KR20040008518A (ko) 반도체 소자의 고전압 접합 형성 방법
US20040115889A1 (en) Ultra shallow junction formation
US20050112830A1 (en) Ultra shallow junction formation
KR100680436B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100475538B1 (ko) 반도체 소자의 제조방법
KR100327433B1 (ko) 반도체소자의 접합 형성방법
KR100422326B1 (ko) 반도체 소자의 제조방법
KR100451318B1 (ko) 채널링 방지를 위한 반도체 장치의 제조 방법
KR100365410B1 (ko) 반도체 소자의 이중 게이트의 형성 방법
KR20030054050A (ko) 반도체 소자 제조방법
JP2608627B2 (ja) 半導体装置の製造方法
JPH0311731A (ja) 半導体装置の製造方法
US20050280100A1 (en) Laterally diffused MOS device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application