KR100365410B1 - 반도체 소자의 이중 게이트의 형성 방법 - Google Patents
반도체 소자의 이중 게이트의 형성 방법 Download PDFInfo
- Publication number
- KR100365410B1 KR100365410B1 KR1020000037378A KR20000037378A KR100365410B1 KR 100365410 B1 KR100365410 B1 KR 100365410B1 KR 1020000037378 A KR1020000037378 A KR 1020000037378A KR 20000037378 A KR20000037378 A KR 20000037378A KR 100365410 B1 KR100365410 B1 KR 100365410B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate
- metal
- ion implantation
- silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000009977 dual effect Effects 0.000 title 1
- 239000002019 doping agent Substances 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 239000000155 melt Substances 0.000 claims abstract 2
- 238000005468 ion implantation Methods 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- -1 germanium ions Chemical class 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000013507 mapping Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000004913 activation Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000007812 deficiency Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 이중 게이트의 형성 방법에 관한 것으로, 반도체 기판위에 소자 분리막을 형성하는 단계, 게이트 산화막을 형성시킨후, 비정질 실리콘이나 도우핑되지 않은 폴리-실리콘을 형성하는 단계, 게르마늄 이온을 주입하는 단계, 폴리 도우핑을 위한 이온 주입을 실시하는 단계, 레이저 열 공정을 실시하는 단계, 금속 또는 금속-실리사이드, 금속-니트라이드를 형성하고, 마스크 산화막을 증착한후, 포토/식각 공정을 실시하여 게이트 전극을 패터닝하는 단계를 포함하고, 폴리 도우핑을 위한 도펀트 이온 주입전, 게르마늄 비정질을 선 이온 주입하고, 이후 LTP 함에 따라 실리콘-게르마늄을 형성하는 한편, LTP 가 실리콘을 용융시켰다가 재결정화시키는 어닐링 공정이므로, 가용성이 매우 증가하여 활성화가 극대화됨에 따라 게이트의 공핍을 방지할 수 있을뿐만 아니라, 후속 열처리에도 도펀트들의 확산을 최소화하여 확산에 의한 게이트 산화막의 열화 및 임계전압, 변동, 단채널 효과를 방지하는 등 전기적 특성을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 반도체 소자의 이중 게이트의 형성 방법에 관한 것으로, 특히 게이트의 공핍을 방지하고, 후속 열처리에도 도펀트들의 확산을 최소화하여 확산에 의한 게이트 산화막의 열화 및 임계전압, 변동, 단채널 효과를 방지하는 등 전기적 특성을 향상시킬 수 있는 반도체 소자의 이중 게이트의 형성 방법에 관한 것이다.
종래의 반도체 소자의 이중 게이트의 형성 방법에 관해 설명하면 다음과 같다.
먼저, 기판위에 게이트 산화막을 형성하고 그위에 비정질 실리콘이나 도핑되지 않은 폴리-실리콘을 형성한다.
그리고, 폴리 게이트 도우핑을 위해 이온 주입을 실시하는데, p+ 폴리의 경우, 보론 또는 BF2를, p+ 폴리의 경우에는, 인(P) 또는 비소(As) 로 이온 주입한다.
게이트의 저항을 낮추기 위해 금속 또는 금속-실리사이드, 금속-니트라이드를 형성하고, 마스크 산화막을 증착한후, 포토/식각 곤정을 실시하여 이중 게이트를 패터닝한다.
그후, 후속 열처리에 의해 게이트에 이온 주입된 도펀트들을 활성화하게 된다.
이때, p+ 폴리 게이트의 경우, 이온 주입된 보론은 후속 열처리에 의해 게이트 산화막이나 실리콘의 채널 영역으로 확산하여 게이트 산화막의 열화 및 임계전압, 변동, 단채널 효과 등을 유발하게 되고, n+ 폴리 게이트의 경우에는, 게이트산화막에 가까운 폴리-실리콘 영역에서의 인(P) 농도의 감소로 인해 게이트의 공핍을 유발하는 문제점을 가지고 있다.
본 발명은 상기 문제점을 해소하기 위해 안출된 것으로, 게이트의 공핍을 방지하고, 후속 열처리에도 도펀트들의 확산을 최소화하여 확산에 의한 게이트 산화막의 열화 및 임계전압, 변동, 단채널 효과를 방지하는 등 전기적 특성을 향상시킬 수 있는 반도체 소자의 이중 게이트의 형성 방법을 제공함에 그 목적이 있다.
도 1은 종래의 반도체 소자의 이중 게이트의 형성 방법의 공정 순서를 나타낸 순서도.
도 2(a)-도 2(e) 는 본 발명의 반도체 소자의 이중 게이트의 형성 방법의 공정 순서를 나타낸 단면도.
도 3은 본 발명의 반도체 소자의 이중 게이트의 형성 방법의 공정 순서를 나타낸 순서도.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 반도체 기판 2 : 소자 분리막
3 : 게이트 산화막 4 : 비정질 실리콘
5 : 게르마늄 이온 주입 6 : 폴리 게이트 이온 주입
7 : 레이저 열공정 9 : 마스크 산화막
8 : 금속 또는 금속-실리사이드, 금속-니트라이드
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 이중 게이트의 형성 방법은 반도체 기판위에 소자 분리막을 형성하는 단계, 게이트 산화막을 형성시킨후, 비정질 실리콘이나 도우핑되지 않은 폴리-실리콘을 형성하는 단계, 게르마늄 이온을 주입하는 단계, 폴리 도우핑을 위한 이온 주입을 실시하는 단계, 레이저 열 공정을 실시하는 단계, 금속 또는 금속-실리사이드, 금속-니트라이드를 형성하고, 마스크 산화막을 증착한후, 포토/식각 공정을 실시하여 게이트 전극을 패터닝하는 단계를 포함한다.
이하, 본 발명의 바람직한 실시예를 첨부 도면들을 참조하여 상세히 설명한다.
먼저, 레이저 열 공정(Laser Thermal Process, 이하 LTP 라함)에 관해 간략하게 설명하면 다음과 같다.
레이저 열 공정은 308 nm XeCl 엑사이머 레이저를 사용하여 수 ns 동안 가열하는데, 노출된 실리콘층이 용융된후 다시 수 ns 동안 재결정화시키는 어닐링 공정이다.
LTP 를 진행하기 전에 게르마늄이나 실리콘과 같은 중이온으로 먼저 이온 주입하게 되면, LTP 하려는 실리콘층이 비정질화되기 때문에, 실리콘의 용융 온도를 낮출 수 있고, 또한, 폴리 도우핑을 위해 이온 주입된 도펀트들이 이 비정질된 영역에서만 활성화가 국한된다.
그리고, LTP 는 실리콘을 용융시켰다가 다시 재결정화되는 공정이므로, 이온 주입된 도펀트들이 고체 가용성이 아닌 액체 가용성으로 용해되므로 활성화되는 효과는 기존의 약 10 배 이상이며, 한번 LTP 받은 도펀트들은 후속 열처리에 의해서도 더 이상 확산하지 않는 특성을 보인다.
도 2(a)-도 2(e) 는 본 발명의 반도체 소자의 이중 게이트의 형성 방법의 공정 순서를 나타낸 단면도이다.
도 3은 본 발명의 반도체 소자의 이중 게이트의 형성 방법의 공정 순서를 나타낸 순서도이다.
도 2 및 3에 도시된 바대로, 본 발명의 반도체 소자의 이중 게이트의 형성 방법은 다음과 같다.본 발명의 반도체 소자의 이중 게이트의 형성방법은, 도 2a에 도시된 바와 같이, 반도체 기판(1)위에 소자 분리막(2)을 형성하는 단계(S100)와, 도 2b에 도시된 바와 같이 상기 기판(1) 상면에 게이트 산화막(3)을 형성시킨후 비정질 실리콘(4)이나 도우핑되지 않은 폴리-실리콘을 형성하는 단계(S200)와, 도 2c에 도시된 바와 같이 게르마늄 이온을 주입하는 단계(S300) 및 폴리 도우핑을 위한 이온 주입을 실시하는 단계(S400)와, 도 2d에 도시된 바와 같이 레이저 열 공정(LTP)을 실시하는 단계(S500)와, 도 2e에 도시된 바와 같이 금속 또는 금속-실리사이드, 금속-니트라이드(8)를 형성하고, 마스크 산화막(9)을 증착한후, 포토/식각 공정을 실시하여 게이트 전극을 패터닝하는 단계(S600)를 포함한다.
부연 설명하면 다음과 같다.
상기 게이트 전극으로서 비정질 실리콘(4)이나 도우핑되지 않은 폴리-실리콘을 사용하며, LPCVD 로 300∼2000 Å 의 두께로 형성하며, 게르마늄의 이온 주입을 실시하여 후속 LTP 후 실리콘-게르마늄을 형성하고, 게르마늄의 이온 주입은 기형성된 실리콘 영역이 충분히 비정질화 될 정도의 조건으로 이온 주입하며, 상기 조건으로는 에너지는 5∼100 keV 이고, 주입량은 1×1015∼5×1016이온/cm2이다.
그리고, 폴리 도우핑을 위한 이온 주입시, p+ 폴리 게이트의 이온 주입의 경우, 도펀트로는 보론이나 BF2이나 이들을 혼합하여 사용하며, 상기 도펀트로서 보론을 사용할때, 1∼10 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 이온 주입하고, 상기 도펀트로서 BF2를 사용할때, 5∼50 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 이온 주입한다.
또한, 상기 도펀트로서 BF2+ B 혼합 이온 주입시에는, 5∼50 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 BF2를 1차로 이온 주입하고, 5∼50 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 보론을 2차로 이온 주입하고, 폴리 도우핑을 위한 이온 주입시, n+ 폴리 게이트의 이온 주입의 경우, 3∼30 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 인을 이온 주입한다.
그리고, 폴리 게이트 도펀트의 활성화를 위해 레이저 열공정을 사용하며, 상기 레이저 열공정은 게이트 위의 실리콘 영역이 모두 용융되었다가 다시 재결정화될 수 있는 정도의 에너지로 하며, 이는 0.2 J/cm22.0 J/cm2로 하고, 형성된 폴 리-실리콘 위에 금속 또는 금속-실리사이드, 금속-니트라이드를 200∼1500 Å 의 두께로 형성하고, 마스크 산화막을 500∼1500 Å 의 두께로 증착한다.
이상 설명한 바와 같이, 본 발명은 폴리 도우핑을 위한 도펀트 이온 주입전, 게르마늄 비정질을 선 이온 주입하고, 이후 LTP 함에 따라 실리콘-게르마늄을 형성하는 한편, LTP 가 실리콘을 용융시켰다가 재결정화시키는 어닐링 공정이므로, 가용성이 매우 증가하여 활성화가 극대화됨에 따라 게이트의 공핍을 방지할 수 있을뿐만 아니라, 후속 열처리에도 도펀트들의 확산을 최소화하여 확산에 의한 게이트 산화막의 열화 및 임계전압, 변동, 단채널 효과를 방지하는 등 전기적 특성을 향상시킬 수 있는 효과가 있다.
Claims (13)
- 반도체 기판위에 소자 분리막을 형성하는 단계,상기 기판 상면에 게이트 산화막을 형성시킨후, 비정질 실리콘이나 도우핑되지 않은 폴리-실리콘을 형성하는 단계,게르마늄 이온을 주입하는 단계,폴리 도우핑을 위한 이온 주입을 실시하는 단계,레이저 열 공정(LTP)을 실시하는 단계,금속 또는 금속-실리사이드, 금속-니트라이드를 형성하고, 마스크 산화막을 증착한후, 포토/식각 공정을 실시하여 게이트 전극을 패터닝하는 단계,를 포함하는 반도체 소자의 이중 게이트의 형성 방법.
- 제1항에 있어서, 상기 비정질 실리콘이나 도우핑되지 않은 폴리-실리콘은 게이트 전극으로 사용하며, LPCVD 로 300∼2000 Å 두께로 형성하는 반도체 소자의 이중 게이트의 형성 방법.
- 제1항에 있어서, 게르마늄의 이온 주입을 실시하여 후속 LTP 후 실리콘-게르마늄을 형성하는 반도체 소자의 이중 게이트의 형성 방법.
- 제3항에 있어서, 게르마늄의 이온 주입은 기형성된 실리콘 영역이 충분히 비정질화 될 정도의 조건으로 이온 주입하며, 상기 조건으로는 에너지는 5∼100 keV 로, 주입량은 1×1015∼5×1016이온/cm2인 반도체 소자의 이중 게이트의 형성 방법.
- 제1항에 있어서, 폴리 도우핑을 위한 이온 주입시, p+ 폴리 게이트의 이온 주입의 경우, 도펀트로는 보론이나 BF2이나 이들을 혼합하여 사용하는 반도체 소자의 이중 게이트의 형성 방법.
- 제5항에 있어서, 상기 도펀트로서 보론을 사용할때, 1∼10 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 이온 주입하는 반도체 소자의 이중 게이트의 형성 방법.
- 제5항에 있어서, 상기 도펀트로서 BF2를 사용할때, 5∼50 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 이온 주입하는 반도체 소자의 이중 게이트의 형성 방법.
- 제5항에 있어서, 상기 도펀트로서 BF2+ B 혼합 이온 주입시에는, 5∼50 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 BF2를 1차로 이온 주입하고, 5∼50 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 보론을 2차로 이온 주입하는 반도체 소자의 이중 게이트의 형성 방법.
- 제1항에 있어서, 폴리 도우핑을 위한 이온 주입시, n+ 폴리 게이트의 이온 주입의 경우, 3∼30 keV 의 에너지에서 주입량은 1×1015∼1×1016이온/cm2으로 인을 이온 주입하는 반도체 소자의 이중 게이트의 형성 방법.
- 제1항에 있어서, 폴리 게이트 도펀트의 활성화를 위해 레이저 열공정을 사용하는 반도체 소자의 이중 게이트의 형성 방법.
- 제10항에 있어서, 상기 레이저 열공정은 게이트 위의 실리콘 영역이 모두 용융되었다가 다시 재결정화될 수 있는 정도의 에너지로 하며, 이는 0.2 J/cm22.0 J/cm2로 하는 반도체 소자의 이중 게이트의 형성 방법.
- 제1항에 있어서, 형성된 폴리-실리콘 위에 금속 또는 금속-실리사이드, 금속 -니트라이드를 200∼1500 Å 의 두께로 형성하는 반도체 소자의 이중 게이트의 형성 방법.
- 제1항에 있어서, 상기 마스크 산화막은 500∼1500 Å 의 두께로 형성하는 반도체 소자의 이중 게이트의 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037378A KR100365410B1 (ko) | 2000-06-30 | 2000-06-30 | 반도체 소자의 이중 게이트의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000037378A KR100365410B1 (ko) | 2000-06-30 | 2000-06-30 | 반도체 소자의 이중 게이트의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002997A KR20020002997A (ko) | 2002-01-10 |
| KR100365410B1 true KR100365410B1 (ko) | 2002-12-18 |
Family
ID=19675609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000037378A KR100365410B1 (ko) | 2000-06-30 | 2000-06-30 | 반도체 소자의 이중 게이트의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100365410B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102064099B (zh) * | 2009-11-16 | 2012-11-28 | 中芯国际集成电路制造(上海)有限公司 | 栅极结构的形成方法 |
-
2000
- 2000-06-30 KR KR1020000037378A patent/KR100365410B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002997A (ko) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897118B1 (en) | Method of multiple pulse laser annealing to activate ultra-shallow junctions | |
| US6372591B1 (en) | Fabrication method of semiconductor device using ion implantation | |
| US6365476B1 (en) | Laser thermal process for fabricating field-effect transistors | |
| US6391731B1 (en) | Activating source and drain junctions and extensions using a single laser anneal | |
| US5710054A (en) | Method of forming a shallow junction by diffusion from a silicon-based spacer | |
| US5963803A (en) | Method of making N-channel and P-channel IGFETs with different gate thicknesses and spacer widths | |
| US6335253B1 (en) | Method to form MOS transistors with shallow junctions using laser annealing | |
| US5998272A (en) | Silicidation and deep source-drain formation prior to source-drain extension formation | |
| US20060284249A1 (en) | Impurity co-implantation to improve transistor performance | |
| EP1391939B1 (en) | Method for manufacturing trench gate type field effect transistor | |
| US6004849A (en) | Method of making an asymmetrical IGFET with a silicide contact on the drain without a silicide contact on the source | |
| US7138307B2 (en) | Method to produce highly doped polysilicon thin films | |
| US20060154458A1 (en) | Method of forming ultra shallow junctions | |
| US6514829B1 (en) | Method of fabricating abrupt source/drain junctions | |
| KR100311170B1 (ko) | 일방향, 경사형 채널 반도체 디바이스 형성 방법 | |
| KR100365410B1 (ko) | 반도체 소자의 이중 게이트의 형성 방법 | |
| JP2007525813A (ja) | 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法 | |
| US6372588B2 (en) | Method of making an IGFET using solid phase diffusion to dope the gate, source and drain | |
| US6867087B2 (en) | Formation of dual work function gate electrode | |
| US7211489B1 (en) | Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal | |
| KR100327433B1 (ko) | 반도체소자의 접합 형성방법 | |
| KR20010001734A (ko) | 저 저항 폴리-실리콘 게르마늄(Ｐ-ＳｉＧｅ) 게이트를 구비하는 반도체 장치 및 그 제조방법 | |
| KR100401500B1 (ko) | 반도체장치의 제조방법 | |
| KR0172250B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| US20010031546A1 (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |