KR20070051698A

KR20070051698A - 진단 회로를 형성하는 방법

Info

Publication number: KR20070051698A
Application number: KR1020060111563A
Authority: KR
Inventors: 알랜 알 볼
Original assignee: 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date: 2005-11-14
Filing date: 2006-11-13
Publication date: 2007-05-18
Also published as: US20070108991A1; KR101275044B1; US7256605B2; HK1105456A1; US20080030219A1; US7919976B2; CN1967273B; US7602206B2; CN1967273A; TW200723488A; TWI405984B; US20090315585A1

Abstract

하나의 실시예에 있어서, 진단 회로는 트랜지스터의 온-저항을 테스트하는데 사용된다.

진단 회로, 트랜지스터, 온-저항, 순방향 바이어스, 역방향 바이어스.

Description

진단 회로를 형성하는 방법{Method of forming a diagnostic circuit}

도 1은 본 발명에 따른 진단 회로를 포함하는 전원 공급 시스템의 부분의 대표적인 실시예를 개요적으로 예시한 도면.

도 2는 본 발명에 따른 진단 회로의 부분의 대표적인 실시예를 포함하는 도 1의 전원 공급 시스템의 제어기의 제 1 부분의 실시예를 개요적으로 예시한 도면.

도 3은 본 발명에 따른 도 2의 제어기의 제 2 부분의 일 실시예를 개요적으로 예시한 도면.

도 4는 본 발명에 따른 도 2의 진단 회로의 신호들 중 일부 신호의 상태를 도시한 테이블.

도 5는 본 발명에 따른 도 2 및 도 3의 진단 회로를 포함하는 반도체 장치의 확대된 평면도를 개요적으로 예시한 도면.

*도면의 주요 부분에 대한 도면의 간단한 설명*

11 및 12 : 전원 13 : 전원

20 : 제어 논리 21 : 전하 펌프

25 : 레귤레이터 29 : 트랜지스터

32 : 진단장치

본 발명은 일반적으로 전자장치들에 관한 것이며, 특히 반도체 장치들 및 구조를 형성하는 방법들에 관한 것이다.

종래에, 여분의 전원 공급 시스템들을 형성하기 위하여 사용된 회로들의 동작 상태를 결정하는데 지원하도록 각종 다양한 방법들 및 회로들이 사용되었다. ORing 다이오드들 또는 다이오드로서 동작하도록 제어된 전력 MOS 트랜지스터들과 같은 다수의 전력 정류기들은 다수의 전원들이 전력을 부하에 공급하도록 종종 사용되었다. 어떤 경우들에 있어서, 정류기들은 장애가 있고 이와 같은 장애는 때때로 정류기가 전력 시스템을 동작하도록 필요하게 될 때까지 검출되지 않는다. 정류기들의 동작 상태를 결정하기 위하여 사용된 이전의 테스트 회로들은 일반적으로 단지 순방향 바이어스된 동작 모드로 정류기의 개방 조건을 결정할 수 있다. 다른 장애 상태들은 일반적으로, 전력 시스템 내에서 정류기들이 사용되고 있는 동안에는 평가될 수 없다.

따라서, 정류기의 동작 동안 정류기의 동작 상태를 결정할 수 있고 순방향 바이어스된 모드에서의 개방 조건외에 다른 장애 상태들을 결정할 수 있는 테스트 회로를 갖는 것이 바람직하다.

본 발명의 목적은 전압이 트랜지스터의 드레인 및 소스에 인가되는 동안, 트랜지스터의 온-저항을 테스트하기 위한 트랜지스터 테스트 회로를 구성하는 것이 다. 본 발명의 다른 목적은 온-저항이 제 2 값보다 큰지 여부를 결정하기 위하여 트랜지스터의 드레인 대 소스 전압 및 드레인 전류를 사용하는 트랜지스터 테스트 회로를 구성하는 것이다.

예시를 간결하고 명확하게 하기 위하여, 전체 도면들의 소자들은 반드시 원래 크기로 나타낼 필요는 없고, 여러 도면들에서 동일한 참조번호들은 동일한 소자들을 가리킨다. 게다가, 널리 공지된 단계들 및 소자들의 설명들 및 상세 내용들은 이 설명의 간결성을 위하여 생략하였다. 본원에 사용된 바와 같이, 전류 운반 전극은 MOS 트랜스터의 소스 또는 드레인 또는 바이폴라 트랜지스터의 에미터 또는 콜렉터 또는 다이오드의 캐소드 또는 애노드와 같은 장치를 통해서 전류를 운반하는 장치의 소자를 의미하고, 제어 전극은 MOS 트랜지스터의 게이트 또는 바이폴라 트랜지스터의 베이스와 같은 장치를 통해서 전류를 제어하는 장치의 소자를 의미한다. 상기 장치들이 특정 N-채널 또는 P-채널 장치들로서 본원에 설명되었지만, 당업자는 상보형 장치들이 또한 본 발명에 따라서 가능하다는 것을 인지할 것이다. 본원에 사용된 "중에(during), " 동안(while)" 및 " 때(when)"와 단어들은 초기 작용시에 곧바로 발생하는 작용을 의미하는 것이 아니라 초기 작용에 의해 시작되는 반응 간에 약간이지만 가령 전파 지연과 같은 적당한 지연이 있을 수 있다고, 당업자는 인식할 것이다.

도 1은 전원들(11 및 12)와 같은 다수의 전원들로부터 부하(13)로 전력을 분배시키는 작업을 관리하는 전원 공급 시스템(10)의 부분의 대표적인 실시예를 개요 적으로 예시한다. 도 1에 도시된 대표적인 실시예에 대해서, 전력 제어기(16)는 전원(11)으로부터 전력을 수신하여 이 전력을 부하(13)로 공급하고, 전력 제어기(17)는 전원(12)으로부터 전력을 수신하여 이 전력을 부하(13)로 공급한다. 대부분의 실시예들에 있어서, 제어기들(16 및 17) 각각은 실질적으로 동일하다. 제어기들(16 및 17)은 전력 입력(14) 상의 전원들로부터 전력을 수신하여 이 전력을 전력 출력(15)로부터 부하(13)로 공급한다. SenseFET 유형의 전력 트랜지스터(29)는 입력(14) 및 출력(15) 간에 접속되어 전력을 출력(15)으로 공급한다. 일부 실시예들에 있어서, 트랜지스터(29)는 또한 제어기들(16 및 17) 중 하나 또는 둘 다에 대한 외부에 있을 수 있다. 제어기들(16 및 17) 외부에 있는 제어 논리(20)는 트랜지스터들(29)의 동작을 지원하는 제어 논리를 제공하도록 사용될 수 있다. 외부 전하 펌프 회로(21)는 전형적으로 제어기들(16 및 17) 각각에 외부에서 접속되어 제어기들(16 및 17)로 동작 전력을 공급한다. 회로(21)로부터 공급되는 전압은 통상적으로, 제어기들(16 및 17)의 동작을 용이하게 하기 위하여 소스들(11 및 12)로부터의 전압의 값보다 더 크다. 제어기들(16 및 17) 각각은 또한 내부 레귤레이터(25), 과전압 비교기(26), 극성 비교기(27), 진단 회로 또는 진단장치(32) 및 트랜지스터 드라이버(28)를 포함할 수 있다. 내부 레귤레이터(25)는 일반적으로 제어기들(16 및 17)을 동작시키기 위한 내부 동작 전압을 형성하기 위하여 회로(21)로부터 공급된 전압을 이용한다. 극성 비교기(27)는 트랜지스터(29)의 소스 전압의 극성을 결정하고 트랜지스터(29) 양단의 전압의 극성이 역바이어스 전압이면 트랜지스터(29)를 인에이블하도록 사용되는 구동 신호를 생성시킨다. 비교기(27)는 정류기로서 동 작하도록 트랜지스터(29)를 제어한다. 비교기(26)는 과전압을 검출하고, 과전압 또는 부족 전압 상태라면 드라이버(28) 동작을 금지시켜 트랜지스터(29) 동작을 금지시킨다. 일부 실시예들에 있어서, 제어기들(16 및 17) 중 하나 또는 둘 다는 또한 부족 전압 보호를 포함할 수 있다. 이와 같은 실시예에 있어서, 전력 트랜지스터는 제어기에 외부에서 접속되고 백-투-백(back-to-back) 구성으로 트랜지스터(29)와 직렬로 접속될 수 있다. 이와 같은 극성 비교기들, 과전압 비교기들, 및 내부 레귤레이터들은 당업자에게 널리 공지되어 있다.

당업자에게 널리 공지된 바와 같이, 제어기들(16 및 17)에 의해 부하(13)로 공급되는 전압들은 일반적으로, 다소 상이한 값들을 가져, 제어기들(16 및 17) 중 단지 하나의 제어기만이 부하 전류를 부하(13)로 공급한다. 제어기들(16 및 17) 중 하나가 고장 나거나 소스들(11 또는 12) 중 하나가 고장난 경우에, 다른 제어기 및 소스가 전력을 부하(13)로 공급하기 시작할 수 있다. 단지 2개의 전원들 및 2개의 제어기들만이 예시되었지만, 대부분의 시스템들은 각각 2개 이상의 전원들 및 제어기들을 사용할 수 있다. 제어기들(16 및 17)의 동작 중에, 트랜지스터들이 고장났는지 또는 트랜지스터의 온-저항(Rdson)이 증가 되었는지를 결정하기 위하여 트랜지스터들을 테스트하는 것이 바람직하다. 일 실시예에 있어서, 트랜지스터(29) 및 진단장치(32)를 포함하는 제어기(16)는 반도체 다이용 패키지로 어셈블링되는 반도체 다이 상에 형성된다.

도 2 및 도 3은 도 1에 도시된 진단장치(32)의 부분의 대표적인 실시예를 개요적으로 예시한 것이다.

도 4는 진단장치의 동작 중에 진단장치(32)의 신호들 중 일부 신호의 상태를 예시한 테이블이다. 이 설명은 도 2, 도 3, 및 도 4와 관련된다. 드라이버(28), 비교기(27), 및 트랜지스터(29)는 또한 진단장치(32)의 설명을 지원하도록 예시된다. 진단장치(32)는 트랜지스터(29)의 단락을 검출하고, 트랜지스터(29)가 순방향 또는 역방향 바이어스된 동작 모드 중 어느 한 모드로 동작하는지를 검출하고, 트랜지스터(29)의 순방향 및 역방향 동작 모드 둘 다에서 트랜지스터(29)의 개방 상태를 검출하고, 순방향 바이어스된 동작 모드에서 트랜지스터(29)의 온-저항(Rdson)을 측정하도록 구성된다. 트랜지스터(29)는 일반적으로 SenseFET 유형의 전력 트랜지스터이다. SenseFET 유형의 트랜지스터는 통상적으로 주 트랜지스터 부 및 적어도 하나의 감지부, 또는 감지 트랜지스터를 포함하도록 형성된다. SENSEFET 유형의 트랜지스터의 일례가 본원에 참조된 1985년 11월 12일에 Robert Wrathall에게 허여된 미국 특허 제4,533,084호에 개시되어 있다. SENSEFET는 일리노이주 샤움버그에 소재하는 모토로라 사의 상표이다. 바람직한 실시예에 있어서, 트랜지스터(29)는 전류(18)를 나타내는 감지 전류를 각각 형성하는 2개의 감지 트랜지스터들(30 및 31)을 포함한다. 이하에서 더 알 수 있는 바와 같이, 순방향 바이어스된 모드로 동작 중에, 큰 전류는 트랜지스터(29)를 통해서 흐를 수 있고 감지 트랜지스터(31)는 트랜지스터(209)의 주 트랜지스터에 비례되어 이와 같은 전류의 값을 용이하게 결정하도록 하는 감지 전류를 제공한다. 역방향 바이어스된 모드에서, 더 작은 전류는 트랜지스터(29)를 통해서 흐를 수 있고 감지 트랜지스터(30)는 트랜지스터(29)의 주 트랜지스터에 비례되어 이와 같은 전류의 값을 용이하게 결정하도록 하는 감지 전류를 제공한다.

진단장치(32)는 역방향 바이어스된 검출 회로(43), 순방향 바이어스된 검출 회로(54), 테스트 제어 회로(100), 논리 회로(70), 비교기(49), 증폭기(50)를 포함하는 폐루프 전류 구동 회로, 및 증폭기(39), 증폭기(58) 및 비교기(65)를 포함하는 온-저항(Rdson) 회로를 포함한다. 진단장치(32)는 또한 전형적으로 기준 발생기 또는 기준장치(44)를 포함하는데, 상기 기준장치(44)는 자신의 출력들(45, 46, 및 47) 상에서 3개의 기준 전압들을 형성한다. 기준 전압들은 진단장치(32)의 각종 소자들에 의해 사용된다. 당업자는 레귤레이터(25)(도 1)에 의해 수신된 입력 전압이 진단장치(32)의 내부 전압 리턴 기준에 대해 기준이 된다는 것을 인지할 것이다. 도 2 및 도 3에 예시된 대표적인 실시예에 있어서, 내부 전압 리턴은 트랜지스터(29)의 소스에 대한 기준이 된다. 진단장치(32) 내의 신호들의 접지 또는 접지 기준은 실질적으로 트랜지스터(29)의 소스에 인가된 전압인 내부 접지 기준의 전압 전위라 칭한다.

테스트 제어 회로(100)는 진단장치(32)를 활성화시키거나 인에이블하도록 사용되어, 진단장치(32)가 트랜지스터(32)를 테스트할 수 있도록 한다. 시스템(10)의 동작 중에, 진단장치(32)는 통상적으로 디스에이블되고 트랜지스터(29)를 테스트하도록 선택적으로 인에이블된다. 이는 진단장치(32)의 전력 손실을 최소화한다. 테스트 신호는 진단장치(32)의 테스트 입력(109)에 인가되어 트랜지스터(29)를 테스트한다. 회로(100)는 통상적으로 커패시터(102), 트랜지스터들(101, 104, 및 106), 다이오드(108), 저항기들(103, 105 및 107)을 포함한다. 입력(109) 상의 테스트 신 호가 로우(low)가 될 때, 트랜지스터(106)는 디스에이블된다. 디스에이블링 트랜지스터(106)는 저항기(105)가 트랜지스터(104)의 게이트를 하이(high)가 되게 하여 트랜지스터들(104 및 101)을 인에이블시킨다. 트랜지스터(101)는 진단장치(32)를 동작시키는 바이어스 출력(111) 상에 바이어스 전류를 공급한다. 출력(111)로부터의 바이어스 전류는 일반적으로 진단장치(32)의 소자들 각각에 전력을 공급하는 바이어스 공급 트랜지스터에 접속된다. 따라서, 진단장치의 소자들은 입력(109)이 로우가 됨으로써 단정(assert)될 때까지 전력을 수신하지 않는다. 인에이블링 트랜지스터(104) 이외에도, 디스에이블링 트랜지스터(106)는 또한 저항기(105)가 회로(100)의 출력(110) 상의 인에이블 신호를 하이가 되도록 한다. 하이 인에이블 신호(high enable signal)는 진단장치(32)의 출력들(85 및 86)을 하이가 되게 한다. 출력들(85 및 86)을 하이가 되게하면 회로(70)의 논리가 안정화되는 동안 알려진 상태를 형성한다. 테스트 입력이 로우가 된 후 출력들(85 및 86)이 하이가 되지 않으면, 진단장치(32)에는 장애가 있게 된다. 인에이블 트랜지스터(104)는 또한 커패시터(102)를 방전시킨다. 입력(109) 상의 테스트 신호가 하이가 된 후, 트랜지스터(106)는 인에이블되어 출력(110)을 로우가 되게 만들어, 게이트들(79 및 80)의 출력이 각 출력들(85 및 86)에 결합되도록 한다. 인에이블링 트랜지스터(106)는 또한 트랜지스터(104)를 디스에이블하여 커패시터(102)가 충전을 시작하도록 한다. 커패시터(102)는 트랜지스터(101)를 디스에이블할 정도로 충분한 값으로 충전될 때까지 트랜지스터(101)가 바이어스 전력을 진단장치(32)로 공급하도록 인에이블 상태로 유지시킨다. 디스에이블링 트랜지스터(101)는 진단장치(32)로부터 바이어스 전력을 제거함으로써, 출력들(85 및 86)을 디스에이블시키고 진단장치(32)가 트랜지스터(29)를 테스트하는 것을 방지하도록 한다. 따라서, 하이가 되는 테스트 신호는 진단장치(32)가 커패시터(102)의 충전에 의해 결정된 시간 기간 동안 트랜지스터(29)를 테스트하도록 한다. 알 수 있는 바와 같이, 테스트 제어 회로(100)는 테스트 신호를 수신하고 일정 시간 기간 동안 진단장치(32)가 트랜지스터(29)를 테스트하도록 인에이블하고 도 4의 표에 예시된 바와 같이 트랜지스터(29)의 상태를 나타내는 출력들(85 및 86) 상에 제어 신호들을 제공하도록 한다.

논리 회로(70)는 트랜지스터(29)의 상태를 나타내는 출력들(85 및 86)의 상태를 제어하는 논리 신호들을 공급한다. 입력(14) 및 출력(15) 간에 인가되는 전압들이 트랜지스터(29)를 순방향 바이어스시키고 트랜지스터(29)가 단락 또는 개방 상태에 있지 않으면, 순방향 바이어스 전류(18)는 전원(11 또는 12)중 하나로부터 트랜지스터(29)를 통해서 부하(13)로 흐른다. 본원에 사용된 바와 같이, 트랜지스터(29)의 바디 다이오드(body diode)의 도통 모드를 토대로 순방향 바이어스되고 역방향 바이어스된다. 순방향 바이어스는 바디 다이오드가 순방향 바이어스된다는 것을 의미하고 전류(18)가 도2의 화살표로 도시된 바와 같이 트랜지스터(29)의 소스로부터 드레인으로 흐를 수 있다는 것을 의미한다. 역방향 바이어스는 바디 다이오드가 역방향 바이어스되고 음의 전류(18)가 트랜지스터(29)의 드레인으로부터 소스로 흐를 수 있다는 것을 의미한다. 전류(18)가 트랜지스터(29)를 통해서 흐를 때, 화살표로 도시된 바와 같이 트랜지스터(29)의 드레인으로부터 소스까지의 순방향 바이어스된 드레인-소스 전압 강하(VdS)가 또한 존재한다. 입력(14) 및 출 력(15) 간에 인가된 전압들이 트랜지스터(29)를 역방향 바이어스시키고 트랜지스터(29)가 단락 또는 개방 상태에 있지 않으면, 음의 전류(18)는 부하(13)로부터 트랜지스터(29)를 통해 전원(11)으로 흐른다. 드레인 대 소스 전압 강하(Vds)는 역방향 바이어스 모드에 대해서 음이 된다.

입력(14) 및 출력(15) 간에 인가된 전압들이 트랜지스터(29)를 역방향 바이어스시키고 트랜지스터(29)가 단락되지 않는다 라고 가정하면, 역방향 바이어스 검출 회로(43)는 역방향 바이어스 상태를 검출한다. 역방향 바이어스 검출 회로(43)는 저항기들(35 및 36)과 함께 다이어드(37), 비교기(41) 및 증폭기(38)를 포함한다. 증폭기(38)는 저항기(33)를 통해서 비반전 입력 상에 트랜지스터(29)의 드레인 전압을 수신하고 저항기(35)를 통해서 반전 입력 상에서 소스 전압을 수신한다. 증폭기(38)는 트랜지스터(29)의 드레인 및 소스 전압들 간의 차(Vds)를 증폭시켜 증폭기(38)의 출력 상의 신호가 양의 신호가 되도록 한다. 저항기들(35 및 36)의 값은, Vds의 역방향 바이어스된 값에 대해서, 증폭기(38)의 출력이 비교기(41)에 의해 수신된 기준 전압보다 클 정도로 충분한 증폭기(38) 이득을 제공하도록 선택된다. 따라서, 비교기(41)의 출력 및 논리 회로(70)의 입력(82)은 트랜지스터(29)가 역방향 바이어스될 때 하이가 된다. Vds의 역방향 바이어스 값은 순방향 바이어스된 Vds 보다 훨씬 크고 일반적으로 1 볼트보다 크다. 바람직한 실시예에 있어서, 기준장치(44)의 출력(45)으로부터 기준 전압의 값은 대략 0.1볼트이고 증폭기(38)의 이득은 대략 10이다. 트랜지스터(29)의 역방향 바이어스 상태에 대해서, 순방향 바이어스 검출 회로(54)의 출력은 로우가 된다. 순방향 바이어스 검출 회로(54)는 저항기들(34 및 40)과 함께 비교기(61) 및 증폭기(39)를 포함한다. 증폭기(39)는 저항기들(33 및 34)를 통해서 반전 입력 상에서 트랜지스터(29)의 드레인 전압을 수신하고 비반전 입력 상에서 소스 전압을 수신한다. 증폭기(39)는 드레인 및 소스 전압간의 차(Vds)를 증폭하여 증폭기(39)의 출력 상의 신호가 Vds를 표시하는 양의 신호가 되도록 한다. 저항기들(34 및 40)의 값은, Vds의 순방향 바이어스된 값에 대해서, 증폭기(39)의 출력이 비교기(61)에 의해 수신된 기준 전압보다 클 정도로 충분한 증폭기(39) 이득을 제공하도록 선택된다. Vds의 역방향 바이어스 값은 증폭기(39)의 출력을 로우가 되게 한다. 증폭기(39)로부터의 로우는 비교기(61)의 출력 및 회로(70)의 입력(83)을 로우가 되게 한다. 도 4의 테이블에 예시된 바와 같이, 입력(82) 상의 하이 및 입력(83) 상의 로우는 트랜지스터(29)가 역방향 바이어스된 동작 모드로 동작한다는 것을 나타낸다.

트랜지스터(29)가 역방향 바이어스되면, 진단장치(32)는 트랜지스터(29)가 트랜지스터(29)로 하여금 전류(18)의 작은 역방향 값이 트랜지스터(29)를 통해서 흐르게 하여 트랜지스터(29)를 테스트하도록 한다. 폐루프 전류 구동 회로의 증폭기(50)는 트랜지스터(29)로 하여금 약간의 전류(18)의 역방향 값을 형성하도록 게이트 구동 신호를 제공하는데 사용된다. 비교기(41)의 출력은 인에이블 신호로서 사용되어 비교기(41)에 의해 검출된 역방향 바이어스 모드에 응답하여 증폭기(50)를 인에이블시킨다. 비교기(41)의 출력은 또한 드라이버(28)를 선택적으로 스위칭시켜 비교기(27)로부터 수신된 입력 대신에 증폭기(50)로부터 수신된 입력을 사용하도록 한다. 비교기(41)의 출력이 하이가 되기 때문에, 증폭기(50)는 인에이블되 고 드라이버(28)는 증폭기(50)로부터의 신호를 사용하여 트랜지스터(29)를 구동시킨다. 폐루프 전류 구동 회로는 트랜지스터(29)를 인에이블하고 전류(18) 값을 트랜지스터(29)의 동작 상태를 결정하는데 충분하지만 시스템(10)의 동작을 왜곡시키지 않도록 하는데 충분히 낮은 작은 값으로 조절하도록 구성된다(도 1). 예를 들어, 전류(18)의 음의 값은 약 100 내지 500 밀리 암페어로 조절될 수 있다. 저항기(51)는 감지 트랜지스터(30)로부터 결과적인 감지 전류를 수신하고 증폭기(50)의 반전 입력 상에서 수신되는 저항기(51) 양단에 양의 전압을 형성한다. 증폭기(50)의 비반전 입력은 기준 신호를 수신하여 전류(18)의 값을 약 100밀리 암페어로 조절한다. 바람직한 실시예에 있어서, 기준 신호는 약 100 밀리 볼트의 전압이다. 증폭기(50)로부터 구동 신호의 값은 정상적인 역방향 바이어스 동작에서 약 트랜지스터(29)의 임계 전압인, 전형적으로 약 2 내지 3볼트의 값이 되어야만 한다. 비교기(49)는 증폭기(50)로부터 구동 신호의 값을 기준 전압과 비교한다. 비교기(49)에 인가된 기준 전압의 값은 증폭기(50)로부터의 정상적인 구동 신호의 값보다 크게되도록 선택되어, 비교기(49)의 출력 및 회로(70)의 입력(81)은 역방향 바이어스 모드에서 트랜지스터(29)의 정상 동작을 위하여 로우가 되도록 한다. 도 4의 진리표에 예시된 바와 같이, 역방향 바이어스 동작 모드에서 트랜지스터(29)의 동작 상태는 입력(81) 상에서 로우, 입력(82) 상에서 하이로 그리고 입력(83) 상에서 로우로 표시된다. 입력(84)의 상태는 결정되기 않고 회로(70)의 논리에 대해서 던트 케어 조건(don't care condition)이 된다. 입력(81)으로부터의 로우가 게이트(77)의 출력을 로우가 되게 한다는 점에 유의하라. 입력(81)으로부터의 로우와 함께 게이 트(75)의 출력을 하이가 되게 하는 것과 함께 입력(82)으로부터의 하이가 게이트(76)의 출력을 로우가 되게 한다. 입력(83)으로부터의 로우는 게이트(74)의 출력을 로우가 되게 한다. 따라서, 게이트들(79 및 80) 각각의 입력 상에서 하이가 존재하여 대응하는 출력들을 하이 및 로우가 되게 한다(도 4의 테이블 참조).

증폭기(50) 및 비교기(49)는 또한 역방향 바이어스된 모드에서 트랜지스터(29)의 개방 상태를 검출하는데 사용된다. 트랜지스터(29)가 개방되면, 트랜지스터(29)를 통하는 전류가 존재하지 않으므로, 트랜지스터(30)로부터의 감지 전류가 존재하지 않고, 증폭기(50)의 반전 입력을 끌어당기는 저항기(51)는 실질적으로 접지된다. 따라서, 증폭기(50)는 자신(50)의 출력을 하이로 구동시키는데, 즉, 트랜지스터(29)의 임계 전압보다 훨씬 더 높게 구동시킨다. 비교기(49)는 자신(49)의 출력, 및 회로(70)의 입력(81)을 하이가 되게 하는 증폭기(50)로부터 하이를 수신한다. 바람직한 실시예에 있어서, 비교기(49)의 비반전 입력 상에서 수신된 기준 전압의 값은 증폭기(50)로부터의 하이 전압 및 트랜지스터(29)의 개방 상태를 검출하기 위하여 증폭기(50)의 출력의 최대 값에 가깝도록 설정된다. 도 4의 진리표를 다시 참조하면, 역방향 바이어스 동작 모드에서의 트랜지스터(29)의 개방 상태는 입력들(81 및 82) 상에서 하이로 입력(83) 상에서 로우로 표시된다. 입력(84)의 상태는 결정되지 않고 회로(70)의 논리에 대한 던트 케어 조건이 된다. 입력(81)으로부터의 하이는 게이트(75)의 출력을 로우가 되게 한다. 입력(81)으로부터의 하이가 게이트(77)의 출력을 하이가 되게 하는 것과 함께, 입력(82)으로부터의 하이는 게이트(76)의 출력을 로우가 되게 한다. 입력(83)으로부터의 로우는 게이트(74)의 출 력을 로우가 되게 한다. 결과적으로, 게이트(79)의 입력 상에는 하이가 존재하지만, 게이트(80) 상에는 존재하지 않고, 이들 둘 다의 출력들은 하이가 된다(도 4의 테이블 참조).

입력(14) 및 출력(15) 간에 인가된 전압들이 트랜지스터(29)를 순방향 바이어스시키고 트랜지스터(29)가 개방되지 않으면, 순방향 바이어스된 검출 회로(54)는 순방향 바이어스된 동작 모드를 검출된다. 순방향 바이어스된 모드에서, 순방향 바이어스 검출 회로(54)의 출력은 하이가 되고, 역방향 바이어스 검출 회로(43)의 출력은 로우가 된다. 증폭기(39)는 트랜지스터(29)의 Vds를 증폭한다. 순방향 바이어스 모드에서, Vds는 통상적으로 약 1 볼트보다 작고 증폭기(39)의 출력은 비교기(61)에 의해 수신된 기준 전압의 값보다 더 크다. 따라서, 비교기(61)의 출력, 및 회로(70)의 입력(83)은 하이가 된다. 반대로, 순방향 바이어스는 회로(43)의 출력을 로우가 되게 한다. 트랜지스터(29)의 드레인이 소스보다 전압이 더 낮기 때문에, 증폭기(38)는 포화되고, 출력은 실질적으로 접지가 된다. 증폭기(38)로부터의 로우는 비교기(41)의 출력, 및 회로(70)의 입력(82)을 로우가 되게 한다. 부가적으로, 비교기(41)로부터의 로우는 증폭기(50)를 디스에이블하여 진단장치(32)가 트랜지스터(29)를 구동시키지 않도록 하고, 드라이버(28)를 스위칭하여 트랜지스터(29)를 구동시키는데 비교기(27)의 출력을 사용하도록 한다. 증폭기(50) 및 비교기(49)의 출력들의 값은 증폭기(50)가 디스에이블되면, 결정되지 않지만, 회로(70)는 비교기(49)의 이 상태를 무시한다. 도 4의 테이블에 예시된 바와 같이, 입력(82) 상에서의 로우 및 입력(83) 상에서의 하이는 트랜지스터(29)가 순방향 바이어스된 모 드에서 동작하고 있다는 것을 나타낸다.

트랜지스터(29)가 순방향 바이어스된 동작 모드에서 동작하고 있을 때 진단장치(32)가 활성화되고 트랜지스터(29)가 단락되지 않으면, 비교기(65) 및 증폭기들(39 및 58)을 포함하는 Rdson 회로는 트랜지스터(29)의 Rdson의 값을 테스트하는데 사용된다. 진단장치(32)는 Rdson의 값을 테스트하여 Rdson 값이 Rdson 상한 이상으로 증가했는지를 검출한다. 일반적으로, Rdson은 트랜지스터(29)를 사용하는 회로를 설계하는데 사용되는 원하는 값이다. 본 기술분야에 널리 공지된 바와 같이, Rdson의 값은 원하는 값 주위의 목표 범위 내에서 다소 변할 수 있고 회로에 대해 유용하게 유지된다. Rdson이 목표 범위 내에서 유지되도록 충분히 작은 한, Rdson 및 트랜지스터(29)는 통상적으로 양호하거나 유용하다라고 결정된다. Rdson이 목표 범위의 Rdson 상한 이상으로 증가하면, 트랜지스터(29)는 동작하기에 바람직한 것만큼 효율적으로 동작하지 않아서 교체되어야 한다. 진단장치(32)는 트랜지스터(29)의 Rdson을 테스트하여, Rdson의 값이 희망하는 목표 범위 내에 있는지 또는 Rdson 값이 Rdson 상한 이상으로 증가했는지를 결정한다. 정상적인 동작에서, Id의 값이 증가함에 따라, Vds의 값이 또한 증가한다. Rdson은 통상적으로 Vds를 Id로 나눔으로써 결정된다(Rdson = Vds/Id). 나누는 회로를 구현하기는 것이 어렵고 비용이 많이 들기 때문에, Rdson 회로는 Rdson를 결정하기 위하여 Vds 및 Id간의 비율을 사용한다.

증폭기(58)는 Id를 나타내는 신호를 노드(59) 상에 형성하고, 증폭기(39)는 Vds를 나타내는 신호를 형성하며, 진단장치(32)는 Rdson를 테스트하기 위하여 이러 한 신호들을 사용한다. 순방향 바이어스된 상태에서, 트랜지스터(29)를 통하여 흐르는 전류(18)는 접지로부터, 저항기(55), 및 트랜지스터(31)를 통하여 흐르는 감지 전류를 발생시킨다. 감지 전류는 Id를 나타내는 저항기(55) 양단의 양의 감지 전압을 형성한다. 증폭기(58)의 비반전 입력은 접지(감지 전압의 가장 양의 측)에 대한 기준이 되는 반면, 증폭기(58)의 반전 입력은 저항기(56)를 통한 감지 전압의 음의 측을 수신한다. 저항기들(56 및 57)은 증폭기(58)의 이득을 설정하고, 노드(59) 상에서 신호의 값을 설정하는 것을 돕는다. 증폭기(39)는 저항기들(33 및 34)을 통하여, 반전 입력 상에서 트랜지스터(29)의 드레인 전압을 수신하고, 비반전 입력 상에서 소스 전압을 수신하며, 이에 응답하여 Vds를 나타내는 신호를 출력 상에서 형성한다. 바람직한 실시예에 있어서, 증폭기(39 및 58)의 이득은 목표 범위 내의 Rdson의 소정 값에 대하여, 증폭기(39)로부터의 Vds를 나타내는 신호가 노드(59) 상의 Id를 나타내는 신호보다 다소 더 낮도록 선택된다. Rdson의 상기 소정 값에서의 이러한 두 신호 값들간의 비율은 노드(59) 상의 신호 및 증폭기(39)로부터의 신호의 값간의 일정한 차 또는 비율을 형성하는 것을 돕니다. 상기 비율은 Rdson이 트랜지스터(29)의 동작 동안 변화하도록 하는 Rdson 값들의 동작 범위를 형성한다. 트랜지스터(29)의 Rdson이 값들의 동작 범위 내에서 유지되어 2개의 대표하는 신호들의 비율이 Vds 및 Id의 동작 범위에 걸쳐 1보다 작게 유지되는 한, Id는 Vds보다 크게 유지되고, 상기 비율은 1보다 작게 유지되며, 비교기(65)의 출력은 하이가 될 것이다. Rdson의 값이 상기 비율에 의해 설정된 Rdson 상한 이상으로 증가하면, 상기 비율은 1보다 크게 되며, 비교기(61)는 로우로 진행하여, 높은 Rdson 값을 표시한다.

예를 들어, 트랜지스터(29)의 Rdson이 약 0.1옴이고 대략 Vds가 1 볼트에서전류(18)는 약 10 암페어라고 가정하자. 증폭기(39)가 약 1.8의 이득을 가지면, 비교기(65)의 비반전 입력은 약 1.8V를 수신한다. 감지 트랜지스터(31)가 약 1000:1의 비율을 가지면, 감지 전류는 약 10 밀리 암페어이다. 저항기(55)가 약 1000옴이면, 저항기(55) 양단의 감지 전압은 약 100 밀리 볼트이다. 증폭기(58)가 약 20의 이득을 가지면, 노드(59)에서의 전압은 2볼트이다. 2.0볼트 및 1.8볼트 신호들에 대한 비율은 1보다 작으므로((1.8/2.0)<1), 증폭기(39)의 출력은 증폭기(58)의 출력보다 작게 되고, 신호들은 비교기(65)의 출력을 하이가 되게 한다. Rdson이 트랜지스터(29)의 동작 동안 증가하면, 상기 증가가 비율 식의 불균등(inequality)을 유지하는 한, 증폭기(58)의 출력은 증폭기(39)의 출력보다 작게 유지되고, 비교기(65)는 Rdson이 Rdson 상한보다 작게 유지된다는 것을 나타내는 하이로 유지된다. 상기 식으로부터 알 수 있는 바와 같이, Vds 및 Id가 트랜지스터(29)의 동작 범위에 걸쳐 각각 유사한 양들만큼 변화시킴으로써 서로를 추적하는 한, Rdson은 Rdson 상한보다 작게 유지된다. 도 2 및 도 3을 다시 참조하면, Rdson이 Rdson 상한보다 적은, 증폭기들(58 및 39)의 출력들의 비에 의해 설정된 범위 내에 존재하고, 트랜지스터(29)가 순방향 바이어스되면, 회로(70)의 입력(83)은 하이가 되고 입력(82)은 로우가 되며, 이는 순방향 바이어스된 모드를 나타내며, 입력(84)은 하이가 되고, 이는 양호한 Rdson 값 또는 상태를 나타낸다. 입력(81)은 결정되지 않지만, 회로(70)의 논리에 대해 던트 케어가 된다. 도 4의 진리표를 다시 참조하면, 입력(82)으로부터의 로우는 게이트들(75 및 77)의 출력을 로우가 되게 한다. 입력들(83 및 84)로부터의 하이는 게이트(74)의 출력을 하이가 되게 하고 게이트(76)를 로우가 되게 함으로써, 양 게이트들(79 및 80)의 출력들을 로우가 되게 한다(도 4의 테이블 참조).

트랜지스터(29)가 순방향 바이어스된 모드이고 개방 회로 상태를 가지면, 비교기(65)의 출력은 로우가 될 것이다. 트랜지스터(29)가 개방되면, 저항기(55)를 통하여 흐르는 감지 전류가 존재하지 않으므로, 증폭기(58)의 출력은 로우가 될 것이다. 노드(59) 상에서의 로우는 비교기(65)의 출력을 로우가 되게 한다. 트랜지스터(29)가 개방되면, 드레인 전압은 대략 부하(13)로 인가된 전압이 되고, 소스 전압은 더 높은 전압이 되므로, Vds는 양이 되고, 증폭기(39)의 출력은 증폭기(39)의 정상적인 동작 범위 내에 있게 되며, 비교기(61)에 의해 수신되는 기준 전압보다 더 크게 된다. 증폭기(39)로부터의 신호는 비교기(61)의 출력 및 회로(70)의 대응하는 입력(83)을 하이가 되게 한다. 증폭기(50)의 출력 및 비교기(49)의 출력은 결정되지 않은 채로 유지된다. 도 4의 진리표를 다시 참조하면, 입력(82)으로부터의 로우는 게이트들(75 및 77)의 출력을 로우가 되게 한다. 입력(83)으로부터의 하이 및 입력(84)으로부터의 로우는 게이트(74)의 출력을 로우가 되게 하고 게이트(76)를 하이가 되게 함으로써, 양 게이트들(79 및 80)의 출력들을 하이가 되게 한다(도 4의 테이블 참조).

트랜지스터(29)가 단락되면, 드레인 전압은 입력(14) 및 출력(15)에 인가되는 외부 전압들에 관계없이 소스 전압과 거의 동일하다. 거의 동일한 드레인 및 소 스 전압들은 증폭기들(38 및 39)의 출력을 실질적으로 접지 전위가 되게 한다. 증폭기들(38 및 39)로부터의 로우는 각 비교기들(41 및 61)의 출력들, 및 회로(70)의 대응하는 입력들(82 및 83)을 로우가 되게 한다. 트랜지스터(29)가 단락되면, 감지 트랜지스터(31)로부터의 감지 전류가 존재하지 않으므로, 저항기(55) 양단의 전압이 존재하지 않는다. 비교기들(49 및 65)의 출력들의 상태는 결정되지 않고 회로(70)에 대한 던트 케어 조건이 된다. 입력(82)으로부터의 로우가 게이트(77)의 출력을 로우가 되게하고, 인버터(72)의 출력을 하이가 되게 하며, 게이트(75)의 출력을 로우가 되게 하는 반면, 입력(83)으로부터의 로우가 게이트(74)의 출력을 로우가 되게하고, 인버터(71) 및 게이트(76) 출력을 로우가 되게 한다는 점에 유의하라. 따라서, 게이트들(79 및 80)로의 모든 입력들은 로우가 되어, 각각의 출력들을 로우 및 하이가 되게 한다(도 4의 테이블 참조).

진단장치(32)의 이 동작을 용이하게 하기 위하여, 입력(109)은 트랜지스터(106)의 게이트, 저항기(107)의 제 1 단자, 및 다이오드(108)의 캐소드에 공통 접속된다. 저항기(107)의 제 2 단자는 저항기(105)의 제 1 단자, 저항기(103)의 제 1 단자, 및 트랜지스터(101)의 소스에 공통 접속된다. 트랜지스터(101)의 드레인은 바이어스 출력(111)에 접속된다. 트랜지스터(101)의 게이트는 커패시터(102)의 제 1 단자, 저항기(103)의 제 2 단자, 및 트랜지스터(104)의 드레인에 공통 접속된다. 트랜지스터(104)의 게이트는 출력(110)에, 게이트(78)의 제 1 입력, 게이트(73)의 제 1 입력, 저항기(105)의 제 2 단자, 및 트랜지스터(106)의 드레인에 공통 접속된다. 트랜지스터(106)의 소스는 다이오드(108)의 애노드, 트랜지스터(104)의 소스, 커패시터(102)의 제 2 단자, 및 입력(87)에 공통 접속된다. 입력(87)은 트랜지스터(29)의 소스, 진단장치(32)의 내부 접지, 저항기(55)의 제 1 단자, 및 증폭기(58)의 비반전 입력에 공통 접속된다. 저항기(55)의 제 2 단자는 트랜지스터(31)의 소스, 입력(89), 및 저항기(56)의 제 1 단자에 공통 접속된다. 저항기(56)의 제 2 단자는 증폭기(58)의 반전 입력 및 저항기(57)의 제 1 단자에 공통 접속된다. 저항기(57)의 제 2 단자는 증폭기(58)의 출력, 노드(59), 및 비교기(65)의 비반전 입력에 공통 접속된다. 비교기(65)의 출력은 회로(70)의 입력(84)에 접속된다. 비교기(61)의 반전 입력은 기준장치(44)의 출력(46)에 접속된다. 비교기(61)의 출력은 논리 회로(70)의 입력(83)에 접속된다. 비교기(65)의 반전 입력은 증폭기(39)의 출력, 비교기(61)의 비반전 입력, 및 저항기(40)의 제 1 단자에 접속된다. 저항기(40)의 제 2 단자는 증폭기(39)의 반전 입력 및 저항기(34)의 제 1 단자에 공통 접속된다. 증폭기(39)의 비반전 입력은 입력(87)에 접속된다. 저항기(34)의 제 2 단자는 저항기(33)의 제 1 단자, 증폭기(38)의 비반전 입력, 및 다이오드(37)의 애노드에 공통 접속된다. 저항기(33)의 제 2 단자는 입력(94) 및 트랜지스터(29)의 드레인에 접속된다. 다이오드(37)의 캐소드는 입력(87) 및 저항기(35)의 제 1 단자에 공통 접속된다. 저항기(35)의 제 2 단자는 증폭기(38)의 반전 입력 및 저항기(36)의 제 1 단자에 공통 접속된다. 저항기(36)의 제 2 단자는 증폭기(38)의 출력 및 비교기(41)의 비반전 입력에 접속된다. 비교기(41)의 반전 입력은 기준장치(44)의 출력(45)에 접속된다. 비교기(41)의 출력은 회로(70)의 입력(82), 증폭기(50)의 인에이블 입력, 출력(93), 및 드라이버(28)의 인에이블 입력에 공통 접속 된다. 입력(88)은 저항기(51)의 제 1 단자 및 증폭기(50)의 반전 입력에 접속된다. 저항기(51)의 제 2 단자는 입력(87)에 접속된다. 증폭기(50)의 비반전 입력은 기준장치(44)의 출력(45)에 접속된다. 증폭기(50)의 출력은 출력(92) 및 비교기(49)의 비반전 입력에 접속된다. 비교기(49)의 반전 입력은 기준장치(44)의 출력(47)에 접속된다. 비교기(49)의 출력은 회로(70)의 입력(81)에 접속된다. 회로(70)의 입력(81)은 게이트(75)의 제 1 입력 및 게이트(77)의 제 1 입력에 접속된다. 입력(82)은 인버터(72)의 제 1 입력, 게이트(76)의 제 1 입력, 및 게이트(77)의 제 2 입력에 공통 접속된다. 인버터(72)의 출력은 게이트(75)의 제 2 입력 및 게이트(74)의 제 1 입력에 접속된다. 입력(83)은 게이트(74)의 제 2 입력 및 인버터(71)의 제 1 입력에 공통 접속된다. 인버터(71)의 출력은 게이트(76)의 제 2 입력에 접속된다. 입력(84)은 게이트(74)의 제3 입력 및 게이트(76)의 제3 입력에 공통 접속된다. 게이트(74)의 출력은 게이트(80)의 제 1 입력에 접속된다. 게이트(75)의 출력은 게이트(80)의 제 2 입력 및 게이트(79)의 제 1 입력에 접속된다. 게이트(76)의 출력은 게이트(79)의 제 2 입력에 접속된다. 게이트(77)의 출력은 게이트(79)의 제3 입력에 접속된다. 게이트(79)의 출력은 출력(85)에 접속된 출력을 갖는 게이트(78)의 제 2 입력에 접속된다. 게이트(80)의 출력은 출력(86)에 접속된 출력을 갖는 게이트(73)의 제 2 입력에 접속된다.

하나의 실시예에 있어서, 제어기(16)가 반도체 기판 상에 진단장치(32) 및 트랜지스터(29)를 갖는 집적 회로로서 반도체 기판 상에 형성된다.

도 5는 반도체 다이(121) 상에 형성되는 반도체 장치 또는 집적 회로(120)의 실시예의 부분의 확대된 평면도를 개요적으로 예시한다. 트랜지스터(29) 및 진단장치(32)를 포함하는 제어기(16)가 다이(121) 상에 형성된다. 다이(121)는 또한 도면의 간결성을 위해 도 5에 도시되지 않은 다른 회로들을 포함할 수 있다. 일부 실시예들에 있어서, 트랜지스터(29)는 다이(121) 및 집적 회로(120)로부터 생략될 수 있다. 제어기(16) 및 집적 회로(120)는 당업자들에게 널리 공지되어 있는 반도체 제조 기술에 의해 다이(121) 상에 형성된다.

상기의 모든 관점에서 볼때, 신규한 장치 및 방법이 개시되어 있다는 것이 명백하다. 다른 특성들 중에서 특히, 전력이 트랜지스터의 드레인 및 소스에 인가되는 동안, 트랜지스터의 온-저항을 테스트하기 위한 트랜지스터 테스트 회로를 구성하는 것이 포함된다. 온-저항이 제 2 값보다 큰지 여부를 결정하기 위하여 트랜지스터의 드레인-소스 전압 및 드레인 전류를 사용하는 트랜지스터 테스트 회로를 구성하는 것이 또한 포함된다. 트랜지스터가 외부 전원에 의해 전력을 공급받는 동안의 온-저항을 테스트하는 것은 동작 회로로부터 트랜지스터를 제거함이 없이 트랜지스터의 온-저항을 테스트함으로써, 시스템의 비용이 낮아지게 된다.

본 발명의 주요 문제가 특정한 바람직한 실시예와 함께 설명되었지만, 많은 대안들 및 변경들이 반도체 기술분야의 당업자들에게 명백할 것이다. 예를 들어, 트랜지스터(29)는 단지 하나가 일부 실시예들에서 사용될 수 있을지라도, 2개의 감지 트랜지스터들로 예시되어 있다. 또한, 증폭기(58)의 출력은 트랜지스터(29)의 단락 상태를 결정하기 위하여 기준 전압과 비교될 수 있다. 부가적으로, 단어 "접속된다"는 명세서의 명확성을 위하여 전체에 걸쳐 사용되지만, 단어 "결합된다"와 동일한 의미를 갖도록 의도된다. 따라서, "접속된다"는 직접적인 접속 또는 간접적인 접속을 포함하는 것으로 해석되어야 한다.

본 발명에 의하여, 트랜지스터가 외부 전원에 의해 전력을 공급받는 동안의 온-저항을 테스트하면 동작 회로로부터 트랜지스터를 제거함이 없이 트랜지스터의 온-저항을 테스트함으로써, 시스템의 비용이 낮아지게 된다.

Claims

진단 회로를 형성하는 방법에 있어서:

전력이 상기 진단 회로의 외부에 있는 전원으로부터 트랜지스터의 드레인 및 소스에 인가되는 동안, 상기 트랜지스터의 온-저항을 테스트하도록 상기 진단 회로를 구성하는 단계를 포함하는, 진단 회로 형성 방법.
제 1 항에 있어서,

상기 트랜지스터의 상기 온-저항을 테스트하도록 상기 진단 회로를 구성하는 상기 단계는 상기 트랜지스터의 순방향 바이어스된 조건을 결정하고 상기 순방향 바이어스된 조건에 응답하여 상기 트랜지스터의 상기 온-저항을 테스트하도록 상기 진단 회로를 구성하는 단계를 포함하는, 진단 회로 형성 방법.
제 1 항에 있어서,

상기 트랜지스터의 상기 온-저항을 테스트하도록 상기 진단 회로를 구성하는 상기 단계는 공통 반도체 다이 상에 상기 진단 회로 및 상기 트랜지스터를 형성하는 단계를 포함하는, 진단 회로 형성 방법.
진단 회로를 형성하는 방법에 있어서:

전력이 상기 진단 회로의 외부에 있는 전원으로부터 트랜지스터의 소스 또는 드레인 중 적어도 하나에 인가되는 동안, 순방향 바이어스된 모드 및 역방향 바이어스된 모드 둘 다에서 상기 트랜지스터를 테스트하도록 상기 진단 회로를 구성하는 단계를 포함하는, 진단 회로 형성 방법.
제 4 항에 있어서,

상기 순방향 바이어스된 모드 및 상기 역방향 바이어스된 모드 둘 다에서 개방 회로 조건에 대해 상기 트랜지스터를 테스트하고 단락 조건에 대해 상기 트랜지스터를 테스트하도록 상기 진단 회로를 구성하는 단계를 더 포함하는, 진단 회로 형성 방법.