KR20070036571A - Output driving device - Google Patents

Output driving device Download PDF

Info

Publication number
KR20070036571A
KR20070036571A KR1020050133958A KR20050133958A KR20070036571A KR 20070036571 A KR20070036571 A KR 20070036571A KR 1020050133958 A KR1020050133958 A KR 1020050133958A KR 20050133958 A KR20050133958 A KR 20050133958A KR 20070036571 A KR20070036571 A KR 20070036571A
Authority
KR
South Korea
Prior art keywords
pull
node
control signal
output
voltage
Prior art date
Application number
KR1020050133958A
Other languages
Korean (ko)
Other versions
KR100753123B1 (en
Inventor
박기덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to TW095123921A priority Critical patent/TWI317523B/en
Priority to US11/477,481 priority patent/US7440343B2/en
Priority to CN2006101263565A priority patent/CN1941195B/en
Publication of KR20070036571A publication Critical patent/KR20070036571A/en
Application granted granted Critical
Publication of KR100753123B1 publication Critical patent/KR100753123B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Abstract

본 발명은 슬루 레이트를 향상시켜 데이터의 유효 데이터 구간의 마진을 확보하기 위한 데이터 출력 드라이버를 제공하기 위한 것으로, 이를 위한 본 발명으로 풀업-제어신호에 응답하여 출력노드를 풀업 구동하기 위한 풀업-드라이버; 풀다운-제어신호에 응답하여 상기 출력노드를 풀다운 구동하기 위한 풀다운-드라이버; 및 프리-풀업 제어신호를 인가받아 상기 출력노드를 풀업 구동하기 위한 제1 NMOS트랜지스터를 구비하는 반도체메모리소자를 제공한다.SUMMARY OF THE INVENTION The present invention provides a data output driver for securing a margin of an effective data section of a data by improving a slew rate. The present invention provides a pull-up driver for pull-up driving an output node in response to a pull-up control signal. ; A pull-down driver for pull-down driving the output node in response to a pull-down control signal; And a first NMOS transistor configured to receive a pre-pull-up control signal to drive the output node.

출력 드라이버, 프리 앰파시스(pre-emphasis), 슬루 레이트(slew rate), 면적, 고속 동작 Output Driver, Pre-Emphasis, Slew Rate, Area, Fast Operation

Description

출력 드라이빙 장치{OUTPUT DRIVING DEVICE}Output Driving Device {OUTPUT DRIVING DEVICE}

도 1은 종래기술에 따른 반도체메모리소자의 출력 드라이버.1 is an output driver of a semiconductor memory device according to the prior art.

도 2는 도 1의 동작 파형도.2 is an operational waveform diagram of FIG. 1.

도 3은 본 발명에 따른 반도체메모리소자의 출력 드라이버.3 is an output driver of a semiconductor memory device according to the present invention.

도 4는 도 3의 풀업-레벨 변환부의 내부 회로도.FIG. 4 is an internal circuit diagram of the pull-up conversion unit of FIG. 3. FIG.

도 5는 도 3의 풀다운-레벨 변환부의 내부 회로도.FIG. 5 is an internal circuit diagram of the pull-down converter of FIG. 3. FIG.

도 6은 도 3의 동작 파형도.6 is an operational waveform diagram of FIG. 3.

도 7은 일반적인 MOS트랜지스터의 특성곡선.7 is a characteristic curve of a typical MOS transistor.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 : 풀업-레벨 변환부100: pull-up level conversion unit

200 : 풀다운-레벨 변환부200: pull-down level conversion unit

본 발명은 반도체 설계 기술에 관한 것으로, 특히 슬루 레이트를 향상시켜 유효 데이터 구간의 마진을 확보할 수 있는 출력 드라이빙 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to an output driving apparatus capable of improving a slew rate and securing a margin of an effective data section.

일반적으로, 출력 드라이빙장치로서 푸쉬-풀(push-pull) 타입의 드라이버가 널리 사용되고 있다. 푸쉬-풀 타입의 출력 드라이버와 관련하여 슬루 레이트의 제어가 중요한 이슈로 부각되고 있다.In general, a push-pull type driver is widely used as an output driving device. The control of slew rate is an important issue with regard to push-pull output drivers.

슬루 레이트(slew rate)는 출력 신호의 전압 레벨이 얼마나 빨리 변하는지를 나타내는 지표로서, 단위 시간 당 전압 레벨의 변화량을 나타낸 기울기로 정의할 수 있다. 한편, 슬루 레이트에는 업 슬루 레이트와 다운 슬루 레이트로 구분되는데, 업 슬루 레이트는 출력 신호의 전압 레벨이 로우 레벨에서 하이 레벨로 천이될 때의 기울기를 말하며, 다운 슬루 레이트는 출력 신호의 전압 레벨이 하이 레벨에서 로우 레벨로 천이될 때의 기울기를 말한다. 어떤 경우이든지 슬루 레이트가 클수록 천이하는 출력 신호의 기울기가 급하게 나타나며, 이는 짧은 시간 내에 전압 레벨이 변하게 됨을 의미한다The slew rate is an index indicating how fast the voltage level of the output signal changes, and can be defined as a slope representing the amount of change in the voltage level per unit time. On the other hand, the slew rate is divided into an up slew rate and a down slew rate. The up slew rate refers to a slope when the voltage level of the output signal transitions from a low level to a high level, and the down slew rate is a voltage level of the output signal. The slope of the transition from the high level to the low level. In any case, the larger the slew rate, the more quickly the slope of the transitioning output signal appears, which means that the voltage level changes in a short time.

도 1은 종래기술에 따른 반도체메모리소자의 출력 드라이버이다.1 is an output driver of a semiconductor memory device according to the prior art.

도 1을 참조하면, 종래기술에 따른 반도체메모리소자는 풀업-구동신호(PU_CTR)에 응답하여 출력노드를 풀업 구동하기 위한 풀업 드라이버(PM1)와, 풀다운-구동신호(PD_CTR)에 응답하여 출력노드를 풀다운 구동하기 위한 풀다운 드라이버(NM1)를 구비한다.Referring to FIG. 1, a semiconductor memory device according to the related art includes a pull-up driver PM1 for driving an output node in response to a pull-up driving signal PU_CTR and an output node in response to a pull-down driving signal PD_CTR. It has a pull-down driver NM1 for driving down.

구체적으로 살펴보면, 풀업 드라이버(PM1)는 풀업-구동신호(PU_CTR)를 게이트 입력으로 가지며 구동전압(VDDQ)과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터로 구현되며, 풀다운 드라이버(NM1)는 풀다운-구동신호(PD_CTR)를 게이트 입력으로 가지며 출력노드와 접지전압(VSSQ) 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터로 구현된다.In detail, the pull-up driver PM1 is implemented as a PMOS transistor having a pull-up driving signal PU_CTR as a gate input and a source-drain path between the driving voltage VDDQ and the output node, and the pull-down driver NM1 is a pull-down driver NM1. It is implemented as an NMOS transistor having a pull-down drive signal PD_CTR as a gate input and having a drain-source path between the output node and the ground voltage VSSQ.

도 2는 도 1의 동작 파형도로서, 이를 참조하여 보면 풀업 구동을 위한 풀업-구동신호(PU_CTR)는 풀다운-구동신호(PD_CTR) 보다 더 긴 활성화 시간을 갖는다.FIG. 2 is an operation waveform diagram of FIG. 1. Referring to this, the pull-up driving signal PU_CTR for pull-up driving has a longer activation time than the pull-down driving signal PD_CTR.

이는 출력 드라이버 구현소자의 특성에 따른 것으로, 풀업 드라이버의 PMOS트랜지스터(PM1)는 풀다운 드라이버의 NMOS트랜지스터(NM1)에 비해 구동 능력 및 슬루 레이트가 작다. 따라서, 출력 데이터의 논리레벨 'H'및 'L'에 따른 유효 데이터 윈도우를 동일하게 확보하기 위해서 PMOS트랜지스터(PM1)의 싸이즈를 키우는 방법을 사용한다. 그러나, PMOS트랜지스터(PM1)의 싸이즈를 증가시키면 출력신호가 노이즈에 취약해질 뿐만 아니라, 출력노드의 커패시턴스가 커져서 양방향 데이터 입출력 시 입력 특성을 열화 시킬 수 있다.This is in accordance with the characteristics of the output driver implementation element, the PMOS transistor (PM1) of the pull-up driver has a lower driving capacity and slew rate than the NMOS transistor (NM1) of the pulldown driver. Therefore, a method of increasing the size of the PMOS transistor PM1 is used to ensure the same valid data window according to the logic levels 'H' and 'L' of the output data. However, increasing the size of the PMOS transistor PM1 not only makes the output signal vulnerable to noise, but also increases the capacitance of the output node, thereby degrading input characteristics during bidirectional data input / output.

더욱이 이러한 문제점은 고속동작 시 더욱 심화 되어 나타난다.Moreover, this problem is exacerbated in high speed operation.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 슬루 레이트를 향상시켜 데이터의 유효 데이터 구간의 마진을 확보하기 위한 데이터 출력 드라이버를 제공한다.The present invention has been proposed to solve the above problems of the prior art, and provides a data output driver for securing a margin of an effective data section of data by improving the slew rate.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따른 출력 드라이빙장치는 풀업-제어신호에 응답하여 출력노드를 풀업 구동하기 위한 풀업-드라이버; 풀다운-제어신호에 응답하여 상기 출력노드를 풀다운 구동하기 위한 풀다운-드라이버; 및 프리-풀업 제어신호를 인가받아 상기 출력노드를 풀업 구동하기 위한 제1 NMOS트랜지스터를 구비한다.An output driving apparatus according to an aspect of the present invention for achieving the above technical problem is a pull-up driver for driving the output node in response to the pull-up control signal; A pull-down driver for pull-down driving the output node in response to a pull-down control signal; And a first NMOS transistor for receiving the pre-pull-up control signal to drive the output node.

본 발명의 타측면에 따른 출력 드라이빙장치는 풀업-제어신호에 응답하여 출력노드를 풀업 구동하기 위한 풀업-드라이버; 풀다운-제어신호에 응답하여 상기 출력노드를 풀다운 구동하기 위한 풀다운-드라이버; 프리-풀업 제어신호를 인가받아 상기 출력노드를 풀업 구동하기 위한 제1 NMOS트랜지스터; 및 프리-풀다운 제어신호를 인가받아 상기 출력노드를 풀다운 구동하기 위한 제1 PMOS트랜지스터를 구비한다.According to another aspect of the present invention, an output driving apparatus includes: a pull-up driver for pull-up driving an output node in response to a pull-up control signal; A pull-down driver for pull-down driving the output node in response to a pull-down control signal; A first NMOS transistor configured to receive a pre-pull-up control signal to pull-up the output node; And a first PMOS transistor configured to receive a pre-pull control signal and pull down the output node.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 본 발명에 따른 반도체메모리소자의 출력 드라이빙 장치이다.3 is an output driving apparatus of a semiconductor memory device according to the present invention.

도 3을 참조하면, 본 발명에 따른 반도체메모리소자의 출력 드라이빙장치는 풀업-제어신호(PU_CTR)에 응답하여 출력노드를 풀업 구동하기 위한 풀업-드라이버(PM2)와, 풀다운-제어신호(PD_CTR)에 응답하여 출력노드를 풀다운 구동하기 위한 풀다운-드라이버(NM2)와, 프리-풀업-앰파시스신호(PU_PRE_EMP)의 활성화 전압 레벨 을 구동전압 보다 높여서 프리-풀업 제어신호(PU_PP)로 출력하기 위한 풀업-레벨 변환부(100)와, 프리-풀업 제어신호(PU_PP)를 인가받아 출력노드를 풀업 구동하기 위한 NMOS트랜지스터(NM3)를 구비한다.Referring to FIG. 3, an output driving apparatus of a semiconductor memory device according to the present invention includes a pull-up driver PM2 and a pull-down control signal PD_CTR for driving an output node in response to a pull-up control signal PU_CTR. In response to the pull-up driver NM2 for pull-down driving the output node and the pull-up for outputting the pre-pull-up control signal PU_PP by raising the activation voltage level of the pre-pull-up emphasis signal PU_PRE_EMP higher than the drive voltage. And a NMOS transistor NM3 for driving the output node by receiving the pre-pull-up control signal PU_PP.

그리고 출력 드라이빙장치는 프리-풀다운-앰파시스신호(PD_PRE_EMP)의 활성화 시 전압 레벨을 접지전압(VSSQ) 보다 낮추어서 프리-풀다운 제어신호(PD_BB)로 출력하기 위한 풀다운-레벨 변환부(200)와, 접지전압(VSSQ)보다 낮은 전압 레벨을 갖는 프리-풀다운 제어신호(PD_BB)를 인가받아 출력노드를 풀다운 구동하기 위한 PMOS트랜지스터(PM3)를 더 구비한다.The output driving device may include a pull-down-level converting unit 200 for outputting the pre-pull down control signal PD_BB by lowering the voltage level when the pre-pull down-emphasis signal PD_PRE_EMP is activated to a ground voltage VSSQ; A PMOS transistor (PM3) for driving the output node is further provided by receiving the pre-pull down control signal PD_BB having a voltage level lower than the ground voltage VSSQ.

구체적으로 살펴보면, NMOS트랜지스터(NM3)는 프리-풀업 제어신호(PU_PP)를 게이트 입력으로 가지며 구동전압(VDDQ)과 출력노드 사이에 드레인-소스 경로를 갖는다. 또한, PMOS트랜지스터(PM3)는 프리-풀다운 제어신호(PD_BB)를 게이트 입력으로 가지며 출력노드와 접지전압(VSSQ) 사이에 드레인-소스 경로를 갖는다.Specifically, the NMOS transistor NM3 has a pre-pull-up control signal PU_PP as a gate input and has a drain-source path between the driving voltage VDDQ and the output node. In addition, the PMOS transistor PM3 has a pre-pull down control signal PD_BB as a gate input and has a drain-source path between the output node and the ground voltage VSSQ.

풀업-드라이버(PM2)는 풀업-제어신호(PU_CTR)를 게이트 입력으로 가지며 구동전압(VDDQ)과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM2)를 구비한다. 풀다운-드라이버(NM2)는 풀다운-제어신호(PD_CTR)를 게이트 입력으로 가지며 출력노드와 접지전압(VSSQ) 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터로 구현된다.The pull-up driver PM2 includes a pull-up control signal PU_CTR as a gate input and a PMOS transistor PM2 having a source-drain path between the driving voltage VDDQ and the output node. The pull-down driver NM2 is implemented as an NMOS transistor having a pull-down control signal PD_CTR as a gate input and a drain-source path between the output node and the ground voltage VSSQ.

도 4는 도 3의 풀업-레벨 변환부(100)의 내부 회로도이다.4 is an internal circuit diagram of the pull-up level converting part 100 of FIG. 3.

도 4를 참조하면, 풀업-레벨 변환부(100)는 프리-풀업-앰파시스신호(PU_PRE_EMP)를 게이트 입력으로 가지며 노드 A와 접지전압(VSSQ)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM4)와, 프리-풀업-앰파시스신호(PU_PRE_EMP)를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호를 게이트 입력으로 가지며 노드 B와 접지전압(VSSQ)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM5)와, 노드 B에 걸린전압을 게이트 입력으로 가지며 구동전압(VDDQ) 보다 높은 전압 레벨을 갖는 고전압(VPP)의 공급단과 노드 A 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM4)와, 노드 A에 걸린 전압을 게이트 입력으로 가지며 고전압(VPP)의 공급단과 노드 B 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM5)를 구비하여, 노드 B에 걸린 전압을 프리-풀업 제어신호(PU_PP)로 출력한다.Referring to FIG. 4, the pull-up level converting unit 100 has a pre-pull-up emphasis signal PU_PRE_EMP as a gate input and an NMOS having a drain-source path between a node A and a supply terminal of the ground voltage VSSQ. The transistor NM4, the inverter I1 for inverting the pre-pull-emphasis signal PU_PRE_EMP, and the output signal of the inverter I1 as a gate input are provided between the node B and the supply terminal of the ground voltage VSSQ. A source-drain path between the supply terminal of the NMOS transistor NM5 having a drain-source path and a high voltage VPP having a voltage level higher than the driving voltage VDDQ and having a voltage applied to the node B as a gate input. A PMOS transistor (PM4) having a voltage and a voltage applied to the node A as a gate input, and a PMOS transistor (PM5) having a source-drain path between the supply terminal of the high voltage (VPP) and the node B, the voltage across the node B Pre-pull-up control signal Output to (PU_PP).

도 5는 도 3의 풀다운-레벨 변환부(200)의 내부 회로도이다.FIG. 5 is an internal circuit diagram of the pull-down to level converter 200 of FIG. 3.

도 5을 참조하면, 풀다운-레벨 변환부(200)는 프리-풀다운-앰파시스신호(PD_PRE_EMP)를 게이트 입력으로 가지며 구동전압(VDDQ)의 공급단과 노드 C 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM6)와, 프리-풀다운-앰파시스신호(PD_PRE_EMP)를 반전시키기 위한 인버터(I2)와, 인버터(I2)의 출력신호를 게이트 입력으로 가지며 구동전압(VDDQ)의 공급단과 노드 D 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM7)와, 노드 C에 걸린 전압을 게이트 입력으로 가지며 노드 D와 접지전압(VSSQ)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM7)와, 노드 D에 걸린 전압을 게이트 입력으로 가지며 노드 D와 접지전압(VSSQ)의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM6)를 구비하여, 노드 D에 걸린 전압을 프리-풀다운 제어신호(PD_BB)로 출력하는 것을 특징으로 한다.Referring to FIG. 5, the pull-down level converting unit 200 has a pre-pull down-emphasis signal PD_PRE_EMP as a gate input and a PMOS transistor having a source-drain path between a supply terminal of the driving voltage VDDQ and a node C. (PM6), the inverter I2 for inverting the pre-pull down-emphasis signal PD_PRE_EMP, and the output signal of the inverter I2 as a gate input, and having a source between the supply terminal of the driving voltage VDDQ and the node D. A PMOS transistor (PM7) having a drain path, an NMOS transistor (NM7) having a drain-source path between a node D and a supply terminal of the ground voltage (VSSQ) as a gate input and a voltage applied to the node C, and a node D The NMOS transistor NM6 has a voltage applied to the node D as a gate input and has a drain-source path between the node D and the supply terminal of the ground voltage VSSQ. The voltage applied to the node D is converted into a pre-pull control signal PD_BB. To output It is done.

도 6은 도 3 내지 도 5에 도시된 출력 드라이빙 장치의 동작 파형도로서, 이를 참조하여 동작을 살펴보도록 한다.FIG. 6 is an operation waveform diagram of the output driving apparatus illustrated in FIGS. 3 to 5, with reference to this. FIG.

먼저, 풀업-제어신호(PU_CTR)가 논리레벨 'L'로 활성화되면 풀업-드라이버(PM2)가 액티브되어 출력노드를 풀업 구동한다.First, when the pull-up control signal PU_CTR is activated to the logic level 'L', the pull-up driver PM2 is activated to drive the output node.

이때, 프리-풀업-앰파시스신호(PU_PRE_EMP) 역시 논리레벨 'H'로 활성화되므로, 풀업-레벨 변환부(100)를 이를 구동전압(VDDQ) 보다 높은 레벨로 상승시켜 프리-풀업 제어신호(PU_PP)로 출력한다. 따라서, 풀업 드라이버(PM2)가 액티브될 때, NMOS트랜지스터(NM3) 역시 구동되어 출력노드를 함께 풀업 구동한다.At this time, since the pre-pull-emphasis signal PU_PRE_EMP is also activated at the logic level 'H', the pull-up level converting unit 100 raises it to a level higher than the driving voltage VDDQ so that the pre-pull-up control signal PU_PP ) Therefore, when the pull-up driver PM2 is activated, the NMOS transistor NM3 is also driven to pull up the output nodes together.

또한, 풀다운-제어신호(PD_CTR)가 논리레벨 'H'로 활성화되면, 풀다운-드라이버(NM2)가 액티브되어 출력노드를 풀다운 구동하게 된다.In addition, when the pull-down control signal PD_CTR is activated to a logic level 'H', the pull-down driver NM2 is activated to drive the output node down.

풀다운-제어신호(PD_CTR)의 활성화 시 함께 프리-풀다운-앰파시스신호(PD_PRE_EMP)가 논리레벨 'L'로 활성화되므로, 풀다운-레벨 변환부(200)는 이를 접지전압(VSSQ)보다 낮은 활성화 레벨을 갖는 프리-풀다운 제어신호(PD_BB)로 출력한다. 따라서, 풀다운 드라이버(NM2)가 액티브될 때, PMOS트랜지스터(PM3) 역시 구동되어 출력노드를 함께 풀다운 구동한다.When the pull-down control signal PD_CTR is activated, the pre-pull down-emphasis signal PD_PRE_EMP is activated to a logic level 'L', so that the pull-down-level converting unit 200 generates an activation level lower than the ground voltage VSSQ. The pre-pull control signal PD_BB is outputted. Therefore, when the pull-down driver NM2 is activated, the PMOS transistor PM3 is also driven to pull-down the output node together.

참고적으로, 도시된 도면에서는 프리-풀업-앰파시스신호(PU_PRE_EMP)가 풀업-제어신호(PU_CTR)와 함께, 프리-풀다운-앰파시스신호(PD_PRE_EMP)가 풀다운-제어신호(PD_CTR)와 함께 활성화되는 경우를 도시하였으나, 프리-풀다운-앰파시스신호(PD_PRE_EMP) 및 프리-풀업-앰파시스신호(PU_PRE_EMP)는 제어신호(PU_CTR, PD_CTR)보다 먼저 활성화되거나, 또는 이후에 활성화시킬 수 있다.For reference, in the drawing shown, the pre-pull-emphasis signal PU_PRE_EMP is activated together with the pull-up control signal PU_CTR, and the pre-pull-down emphasis signal PD_PRE_EMP is activated together with the pull-down control signal PD_CTR. Although the case is shown, the pre-pull down-emphasis signal PD_PRE_EMP and the pre-pull-up emphasis signal PU_PRE_EMP may be activated before or after the control signals PU_CTR and PD_CTR.

도 7는 일반적인 MOS트랜지스터의 특성곡선이다.7 is a characteristic curve of a typical MOS transistor.

도 7에 도시된 바와 같이, NMOS트랜지스터가 PMOS트랜지스터 보다 풀업 구동의 초기 동작 시 슬루레이트가 좋은 것을 알 수 있다. 또한, PMOS트랜지스터가 NMOS트랜지스터 보다 높은 전압레벨을 전달할 수 있는 것을 알 수 있다.As shown in FIG. 7, it can be seen that the NMOS transistor has a better slew rate in the initial operation of the pull-up driving than the PMOS transistor. It can also be seen that the PMOS transistors can deliver higher voltage levels than the NMOS transistors.

본 발명에 따른 출력 드라이빙 장치와 같이, 출력노드를 풀업 구동하기 위한 NMOS트랜지스터를 더 구비하므로서, 종래 풀업 드라이버의 구현소자인 PMOS트랜지스터에 의한 슬루 레이트의 저감현상을 보완해 줄 수 있다.Like the output driving apparatus according to the present invention, by further comprising an NMOS transistor for driving the output node, it is possible to compensate for the slew rate reduction caused by the PMOS transistor, which is an element of the conventional pull-up driver.

따라서, 본 발명에 따른 출력 드라이빙장치는 슬루 레이트를 향상시켜 데이터의 유효 데이터 구간의 마진을 충분히 확보할 수 있다.Therefore, the output driving apparatus according to the present invention can improve the slew rate to sufficiently secure the margin of the valid data section of the data.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 풀업 구동하기 위한 NMOS트랜지스터를 더 구비하므로서, 데이터의 유효 데이터 구간의 마진을 확보한다.The above-described present invention further includes an NMOS transistor for driving pull-up, thereby securing a margin of an effective data section of the data.

Claims (15)

풀업-제어신호에 응답하여 출력노드를 풀업 구동하기 위한 풀업-드라이버;A pull-up driver for driving the output node in response to a pull-up control signal; 풀다운-제어신호에 응답하여 상기 출력노드를 풀다운 구동하기 위한 풀다운-드라이버; 및A pull-down driver for pull-down driving the output node in response to a pull-down control signal; And 프리-풀업 제어신호를 인가받아 상기 출력노드를 풀업 구동하기 위한 제1 NMOS트랜지스터A first NMOS transistor configured to receive a pre-pull-up control signal to drive the output node; 를 구비하는 출력 드라이빙 장치.Output driving device having a. 제1항에 있어서,The method of claim 1, 프리-풀업-앰파시스신호의 활성화 전압레벨을 구동전압보다 상승시켜 상기 프리-풀업 제어신호로 출력하기 위한 풀업-레벨 변환수단Pull-up level converting means for raising the activation voltage level of the pre-pull-emphasis signal higher than the driving voltage to output the pre-pull-up control signal. 을 더 포함하는 출력 드라이빙 장치.Output driving device further comprising. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 프리-풀업 제어신호는 상기 풀업 제어신호의 활성화 직전이나, 활성화 동안, 또는 활성화 직후에 소정시간 동안 활성화되는 신호인 것을 특징으로 하는 출력 드라이빙 장치.And the pre-pull-up control signal is a signal which is activated for a predetermined time immediately before, during or immediately after activation of the pull-up control signal. 제3항에 있어서,The method of claim 3, 상기 제1 NMOS트랜지스터는,The first NMOS transistor, 상기 프리-풀업 제어신호를 게이트 입력으로 가지며 상기 구동전압과 출력노드 사이에 드레인-소스 경로를 갖는 것을 특징으로 하는 출력 드라이빙 장치.And a drain-source path between the driving voltage and an output node and having the pre-pull-up control signal as a gate input. 제4항에 있어서,The method of claim 4, wherein 상기 풀업-드라이버는,The pull-up driver, 상기 풀업-제어신호를 게이트 입력으로 가지며 상기 구동전압과 상기 출력노드 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터를 구비하는 것을 특징으로 하는 출력 드라이빙 장치.And a first PMOS transistor having the pull-up control signal as a gate input and having a source-drain path between the driving voltage and the output node. 제5항에 있어서,The method of claim 5, 상기 풀다운-드라이버는,The pull-down driver, 상기 풀다운-제어신호를 게이트 입력으로 가지며 상기 출력노드와 접지전압 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터를 구비하는 것을 특징으로 하는 출력 드라입이 장치.And a second NMOS transistor having the pull-down control signal as a gate input and having a drain-source path between the output node and the ground voltage. 제6항에 있어서,The method of claim 6, 상기 풀업-레벨 변환수단은,The pull-up level converting means, 상기 프리-풀업-앰파시스신호를 게이트 입력으로 가지며 제1 노드와 상기 접지전압 사이에 드레인-소스 경로를 갖는 제3 NMOS트랜지스터와,A third NMOS transistor having the pre-pull-emphasis signal as a gate input and having a drain-source path between a first node and the ground voltage; 상기 프리-풀업-액파시스신호를 반전시키기 위한 인버터와,An inverter for inverting the pre-pull-upphasis signal; 상기 인버터의 출력신호를 게이트 입력으로 가지며 제2 노드와 상기 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 제4 NMOS트랜지스터와,A fourth NMOS transistor having a gate input as an output signal of the inverter and having a drain-source path between a second node and a supply terminal of the ground voltage; 상기 제2 노드에 걸린전압을 게이트 입력으로 가지며 상기 전원전압 보다 높은 고전압의 공급단 사이에 소스-드레인 경로를 갖는 제2 PMOS트랜지스터와,A second PMOS transistor having a voltage applied to the second node as a gate input and having a source-drain path between a supply terminal of a high voltage higher than the power supply voltage; 상기 제1 노드에 걸린 전압을 게이트 입력으로 가지며 상기 고전압의 공급단과 상기 제2 노드 사이에 소스-드레인 경로를 갖는 제3 PMOS트랜지스터를 구비하는 것And a third PMOS transistor having a voltage applied to the first node as a gate input and having a source-drain path between the high voltage supply terminal and the second node. 을 특징으로 하는 출력 드라이빙 장치.Output driving device characterized in that. 풀업-제어신호에 응답하여 출력노드를 풀업 구동하기 위한 풀업-드라이버;A pull-up driver for driving the output node in response to a pull-up control signal; 풀다운-제어신호에 응답하여 상기 출력노드를 풀다운 구동하기 위한 풀다운-드라이버;A pull-down driver for pull-down driving the output node in response to a pull-down control signal; 프리-풀업 제어신호를 인가받아 상기 출력노드를 풀업 구동하기 위한 제1 NMOS트랜지스터; 및A first NMOS transistor configured to receive a pre-pull-up control signal to pull-up the output node; And 프리-풀다운 제어신호를 인가받아 상기 출력노드를 풀다운 구동하기 위한 제1 PMOS트랜지스터A first PMOS transistor configured to receive a pre-pull control signal and pull down the output node; 를 구비하는 출력 드라이빙 장치.Output driving device having a. 제8항에 있어서,The method of claim 8, 프리-풀업-앰파시스신호의 활성화 전압레벨을 구동전압보다 상승시켜 상기 프리-풀업 제어신호로 출력하기 위한 풀업-레벨 변환수단과,A pull-up level converting means for raising the activation voltage level of the pre-pull-emphasis signal higher than the driving voltage to output the pre-pull-up control signal; 프리-풀다운-앰파시스신호의 활성화 전압레벨을 접지전압보다 하강시켜 상기 프리-풀다운 제어신호로 출력하기 위한 풀다운-레벨 변환수단Pull-down level converting means for outputting the pre-pull down control signal by lowering the activation voltage level of the pre-pull down-emphasis signal below the ground voltage. 을 더 포함하는 출력 드라이빙 장치.Output driving device further comprising. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 프리-풀업 제어신호는 상기 풀업 제어신호의 활성화 직전이나, 활성화 동안, 또는 활성화 직후에 소정시간 동안 활성화되는 신호이며,The pre-pull-up control signal is a signal that is activated for a predetermined time immediately before, during or immediately after activation of the pull-up control signal, 상기 프리-풀다운 제어신호는 상기 풀다운 제어신호의 활성화 직전이나, 활성화 동안, 또는 활성화 직후에 소정시간 동안 활성화되는 신호인 것The pre-pull control signal is a signal which is activated for a predetermined time immediately before, during or immediately after activation of the pull-down control signal. 을 특징으로 하는 출력 드라이빙 장치.Output driving device characterized in that. 제10항에 있어서,The method of claim 10, 상기 제1 NMOS트랜지스터는,The first NMOS transistor, 상기 프리-풀업 제어신호를 게이트 입력으로 가지며 상기 구동전압과 출력노드 사이에 드레인-소스 경로를 갖는 것을 특징으로 하는 출력 드라이빙 장치.And a drain-source path between the driving voltage and an output node and having the pre-pull-up control signal as a gate input. 제11항에 있어서,The method of claim 11, 상기 제1 PMOS트랜지스터는,The first PMOS transistor, 상기 프리-풀다운 제어신호를 게이트 입력으로 가지며 상기 출력노드와 접지전압 사이에 소스-드레인 경로를 갖는 것을 특징으로 하는 출력 드라이빙 장치.And a source-drain path between the output node and the ground voltage. 제12항에 있어서,The method of claim 12, 상기 풀업-드라이버는 상기 풀업-제어신호를 게이트 입력으로 가지며 상기 구동전압과 상기 출력노드 사이에 소스-드레인 경로를 갖는 제2 PMOS트랜지스터를 구비하며,The pull-up driver includes a second PMOS transistor having the pull-up control signal as a gate input and having a source-drain path between the driving voltage and the output node, 상기 풀다운-드라이버는 상기 풀다운-제어신호를 게이트 입력으로 가지며 상 기 출력노드와 접지전압 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터를 구비하는 것을 특징으로 하는 출력 드라입이 장치.And the pull-down driver includes a second NMOS transistor having the pull-down control signal as a gate input and having a drain-source path between the output node and the ground voltage. 제13항에 있어서,The method of claim 13, 상기 풀업-레벨 변환수단은,The pull-up level converting means, 상기 프리-풀업-앰파시스신호를 게이트 입력으로 가지며 제1 노드와 상기 접지전압 사이에 드레인-소스 경로를 갖는 제3 NMOS트랜지스터와,A third NMOS transistor having the pre-pull-emphasis signal as a gate input and having a drain-source path between a first node and the ground voltage; 상기 프리-풀업-액파시스신호를 반전시키기 위한 제1 인버터와,A first inverter for inverting the pre-pull-upphasis signal; 상기 제1 인버터의 출력신호를 게이트 입력으로 가지며 제2 노드와 상기 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 제4 NMOS트랜지스터와,A fourth NMOS transistor having a gate input as an output signal of the first inverter and having a drain-source path between a second node and a supply terminal of the ground voltage; 상기 제2 노드에 걸린전압을 게이트 입력으로 가지며 상기 전원전압 보다 높은 고전압의 공급단 사이에 소스-드레인 경로를 갖는 제3 PMOS트랜지스터와,A third PMOS transistor having a voltage applied to the second node as a gate input and having a source-drain path between a supply terminal of a high voltage higher than the power supply voltage; 상기 제1 노드에 걸린 전압을 게이트 입력으로 가지며 상기 고전압의 공급단과 상기 제2 노드 사이에 소스-드레인 경로를 갖는 제4 PMOS트랜지스터를 구비하는 것And a fourth PMOS transistor having a voltage applied to the first node as a gate input and having a source-drain path between the high voltage supply terminal and the second node. 을 특징으로 하는 출력 드라이빙 장치.Output driving device characterized in that. 제14항에 있어서,The method of claim 14, 상기 풀다운-레벨 변환수단은,The pull-down level converting means, 상기 프리-풀다운-앰파시스신호를 게이트 입력으로 가지며 상기 전원전압의 공급단과 제3 노드 사이에 소스-드레인 경로를 갖는 제5 PMOS트랜지스터와,A fifth PMOS transistor having the pre-pull down-emphasis signal as a gate input and having a source-drain path between a supply terminal of the power supply voltage and a third node; 상기 프리-풀다운-앰파시스신호를 반전시키기 위한 제2 인버터와,A second inverter for inverting the pre-pull down-emphasis signal; 상기 제2 인버터의 출력신호를 게이트 입력으로 가지며 상기 전원전압의 공급단과 제4 노드 사이에 소스-드레인 경로를 갖는 제6 PMOS트랜지스터와,A sixth PMOS transistor having a gate input as an output signal of the second inverter and having a source-drain path between a supply terminal of the power voltage and a fourth node; 상기 제3 노드에 걸린 전압을 게이트 입력으로 가지며 상기 제4 노드와 상기 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 제5 NMOS트랜지스터와,A fifth NMOS transistor having a voltage applied to the third node as a gate input and having a drain-source path between the fourth node and a supply terminal of the ground voltage; 상기 제4 노드에 걸린 전압을 게이트 입력으로 가지며 상기 제4 노드와 상기 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 제6 NMOS트랜지스터를 구비하여,A sixth NMOS transistor having a voltage applied to the fourth node as a gate input and having a drain-source path between the fourth node and a supply terminal of the ground voltage; 상기 제4 노드에 걸린 전압을 상기 프리-풀다운 제어신호로 출력하는 것Outputting the voltage across the fourth node as the pre-pull down control signal; 을 특징으로 하는 출력 드라이빙 장치.Output driving device characterized in that.
KR1020050133958A 2005-09-29 2005-12-29 Output driving device KR100753123B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW095123921A TWI317523B (en) 2005-09-29 2006-06-30 Output driving device
US11/477,481 US7440343B2 (en) 2005-09-29 2006-06-30 Output driving device
CN2006101263565A CN1941195B (en) 2005-09-29 2006-08-30 Output driving device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050091669 2005-09-29
KR1020050091669 2005-09-29

Publications (2)

Publication Number Publication Date
KR20070036571A true KR20070036571A (en) 2007-04-03
KR100753123B1 KR100753123B1 (en) 2007-08-29

Family

ID=37959255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133958A KR100753123B1 (en) 2005-09-29 2005-12-29 Output driving device

Country Status (3)

Country Link
KR (1) KR100753123B1 (en)
CN (1) CN1941195B (en)
TW (1) TWI317523B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944233B1 (en) 2009-11-30 2011-05-17 Hynix Semiconductor Inc. Data output circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9444444B2 (en) * 2013-08-02 2016-09-13 Analog Devices Global Anti-ringing technique for switching power stage
US10756720B2 (en) * 2016-10-17 2020-08-25 Infineon Technologies Ag Driver circuit for electronic switch
KR20210144074A (en) * 2020-05-21 2021-11-30 에스케이하이닉스 주식회사 Transmitter circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346948B1 (en) * 1999-06-28 2002-07-31 주식회사 하이닉스반도체 CMOS output buffer
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
KR100753404B1 (en) * 2001-06-28 2007-08-30 주식회사 하이닉스반도체 Data output buffer
KR100410556B1 (en) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 Driving method of I/O driver for reducing noise
KR100469374B1 (en) * 2001-12-28 2005-02-02 매그나칩 반도체 유한회사 Circuit for Buffering Output

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944233B1 (en) 2009-11-30 2011-05-17 Hynix Semiconductor Inc. Data output circuit
KR101045071B1 (en) * 2009-11-30 2011-06-29 주식회사 하이닉스반도체 Data output circuit

Also Published As

Publication number Publication date
CN1941195B (en) 2012-07-11
TW200713318A (en) 2007-04-01
KR100753123B1 (en) 2007-08-29
CN1941195A (en) 2007-04-04
TWI317523B (en) 2009-11-21

Similar Documents

Publication Publication Date Title
KR100846369B1 (en) Device for driving output data
KR100352767B1 (en) interface circuit for use in high speed semiconductor device and method therefore
US9893730B1 (en) Three rail level shifter
KR100753123B1 (en) Output driving device
KR100298182B1 (en) Output buffer in semiconductor memory device
KR940017190A (en) Input buffer
US7795905B2 (en) On die termination (ODT) circuit having improved high frequency performance
US7215152B2 (en) High performance adaptive load output buffer with fast switching of capacitive loads
KR970055478A (en) Output buffer
US8749266B2 (en) Data output circuit responsive to calibration code and on die termination code
US7440343B2 (en) Output driving device
KR100892643B1 (en) Data Output Driver Circuit
KR20080061737A (en) Input buffer circuit
KR0136421B1 (en) Output of suppressing noise
US20120039134A1 (en) Data output circuit in a semiconductor memory apparatus
KR20040013579A (en) Signal buffer for high speed signal transmission and signal line driving circuit including the same
JP3639050B2 (en) Input circuit and semiconductor device
KR100643913B1 (en) Output buffer
KR100263675B1 (en) Output buffer in semiconductor memory device
KR100604658B1 (en) Voltage level sifter
KR100518234B1 (en) Output buffer circiut
JPH06268493A (en) Output circuit
KR20080075252A (en) Output driver circuit
KR970055507A (en) Improved Output Buffer for Integrated Circuits
KR101096221B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 13